TWI413161B - 化合物半導體基板，磊晶基板及其製造方法 - Google Patents

化合物半導體基板，磊晶基板及其製造方法 Download PDF

Info

Publication number
TWI413161B
TWI413161B TW095119306A TW95119306A TWI413161B TW I413161 B TWI413161 B TW I413161B TW 095119306 A TW095119306 A TW 095119306A TW 95119306 A TW95119306 A TW 95119306A TW I413161 B TWI413161 B TW I413161B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
substrate
substance
atoms
epitaxial
Prior art date
Application number
TW095119306A
Other languages
English (en)
Other versions
TW200707544A (en
Inventor
Takayuki Nishiura
Yusuke Horie
Mitsutaka Tsubokura
Osamu Ohama
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200707544A publication Critical patent/TW200707544A/zh
Application granted granted Critical
Publication of TWI413161B publication Critical patent/TWI413161B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Description

化合物半導體基板，磊晶基板及其製造方法
本發明係關於化合物半導體基板、磊晶基板及其製造方法。
已知在日本待審專利申請案第11－204471號中揭示一種製造具有一高品質清潔鏡面表面的一化合物半導體晶圓之方法，該方法包括洗滌一拋光晶圓的一洗滌步驟，該洗滌步驟包含使用鹼劑的一洗滌子步驟。
還已知在日本專利第2657265號中揭示一種使用包含硫的一有機溶劑溶液來處理一化合物半導體基板之一表面之方法。在此方法中，保留在該化合物半導體基板之該表面上的硫穩定該化合物半導體基板之該表面。
然而，在日本待審專利申請案第11－204471號所揭示之方法中，在拋光並洗滌之後在一淨室中將晶圓曝露於大氣可能污染經拋光並洗滌之晶圓。例如，在晶圓之一表面可能沈積雜質。
此外，在一淨室或類似物內的大氣中包含作為雜質的無機化合物，例如，氧化硫(SOx )及氧化氮(NOx )，及有機化合物，例如，酒精。取決於雜質之類型及雜質之數量，此類雜質至一晶圓之一表面之附著可能改變該晶圓之該表面之電性特性。在該晶圓之該表面上的一磊晶膜之形成可能引起所產生之磊晶膜之異常電性特性。
在日本專利第2657265號所述之方法中，較不利的係(例如)在晶圓上形成一磊晶膜時加熱一晶圓，由於硫之高蒸汽壓力蒸發保留在該晶圓之該表面上的硫。因此，在該晶圓之該表面上的硫濃度減小，從而降低穩定該晶圓之該表面之效果。
因此，本發明之一目的係提供一種具有目標表面電性特性的化合物半導體基板與磊晶基板及其製造方法。
為克服該等問題，本發明之一化合物半導體基板包括由一p型化合物半導體組成的一基板與包含p型雜質原子的一物質，該物質係接合至該基板之一表面。
例如，在本發明之化合物半導體基板中，即便在附著至該基板之該表面之大氣中存在n型雜質時，該基板之該表面之電性特性忽略地變化，因為包含該等p型雜質原子之物質係接合至該基板之該表面。因此，本發明之化合物半導體基板具有該表面之目標電性特性。
較佳的係該物質包含鋅原子作為雜質原子。此外，較佳的係該物質包含鎂原子作為雜質原子。
本發明之一化合物半導體基板包括由一n型化合物半導體組成的一基板與包含矽原子作為n型雜質原子的一物質，該物質係接合至該基板之一表面。此外，本發明之一化合物半導體基板包括由一n型化合物半導體組成的一基板與包含錫原子作為一n型雜質原子的一物質，該物質係接合至該基板之一表面。
例如，在本發明之化合物半導體基板中，即便在附著至該基板之該表面之大氣中存在p型雜質時，該基板之該表面之電性特性忽略地變化，因為包含該等矽原子或錫原子作為n型雜質原子之物質係接合至該基板之該表面。因此，本發明之化合物半導體基板具有其表面之目標電性特性。
本發明之一化合物半導體基板包括由一半絕緣化合物半導體組成的一基板與包含碳原子的一物質，該物質係接合至該基板之一表面。較佳的係該物質包含烴。較佳的係該烴係芳香烴。此外，較佳的係該物質包含脂肪酸或脂肪酸衍生物。
本發明之一化合物半導體基板包括由一半絕緣化合物半導體組成的一基板與包含鐵原子的一物質，該物質係接合至該基板之一表面。此外，本發明之一化合物半導體基板包括由一半絕緣化合物半導體組成的一基板與包含鉻原子的一物質，該物質係接合至該基板之一表面。
例如，在本發明之化合物半導體基板中，即便在附著至該基板之該表面之大氣中存在p型或n型雜質時，該基板之該表面之電性特性忽略地變化，因為該包含碳原子、鐵原子或鉻原子之物質係接合至該基板之該表面。因而，本發明之化合物半導體基板具有該表面之目標電性特性。明確言之，本發明之化合物半導體基板具有一高電阻性表面。特定言之，包含鐵原子或鉻原子之該物質強固地接合至該基板之該表面，從而容易地獲得目標電性特性。
本發明之一化合物半導體基板包括由一第一導電型之一化合物半導體組成的一基板與包含不同於該第一導電型之一第二導電型雜質原子的物質，該物質係接合至該基板之一表面。
在本發明之化合物半導體基板中，包含第二導電型雜質原子之該物質係接合至該基板之該表面。因而，例如，在該基板之該表面上形成該第二導電型的一磊晶層時，在該基板與該磊晶層之間形成具有一薄空乏層的一pn介面。因此，本發明之化合物半導體基板具有該表面之目標電性特性。
在該表面處的該物質之濃度較佳的係在5×101 1 至5×101 5 原子/cm2 之範圍內。當在該表面處的該物質之濃度在上述範圍內時，可容易地獲得該表面之目標電性特性。
較佳的係該基板由GaAs、InP、GaN或AlN組成。
本發明之一磊晶基板包括上述本發明之化合物半導體基板與置放在該化合物半導體基板之該表面上的一III－V族化合物半導體層。
在本發明之磊晶層中，在該基板之該表面處獲得目標電性特性。因而，還在該基板與該III－V族化合物半導體層之間的介面處獲得目標電性特性。
本發明之一磊晶基板包括置放在一支持基板上的一p型化合物半導體層與包含p型雜質原子的一物質，該物質係接合至該化合物半導體層之一表面。
例如，在本發明之磊晶基板中，即便當在附著至該化合物半導體層之該表面之大氣中存在n型雜質時，電性特性忽略地變化，因為該包含p型雜質原子之物質係接合至該化合物半導體層之該表面。因此，本發明之磊晶基板具有該表面之目標電性特性。
較佳地係該物質包含鋅原子作為雜質原子。此外，較佳的係物質包含鎂原子作為雜質原子。
本發明之一磊晶基板包括置放在一支持基板上的一n型化合物半導體層與包含矽原子作為雜質原子的一物質，該物質係接合至該化合物半導體層之一表面。此外，一磊晶基板包括置放在一支持基板上的一n型化合物半導體層與包含錫原子作為n型雜質原子的一物質，該物質係接合至該化合物半導體層之一表面。
例如，在本發明之磊晶基板中，即便當在附著至該化合物半導體層之該表面之大氣中存在p型雜質時，該化合物半導體層之該表面之電性特性忽略地變化，因為該包含矽原子或錫原子作為n型雜質原子之物質係接合至該化合物半導體層之該表面。因此，本發明之磊晶基板具有該表面之目標電性特性。
本發明之一磊晶層包括一第一導電型的一化合物半導體層，該化合物半導體層係配置於一支持基板上，以及包含不同於該第一導電型之一第二導電型雜質原子的一物質，該物質係接合至該化合物半導體層之一表面。
在本發明之磊晶基板中，包含第二導電型雜質原子之該物質係接合至該化合物半導體層之該表面。因而，例如，第二導電型之一磊晶層接合至該化合物半導體層之該表面時，在該化合物半導體層與該磊晶層之間形成具有一薄空乏層的一pn介面。因此，本發明之磊晶基板具有該表面之目標電性特性。
較佳的係該化合物半導體層由一III－V族化合物半導體組成。
在該表面處的該物質之濃度較佳的係在5×101 1 至5×101 5 原子/cm2 之範圍內。當在該表面處的該物質之濃度在上述範圍內時，可容易地獲得該表面之目標電性特性。
一種用於製造一化合物半導體基板之方法，其包括拋光由一化合物半導體所組成之一基板之一表面，然後洗滌該表面並使用包含碳原子之一物質來處理該基板之洗滌表面之步驟。
依據本發明之用於製造該化合物半導體基板之方法，包含碳原子之該物質附著至該洗滌表面之表面。利用該物質，所產生的化合物半導體基板具有該表面之目標電性特性。此外，由於拋光並然後洗滌該基板之該表面，因此容易地獲得目標電性特性。
一種用於製造一化合物半導體基板之方法，其包括使用一蝕刻溶液來濕式蝕刻由包含雜質原子之一化合物半導體所組成之一基板之一表面使得該化合物半導體之蝕刻速率高於該等雜質原子之蝕刻速率之步驟。
依據本發明之用於製造該化合物半導體基板之方法，在濕式蝕刻之後，包含雜質原子之該物質保留在該基板之該表面上。利用該物質，所產生的化合物半導體基板具有該表面之目標電性特性。
一種用於製造一磊晶基板之方法，其包括使用一蝕刻溶液來濕式蝕刻由包含雜質原子之一化合物半導體所組成之一化合物半導體層之一表面使得該化合物半導體之蝕刻速率高於該等雜質原子之蝕刻速率之步驟，該化合物半導體層係配置於一支持基板上。
依據本發明之用於製造該磊晶基板之方法，在濕式蝕刻之後，該包含雜質原子之物質保留在該化合物半導體層之該表面上。利用該物質，所產生的磊晶基板具有該表面之目標電性特性。
以下將參考附圖詳細地說明本發明之具體實施例。在該等圖式中，藉由相同參考數字指定相同或等同元件，且多餘說明不作重複。
圖1A係顯示依據本發明之一具體實施例之一化合物半導體基板之一示意性斷面圖。圖1中所示之一化合物半導體基板10包括由一p型化合物半導體所組成的一基板12與接合至基板12之一表面12a並包含一p型雜質原子的一物質14。
例如，在化合物半導體基板10中，即便在附著至基板12之表面12a之大氣中存在n型雜質時，基板12之表面12a之電性特性忽略地變化。因而，化合物半導體基板10具有該表面12a之目標電性特性。
較佳的係物質14包含鋅(Zn)或鎂(Mg)原子用作雜質原子。此外，物質14可由(例如)一鋅化合物或一鎂化合物組成。
例如，較佳的係藉由使摻雜鋅的基板12之一表面與一胺、一氫氧化鉀(KOH)或氫氧化鈉(NaOH)水溶液相接觸來製造包含鋅的物質14，該溶液視需要地包含一氧化劑(例如，過氧化氫)水溶液或一氨水溶液。或者，例如，包含鋅之物質14可藉由使基板12之一表面與一硝酸鋅水溶液、一氯化鋅水溶液、一氯化鋅銨水溶液、由鋅與有機酸製備的一化合物(例如、草酸鋅)水溶液或二甲基鋅或由鋅與脂肪酸製備的一化合物(例如，月桂酸鋅)水溶液相接觸來製造。
此外，例如，較佳的係包含鎂之物質14藉由使基板12之一表面與一氫氧化碳酸鎂、硝酸鎂水溶液或由鎂與有機酸製備的一化合物(例如，安息香酸鎂)水溶液相接觸來製造。
圖1B係顯示依據本發明之另一具體實施例之一化合物半導體基板之一示意性斷面圖。圖1B所示之一化合物半導體基板20包括由一n型化合物半導體所組成的一基板22與接合至基板22之一表面22a的一物質24。物質24包含矽(Si)原子或錫(Sn)原子用作n型雜質原子。物質24可包含碲(Te)來取代矽或錫。此外，物質24可由(例如)一矽化合物或一錫化合物組成。
例如，在化合物半導體基板20中，即便在附著至基板22之表面22a之大氣中存在p型雜質時，基板22之表面22a之電性特性忽略地變化。在相同溫度下，矽及錫之蒸汽壓力各低於硫(S)之蒸汽壓力。物質24不包含硫，但包含矽或錫。因而，當在(例如)磊晶生長中加熱化合物半導體基板20時，物質24抗蒸發。因此，化合物半導體基板20具有該表面22a之目標電性特性。此外，可防止由於物質24而在一磊晶室內的污染物。
例如，較佳的係包含矽的物質24藉由將基板22之表面22a曝露於一矽化合物氣體、一六氟矽酸氫水溶液或一矽酸鈉水溶液來製造。
例如，較佳的係包含錫的物質24藉由使基板22之表面22a與一氯化錫水溶液或由錫與有機酸製備的一化合物(例如，草酸錫或醋酸錫)水溶液相接觸來製造。
圖1C係顯示依據本發明之另一具體實施例之一化合物半導體基板之一示意性斷面圖。圖1C所示之一化合物半導體基板30包括由一半絕緣化合物半導體所組成的一基板32與接合至基板32之一表面32a的一物質34。
物質34包含碳(C)原子、鐵(Fe)原子或鉻(Cr)原子。較佳的係物質34包含烴，例如芳香烴。或者，物質34包含脂肪酸或脂肪酸衍生物。
例如，較佳的係包含碳之物質34藉由使基板32之表面32a與包含芳香烴化合物之超純水相接觸來製造。或者，例如，可使基板32之表面32a與脂肪酸衍生物(例如，脂肪酸脂)相接觸。
例如，較佳的係包含鐵之物質34藉由使基板32之表面32a與磷酸鐵(III)水溶液、氫氧化鐵(III)水溶液或由鐵與有機酸製備的一化合物(例如，草酸鐵或檸檬酸鐵)水溶液相接觸來製造。
例如，較佳的係包含鉻之物質34藉由使基板32之表面32a與氯化鉻水溶液、鉻酸鹽(例如，鉻酸銨)水溶液、硝酸鉻水溶液或由鉻與有機酸製備的一化合物(例如，醋酸鉻)水溶液相接觸來製造。
例如，在化合物半導體基板30中，即便在附著至基板32之表面32a之大氣中存在p型或n型雜質時，基板32之表面32a之電性特性忽略地變化。因而，化合物半導體基板30具有該表面32a之目標電性特性。明確言之，化合物半導體基板30具有高電阻性表面32a。
圖1D係顯示依據本發明之另一具體實施例之一化合物半導體基板之一示意性斷面圖。圖1D所示之一化合物半導體基板40包括由一第一導電型之一化合物半導體所組成的一基板42與接合至基板42之一表面42a並包含不同於該第一導電型的一第二導電型雜質原子之一物質44。在一具體實施例中，基板42係一n型GaN基板而物質44包含鎂。
例如，在化合物半導體基板40中，當在基板42之表面42a上形成第二導電型的一磊晶層時，在基板42與該磊晶層之間形成具有一薄空乏層的一pn介面。因而，化合物半導體基板40具有該表面42a之目標電性特性。
在化合物半導體基板10、20、30與40中，較佳的係在個別表面12a、22a、32a與42a上的物質14、24、34與44之濃度各在5×101 1 至5×101 5 原子/cm2 之範圍內。當在個別表面12a、22a、32a與42a上的物質14、24、34與44之濃度各在上述範圍內時，可容易地獲得表面12a、22a、32a與42a之目標電性特性。
例如，藉由全反射X射線螢光質譜儀(TREX或TXRF)來測量物質14之濃度。
例如，當物質14、24、34與44之濃度各為5x101 1 原子/cm2 或更高時，該等化合物半導體基板較小受大氣中雜質之影響。例如，當物質14、24、34及44之濃度各為5x101 5 原子/cm2 或更小時，可抑制物質14、24、34及44在個別表面12a、22a、32a及42a之電性特性上的影響並降低污染一磊晶室之可能性。
較佳的係基板12、22、32及42各由GaAs、InP、GaN或AIN組成。基板12、22、32及42係體基板。此外，較佳的係基板12、22與42各包含具有5x101 4 原子/cm3 或更高之一濃度的一p型或n型雜質。
圖2A係顯示依據本發明之一具體實施例之一磊晶基板之一示意性斷面圖。圖2A所示之一磊晶基板10e包括化合物半導體基板10與置放在化合物半導體基板10內的基板12之表面12a上的一III－V族化合物半導體層50。
圖2B係顯示依據本發明之另一具體實施例之一磊晶基板之一示意性斷面圖。圖2B所示之一磊晶基板20e包括化合物半導體基板20與置放在化合物半導體基板20內的基板22之表面22a上的一III－V族化合物半導體層50。
圖2C係顯示依據本發明之另一具體實施例之一磊晶基板之一示意性斷面圖。圖2C所示之一磊晶基板30e包括化合物半導體基板30與置放在化合物半導體基板30內的基板32之表面32a上的III－V族化合物半導體層50。
圖2D係顯示依據本發明之另一具體實施例之一磊晶基板之一示意性斷面圖。圖2D所示之一磊晶基板40e包括化合物半導體基板40與置放在化合物半導體基板40內的基板42之表面42a上的III－V族化合物半導體層50。
在磊晶基板10e、20e、30e及40e中，在個別基板12、22、32及42之表面12a、22a、32a及42a處獲得目標電性特性。因而，還在基板12、22、32及42之各基板與對應的III－V族化合物半導體層50之間的介面處獲得目標電性特性。特定言之，磊晶基板30e在化合物半導體基板30與族III－V化合物半導體層50之間具有一高電阻性介面。因此，一化合物半導體器件(例如一高電子遷移率電晶體(HEMT))，包括磊晶層30e，具有一極低的洩漏電流。
較佳的係，III－V族化合物半導體層50包含選自III族元素之鎵(Ga)、銦(In)及鋁(Al)之至少一元素與選自V族元素之砷(As)、磷(P)及氮(N)之至少一元素。
圖3A係顯示依據本發明之另一具體實施例之一磊晶基板之一示意性斷面圖。圖3A所示之一磊晶基板60包括在一支持基板66上的一p型化合物半導體層62與接合至化合物半導體層62之一表面62a並包含p型雜質原子的一物質64。物質64之範例與物質14之範例相同。
例如，在磊晶基板60中，即便在附著至化合物半導體層62之表面62a之大氣中存在n型雜質時，化合物半導體層62之表面62a之電性特性忽略地變化。因而，磊晶基板60具有表面62a之目標電性特性。
圖3B係顯示依據本發明之另一具體實施例之一磊晶基板之一示意性斷面圖。圖3B所示之一磊晶基板70包括置放在一支持基板76上的一n型化合物半導體層72與接合至化合物半導體層72之一表面72a的一物質74。物質74之範例與物質24之範例相同。
例如，在磊晶基板70中，即便在附著至化合物半導體層72之表面72a之大氣中存在p型雜質時，化合物半導體層72之表面72a之電性特性忽略地變化。此外，物質74不包含硫，但包含矽或錫。因而，當在(例如)磊晶生長中加熱磊晶基板70時，物質74抗蒸發。因此，磊晶基板70具有表面72a之目標電性特性。
圖3C係顯示依據本發明之另一具體實施例之一磊晶基板之一示意性斷面圖。圖3C所示之一磊晶基板80包括一第一導電型的一化合物半導體層82，其係配置於一支持基板86上；以及接合至化合物半導體層82之一表面82a並包含不同於該第一導電型之一第二導電型雜質原子之一物質84。物質84之範例與物質44之範例相同。
例如，在磊晶基板80中，當在化合物半導體層82之表面82a上形成該第二導電型的一磊晶層時，在化合物半導體層82與該磊晶層之間形成具有一薄空乏層的一pn介面。因而，磊晶基板80具有表面82a之目標電性特性。
較佳的係，化合物半導體層62、72與82各由一III－V族化合物半導體組成。
此外，在磊晶基板60、70及80中，較佳的係在個別表面62a、72a及82a上的物質64、74及84之濃度各在5x101 1 至5x101 5 原子/cm2 範圍內。當在個別表面62a、72a及82a上的物質64、74及84之濃度各在上述範圍內時，可容易地獲得表面62a、72a及82a之目標電性特性。
圖4係顯示依據本發明之一具體實施例用於製造一化合物半導體基板之一方法之一流程圖。依據該具體實施例之用於製造該化合物半導體基板之方法包括一拋光及洗滌步驟S1、拋光；及洗滌步驟S1之後的一表面處理步驟S2。該方法可進一步包括在表面處理步驟S2之後的一磊晶步驟S3。
依據本發明之具體實施例之製造該化合物半導體基板之方法可適當地提供圖1C所示之化合物半導體基板30與圖2C所示之磊晶基板30e。下面將說明製造化合物半導體基板30與磊晶基板30e之該方法。
在拋光及洗滌步驟S1中，拋光並然後洗滌由一化合物半導體所組成的一基板之一表面。較佳的係使用酸或鹼來執行洗滌。
在表面處理步驟S2中，使用包含碳原子的一物質來處理該基板之產生的洗滌表面。因此，將包含碳原子之物質34附著至基板32之表面32a，藉此製造化合物半導體基板30。
包含碳原子之物質之範例包括烴化合物，例如芳香烴、脂肪酸與脂肪酸衍生物(例如，脂肪酸脂)。
在磊晶步驟S3中，如圖2C所示，在化合物半導體基板30內的基板32之表面32a上形成III－V族化合物半導體層50。
圖5係顯示依據本發明之另一具體實施例用於製造一化合物半導體基板之一方法的一流程圖。依據本發明之用於製造該化合物半導體基板之方法包括一濕式蝕刻步驟S11。在濕式蝕刻步驟S11之後可執行一磊晶步驟S12。
依據該具體實施例之用於製造該化合物半導體基板之方法適當地提供圖1A與1B所示之化合物半導體基板10與20。下面將說明用於製造該化合物半導體基板10之一範例性方法。化合物半導體基板20可採用與化合物半導體基板10相同之方式來製造。
在濕式蝕刻步驟S11中，使用一蝕刻溶液濕式蝕刻由包含雜質原子之一化合物半導體所組成的一基板之一表面。相對於該蝕刻溶液，使用一蝕刻溶液，使得該化合物半導體之蝕刻速率高於雜質原子之蝕刻速率。因而，包含雜質原子之物質14保留在該基板之該表面上。藉此製造化合物半導體基板10。
例如，較佳的係包含鋅之物質14藉由使用一氨水溶液來濕式蝕刻該基板之該表面來製造。
在磊晶步驟S12中，在化合物半導體基板10內的基板12之表面12a上形成III－V族化合物半導體層50。
依據本發明之一具體實施例一用於製造一磊晶基板之方法包括濕式步驟S11。在濕式蝕刻步驟S11之後可執行一磊晶步驟S12。
依據該具體實施例之用於製造該磊晶基板之方法適當地提供如圖3A與3B所示之磊晶基板60與70。下面將說明用於製造磊晶基板60之一範例性方法。磊晶基板70可採用與磊晶基板60相同的方法來製造。
在濕式蝕刻步驟S11中，使用一蝕刻溶液來濕式蝕刻由包含雜質原子之一化合物半導體所組成的一化合物半導體層之一表面。相對於該蝕刻溶液，使用一蝕刻溶液，使得該化合物半導體之蝕刻速率高於雜質原子之蝕刻速率。因而，包含雜質原子之物質64保留在化合物半導體層62之表面62a上。藉此製造磊晶基板60。
例如，較佳的係包含鋅之物質64藉由使用一氨水溶液來濕式蝕刻一化合物半導體層之一表面來製造。
在磊晶步驟S12中，在磊晶基板60內的化合物半導體層62之表面62a上形成一III－V族化合物半導體層，藉此在化合物半導體層62與該III－V族化合物半導體層之間形成一高電阻性介面。
上文中已詳細地說明本發明之較佳具體實施例。然而，本發明並不受上述具體實施例的限制。
範例
現將基於範例詳細地說明本發明。然而，本發明並不受下面具體實施例的限制。
範例1
使用一研磨劑拋光由摻雜鋅之砷化鎵(GaAs)所組成的一p型晶圓之一表面以形成一鏡面精製表面。使用包含一氨水溶液與過氧化氫的一蝕刻溶液來濕式蝕刻該晶圓之產生表面。由於鋅在氨水溶液中的低溶解性，鋅容易地保留在該晶圓之該表面上。藉此，在範例1中製造一化合物半導體基板，其包括接合至其表面之包含鋅的一物質。在範例1中所製造之化合物半導體基板之該表面處的鋅濃度在數量級別上高於在一典型化合物半導體基板之表面處的鋅濃度，且決定為5×101 1 原子/cm2 。使用一全反射X射線螢光質譜儀(型號：TREX 610，由Technos Co.,Ltd公司製造)來測量鋅濃度。
隨後，在範例1中所製造之所產生之化合物半導體基板之該表面上形成一n型磊晶層。因此，可在該化合物半導體基板與該磊晶層之間容易地形成具有一薄空乏層之一pn介面。
範例2
拋光並然後洗滌一晶圓之一表面，該晶圓由以5×101 8 原子/cm3 之濃度摻雜矽之n型砷化鎵(GaAs)組成。將所產生之晶圓保持直立於一矽化合物氣體中。藉此，在範例2中製造一化合物半導體基板，其包括附著至其表面的矽化合物。
隨後，藉由在範例2中所製造之化合物半導體基板之該表面上的磊晶生長形成一AlGaInP層以製造一磊晶基板。測量所產生磊晶基板之發光(PL)。圖6顯示結果。圖6係顯示在該化合物半導體基板之該表面處的矽濃度與PL強度之間關係的一曲線圖。該曲線圖顯示PL強度隨在該表面處的矽濃度增加而增加之趨勢。矽濃度與鋅濃度相同之測量方法測量。
範例3
製備一碳摻雜GaAs晶錠，其具有1×107 至1×109 Ω．cm之一電阻性。使用一鋼絲鋸從該晶錠切割一半絕緣GaAs晶圓。拋光所產生晶圓之一表面，使得實質上移除該表面之不規則。明確言之，執行拋光，使得表面粗糙度Rq(還稱為"Rms")在一10 μmx10 μm平方中小於0.3 μm。使用酸或鹼來處理該晶圓之該表面以移除保留在該晶圓之該表面上的研磨劑或微粒。隨後，使用包含30 ppb之一芳香烴化合物的超純水來處理該晶圓之該表面。藉此，在範例3中製造一化合物半導體基板，其包括附著至其表面的芳香烴化合物。在所產生化合物半導體基板之該表面處的碳濃度決定為1×101 6 原子/cm2 。使用一Marcus型射頻輝光放電光學發射質譜儀(GD－OES)(型號：JY－5000RF，由Horiba Jobin YvonInc公司製造)來測量碳濃度。此外，藉由X射線光電子光譜學(XPS)來測量碳濃度並決定為大約10%。在XPS中，光電子之脫離角設定為90°且基於偵測到的總元素之強度比率來計算碳原子數目之百分比。
隨後，藉由在範例3所製造之化合物半導體基板之該表面上的分子束磊晶(MBE)來形成一GaAs層以形成一磊晶基板。藉由二次離子質譜儀(SIMS)來測量在該化合物半導體基板與該GaAs層之間介面內的碳濃度。因此，碳濃度在數量級別上高於在一典型半導體基板與一GaAs層之間介面內的碳濃度，且決定為1×101 9 原子/cm3 。因此，可在該化合物半導體基板與該GaAs層之間形成一高電阻性介面。
使用所產生之磊晶基板來製造一增強型高電子遷移率電晶體(HEMT)。所產生HEMT具有一極低的洩漏電流。
範例4
製備一摻雜碳的半絕緣GaAs晶圓。在該晶圓內的碳濃度決定為1×101 5 原子/cm3 。拋光該晶圓之一表面，然後使用有機劑、鹼劑及酸劑洗滌。在洗滌後，使用水漂洗該晶圓之該表面，然後乾燥。將該晶圓保持直立於更高脂肪酸之蒸汽中。藉此，在範例4中製造一化合物半導體基板，其包括附著至其表面的更高脂肪酸。在所產生化合物半導體基板之該表面處的碳濃度決定為5×101 5 原子/cm2 。使用一Marcus型射頻輝光放電光學發射質譜儀(GD－OES)(型號：JY－5000RF，由Horiba Jobin YvonInc公司製造)來測量碳濃度。
隨後，藉由在範例4中所製造之化合物半導體基板之表面上的MBE形成一磊晶層以製造一磊晶基板。藉由SIMS來測量在該化合物半導體基板與該磊晶層之間介面內的碳濃度並決定為1×101 9 原子/cm3 。因此，可在該化合物半導體基板與該磊晶層之間形成一高電阻性介面。
範例5
從一摻雜鐵的高電阻性磷化銦(InP)晶錠切割一半絕緣晶圓，並磨光該晶圓之二表面。然後，拋光該晶圓之一表面，使得表面粗糙度Rq在一2 μm×2 μm平方內小於0.2 μm。使用有機劑、酸劑與鹼劑來洗滌該晶圓之該表面。隨後，使用水漂洗該晶圓之該表面，然後旋塗乾燥。然後，將該晶圓保持直立於脂肪酸脂蒸汽中一預定時間。藉此，在範例5中產生一化合物半導體基板，其包括附著至其表面的脂肪酸脂。在所產生化合物半導體基板之該表面的碳濃度決定為5x101 5 原子/cm2 。使用一Marcus型射頻輝光放電光學發射質譜儀(GD－OES)(型號：JY5000RF，由Horiba Jobin YvonInc公司製造)來測量碳濃度。
隨後，藉由在範例5中所產生之化合物半導體基板之該表面上的金屬有機化學汽相沈積形成一磊晶層以製造一磊晶基板。因此，可減小在該化合物半導體基板與該磊晶層之間的介面處的洩漏電流。
範例6
製備一摻雜氧的n型氮化鎵(GaN)基板。該GaN基板經受鏡面拋光，然後使用酸或鹼洗滌。在洗滌之後，使用去離子水漂洗該GaN基板。接下來，使用一氫氧化碳酸鎂水溶液來處理該GaN之該表面，使用超純水漂洗並乾燥。藉此，在範例6中製造一化合物半導體基板，其包括附著至其表面的氫氧化碳酸鎂。在所產生化合物半導體基板之該表面處的鎂濃度決定為1×101 3 原子/cm2 。鎂濃度採用與鋅濃度相同之方法測量。
隨後，藉由在範例6中所製造之化合物半導體基板之該表面上的磊晶生長一鎂摻雜GaN層以製造一磊晶基板。在該GaN層內的鎂濃度決定為5×101 9 原子/cm3 。因而，在該化合物半導體基板與該GaN層之間形成具有一薄空乏層的一pn介面。
10．．．化合物半導體基板
10e．．．磊晶基板
12．．．基板
12a．．．表面
14．．．物質
20．．．化合物半導體基板
20e．．．磊晶基板
22．．．基板
22a．．．表面
24．．．物質
30．．．化合物半導體基板
30e．．．磊晶基板
32．．．基板
32a．．．表面
34．．．物質
40．．．化合物半導體基板
40e．．．磊晶基板
42．．．基板
42a．．．表面
44．．．物質
50．．．III－V族化合物半導體層
60．．．磊晶基板
62．．．p型化合物半導體層
62a．．．表面
64．．．物質
66．．．支持基板
70．．．磊晶基板
72．．．n型化合物半導體層
72a．．．表面
74．．．物質
76．．．支持基板
80．．．磊晶基板
82．．．化合物半導體層
82a．．．表面
84．．．物質
86．．．支持基板
圖1A係顯示依據本發明之一具體實施例之一化合物半導體基板之一示意性斷面圖；圖1B至1D各係顯示依據本發明之另一具體實施例之一化合物半導體基板之一示意性斷面圖；圖2A係顯示依據本發明之一具體實施例之一磊晶基板之一示意性斷面圖；圖2B至2D各係顯示依據本發明之另一具體實施例之一磊晶基板之一示意性斷面圖；圖3A至3C各係顯示依據本發明之另一具體實施例一磊晶基板之一示意性斷面圖；圖4係顯示依據本發明之一具體實施例用於製造一化合物半導體基板之一方法的一流程圖；圖5係顯示依據本發明之另一具體實施例用於製造一化合物半導體基板之一方法的一流程圖；及圖6係顯示在一化合物半導體基板之表面上的矽濃度與發光(PL)強度之間關係的一曲線圖。
10．．．化合物半導體基板
12．．．基板
12a．．．表面
14．．．物質
20．．．化合物半導體基板
22．．．基板
22a．．．表面
24．．．物質
30．．．化合物半導體基板
32．．．基板
32a．．．表面
34．．．物質
40．．．化合物半導體基板
42．．．基板
42a．．．表面
44．．．物質

Claims (24)

  1. 一種化合物半導體基板，其包含：一基板，其由一p型化合物半導體組成；以及一物質，其包含p型雜質原子，該物質係接合至該基板之一表面；其中在該表面處的該物質之濃度在5×1011 原子/cm2 以上至5×1015 原子/cm2 以下之範圍內。
  2. 如請求項1之化合物半導體基板，其中該物質包含鋅原子作為雜質原子。
  3. 如請求項1或2之化合物半導體基板，其中該物質包含鎂原子作為雜質原子。
  4. 一種化合物半導體基板，其包含：一基板，其由一n型化合物半導體組成；以及一物質，其包含矽原子作為n型雜質原子，該物質係接合至該基板之一表面；其中在該表面處的該物質之濃度在5×1011 原子/cm2 以上至5×1015 原子/cm2 以下之範圍內。
  5. 一種化合物半導體基板，其包含：一基板，其由一n型化合物半導體組成；以及一物質，其包含錫原子作為n型雜質原子，該物質係接合至該基板之一表面；其中在該表面處的該物質之濃度在5×1011 原子/cm2 以上至5×1015 原子/cm2 以下之範圍內。
  6. 一種化合物半導體基板，其包含： 一基板，其由一半絕緣化合物半導體組成；以及一物質，其包含碳原子，該物質係接合至該基板之一表面；其中在該表面處的該物質之濃度在5×1011 原子/cm2 以上至5×1015 原子/cm2 以下之範圍內。
  7. 如請求項6之化合物半導體基板，其中該物質包含烴。
  8. 如請求項7之化合物半導體基板，其中該烴係芳香烴。
  9. 如請求項6至8之任一項之化合物半導體基板，其中該物質包含脂肪酸或脂肪酸衍生物。
  10. 一種化合物半導體基板，其包含：一基板，其由一半絕緣化合物半導體組成；以及一物質，其包含鐵原子，該物質係接合至該基板之一表面；其中在該表面處的該物質之濃度在5×1011 原子/cm2 以上至5×1015 原子/cm2 以下之範圍內。
  11. 一種化合物半導體基板，其包含：一基板，其由一半絕緣化合物半導體組成；以及一物質，其包含鉻原子，該物質係接合至該基板之一表面；其中在該表面處的該物質之濃度在5×1011 原子/cm2 以上至5×1015 原子/cm2 以下之範圍內。
  12. 一種化合物半導體基板，其包含：一基板，其由一第一導電型的一化合物半導體組成；以及 一物質，其包含不同於該第一導電型的一第二導電型雜質原子，該物質係接合至該基板之一表面；其中在該表面處的該物質之濃度在5×1011 原子/cm2 以上至5×1015 原子/cm2 以下之範圍內。
  13. 如請求項1至2、4至8、10至12之任一項之化合物半導體基板，其中該基板包含GaAs、InP、GaN或AIN。
  14. 一種磊晶基板，其包含：如請求項1至13之任一項之化合物半導體基板；以及一III-V族化合物半導體層，其配置於該化合物半導體基板之該表面上。
  15. 一種磊晶基板，其包含：一p型化合物半導體層，其配置於一支持基板上；以及一物質，其包含p型雜質原子，該物質係接合至該化合物半導體層之一表面；其中在該表面處的該物質之濃度在5×1011 原子/cm2 以上至5×1015 原子/cm2 以下之範圍內。
  16. 如請求項15之磊晶基板，其中該物質包含鋅原子作為雜質原子。
  17. 如請求項15或16之磊晶基板，其中該物質包含鎂原子作為雜質原子。
  18. 一種磊晶基板，其包含：一n型化合物半導體層，其配置於一支持基板上；以及一物質，其包含矽原子作為雜質原子，該物質係接合至該化合物半導體層之一表面； 其中在該表面處的該物質之濃度在5×1011 原子/cm2 以上至5×1015 原子/cm2 以下之範圍內。
  19. 一種磊晶基板，其包含：一n型化合物半導體層，其配置於一支持基板上；以及一物質，其包含錫原子作為n型雜質原子，該物質係接合至該化合物半導體層之一表面；其中在該表面處的該物質之濃度在5×1011 原子/cm2 以上至5×1015 原子/cm2 以下之範圍內。
  20. 一種磊晶基板，其包含：一第一導電型的一化合物半導體層，該化合物半導體層係配置於一支持基板上；以及一物質，其包含不同於該第一導電型的一第二導電型雜質原子，該物質係接合至該化合物半導體層之一表面；其中在該表面處的該物質之濃度在5×1011 原子/cm2 以上至5×1015 原子/cm2 以下之範圍內。
  21. 如請求項16、18至20之任一項之磊晶基板，其中該化合物半導體層包含一III-V族化合物半導體。
  22. 一種用於製造一化合物半導體基板之方法，其包含以下步驟：拋光由一化合物半導體所組成的一基板之一表面，然後洗滌該表面；以及使用包含碳原子的一物質來處理該基板之該洗滌表面。
  23. 一種用於製造一化合物半導體基板之方法，其包含以下 步驟：使用一蝕刻溶液來濕式蝕刻由包含雜質原子之一化合物半導體所組成的一基板之一表面，使得該化合物半導體之蝕刻速率高於該等雜質原子之蝕刻速率。
  24. 一種用於製造一磊晶基板之方法，其包含以下步驟：使用一蝕刻溶液來濕式蝕刻由包含雜質原子之一化合物半導體所組成的一化合物半導體層之一表面，使得該化合物半導體之蝕刻速率高於該等雜質原子之蝕刻速率，該化合物半導體層係配置於一支持基板上。
TW095119306A 2005-06-10 2006-06-01 化合物半導體基板，磊晶基板及其製造方法 TWI413161B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005171481A JP4872246B2 (ja) 2005-06-10 2005-06-10 半絶縁性ＧａＡｓ基板及びエピタキシャル基板

Publications (2)

Publication Number Publication Date
TW200707544A TW200707544A (en) 2007-02-16
TWI413161B true TWI413161B (zh) 2013-10-21

Family

ID=37025135

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106129170A TWI622085B (zh) 2005-06-10 2006-06-01 化合物半導體基板及磊晶基板
TW102132890A TWI618118B (zh) 2005-06-10 2006-06-01 化合物半導體基板，磊晶基板及其製造方法
TW095119306A TWI413161B (zh) 2005-06-10 2006-06-01 化合物半導體基板，磊晶基板及其製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106129170A TWI622085B (zh) 2005-06-10 2006-06-01 化合物半導體基板及磊晶基板
TW102132890A TWI618118B (zh) 2005-06-10 2006-06-01 化合物半導體基板，磊晶基板及其製造方法

Country Status (7)

Country Link
US (1) US20060281328A1 (zh)
EP (1) EP1732110A3 (zh)
JP (1) JP4872246B2 (zh)
KR (1) KR20060128679A (zh)
CN (1) CN1877854A (zh)
SG (1) SG128576A1 (zh)
TW (3) TWI622085B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1560261A4 (en) * 2003-06-16 2008-02-20 Sumitomo Electric Industries METHOD FOR SURFACE TREATMENT OF A NITRIDE SEMICONDUCTOR CRYSTAL AND A NITRIDE SEMICONDUCTOR CRYSTAL OBTAINED BY SAID METHOD
JP4305574B1 (ja) * 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
JP5287463B2 (ja) * 2009-04-20 2013-09-11 住友電気工業株式会社 エピタキシャル層付きｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
CN107039516B (zh) * 2011-05-18 2020-07-10 住友电气工业株式会社 化合物半导体衬底
JP5692283B2 (ja) * 2013-05-20 2015-04-01 住友電気工業株式会社 Ｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
JP5648726B2 (ja) * 2013-09-11 2015-01-07 住友電気工業株式会社 ＧａＮ基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020159493A1 (en) * 2000-11-30 2002-10-31 Yukio Honkawa Semiconductor laser device and method for fabricating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168998A (en) * 1978-12-06 1979-09-25 Mitsubishi Monsanto Chemical Co. Process for manufacturing a vapor phase epitaxial wafer of compound semiconductor without causing breaking of wafer by utilizing a pre-coating of carbonaceous powder
US4782034A (en) * 1987-06-04 1988-11-01 American Telephone And Telegraph Company, At&T Bell Laboratories Semi-insulating group III-V based compositions doped using bis arene titanium sources
JP2560562B2 (ja) * 1991-04-30 1996-12-04 住友化学工業株式会社 エピタキシャル成長化合物半導体結晶
JPH05110135A (ja) * 1991-10-14 1993-04-30 Nikko Kyodo Co Ltd 多層エピタキシヤル結晶構造
JP3204804B2 (ja) * 1993-06-25 2001-09-04 日本特殊陶業株式会社 ダイヤモンドの選択形成法
JP2576766B2 (ja) * 1993-07-08 1997-01-29 日本電気株式会社 半導体基板の製造方法
JP2699928B2 (ja) * 1995-05-30 1998-01-19 日本電気株式会社 化合物半導体基板の前処理方法
US6462361B1 (en) * 1995-12-27 2002-10-08 Showa Denko K.K. GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure
JP3667124B2 (ja) * 1998-11-27 2005-07-06 京セラ株式会社 化合物半導体基板の製造方法
JP2001332529A (ja) * 2000-05-19 2001-11-30 Daido Steel Co Ltd 単結晶半導体基板の表面処理方法、および単結晶半導体基板の電極層形成方法
US6576932B2 (en) * 2001-03-01 2003-06-10 Lumileds Lighting, U.S., Llc Increasing the brightness of III-nitride light emitting devices
JP4524953B2 (ja) * 2001-05-18 2010-08-18 パナソニック株式会社 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
US7122880B2 (en) * 2002-05-30 2006-10-17 Air Products And Chemicals, Inc. Compositions for preparing low dielectric materials
US7386528B2 (en) * 2002-05-31 2008-06-10 American Express Travel Related Services Company, Inc. System and method for acquisition, assimilation and storage of information
US20040175926A1 (en) * 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020159493A1 (en) * 2000-11-30 2002-10-31 Yukio Honkawa Semiconductor laser device and method for fabricating the same

Also Published As

Publication number Publication date
US20060281328A1 (en) 2006-12-14
JP2006344911A (ja) 2006-12-21
EP1732110A3 (en) 2011-01-12
SG128576A1 (en) 2007-01-30
TW201403671A (zh) 2014-01-16
EP1732110A2 (en) 2006-12-13
TW201740436A (zh) 2017-11-16
CN1877854A (zh) 2006-12-13
JP4872246B2 (ja) 2012-02-08
TW200707544A (en) 2007-02-16
KR20060128679A (ko) 2006-12-14
TWI622085B (zh) 2018-04-21
TWI618118B (zh) 2018-03-11

Similar Documents

Publication Publication Date Title
TWI413161B (zh) 化合物半導體基板，磊晶基板及其製造方法
JP5471001B2 (ja) インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
TWI535900B (zh) A Group III nitride substrate, a substrate with an epitaxial layer, a manufacturing method of the same, and a method for manufacturing the semiconductor element
US6100174A (en) GaN group compound semiconductor device and method for producing the same
KR101224532B1 (ko) 질화물 반도체소자의 제조 방법
JP2001291703A (ja) 半導体装置の製造方法
JP4652530B2 (ja) 窒化ガリウム系化合物半導体発光素子の作製方法
US5919715A (en) Method for cleaning a semiconductor surface
WO2021242837A1 (en) Preclean and encapsulation of microled features
JP5418922B2 (ja) 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法
KR100459885B1 (ko) 반도체소자의금속전극형성방법
JP2001298030A (ja) ｐ型ＩＩＩ族窒化物半導体、その製造方法およびそれを用いた半導体発光素子の製造方法
JPH06151304A (ja) 化合物半導体ウェーハ
KR100329280B1 (ko) 광전자/전자 소자의 오믹접촉 향상을 위한 2단계 하이브리드표면개질 방법
JP3541324B2 (ja) 半導体装置の製造方法
Kirby Processing of sapphire surfaces for semiconductor device applications
TW468285B (en) GaN LED grown by MBE to have high hole concentration without thermal annealing
JP2005097104A (ja) ＧａＮ層によるＳｉＣ表面の保護
Peartona et al. Applied Physics Reviews
JP2007173854A (ja) 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
JP2007180564A (ja) 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法