TWI410136B

TWI410136B - 資料壓縮方法與影像處理系統及應用其之顯示器

Info

Publication number: TWI410136B
Application number: TW97130447A
Authority: TW
Inventors: Yao Ching Chiang; yu ye Chen
Original assignee: Innolux Corp
Priority date: 2008-08-08
Filing date: 2008-08-08
Publication date: 2013-09-21
Also published as: TW201008285A

Description

資料壓縮方法與影像處理系統及應用其之顯示器

本發明是有關於一種影像處理系統，且特別是有關於一種透過編解碼操作來對畫素資料與對應之影像處理資料進行資料壓縮之影像處理系統。

一般來說，液晶顯示器(Liquid Crystal Display，LCD)中之各個畫素(Pixel)用以回應於對應之畫素資料來顯示影像畫面。在現有技術中，多種對畫素資料進行處理以提升液晶顯示器之畫面顯示品質之技術係已存在。

舉例來說，過驅動(Overdriving)技術透過圖框暫存器(Frame Buffer)暫存前一個圖框畫面之畫素資料，並根據前一個圖框畫面中與目前圖框畫面中對應至相同畫素之兩筆畫素資料進行查表以得到過驅動資料。在進行過驅動運算時，此圖框暫存器更用以儲存多筆包括1個位元資料(Bit)之影像處理資料分別對應至圖框畫面中之多個畫素。

然而，為了額外儲存此對應至各個畫素之影像處理資料，圖框暫存器需儲存之資料量會對應的增加。如此，圖框暫存器之記憶體容量、資料存取頻寬或資料存取操作頻率其中之一或全部需對應地提升，使得圖框暫存器之硬體成本及其產生之電磁波強度會對應地提升。

本發明係有關於一種影像處理系統、應用其之液晶顯示器(Liquid Crystal Display，LCD)及資料壓縮方法，用以對圖框暫存器(Frame Buffer)中暫存之資料進行壓縮，以降低圖框暫存器中需儲存之資料量。如此，相較於傳統液晶顯示器，本發明提出之液晶顯示器及影像處理系統可有效地降低其中之圖框暫存器之硬體成本及其產生之電磁波強度。

根據本發明提出一種影像處理系統，用以對畫素資料及對應之影像處理資料進行資料壓縮。影像處理系統包括編碼器電路、圖框暫存器(Frame Buffer)、解碼器電路及處理電路。編碼器電路用以根據影像處理資料來設定畫素資料中之可調次畫素資料之至少一最低階位元(Least Significant Bit，LSB)的數值。編碼器電路更輸出編碼後次畫素資料。圖框暫存器用以儲存編碼後次畫素資料及畫素資料中之多筆次畫素資料中之其他的次畫素資料。解碼器電路用以根據儲存於圖框暫存器中之編碼後次畫素資料之至少一最低階位元來解碼得到影像處理資料。處理電路用以根據影像處理資料來對編碼後次畫素資料及次畫素資料進行處理，以產生處理後次畫素資料。

根據本發明提出一種資料壓縮方法，包括：首先判斷影像資料是否具有第一數值；若是，執行下一步驟，判斷畫素資料中之多筆次畫素資料之和是否為奇數；若是，執行下一步驟，根據影像處理資料來設定次畫素資料中可調次畫素資料之至少一最低階位元的數值，使得次畫素資料之和為偶數，並輸出編碼後次畫素資料。

根據本發明提出一種顯示器，包括液晶顯示面板、影像處理系統及資料驅動器。影像處理系統包括編碼器電路、圖框暫存器解碼器電路及處理電路。編碼器電路用以根據影像處理資料來設定畫素資料中之可調次畫素資料之至少一最低階位元的數值。編碼器電路更輸出編碼後次畫素資料。圖框暫存器用以儲存編碼後次畫素資料及畫素資料中之多筆次畫素資料中之其他的次畫素資料。解碼器電路用以根據儲存於圖框暫存器中之編碼後次畫素資料之至少一最低階位元來解碼得到影像處理資料。處理電路用以根據影像處理資料來對解碼後次畫素資料及次畫素資料進行處理，以產生處理後次畫素資料。資料驅動器用以提供處理後次畫素資料驅動液晶顯示面板顯示對應之影像。

根據本發明提出一種資料壓縮方法，包括：首先接收畫素資料及對應之影像處理資料，畫素資料包括第一次畫素資料及第二次畫素資料；接著判斷畫素資料是否對應至第一影像位置；若是，執行下一步驟，根據影像處理資料來設定第一次畫素資料之至少第一最低階位元之數值；若否，執行下一步驟，判斷影像處理資料對應至第二影像位置，並根據影像處理資料來設定第二次畫素資料之至少一第二最低階位元之數值。

為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

本實施例之影像處理系統係透過對畫素資料中之一個次畫素資料之最低階位元資料(Least Significant Bit，LSB)來記錄影像處理資料。

請參照第1圖，其繪示依照本發明實施例之液晶顯示器的方塊圖。液晶顯示器1包括影像處理系統100、時序控制器(Timing Controller，TCON)200、資料驅動器(Data Driver)300、掃描驅動器(Scan Driver)400及液晶顯示面板500。影像處理系統100用以接收輸入影像資料Din，並對其進行影像處理，以將處理後之影像資料Din’經由TCON 200提供至資料驅動器300。資料驅動器300與掃描驅動器400分別用以提供資料訊號Sd及掃描訊號Sc驅動液晶顯示面板500，使液晶顯示面板500顯示影像畫面。

在一個例子中，輸入影像資料Din包括畫素資料及影像處理資料Dp。畫素資料包括次畫素資料Ds1、Ds2及Ds3，處理後之影像資料Din’包括次畫素資料Ds1’、Ds2’及Ds3’。

請參照第2圖，其繪示乃第1圖之影像處理系統100的方塊圖。影像處理系統100包括編碼器電路12、圖框暫存器(Frame Buffer)14、解碼器電路16及處理電路18。編碼器電路12接收畫素資料中之次畫素資料Ds1－Ds3及對應之影像處理資料Dp。編碼器電路12用以根據影像處理資料Dp來對次畫素資料Ds1－Ds3其中之可調次畫素資料進行編碼，以設定此可調次畫素資料之至少一個最低階位元(Least Significant Bit，LSB)的數值，並據以輸出編碼後次畫素資料。

舉例來說，編碼器電路12以次畫素資料Ds1做為可調次畫素資料，以根據次畫素資料Ds1及影像處理資料Dp編碼產生編碼後次畫素資料Ds1_c。

圖框暫存器14用以儲存編碼後次畫素資料Ds1_c及畫素資料中之其他次畫素資料Ds2及Ds3。解碼器電路16用以根據儲存於圖框暫存器14中之編碼後次畫素資料Ds1_c之第一最低階位元來解碼得到影像處理資料Dp及解碼後次畫素資料Ds_1d。次畫素資料Ds_1d與次畫素資料Ds1具有相似之數值。

處理電路18用以根據影像處理資料Dp來對次畫素資料Ds_1d及次畫素資料Ds2及Ds3進行處理，以分別產生處理後次畫素資料Ds1’、Ds2’及Ds3’。接下來，係舉例對影像處理系統作進一步說明。

第一實施例

本實施例之影像處理系統係用以調整輸入影像資料中之一可調次畫素資料，使得次畫素資料之和相關於輸入影像處理資料之數值。請參照第3圖，其繪示依照本發明第一實施例之影像處理系統的詳細方塊圖。影像處理系統20包括編碼器電路22、圖框暫存器24、解碼器電路26及處理電路28。

編碼器電路22包括邏輯電路22a及編碼單元22b。邏輯電路22a接收一筆輸入畫素資料中之次畫素資料Das1、Das2及Das3，並用以產生邏輯訊號Sg1。

編碼單元22b用以從次畫素資料Das1及Das2選擇可調次畫素資料。在一個例子中，編碼單元22b選擇次畫素資料Das1為可調次畫素資料，而不對次畫素資料Das2進行編碼操作。編碼單元22b更用以回應於影像處理資料Dap及邏輯訊號Sg1之數值來對可調次畫素資料進行編碼，以得到編碼後次畫素資料Das_c。其中，經過編碼單元22b之編碼操作，次畫素資料Das2、Das3及編碼後次畫素資料Das_c之和的LSB係與影像處理資料Dap之數值相關。

舉例來說，邏輯電路22a為互斥或(Exclusive OR，XOR)邏輯閘，其用以對次畫素資料Das1－Das3之LSB進行XOR邏輯運算，並將得到之運算結果做為邏輯訊號Sg1。當邏輯訊號Sg1具有數值1時，表示次畫素資料Das1－Das3之和為奇數，當邏輯訊號Sg1具有數值0時，表示次畫素資料Das1－Das3之和為偶數。

當影像處理資料Dap具有數值1且邏輯訊號Sg1具有數值1時，編碼單元22b係透過將次畫素資料Das1(即是可調次畫素資料)減1的方式來調整次畫素資料Das1之LSB，以得到編碼後次畫素資料Das_c。如此，使得次畫素資料Das2、Das3及編碼後次畫素資料Das_c之LSB的XOR運算結果等於數值0(即是實質上為影像處理資料Dap(＝1) 之相反數值(Inverse Value))。

當影像處理資料Dap具有數值0且邏輯訊號Sg1具有數值0(表示次畫素資料Das1－Das3之和為偶數)時，編碼單元22b係透過將次畫素資料Das1加1的方式來調整次畫素資料Das1之LSB，以得到編碼後次畫素資料Das_c。如此，使得次畫素資料Das2、Das3及編碼後次畫素資料Das_c之LSB的XOR運算結果等於數值1(即是實質上為影像處理資料Dap(＝0)之相反數值)。

當影像處理資料Dap具有數值1且邏輯訊號Sg1具有數值0時，編碼單元22b例如不對次畫素資料Das1進行調整，此時編碼單元22b輸出之編碼後次畫素資料Das_c等於次畫素資料Das1。如此，使得次畫素資料Das2、Das3及編碼後次畫素資料Das_c之LSB的XOR運算結果等於數值0(即是實質上為影像處理資料Dap(＝1)之相反數值)。

相似地，當影像處理資料Dap具有數值0且邏輯訊號Sg1具有數值1時，編碼單元22b亦例如不對次畫素資料Das1進行調整，如此，使得次畫素資料Das2、Das3及編碼後次畫素資料Das_c之LSB的XOR運算結果等於數值0(即是實質上為影像處理資料Dap(＝1)之相反數值)。

次畫素資料Das2、Das3及編碼器電路22編碼產生之編碼後次畫素資料Das_c係被提供至圖框暫存器24並被儲存在圖框暫存器24中對應之記憶空間中。

解碼器電路26包括邏輯電路26a，用以讀取圖框暫存器24中儲存之次畫素資料Das2、Das3及編碼後次畫素資料Das_c，並根據編碼後次畫素資料Das_c解碼產生影像處理資料Dap。

舉例來說，邏輯電路22a例如為XOR邏輯閘，用以對次畫素資料Das2、Das3及編碼後次畫素資料Das_c之LSB進行XOR運算，以得到邏輯訊號Sg2。根據上述之操作可知，邏輯訊號Sg2具有影像處理資料Dap之相反數值，如此，處理電路28可對邏輯訊號Sg2進行反(Not)運算，以得到影像處理資料Dap。

舉例來說，處理電路28為過驅動(Overdriving，OD)處理電路，其用以根據影像處理資料Dap、次畫素資料Das3、Das2及編碼後次畫素資料Das_c來運算產生過驅動次畫素資料Od1、Od2及Od3，並將其做為影像資料Din’輸出。

舉例來說，編碼單元22b用以回應於一判斷條件從次畫素資料Das1及Das2選擇可調次畫素資料。在一個例子中，此判斷條件為次畫素資料Das1是否具有下限數值之條件。此下限數值例如為對應至次畫素資料Das1之最低灰階值。當次畫素資料Das1不具有下限數值時，編碼單元22b係選擇次畫素資料Das1做為可調次畫素資料，並根據邏輯訊號Sg1及影像處理資料Dap之數值來決定是否執行對可調次畫素資料(即是次畫素資料Das1)之數值減1的操作，以得到編碼後次畫素資料Das_c。

當次畫素資料Das1具有下限數值時，編碼單元22b係選擇次畫素資料Das2做為可調次畫素資料。此時，編碼單元24b根據邏輯訊號Sg1及影像處理資料Dap來決定是否執行對可調次畫素資料(即是次畫素資料Das2)之數值加1的操作，以得到編碼後次畫素資料das_c。編碼單元22b更輸出未進行調整之次畫素資料Das1。

在一個例子中，本實施例之次畫素資料Das3、Das2及Das1分別為一筆畫素資料中之紅色次畫素資料、綠色次畫素資料及藍色次畫素資料。

在一個例子中，本實施例之可調次畫素資料為藍色次畫素資料，因為人眼對於藍色較不敏感，些許的誤差不易為人眼所察覺，故針對藍色次畫素資料進行編碼的動作。

在一個例子中，本實施例之影像處理系統20更包括一個前置影像處理單元(未繪示)，用以提供次畫素資料Das1－Das3及影像處理資料Dap。

請參照第4圖，其繪示依照本發明第一實施例之資料壓縮方法的流程圖。本實施例之資料壓縮方法的各個流程步驟係已敘明於前述說明書段落，於此，並不再進行贅述。

第二實施例

本實施例之影像處理系統係回應於畫素資料對應之影像位置，來將輸入影像處理資料儲存於此畫素資料中之一筆可調次畫素資料之LSB。請參照第5圖，其繪示依照本發明第二實施例之影像處理系統的詳細方塊圖。

本實施例之影像處理系統30與第一實施例之影像處理系統20不同之處在於其中之編碼器電路32包括編碼單元32a及位置計算電路32b。位置計算電路32b用以提供位置訊號Saddr指示輸入畫素資料對應到之畫素位置。編碼單元32a用以根據位置訊號Saddr來從次畫素資料Das2’及Das1’中選擇可調次畫素資料，並根據影像處理資料Dap’對可調次畫素資料進行編碼操作。而編碼單元32a更用以直接將影像資料Das1’及Das2’中未被選擇到之次畫素資料做為未調整次畫素資料Das_uc輸出。

舉例來說，請參照第6A及第6B圖，其繪示本實施例之顯示器顯示之圖框畫面的對應位置示意圖。液晶顯示器用以回應於輸入影像資料顯示S個圖框畫面，各個圖框畫面包括M×N個畫素，其中S、M及N為大於1之自然數。在本實施例中，以M與N均為偶數的情形為例作說明。

當輸入畫素資料對應至S個圖框畫面中之第I＋(2i－1)個圖框畫面F(I＋2i－1)中之畫素位置P(J,K)(空白區域)時，編碼單元32a選擇次畫素資料Das2’做為可調次畫素資料，並選擇次畫素資料Das1’做為未調整次畫素資料Das_uc。其中I為小於或等於S之自然數，i為大於或等於0之整數，J與K同為奇數或同為偶數。

當輸入畫素資料對應至圖框畫面F(I＋2i－1)中之畫素位置P(J’,K’)(斜線區域)時，編碼單元32a係選擇次畫素資料Das1’做為可調次畫素資料，並選擇次畫素資料Das2’做為未調整次畫素資料Das_uc。其中，J’與K’其中之一為奇數，其中之另一為偶數。

當輸入畫素資料對應至S個圖框畫面中之第I＋2i個圖框畫面F’(I＋2i)中之畫素位置P’(J,K)(空白區域)時，編碼單元32a係選擇次畫素資料Das1’做為可調次畫素資料，並選擇次畫素資料Das2’做為未調整次畫素資料Das_uc。

當輸入畫素資料對應至圖框畫面F’(I＋2i)中之畫素位置P’(J’,K’)(斜線區域)時，編碼單元32a選擇次畫素資料Das2’做為可調次畫素資料，並選擇次畫素資料Das1’做為未調整次畫素資料Das_uc。

舉例來說，影像處理資料Dap’包括一個位元資料，編碼單元32a用以根據影像處理資料Dap’來設定可調次畫素資料之LSB，以產生編碼後次畫素資料Das_c’。其中編碼後次畫素資料Das_c’之LSB與影像處理資料Dap’具有相同之數值。次畫素資料Das3’、編碼後次畫素資料Das_c’與未調整次畫素資料Das_uc係被儲存在圖框暫存器34中對應之記憶空間中。

本實施例之解碼器電路36包括解碼單元36a及位置計算電路36b。位置計算電路36b執行與位置計算電路32b相似之操作，用以運算得到位置訊號Saddr。解碼單元36a用以根據位置訊號Saddr來從編碼後次畫素資料Das_c’與未調整次畫素資料Das_uc中選擇編碼後次畫素資料Das_c’，並根據編碼後次畫素資料Das_c’之LSB得到影像處理資料Dap’及對應之解碼後次畫素資料。舉例來說，編碼後次畫素資料Das_c’例如為次畫素資料Das1’，而解碼後次畫素資料例如為對應之次畫素資料Das1"。

解碼單元36a更將未調整次畫素資料Das_uc及編碼後次畫素資料Das_c’還原為次畫素資料Das1"及Das2"，並將其提供至處理電路38。如此，處理電路38亦可根據影像處理資料Dap’、次畫素資料Das3’、Das2"及Das1"來運算產生過驅動次畫素資料Od1’、Od2’及Od3’，並將其做為影像資料Din’輸出。

舉例來說，次畫素資料Das3’為綠色次畫素資料，次畫素資料Das2’及Das1’分別為紅色次畫素資料及藍色次畫素資料。

在本實施例中，雖僅以影像處理資料Dap’包括一個位元資料，而編碼單元32a用以設定可調次畫素資料之LSB等於影像處理資料dap’的情形為例作說明，然，影像處理資料dap’並不侷限於包括一個位元資料。在其他例子中，影像處理資料Dap’亦可包括兩個或兩個以上之位元。編碼單元32a用以設定可調次畫素資料之兩個或兩個以上之最不重要位元等於影像處理資料Dap’，以得到編碼後次畫素資料Das_c’。解碼單元32a亦可根據編碼後次畫素資料Das_c’之兩個或兩個以上之最不重要位元解碼產生影像處理資料Dap’。

請參照第7圖，其繪示依照本發明第二實施例之資料壓縮方法的流程圖。本實施例之資料壓縮方法的各個流程步驟係已敘明於前述說明書段落，於此，並不再進行贅述。

本發明上述實施例之影像處理系統及應用其之液晶顯示器係透過各筆畫素資料中之一筆可調次畫素資料之LSB來儲存影像處理資料，以對圖框暫存器中暫存之資料進行壓縮。如此，相較於傳統液晶顯示器，本發明提出之液晶顯示器及影像處理系統可有效地降低其中之圖框暫存器之硬體成本及其產生之電磁波強度。

綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1‧‧‧液晶顯示器

100、20、30‧‧‧影像處理系統

200‧‧‧時序控制器

300‧‧‧資料驅動器

400‧‧‧掃描驅動器

500‧‧‧液晶顯示面板

12、22、32‧‧‧編碼器電路

14、24、34‧‧‧圖框暫存器

16、26、36‧‧‧解碼器電路

18、28、38‧‧‧處理電路

22a、32a‧‧‧編碼單元

22b、26a‧‧‧邏輯電路

32b、36b‧‧‧位置計算電路

36a‧‧‧解碼單元

F(I＋2i－1)、F(I＋2i)‧‧‧圖框畫面

第1圖繪示依照本發明實施例之液晶顯示器的方塊圖。

第2圖繪示乃第1圖之影像處理系統100的方塊圖。

第3圖繪示依照本發明第一實施例之影像處理系統的詳細方塊圖。

第4圖繪示依照本發明第一實施例之資料壓縮方法的流程圖。

第5圖繪示依照本發明第二實施例之影像處理系統的詳細方塊圖。

第6A及第6B圖繪示本實施例之輸入畫素資料對應之圖框畫面的示意圖。

第7圖繪示依照本發明第二實施例之資料壓縮方法的流程圖。

100‧‧‧影像處理系統

12‧‧‧編碼器電路

14‧‧‧圖框暫存器

16‧‧‧解碼器電路

18‧‧‧處理電路

Claims

一種影像處理系統，用以對一畫素資料及對應之一影像處理資料進行資料壓縮，該影像處理系統包括：一編碼器電路，用以根據該影像處理資料來設定該畫素資料中之一可調次畫素資料之至少一最低階位元(Least Significant Bit，LSB)的數值，該編碼器電路更輸出一編碼後次畫素資料；一圖框暫存器(Frame Buffer)，用以儲存該編碼後次畫素資料及該畫素資料中其他之複數筆次畫素資料；一解碼器電路，用以根據儲存於該圖框暫存器中之該編碼後次畫素資料之該至少一最低階位元來解碼得到該影像處理資料及一解碼後次畫素資料；以及一處理電路，用以根據該影像處理資料來對該解碼後次畫素資料及該些次畫素資料進行處理，以產生複數筆處理後次畫素資料。
如申請專利範圍第1項所述之影像處理系統，其中該編碼器電路包括：一第一邏輯電路，用以產生一第一邏輯訊號表示該些次畫素資料及該可調次畫素資料之和為奇數或為偶數；及一編碼單元，用以回應於該影像處理資料之第一數值設定該可調次畫素資料之該至少一最低階位元以產生該編碼後次畫素資料，使該些次畫素資料及該編碼後次畫素資料之和為奇數；其中該編碼單元更回應於該影像處理資料之第二數值設定該可調次畫素資料之該至少一最低階位元以產生該編碼後次畫素資料，使該些次畫素資料及該編碼後次畫素資料之和為偶數。
如申請專利範圍第2項所述之影像處理系統，其中該編碼單元係根據一判斷條件選擇該可調次畫素資料，該判斷條件為該畫素資料中之一第一次畫素資料是否等於一下限數值之條件，當該第一次畫素資料不等於該下限數值時，該編碼單元係選擇該第一次畫素資料做為該可調次畫素資料。
如申請專利範圍第3項所述之影像處理系統，其中當該第一次畫素資料等於該下限數值時，該編碼單元係選擇該畫素資料中之一第二次畫素資料做為該可調次畫素資料。
如申請專利範圍第4項所述之影像處理系統，其中該第二次畫素資料為綠色次畫素資料。
如申請專利範圍第2項所述之影像處理系統，其中該解碼器電路包括：一第二邏輯電路，用以產生一第二邏輯訊號表示該些次畫素資料及該可調次畫素資料之和為奇數或為偶數，並據以得到該影像處理資料。
如申請專利範圍第1項所述之影像處理系統，其中該第一次畫素資料為藍色次畫素資料。
如申請專利範圍第1項所述之影像處理系統，其中該編碼器電路包括：一位置計算電路，用以提供一位置訊號指示該畫素資料對應到之畫素位置；及一編碼單元，用以根據該位置訊號來選擇該可調次畫素資料，並根據該影像處理資料對該可調次畫素資料進行編碼操作。
如申請專利範圍第8項所述之影像處理系統，其中：當該畫素資料對應到一第I＋(2i)個圖框畫面中之畫素位置(J,K)時，該編碼器電路以該畫素資料中之一第一次畫素資料做為該可調次畫素資料，I為自然數，i為大於或等於0之整數，J與K同為奇數或同為偶數；當該畫素資料對應到該第I＋(2i)個圖框畫面中之畫素位置(J’,K’)時，該編碼器電路以該畫素資料中之一第二次畫素資料做為該可調次畫素資料，J’與K’其中之一為奇數，其中之另一為偶數。
如申請專利範圍第9項所述之影像處理系統，其中：當該畫素資料對應到一第I＋(2i－1)個圖框畫面中之畫素位置(J,K)時，該編碼器電路以該畫素資料中之該第二次畫素資料做為該可調次畫素資料，I為自然數，i為大於或等於0之整數，J與K同為奇數或同為偶數；當該畫素資料對應到該第I＋(2i－1)個圖框畫面中之畫素位置(J’,K’)時，該編碼器電路以該畫素資料中之該第一次畫素資料做為該可調次畫素資料，J’與K’其中之一為奇數，其中之另一為偶數。
如申請專利範圍第1項所述之影像處理系統，其中該解碼器電路包括：一位置計算電路，用以提供一位置訊號指示該畫素資料對應到之畫素位置；及一解碼單元，用以根據該位置訊號來選擇該編碼後次畫素資料，並據以得到該影像處理資料及該解碼後次畫素資料。
如申請專利範圍第11項所述之影像處理系統，其中：當該畫素資料對應到一第I＋(2i)個圖框畫面中之畫素位置(J,K)時，該解碼器電路以該畫素資料中之一第一次畫素資料做為該編碼後次畫素資料，I為自然數，i為大於或等於0之整數，J與K同為奇數或同為偶數；當該畫素資料對應到該第I＋(2i)個圖框畫面中之畫素位置(J’,K’)時，該解碼器電路以該畫素資料中之一第二次畫素資料做為該編碼後次畫素資料，J’與K’其中之一為奇數，其中之另一為偶數。
如申請專利範圍第12項所述之影像處理系統，其中：當該畫素資料對應到一第I＋(2i－1)個圖框畫面中之畫素位置(J,K)時，該解碼器電路以該畫素資料中之該第二次畫素資料做為該編碼後次畫素資料，I為自然數，i為大於或等於0之整數，J與K同為奇數或同為偶數；當該畫素資料對應到該第I+(2i-1)個圖框畫面中之畫素位置(J’,K’)時，該解碼器電路以該畫素資料中之該第一次畫素資料做為該編碼後次畫素資料，J’與K’其中之一為奇數，其中之另一為偶數。
一種資料壓縮方法，用以對一畫素資料及對應之一影像處理資料進行資料壓縮，其中該畫素資料包括複數筆次畫素資料，該些次畫素資料其中之一係被設定為一可調次畫素資料，該資料壓縮方法包括：(a)判斷該影像處理資料是否具有一第一數值，若是，執行步驟(b)；(b)判斷該些筆次畫素資料之和是否為第一判斷值，若是，執行步驟(c)；以及(c)根據該影像處理資料來設定該可調次畫素資料之至少一最低階位元(Least Significant Bit，LSB)的數值，使得該些次畫素資料之和為第二判斷值，並輸出一編碼後次畫素資料。
如申請專利範圍第14項所述之資料壓縮方法，其中該第一判斷值為一奇數值。
如申請專利範圍第14項所述之資料壓縮方法，其中該第一判斷值為一偶數值。
如申請專利範圍第14項所述之資料壓縮方法，其中於步驟(b)與(c)之間更包括：(d)判斷該些次畫素資料中之一第一次畫素資料是否等於一下限數值，若否，選擇該第一次畫素資料做為該可調次畫素資料，若是，選擇該些次畫素資料中之一第二次畫素資料做為該可調次畫素資料。
如申請專利範圍第14項所述之資料壓縮方法，若於步驟(a)中判斷該影像處理資料不具有該第一數值而具有一第二數值，係執行步驟：(b’)判斷該畫素資料中之複數筆次畫素資料之和是否為偶數，若是，執行步驟(c’)；及(c’)根據該影像處理資料來設定該些次畫素資料中該可調次畫素資料之該至少一最低階位元的數值，使得該些次畫素資料之和為偶數，並輸出該編碼後次畫素資料。
如申請專利範圍第18項所述之資料壓縮方法，其中於步驟(b’)與(c’)之間更包括：(d’)判斷該些次畫素資料中之一第一次畫素資料是否等於一下限數值，若否，選擇該第一次畫素資料做為該可調次畫素資料，若是，選擇該些次畫素資料中之一第二次畫素資料做為該可調次畫素資料。
一種顯示器，包括：一液晶顯示面板；一影像處理系統，包括：一編碼器電路，接收該畫素資料及一影像處理資料，並用以根據該影像處理資料來設定該畫素資料中之複數筆次畫素資料中一可調次畫素資料之至少一最低階位元(Least Significant Bit，LSB)的數值，該編碼器電路更輸出一編碼後次畫素資料；一圖框暫存器(Frame Buffer)，用以儲存該編碼後次畫素資料及該畫素資料中其他之複數筆次畫素資料；一解碼器電路，用以根據儲存於該圖框暫存器中之該編碼後次畫素資料之該至少一最低階位元來解碼得到該影像處理資料及一解碼後次畫素資料；及一處理電路，用以根據該影像處理資料來對該編碼後次畫素資料及該些次畫素資料進行處理，以產生複數筆處理後次畫素資料；以及一資料驅動器，用以提供該些處理後次畫素資料驅動該液晶顯示面板顯示對應之影像。
如申請專利範圍第20項所述之顯示器，其中該編碼器電路包括：一第一邏輯電路，用以產生一第一邏輯訊號表示該些次畫素資料及該可調次畫素資料之和為奇數或為偶數；及一編碼單元，回應於一判斷條件選擇該可調次畫素資料，該編碼單元更回應於該影像處理資料之第一數值設定該可調次畫素資料之該至少一最低階位元以產生該編碼後次畫素資料，使該些次畫素資料及該編碼後次畫素資料之和為奇數；其中該編碼單元更回應於該影像處理資料之第二數值設定該可調次畫素資料之該至少一最低階位元以產生該編碼後次畫素資料，使該些次畫素資料及該編碼後次畫素資料之和為偶數。
如申請專利範圍第21項所述之顯示器，其中該判斷條件為該畫素資料中之一第一次畫素資料是否等於一下限數值之條件，當該第一次畫素資料不等於該下限數值時，該編碼單元係選擇該第一次畫素資料做為該可調次畫素資料。
如申請專利範圍第22項所述之顯示器，其中當該第一次畫素資料等於該下限數值時，該編碼單元係選擇該畫素資料中之一第二次畫素資料做為該可調次畫素資料。
如申請專利範圍第23項所述之顯示器，其中該第二次畫素資料為綠色次畫素資料。
如申請專利範圍第21項所述之顯示器，其中該解碼器電路包括：一第二邏輯電路，用以產生一第二邏輯訊號表示該些次畫素資料及該可調次畫素資料之和為奇數或為偶數，並據以得到該影像處理資料。
如申請專利範圍第20項所述之顯示器，其中該第一次畫素資料為藍色次畫素資料。
如申請專利範圍第20項所述之顯示器，其中該編碼器電路包括：一位置計算電路，用以提供一位置訊號指示該畫素資料對應到之畫素位置；及一編碼單元，用以根據該位置訊號來選擇該可調次畫素資料，並根據該影像處理資料對該可調次畫素資料進行編碼操作。
如申請專利範圍第27項所述之顯示器，其中：當該畫素資料對應到一第I+(2i)個圖框畫面中之畫素位置(J,K)時，該編碼器電路以該畫素資料中之一第一次畫素資料做為該可調次畫素資料，I為自然數，i為大於或等於0之整數，J與K同為奇數或同為偶數；當該畫素資料對應到該第I+(2i)個圖框畫面中之畫素位置(J’,K’)時，該編碼器電路以該畫素資料中之一第二次畫素資料做為該可調次畫素資料，J’與K’其中之一為奇數，其中之另一為偶數。
如申請專利範圍第28項所述之顯示器，其中：當該畫素資料對應到一第I+(2i-1)個圖框畫面中之畫素位置(J,K)時，該編碼器電路以該畫素資料中之該第二次畫素資料做為該可調次畫素資料，I為自然數，i為大於或等於0之整數，J與K同為奇數或同為偶數；當該畫素資料對應到該第I+(2i-1)個圖框畫面中之畫素位置(J’,K’)時，該編碼器電路以該畫素資料中之該第一次畫素資料做為該可調次畫素資料，J’與K’其中之一為奇數，其中之另一為偶數。
如申請專利範圍第20項所述之顯示器，其中該解碼器電路包括：一位置計算電路，用以提供一位置訊號指示該畫素資料對應到之畫素位置；及一解碼單元，用以根據該位置訊號來選擇該編碼後次畫素資料，並據以得到該影像處理資料及該解碼後次畫素資料。
如申請專利範圍第30項所述之顯示器，其中：當該畫素資料對應到一第I+(2i)個圖框畫面中之畫素位置(J,K)時，該解碼器電路以該畫素資料中之一第一次畫素資料做為該編碼後次畫素資料，I為自然數，i為大於或等於0之整數，J與K同為奇數或同為偶數；當該畫素資料對應到該第I+(2i)個圖框畫面中之畫素位置(J’,K’)時，該解碼器電路以該畫素資料中之一第二次畫素資料做為該編碼後次畫素資料，J’與K’其中之一為奇數，其中之另一為偶數。
如申請專利範圍第31項所述之顯示器，其中：當該畫素資料對應到一第I+(2i-1)個圖框畫面中之畫素位置(J,K)時，該解碼器電路以該畫素資料中之該第二次畫素資料做為該編碼後次畫素資料，I為自然數，i為大於或等於0之整數，J與K同為奇數或同為偶數；當該畫素資料對應到該第I+(2i-1)個圖框畫面中之畫素位置(J’,K’)時，該解碼器電路以該畫素資料中之該第一次畫素資料做為該編碼後次畫素資料，J’與K’其中之一為奇數，其中之另一為偶數。
一種資料壓縮方法，包括：(a)接收一畫素資料及對應之一影像處理資料，該畫素資料包括一第一次畫素資料及一第二次畫素資料；(b)判斷該畫素資料是否對應至一第一影像位置，若是，執行步驟(c)，若否，執行步驟(d)； (c)根據該影像處理資料來設定該第一次畫素資料之至少一第一最低階位元(Least Significant bit，LSB)之數值；以及(d)判斷該影像處理資料對應至一第二影像位置，並根據該影像處理資料來設定該第二次畫素資料之至少一第二最低階位元之數值。
如申請專利範圍第33項所述之資料壓縮方法，其中：該第一影相位置對應至一第I+(2i)個圖框畫面中之畫素位置(J,K)，I為自然數，i為大於或等於0之整數，J與K為奇數；該第二影像位置對應至該第I+(2i)個圖框畫面中之畫素位置(J’,K’)，J’與K’其中之一為奇數，其中之另一為偶數。
如申請專利範圍第33項所述之資料壓縮方法，其中：該第一影像位置對應至一第I+(2i-1)個圖框畫面中之畫素位置(J’,K’)，J’與K’其中之一為奇數，其中之另一為偶數；該第二影像位置對應至該第I+(2i-1)個圖框化驗中之畫素位置(J,K)，I為自然數，i為大於或等於0之整數，J與K為奇數。