TWI407700B - 電容式感測元件的校正裝置與方法 - Google Patents

Description

電容式感測元件的校正裝置與方法

本發明係關於一種電容式感測元件(capacitive sensing device)的校正(calibration)裝置與方法。

電容式感測元件的電容與電容變化靈敏度(sensitivity)都會因為製作與組裝的非理想性，而使其與設計值產生出入，同時不僅各元件的電容彼此會有些許出入，各元件的電容變化靈敏度(sensitivity)彼此也會有些許出入。此類的電容誤差與電容靈敏度誤差透過讀取電路放大後，將分別反應在整體元件的零點偏值(offset)與電容靈敏度上，因此必需透過校正方法和電路來修正零點偏值與電容靈敏度至規格內。

關於元件之偏移的校正技術例如有美國專利號US5,659,262、US7,155,979、US7,7461,553等文獻。美國專利號US5,659,262揭露的微機械式感測元件的偏值修正(Offset trimming for a micromachined sensing device)技術是透過可變電組改變輸入訊號的大小，來控制電容板的上下電壓，進而補償元件的製程漂移。

US7,155,979與US7,7461,553揭露的自我校正超取樣電機調整器與校正方法(self-calibrating oversampling electromechanical modulator and self-calibration method)是偵測平衡狀態的數值，再透過改變校正電容的數值來校正元件的偏移。

元件之偏移與靈敏度的校正技術例如有美國專利號US5,528,520。參考第一A圖的校正電路與第一B圖的校正方法，其校正技術是利用輸入的兩相依(dependent)之V1、V2數位碼，即標號101與102，並配合一鏡相電路(Code Mirror)120，產生四種類比校正碼，再透過下列的分數脈衝密度(Fractional Pulse Density，FPD)方程式來校正元件的零點偏值與靈敏度：

FPD=B+G[(CA-CB)/(CA+CB)]，其中，零點偏值B=(1/2)+[VCM-(V1+V2)/2]/(V1-V2)，以及靈敏度G=(VDD-VCM)(V1-V2)。

本揭露的實施範例可提供一種電容式感測元件的校正裝置與方法。

在一實施範例中，所揭露者是一種電容式感測元件的校正裝置。此裝置包含一校正電容元件、一具有栓鎖功能的積分電路、至少兩第一開關元件、以及至少一第三開關元件。此校正電容元件的一端點連接至一電容感測元件。此積分電路連接至此電容感測元件並產生一電壓輸出與一栓鎖輸出。此轉換電路將一靈敏度校正參數轉換為兩對應的訊號輸出，並將一零點偏值校正參數轉換成一對應的類比訊號輸出。第一開關元件隨系統時脈的高低在兩對應的類比訊號輸出與一固定電位間切換。第三開關元件隨系統時脈的高低在對應的類比訊號輸出與另一固定電位間切換。此校正裝置還根據此積分電路的栓鎖輸出的高低，來決定此兩對應的訊號輸出間的切換。

在另一實施範例中，所揭露者是一種電容式感測元件的校正方法。此校正方法包含：將一輸入的靈敏度校正參數轉換為兩對應的訊號並輸出至一對感測電容的兩端，並將一輸入的零點偏值校正參數轉換成一對應的類比訊號輸出並輸出至一校正電容元件；透過多個開關元件並根據系統時脈與一積分電路的一栓鎖輸出結果，來進行此兩對應的訊號輸出、此對應的類比訊號輸出，與兩固定電位間的切換；獨立調整該靈敏度校正參數的值與該零點偏值校正參數的值，使由一對感測電容組成的一感測元件的特性分別符合一靈敏度規格以及一零點偏值規格；以及讀取此對感測電容的輸出並產生一校正後的電壓輸出。

茲配合下列圖示、實施範例之詳細說明及申請專利範圍，將上述及本發明之其他目的與優點詳述於後。

在本發明的實施範例中，利用兩種獨立的數位校正碼分別負責感測元件之零點偏值與靈敏度的類比驅動電位控制，藉由單獨改變元件偏值與靈敏度的任一校正碼，來完成感測元件之零點偏值或靈敏度的獨立校正。其中校正用的電容可以是一可程式之校正電容，以提升其零值偏移的校正精確度。

第二圖是電容式感測元件的校正裝置的一個範例示意圖如所示，與所揭露的某些實施範例一致。第二圖的範例中，校正裝置200可包含一校正電容元件205、一轉換電路(transformer)210、一具有栓鎖功能的積分電路(integration circuit)220、至少兩第一開關元件230、以及至少一個第三開關元件250。校正電容元件205的一端點連接至一電容感測元件260。校正電容元件205備有至少一校正電容。

積分電路220連接至電容感測元件260，負責感測電容的讀取並產生相對應的電壓輸出V_OUT 與一栓鎖(Latch)輸出。

轉換電路210將輸入的一零點偏值校正參數211轉換為一對應的類比訊號輸出，如類比校正電壓V3；並將輸入的一靈敏度校正參數222轉換為兩對應的訊號輸出，例如一對類比校正電壓(V1與V2)。類比校正電壓V3可透過第三開關元件250輸出至校正電容元件205，而類比校正電壓V1與V2例如可透過至少一個第二開關元件240與至少兩第一開關元件230輸出至一對感測電容CA與CB端，藉以調整其特性使其分別符合一零點偏值規格以及一靈敏度規格。

也就是說，轉換電路210將輸入的靈敏度校正參數211與零點偏值校正參數222，轉換為校正電壓，例如類比校正電壓V1、V2、以及V3，並透過開關輸出至電容感測器端與校正電容端，藉以調整其特性使其零點偏值與靈敏度至規格內。

至少兩第一開關元件230與至少一個第三開關元件250根據時脈(Clock)的高(High)與低(Low)，來進行類比校正電壓，例如V1、V2、以及V3，的切換。而校正裝置200可根據積分電路220的栓鎖輸出的高低，來決定該兩對應的訊號輸出間的切換，例如，根據積分電路220之栓鎖輸出結果，並透過至少一第二開關元件240，來進行兩對應的訊號輸出間的切換。也就是說，可藉由至少兩個第一開關元件230結合至少一第二開關元件240與至少一第三開關元件250，並分別透過時脈與積分電路220之栓鎖輸出的高低220a，來控制電容元件之上下電極板的電壓大小。

以第二圖為例，兩個第一開關元件230隨系統時脈的高低在轉換電路210所提供的兩對應類比訊號(V1與V2)與一固定電位VR間切換。第三開關元件250隨系統時脈的高低在轉換電路210所提供的一對應的類比訊號V3與另一固定電位VCM間切換。第二開關元件240的兩個輸出隨積分電路220之栓鎖輸出的高低220a在轉換電路210所提供的兩對應類比訊號(V1與V2)輸出間切換。固定電位VR的值大於等於零電位並且小於等於一電源供應電位，可以是電源供應電位、零電位或者是其他固定電位，另一固定電位VCM的值大於等於零電位並且小於等於一電源供應電位，可以是電源供應電位的一半或者是其他固定電位。

校正裝置200可包含感測電容(sensing capacitance)260，感測電容260可以是由感測電容CA與CB所組成的三端點電容感測元件，其中一端點是兩感測電容CA與CB的共點，其餘兩端點是分別是感測電容CA與CB的兩另外端點。感測電容CA與CB可以是差動式，也可以由至少一可變電容、至少一固定電容，或前述電容組合而成。其中，節點VCJ、VCA以及VCB分別是校正電容元件205、感測電容CA與CB端的兩電壓。校正電容元件205可以是可程式化電容(programmable capacitance)或固定電容、或是前述兩種電容的組合。

校正裝置200可以在一正常模式(normal mode)下運作，也可以在一自我測試模式(self test mode)下運作。在正常模式下運作時，如第三圖的範例所示，節點VCA接至感測電容CA、節點VCB接至感測電容CB；而校正電容元件205的一端接至節點VCJ，而另一端接至一固定電壓308。校正電容元件205可以有多種實現結構，例如，校正電容元件205可以包含一第一校正電容305a與一第二校正電容305b，其中，第一校正電容305a的一端接至節點VCJ，另一端是第一校正電容305a與第二校正電容305b的共點並且接至電容感測元件260；第二校正電容305b的另一端則接至該固定電壓。校正裝置200在此正常模式運作下，讀取兩感測電容CA與CB的數值。第一校正電容305a與一第二校正電容305b可以都是可程式化電容、或都是固定電容、或是前述兩種電容的組合。

在自我測試模式下運作時，如第四圖的範例所示，節點VCA接至感測電容CA、節點VCB接至第二校正電容305b的一端、節點VCJ接至第一校正電容305a的一端；而一自我測試電壓VST則接至感測電容CB。外部電壓VST可以透過靜電力來改變差動電容CA與CB的電容值，以進行自我測試。

如第五A圖的範例所示，轉換電路(transformer)210可包括一解碼元件(decoder)511、以及一數位/類比轉換器(Digital-to-Analog Convertor，DAC)512。解碼元件511將靈敏度校正參數222先解碼為兩對稱參數511a與511b後，透過數位/類比轉換器512轉換為兩類比輸出電壓，即V1與V2。數位/類比轉換器512分別將輸入參數，包括兩對稱參數511a與511b、以及零點偏值校正參數211，轉換為類比輸出電壓，包括V1、V2、以及V3。

如第五B圖的範例所示，至少一第二開關元件240也可置於轉換電路內解碼元件511與數位/類比轉換器512之間，並根據積分電路220之栓鎖輸出220a的高低，在兩對稱參數511a與511b間進行切換後，再輸出至數位/類比轉換器512。

積分電路(integration circuit)240例如可以是一種由一積分器(Integrator)、一比較器(Comparator)、以及一拴鎖(Latch)所構成的三角積分轉換器(Sigma-Delta Modulator)。

第六圖是校正電壓之電位轉換的一個範例示意圖，與所揭露的某些實施範例一致。其中，VDG代表V1、V2與VCM的電壓差，VCM代表共模電壓(common mode voltage)，GND代表接地面。由此圖可得知VDG、VCM、V1、V2的電位轉換關係為VDG=(V1-V2)/2，VCM=(V1+V2)/2;亦即V1=VCM+VDG，V2=VCM-VDG。

而校正裝置200之整體輸出電壓VOUT可寫成下列方程式：

VOUT=VDD×{1/2+(VJ/2VDG)×[CJ/(CA+CB)]+(VCM/2VDG)×[(CA-CB)/(CA+CB)]}。

其中，CJ是校正電容元件205之校正電容，VJ=V3-VCM。

由上列方程式可以得知，透過改變VJ與CJ的數值可以調整零值偏移，即{1/2+(VJ/2VDG)×[CJ/(CA+CB)]}，的結果，兩個參數的校正之下能夠使得零值偏移的精準度大幅提升；而改變VDG的數值可以調整靈敏度，即{(VCM/2VDG)×[(CA-CB)/(CA+CB)]}，的輸出結果。由於VDG與VJ是獨立的校正參數，單獨改變元件零點偏值與靈敏度的任一校正參數即可完成零點偏值或靈敏度的獨立校正。相較於相依校正的方式，此獨立校正的方式可以提高校正上的容易性。

第七A圖至第七D圖進一步說明使用兩獨立校正碼VDG與VJ，透過時脈與積分電路輸出結果來控制電容元件之上下兩電極板的電壓大小，與所揭露的某些實施範例一致。第七A圖說明VCA點的電壓時脈轉換圖，第七B圖與第七C圖分別說明VCB與VCJ的電壓轉換圖，最後第七D圖則是時脈切換的示意圖。

在第七A圖至第七C圖的範例中，至少兩個第一開關元件230與至少一個第二開關元件240可使用如Delta Sigma對稱性設計，透過時脈與積分電路之栓鎖輸出結果來控制電容元件之上、下電極板的電壓大小。當栓鎖電路(Latch)輸出為邏輯0(Low)時，第二開關元件240維持原定，直接將轉換電路210的輸出V1、V2傳送到第一組開關作時脈的切換；而當栓鎖(Latch)電路的輸出為邏輯1(High)時，第二開關元件240則將轉換電路210的輸V1、V2作對調之後，傳送到第一開關元件230作時脈的切換。如此一來，即可利用不同電壓之間的切換來完成對電容元件的零點偏值與靈敏度的校正。

第七A圖與第七C圖的範例分別說明透過時脈與積分電路之栓鎖輸出結果，如何控制一差動式電容元件之上、下電極板之電壓大小。第七A圖的範例中，上電極板於栓鎖輸出結果LATCH等於邏輯0(或Low)時，使用校正電壓V1=VCM+VDG，而於栓鎖輸出結果LATCH等於邏輯1(或High)時，使用校正電壓V2=VCM-VDG，並輸出至感測電容CA端來進行靈敏度的獨立校正。第七C圖的範例中，下電極板於栓鎖輸出結果LATCH等於邏輯0時，使用校正電壓V2=VCM-VDG，而栓鎖輸出結果LATCH等於邏輯1時，使用校正電壓V1=VCM+VDG，並輸出至感測電容CB端來進行靈敏度的獨立校正。

第七B圖說明使用零點偏值校正參數，轉換電路210的輸出V3透過時脈控制後，經由可程式調整之校正電容CJ後，輸出至感測電容的共點，來進行零點偏值的獨立校正。所以，本揭露之校正裝置200可使用兩獨立校正碼VDG與VJ，來單獨改變感測元件之偏值與靈敏度。

校正參數，例如零點偏值校正參數211、靈敏度校正參數222、或電容校正參數等，可先儲存於一儲存裝置內。

校正電容元件205之校正電容CJ的調整可改正校正曲線的斜率，即CJ/(CA+CB)，使得電路在偏值的校正上能夠有效地降低零點偏值的公差，如第八圖的範例所示。第八圖的範例中，橫軸代表類比校正電位VJ，單位為伏特；縱軸代表栓鎖計數(count of latches)，一個時脈為500KHz。校正曲線810、820、830分別是CJ/(CA+CB)的比值為0.5、1.0、1.5時的轉換結果。

承上述，第九圖是一範例流程圖，說明電容式感測元件的校正方法，與所揭露的某些實施範例一致。參考第七圖，步驟910中，將一輸入的靈敏度校正參數轉換為兩對應的訊號並輸出至一對感測電容的兩端，並將一輸入的零點偏值校正參數轉換成一對應的類比訊號輸出並輸出至一校正電容。步驟920中，透過多個開關元件並根據系統時脈與一積分電路的一栓鎖輸出結果，來進行此兩對應的訊號輸出、此對應的類比訊號輸出，與兩固定電位間的切換。

步驟930中，獨立調整此靈敏度校正參數的值與該零點偏值校正參數的值，使由一對感測電容組成的一感測元件的特性分別符合一靈敏度規格以及一零點偏值規格。步驟940中，讀取此對感測電容的輸出並產生一校正後的電壓輸出。

步驟920中，此多個開關元件至少備有一第二開關元件、兩第一開關元件、以及一第三開關元件，如前所述，第二開關元件根據積分電路的栓鎖輸出的高低，在兩對應的訊號輸出間切換；兩第一開關元件隨系統時脈的高低，在兩對應的訊號之相對應的兩類比訊號輸出與固定電位VR間切換；第三開關元件隨系統時脈的高低，在該對應的類比訊號輸出與另一固定電位VCM間切換。透過這些開關元件，可藉由如Delta Sigma對稱性設計方式，來進行此三類比校正訊號輸出的切換。

第十圖的範例流程進一步說明步驟920中如何獨立調整感測元件的特性，使其分別符合一零點偏值規格以及一靈敏度規格，與所揭露的某些實施範例一致。如第十圖的範例所示，可藉由獨立調整靈敏度與零點偏值校正參數的值，直到符合規格為止。

首先，調整靈敏度校正參數的值(步驟1010)及檢查是否符合此靈敏度規格(步驟1015)，直到符合此靈敏度規格即繼續判斷是否已符合零點偏值規格(步驟1020)，是的話，結束此校正步驟。不是的話，當輸入零點偏值校正參數後，可藉由調整零點偏值校正參數的值(步驟1025)，來判斷是否符合此零點偏值規格(步驟1030)，直到符合此零點偏值規格為止。

回顧第四圖的範例，本揭露之校正裝置也可以在一自我測試模式下運作。其實施範例可再包括至少兩元件開關來進行此自我測試模式。第十一圖以一範例來說明如何透過開關輸出與固定電位VR/自我測試電壓VST，來進行正常模式/自我測試模式，與所揭露的某些實施範例一致。

參考第十一圖的範例，校正裝置200可再包括一開關元件1122以及另一開關元件1124。在正常模式下運作時，開關元件1122將切換至固定電位VR，因此第二校正電容305b的一端點將連接到此固定電位VR；此外開關元件1124切換至第一開關元件230的輸出，因此感測電容CB端將連接到VCB。在自我測試模式下運作時，開關元件1122將切換至第一開關元件230的輸出，因此第二校正電容305b的一端點將連接到VCB；此外開關1124元件將切換至自我測試電壓VST，也就是說感測電容CB端將連接到自我測試電壓VST，因此便可藉由此自我測試電壓VST來進行感測元件的測試。

綜上所述，本揭露之電容式感測元件的校正裝置與方法的實施範例利用獨立的數位校正參數，並透過時脈與積分電路輸出結果來控制電容式元件的電壓，並可使一校正電容元件配合系統時脈改變其校正電壓，如此一來便可以調整整體感測元件的電荷達到校正零點偏值與靈敏度的效果。除了可提供零點偏值與靈敏度的獨立校正，以大幅降低校正複雜度外，校正電容元件的設計也能夠有效地降低零點偏值的公差達到高精確度的要求。本揭露之電容式感測元件的校正裝置也可兼具自我測試的功能。

惟，以上所述者僅為本發明之實施範例，當不能依此限定本發明實施之範圍。即大凡本發明申請專利範圍所作之均等變化與修飾，皆應仍屬本發明專利涵蓋之範圍。

101、102．．．兩相依數位碼

120．．．鏡相電路

200．．．校正裝置

205．．．校正電容元件

210．．．轉換電路

211．．．零點偏值校正參數

222．．．靈敏度校正參數

220．．．積分電路

220a．．．栓鎖輸出的高低

230．．．第一開關元件

240．．．第二開關元件

250．．．第三開關元件

260．．．電容感測元件

VR、VCM．．．兩固定電位

305a．．．第一校正電容

305b．．．第二校正電容

308．．．固定電壓

VST．．．自我測試電壓

511．．．解碼元件

512．．．數位/類比轉換器

511a、511b．．．兩對稱參數

810、820、830．．．校正曲線

910．．．將一輸入的靈敏度校正參數轉換為兩對應的訊號並輸出至一對感測電容的兩端，並將一輸入的零點偏值校正參數轉換成一對應的類比訊號輸出並輸出至一校正電容

920．．．透過多個開關元件並根據系統時脈與一積分電路的一栓鎖輸出結果，來進行此兩對應的訊號輸出、此對應的類比訊號輸出，與兩固定電位間的切換

930．．．獨立調整該靈敏度校正參數的值與該零點偏值校正參數的值，使由一對感測電容組成的一感測元件的特性分別符合一靈敏度規格以及一零點偏值規格

940．．．讀取此對感測電容的輸出並產生一校正後的電壓輸出

1010．．．調整靈敏度校正參數的值

1015．．．是否符合此靈敏度規格

1020．．．是否已符合此零點偏值規格

1025．．．調整零點偏值校正參數的值

1030．．．是否符合此零點偏值規格

1122、1124．．．開關元件

第一A圖與第一B圖是一範例示意圖，說明一種元件之偏移與靈敏度的校正電路與方法。

第二圖是電容式感測元件的校正裝置的一個範例示意圖，與所揭露的某些實施範例一致。

第三圖是一個範例示意圖，說明在一正常模式下運作時，校正電容元件與感測電容的連接結構，與所揭露的某些實施範例一致。

第四圖是一個範例示意圖，說明在一自我測試模式下運作時，校正電容元件與感測電容的連接結構，與所揭露的某些實施範例一致。

第五A圖是轉換電路的一個範例示意圖，與所揭露的某些實施範例一致。

第五B圖是轉換電路的另一個範例示意圖，與所揭露的某些實施範例一致。

第六圖是校正電壓之電位轉換的一個範例示意圖，與所揭露的某些實施範例一致。

第七A圖至第七D圖說明使用兩獨立校正碼，透過時脈與積分電路輸出結果來控制電容元件之上下兩電極板的電壓大小，與所揭露的某些實施範例一致。

第八圖說明調整可程式電容的校正電容值可改正校正曲線的斜率，與所揭露的某些實施範例一致。

第九圖是一範例流程圖，說明電容式感測元件的校正方法，與所揭露的某些實施範例一致。

第十圖是一範例流程圖，說明單獨改變偏值或靈敏度的任一校正參數，以獨立校正零點偏值或靈敏度，與所揭露的某些實施範例一致。

第十一圖是一範例示意圖，說明如何透過開關輸出與一固定電位/自我測試電壓，來進行正常模式/自我測試模式，與所揭露的某些實施範例一致。

200．．．校正裝置

205．．．校正電容元件

210．．．轉換電路

211．．．零點偏值校正參數

222．．．靈敏度校正參數

220．．．積分電路

220a．．．栓鎖輸出的高低

230．．．第一開關元件

240．．．第二開關元件

250．．．第三開關元件

260．．．電容感測元件

VR、VCM．．．兩固定電位

Claims (25)

1. 一種電容式感測元件的校正裝置，該裝置包含：一校正電容元件，備有至少一校正電容，該校正電容元件的一端點連接至一電容感測元件；一具有栓鎖功能的積分電路，連接至該電容感測元件並產生一電壓輸出與一栓鎖輸出；一轉換電路，將一靈敏度校正參數轉換為兩對應的訊號輸出，並將一零點偏值校正參數轉換成一對應的類比訊號輸出；至少兩第一開關元件，隨系統時脈的高低在該兩對應的訊號輸出之相對應的兩類比訊號輸出與一固定電位間切換；以及至少一第三開關元件，隨系統時脈的高低在該對應的類比訊號輸出與另一固定電位間切換；其中，該裝置並根據該積分電路的該栓鎖輸出的高低，來決定該兩對應的訊號輸出間的切換。
2. 如申請專利範圍第1項所述之校正裝置，其中該固定電位的值大於等於零電位並且小於等於一電源供應電位。
3. 如申請專利範圍第1項所述之校正裝置，其中該另一固定電位的值大於等於零電位並且小於等於一電源供應電位。
4. 如申請專利範圍第1項所述之校正裝置，其中該轉換電路至少包括：一解碼元件，將該靈敏度校正參數解碼為兩對稱參數；以及一數位/類比轉換器，將該兩對稱參數轉換為該兩對應的類比訊號輸出，以及將該零點偏值校正參數轉換為該對應的類比訊號輸出。
5. 如申請專利範圍第1項所述之校正裝置，其中該積分電路係一種由一積分器、一比較器、以及一拴鎖所構成的三角積分轉換器。
6. 如申請專利範圍第1項所述之校正裝置，其中該對感測電容是一全差動式電容。
7. 如申請專利範圍第1項所述之校正裝置，其中該對感測電容由至少一可變電容、至少一固定電容，或前述電容組合而成。
8. 如申請專利範圍第1項所述之校正裝置，其中該校正電容元件是選自固定電容、可變電容、以及可程式化電容之前述電容的其中一種組合。
9. 如申請專利範圍第1項所述之校正裝置，該裝置還包括一儲存裝置，該儲存裝置至少儲存一第一數位碼以及一第二數位碼，該第一數位碼是該靈敏度校正參數的調整值，該第二數位碼是該零點偏值校正參數的調整值電容感測元件。
10. 如申請專利範圍第1項所述之校正裝置，該裝置還包括該電容感測元件，且該電容感測元件是由一第一感測電容與一第二感測電容所組成的三端點電容感測元件，其中一端點是該第一與第二感測電容的共點，其餘兩端點是該第一與第二感測電容的兩另外端點。
11. 如申請專利範圍第1項所述之校正裝置，該裝置還包括至少一第二開關元件，在該兩對應的訊號輸出之相對應的兩類比訊號輸出間進行切換。
12. 如申請專利範圍第10項所述之校正裝置，其中該校正電容元件包括一第一校正電容與一第二校正電容，並且當該裝置在一自我測試模式下運作時，該第一感測電容端的電壓接至該第一感測電容，該第二感測電容端的電壓接至該第二校正電容，該第一校正電容端的電壓接至該第一校正電容，而一自我測試電壓接至該第二感測電容。
13. 如申請專利範圍第10項所述之校正裝置，其中該校正電容元件包括一第一校正電容與一第二校正電容，並且當該裝置在一正常模式下運作時，該校正裝置讀取該第一與第二感測電容，並且該第一感測電容端的電壓接至該第一感測電容，該第二感測電容端的電壓接至該第二感測電容，該第一校正電容端的電壓接至該第一校正電容，而該第二校正電容接至一固定電壓。
14. 如申請專利範圍第10項所述之校正裝置，其中該校正電容元件的該端點連接至該兩感測電容的共點。
15. 如申請專利範圍第10項所述之校正裝置，其中該至少一第二開關元件至少具有兩個輸出，並分別接至該至少兩第一開關元件。
16. 如申請專利範圍第10項所述之校正裝置，其中該至少兩第一開關元件至少具有兩個輸出，分別連接至該兩感測電容該兩另外端點。
17. 如申請專利範圍第1項所述之校正裝置，其中該至少一第三開關元件至少具有一輸出並接至該校正電容元件的另一端。
18. 如申請專利範圍第4項所述之校正裝置，其中該轉換電路還包括至少一第二開關元件，位於該解碼元件與該數位/類比轉換器之間，該至少一第二開關元件根據該積分電路的該栓鎖輸出的高低，在該兩對稱參數間進行切換後，再輸出至該數位/類比轉換器。
19. 如申請專利範圍第8項所述之校正裝置，其中該校正電容元件透過一可程式電容校正參數來調整電容，以提升一零點偏值的精確度。
20. 如申請專利範圍第12項所述之校正裝置，其中該第二感測電容端的電壓透過至少兩額外開關元件之切換輸出至該第二感測電容端與該第二校正電容端，以及藉由該外部電壓來改變該第一與第二感測電容的電容值，以進行該校正裝置之自我測試。
21. 一種電容式感測元件的校正方法，該方法包含：將一輸入的靈敏度校正參數轉換為兩對應的訊號並輸出至一對感測電容的兩端，並將一輸入的零點偏值校正參數轉換成一對應的類比訊號輸出並輸出至一校正電容元件；透過多個開關元件並根據系統時脈與一積分電路的一栓鎖輸出結果，來進行該兩對應的訊號輸出、該對應的類比訊號輸出，與兩固定電位間的切換；獨立調整該靈敏度校正參數的值與該零點偏值校正參數的值，使由一對感測電容組成的一感測元件的特性分別符合一靈敏度規格以及一零點偏值規格；以及讀取該對感測電容的輸出並產生一校正後的電壓輸出。
22. 如申請專利範圍第21項所述之校正方法，其中該獨立調整該靈敏度校正參數的值與該零點偏值校正參數的值還包括：調整該靈敏度校正參數的值，來判斷是否符合該靈敏度規格，直到符合該靈敏度規格為止；以及符合該靈敏度規格後，繼續判斷是否已符合該零點偏值規格，尚未符合該零點偏值規格的話，繼續調整該零點偏值校正參數的值，直到符合該零點偏值規格為止。
23. 如申請專利範圍第21項所述之校正方法，其中該兩固定電位的值被設定為大於等於零電位並且小於等於一電源供應電位。
24. 如申請專利範圍第21項所述之校正方法，其中該多個開關元件至少備有一第二開關元件、兩第一開關元件、以及一第三開關元件，其中該兩對應的訊號輸出、該對應的類比訊號輸出，與兩固定電位間的切換還包括：根據該積分電路的該栓鎖輸出的高低，該第二開關元件在該兩對應的訊號輸出間切換；隨系統時脈的高低，該兩第一開關元件在該兩對應的訊號之相對應的兩類比訊號輸出與該兩固定電位之其中一固定電位間切換；隨系統時脈的高低，該第三開關元件在該對應的類比訊號輸出與該兩固定電位之另一固定電位間切換。
25. 如申請專利範圍第21項所述之校正方法，該方法還包括：透過一可程式電容校正參數來調整該校正電容元件的電容，以提升該零點偏值的精確度。