TWI405402B - 晶體振盪電路的電壓源電路 - Google Patents
晶體振盪電路的電壓源電路 Download PDFInfo
- Publication number
- TWI405402B TWI405402B TW099134785A TW99134785A TWI405402B TW I405402 B TWI405402 B TW I405402B TW 099134785 A TW099134785 A TW 099134785A TW 99134785 A TW99134785 A TW 99134785A TW I405402 B TWI405402 B TW I405402B
- Authority
- TW
- Taiwan
- Prior art keywords
- type transistor
- coupled
- voltage
- circuit
- source
- Prior art date
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 113
- 230000010355 oscillation Effects 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 34
- 230000000087 stabilizing effect Effects 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 239000000872 buffer Substances 0.000 description 7
- 230000026683 transduction Effects 0.000 description 7
- 238000010361 transduction Methods 0.000 description 7
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002463 transducing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
本發明是有關於一種電壓源電路，且特別是有關於一種晶體振盪電路的自動調節電壓源電路。
振盪器常使用在半導體技術中以作為時脈模組、邏輯閘、振盪晶片等等。習知振盪器包括一石英晶體，其依附於具有初始電阻之一對電容。電容與電阻所組成之RC電路可幫助調整振盪器之時序。振盪緩衝器與石英晶體以並聯方式耦接。藉由產生放大且反相之輸出信號，習知振盪緩衝器之運作如反相器一般。石英振盪器、RC電路、以及振盪緩衝器提供了在預設頻率之預設波形。
振盪器之功率消耗(power dissipation)可決定於操作頻率、電容、及振盪緩衝器的工作電壓。一般來說，振盪器之功率必須保持於最小值，而所設定之操作頻率以及電容之電容值為固定無法變動的，因此，在設計上可以考慮振盪緩衝器的操作電壓作為減少功率消耗的手段。由於振盪緩衝器之訊號頻寬、放大增益會隨著工作電壓、製程參數和電容變化，而這種變動在許多實際應用常會造成晶體振盪電路起振時間過長或甚至無法振盪，因此為了確保振盪器可正常運作，通常會將振盪緩衝器的工作電壓設定在一個較高的值，但這樣的設定卻會造成不必要的功率損耗。
本發明提供一種晶體振盪電路的電壓源電路，可將晶體振盪電路的功率消耗維持在固定的值，減少不必要的功率消耗。
本發明提出一種電壓源電路，適用於提供工作電壓至晶體振盪電路，其中電壓源電路與晶體振盪電路係利用同一製程所形成。電壓源電路包括電流源、第一P型電晶體、第一N型電晶體以及穩壓單元。電流源耦接於電壓源與輸出端之間。第一P型電晶體的源極耦接於輸出端，第一P型電晶體的閘極耦接於第一P型電晶體的汲極，其中輸出端輸出一參考電壓至穩壓單元。第一N型電晶體的閘極與汲極耦接於第一P型電晶體的汲極，第一N型電晶體的源極耦接於一接地端。穩壓單元耦接於輸出端與晶體振盪電路之間，根據參考電壓產生工作電壓至晶體振盪電路以做為電壓源。
本發明提出一種電壓源電路，適用於提供一工作電壓至一晶體振盪電路，其中電壓源電路與晶體振盪電路係利用同一製程所形成。電壓源電路包括電流源、第一壓降單元、第一P型電晶體、第一N型電晶體、第二壓降單元以及穩壓單元。電流源耦接於電壓源與輸出端之間。第一壓降單元的一端耦接於輸出端，其中輸出端輸出一參考電壓。第一P型電晶體的源極耦接於第一壓降單元的另一端，第一P型電晶體的閘極耦接於第一P型電晶體的汲極。第一N型電晶體的閘極與汲極耦接於第一P型電晶體的汲極。第二壓降單元耦接於第一N型電晶體的源極與接地端之間。穩壓單元耦接於輸出端與晶體振盪電路之間，根據參考電壓產生工作電壓至晶體振盪電路以做為電壓源。
本發明提出一種電壓源電路，適用於提供一工作電壓至一晶體振盪電路，其中電壓源電路與晶體振盪電路係利用同一製程所形成。電壓源電路包括電流源、第一P型電晶體、第一N型電晶體以及穩壓單元。電流源耦接於電壓源與輸出端之間。第一N型電晶體的汲極耦接於輸出端，第一N型電晶體的閘極耦接於第一N型電晶體的汲極，其中輸出端輸出一參考電壓。第一P型電晶體的閘極耦接於第一P型電晶體的汲極，第一P型電晶體的源極耦接於第一N型電晶體的源極，第一P型電晶體的汲極耦接於接地端。穩壓單元耦接於輸出端與晶體振盪電路之間，根據參考電壓產生工作電壓至晶體振盪電路以做為電壓源。
本發明提出一種電壓源電路，適用於提供一工作電壓至一晶體振盪電路，其中電壓源電路與晶體振盪電路係利用同一製程所形成，電壓源電路包括電流源、第一壓降單元、第一P型電晶體、第一N型電晶體、第二壓降單元以及穩壓單元。電流源耦接於電壓源與輸出端之間。第一壓降單元的一端耦接於輸出端，其中輸出端輸出一參考電壓。第一N型電晶體的汲極耦接於第一壓降單元的另一端，第一N型電晶體的閘極耦接於第一N型電晶體的汲極。第一P型電晶體的閘極耦接於第一P型電晶體的汲極，第一P型電晶體的源極耦接於第一N型電晶體的源極。第二壓降單元耦接於第一P型電晶體的汲極與接地端之間。穩壓單元耦接於輸出端與晶體振盪電路之間，根據參考電壓產生工作電壓至晶體振盪電路以做為電壓源。
基於上述，本發明利用隨製程變化的電晶體的臨界電壓值來控制P型電晶體以及N型電晶體的工作電壓，以減少晶體振盪電路之功率消耗值的變動，減少不必要的功率消耗。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1繪示為本發明一實施例之電壓源電路及晶體振盪電路的方塊圖。請參照圖1，電壓源電路100與晶體振盪電路102為經由同一製程所形成。其中電壓源電路100可包括一電流源I1、一P型電晶體Q1、一N型電晶體M1以及一穩壓單元104。其中P型電晶體Q1例如是PMOS電晶體，而N型電晶體例如是NMOS電晶體，而電流源I1可為正比例絕對溫度電流源或負比例絕對溫度電流源。上述之電流源I1耦接於電壓源VDD與輸出端OUT之間。P型電晶體Q1的源極耦接於輸出端OUT，P型電晶體Q1的閘極則耦接至其本身的汲極。N型電晶體M1的閘極與汲極耦接於P型電晶體Q1的汲極，而N型電晶體M1的源極則耦接於一接地端GND。穩壓電容Cd耦接於輸出端OUT與接地端GND之間。另外，穩壓單元104耦接於輸出端OUT與晶體振盪電路102之間。
電晶體Q1、電晶體M1上的跨壓將在輸出端OUT上產生一參考電壓，而穩壓單元104將此參考電壓進行穩壓，以產生一工作電壓至晶體振盪電路102以作為晶體振盪電路102的電壓源。在本實施例中電晶體Q1與電晶體M1實質上可等效為二極體元件，且電晶體Q1與電晶體M1的串接位置可互換，也就是說，與電源I1耦接的一端可以為電晶體Q1或電晶體M1，相對地與接地端GND耦接的則為電晶體M1或電晶體Q1。電壓源電路100可在不同的製程條件下輸出對應的工作電壓給晶體振盪電路102，以減少晶體振盪電路102的功率損耗。另外，所選擇的電流源類型(正比例絕對溫度電流源或負比例絕對溫度電流源)也可對晶體振盪電路102進行溫度的補償，使晶體振盪電路102的應用更有效率。
圖2繪示為本發明另一實施例之電壓源電路及晶體振盪電路的電路圖。請參照圖2，詳細來說，穩壓單元104可包括一運算放大器A1、一P型電晶體Q2、電阻R1以及R2。其中電晶體Q2之閘極耦接運算放大器A1的輸出端，電晶體Q2之源極耦接電源電壓VDD、電晶體Q2之汲極則耦接至晶體振盪電路102。電阻R1、R2串接於電晶體Q2之汲極與接地端GND之間，且電阻R1、R2的共同接點耦接至運算放大器A1的正輸入端，而運算放大器A1的負輸入端則耦接至輸出端OUT。值得注意的是，穩壓單元104的實施方式並不以本實施例所揭露的電路為限，任何可對參考電壓進行穩壓的電路皆可做為本實施例之穩壓單元104。
另外，晶體振盪電路102則包括P型電晶體Q3、N型電晶體M2、電阻R3、晶體XTAL以及電容C1、C2。其中P型電晶體Q3的源極耦接至穩壓單元104，以接收穩壓單元104所供應的工作電壓，P型電晶體Q3的汲極耦接至晶體振盪電路102的輸出端XTALout，P型電晶體Q3的閘極則耦接至N型電晶體M2的閘極，而N型電晶體M2的汲極與源極則分別耦接P型電晶體Q3的汲極與接地端GND。電阻R3與晶體XTAL與P型電晶體Q3、N型電晶體M2所構成的反相器並聯在一起(亦即電阻R3與晶體XTAL並聯於N型電晶體M2的閘極與汲極之間)。電容C1、C2分別耦接於晶體XTAL的兩端與接地端GND之間，電容C1、C2提供一負載(load)給石英晶體XTAL，以供並聯共振(parallel resonance)所需。
如圖2所述的電路，電晶體Q3、M2所消耗的功率相關於流經其上的電流大小，或是電晶體Q3、M2的轉導大小。而電晶體Q3、M2在飽和區時的電流可以下列式子表示：
I
=k
(Vgs
-Vt
)2
(1)
其中I為電流，k為一常數，Vgs為閘極與源極間的電壓差，Vt則為電晶體的臨界電壓。另外電晶體Q3、M2的轉導Gm可透過式(1)微分而得：
由式(1)可得知當電晶體的臨界電壓越大時，電晶體之轉導與流經電晶體的電流便越小，而電晶體之轉導Gm與流經電晶體的電流越小，電晶體的功率消耗就越小。
由於電晶體在不同的製程條件下將會產生不同的臨界電壓值，例如FF corner或SS corner等製程條件情形，將使得臨界電壓值出現變小及變大的情形。假設在相同電壓值的操作電壓下，當臨界電壓值變小時(亦即FF corner的製程條件)，意味著電晶體的轉導與流經電晶體的電流變大，亦即電晶體所消耗的功率變大。相反地，當臨界電壓值變大時(亦即SS corner的製程條件)，意味著電晶體的轉導流經電晶體的電流變小，亦即電晶體所消耗的功率變小。
在本實施例中，供應電晶體Q3、M2的電壓來源為電晶體Q1、M1上跨壓值之和(亦即輸出端OUT上的參考電壓)經穩壓單元104穩壓放大後的工作電壓。由於電晶體Q1、M1與電晶體Q3、M2為同一製程所形成，因此當製程的條件產生變化時，電晶體Q1、M1亦會受其影響而產生相同的臨界電壓值變化。如此一來，電晶體Q1、M1便可間接影響穩壓單元104所提供給晶體振盪電路102的工作電壓，避免多餘的功率消耗。
舉例來說，在FF corner的製程條件下，電晶體Q3、M2的臨界電壓變小，而使得打開電晶體Q3、M2通道的門檻變小，因此若在相同的工作電壓下，電晶體Q3、M2的消耗功率將變高。然由於電晶體Q1、M1也將受到FF corner的製程條件影響而使得電晶體Q1、M1上的跨壓變小，因此輸出端OUT上的參考電壓也將變小(亦即電晶體Q1、M1上的跨壓值之和)，同時穩壓單元104將參考電壓穩壓放大後的操作電壓也隨之變小。由於電晶體Q3、M2的臨界電壓已受到FF corner的製程條件影響而變小，供應電晶體Q3、M2的工作電壓也隨之減小，因此在此情形下，穩壓單元104所供應的工作電壓雖然減小但仍可保持電晶體Q3、M2正常地運作，而減小的工作電壓可使得電晶體閘極、源極間的電壓差減小，而使得電晶體轉導與流經電晶體Q3、M2的電流變小，進而減少了電晶體Q3、M2的功率消耗。
值得注意的是，在部份實施例中，圖1以及圖2的電壓源電路100可更包括一調節電阻。圖3A~圖3C繪示為本發明另一實施例之電壓源電路及晶體振盪電路的示意圖。如圖3A~圖3C所示，調節電阻Ra可設置於電晶體Q1以及M1的耦接路徑上，或是設置於電晶體M1與接地GND的耦接路徑上，又或者是設置於輸出端OUT與電晶體Q1的耦接路徑上。其中調節電阻Ra可為正溫度係數電阻或負溫度係數電阻，使用者可依實際情形選擇適當的電阻類型來對晶體振盪電路102進行溫度補償，使晶體振盪電路102的應用更有效率。
圖4A繪示為不同製程條件之電晶體電流值的示意圖。圖4B繪示為不同製程條件之電晶體轉導值的示意圖。請參照圖4A與圖4B，圖4A繪示電晶體在各種不同製程條件與溫度下的電流大小，圖4B則繪示電晶體在各種不同製程條件與溫度下的轉導值大小。由圖4A與圖4B可看出相較於習知技術的晶體振盪電路，利用本發明之實施例的電壓源電路100可大幅減小在不同製程條件與溫度下的轉導值與電流值。其中在FF corner、-45℃的製程條件下最大可減少一倍的電流值，而轉導值也可減少約0.3倍。另外在所有的製程條件與溫度中，轉導值與電流值最小的情況下(亦即SS corner、95℃的製程條件)，利用本發明實施例的方式亦能保持與習知技術之晶體振盪電路相同的轉導質與電流值，由此可知本發明之實施例所揭露之技術在電晶體之臨界電壓最大的情形下仍可成功地保持晶體振盪電路102的正常運作，因此本發明之實施例所揭露的技術可在保持振盪電路102正常運作的前提下，減小電晶體的轉導值與電流值，進而節省晶體振盪電路102的功率消耗。
在部分實施例中，圖2中與電流源I1耦接的電晶體個數可不僅僅侷限於電晶體Q1、M1兩個。圖5繪示為本發明另一實施例之電壓源電路及晶體振盪電路的電路圖。請參照圖5，本實施例之電壓源電路500與圖2之電壓源電路100的不同之處在於，本實施例之電壓源電路500更包括一壓降單元502與一壓降單元504。其中壓降單元502耦接於輸出端OUT與P型電晶體Q1的源極之間，壓降單元504則耦接於N型電晶體M1的源極與接地端GND之間。壓降單元502包括至少一個P型電晶體Q4，串聯耦接於電流源I1與P型電晶體Q1之間，且P型電晶體Q4的閘極耦接至其本身的的源極。類似地，壓降單元504包括至少一個N型電晶體M3，串聯耦接於N型電晶體M1與接地端GND之間，且N型電晶體M3的閘極耦接至其本身的的汲極。
使用者可依實際情形藉由調整壓降單元502、504內的電晶體個數，以決定在製程條件不同時，電壓源電路500所提供的工作電壓的變化幅度大小，使晶體振盪電路102的功率消耗降低到最小。由於本實施例之電壓源電路500與晶體振盪電路102的操作原理類似於圖2之電壓源電路100與晶體振盪電路102的操作原理，本領域具通常知識者應可藉由圖2實施例之教示推知本實施例的元件作動，因而在此不再贅述。
在另一實施例中，圖5實施例之P型電晶體Q1與壓降單元502亦可分別與N型電晶體M1與壓降單元504互換。圖6繪示為本發明另一實施例之電壓源電路及晶體振盪電路的電路圖。如圖6所示，電壓源電路600中壓降單元504耦接於輸出端OUT與N型電晶體M1的汲極之間，N型電晶體M1的源極則耦接至P型電晶體Q1的源極，P型電晶體Q1的汲極耦接至壓降單元502，而壓降單元502的另一端則耦接至接地端GND。本實施例之電壓源電路600與晶體振盪電路102的操作原理類似於圖2之電壓源電路100與晶體振盪電路102的操作原理，因而在此不再贅述。另外，在圖5以及圖6中的壓降單元502、504、電晶體Q1以及M1的電路結構亦可替換為圖3A~圖3C的調節電阻Ra、電晶體Q1以及M1所組成的電路結構，以對晶體振盪電路102進行溫度補償，使晶體振盪電路102的應用更有效率。
綜上所述，本發明利用隨製程變化的電晶體的臨界電壓值來控制P型電晶體以及N型電晶體的工作電壓，以減小電晶體的轉導值以及流經電晶體的電流值，降低晶體振盪電路的功率消耗。另外透過選擇正比例絕對溫度電流源或負比例絕對溫度電流源作為電流源，以及選擇正溫度係數電阻或負溫度係數電阻做為調節電阻更可對晶體振盪電路進行溫度補償。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、500、600．．．電壓源電路
102．．．晶體振盪電路
104．．．穩壓單元
502、504．．．壓降單元
VDD．．．電壓源
I1．．．電流源
Q1~Q4．．．P型電晶體
M1~M3．．．N型電晶體
OUT、XTALout．．．輸出端
GND．．．接地端
Ra．．．調節電阻
R1~R3．．．電阻
XTAL．．．晶體
C1、C2．．．電容
圖1繪示為本發明一實施例之電壓源電路及晶體振盪電路的方塊圖。
圖2繪示為本發明另一實施例之電壓源電路及晶體振盪電路的電路圖。
圖3A~圖3C繪示為本發明另一實施例之電壓源電路及晶體振盪電路的示意圖。
圖4A繪示為為不同製程條件之電晶體電流值的示意圖。
圖4B繪示為為不同製程條件之電晶體轉導值的示意圖。
圖5繪示為本發明另一實施例之電壓源電路及晶體振盪電路的電路圖。
圖6繪示為本發明另一實施例之電壓源電路及晶體振盪電路的電路圖。
100．．．電壓源電路
102．．．晶體振盪電路
104．．．穩壓單元
VDD．．．電壓源
I1．．．電流源
Q1．．．P型電晶體
M1．．．N型電晶體
OUT．．．輸出端
GND．．．接地端
Claims (28)
- 一種電壓源電路，適用於提供一工作電壓至一晶體振盪電路，其中該電壓源電路與該晶體振盪電路係利用同一製程所形成，該電壓源電路包括：一電流源，耦接於一電壓源與一輸出端之間；一第一P型電晶體，該第一P型電晶體的源極耦接於該輸出端，該第一P型電晶體的閘極耦接於該第一P型電晶體的汲極，其中該輸出端輸出一參考電壓；一第一N型電晶體，該第一N型電晶體的閘極與汲極耦接於該第一P型電晶體的汲極，該第一N型電晶體的源極耦接於一接地端；以及一穩壓單元，耦接於該輸出端與該晶體振盪電路之間，根據該參考電壓產生該工作電壓至該晶體振盪電路以作為該晶體振盪電路的電壓源。
- 如申請專利範圍第1項所述之電壓源電路，其中該電流源為正比例絕對溫度電流源或負比例絕對溫度電流源。
- 如申請專利範圍第1項所述之電壓源電路，更包括一調節電阻，位於該第一P型電晶體的源極與該輸出端的耦接路徑上，其中該調節電阻為正溫度係數電阻或負溫度係數電阻。
- 如申請專利範圍第1項所述之電壓源電路，更包括一調節電阻，位於該第一P型電晶體的汲極與該第一N型電晶體的汲極的耦接路徑上，其中該調節電阻為正溫度係數電阻或負溫度係數電阻。
- 如申請專利範圍第1項所述之電壓源電路，更包括一調節電阻，位於該第一N型電晶體的源極與該接地端的耦接路徑上，其中該調節電阻為正溫度係數電阻或負溫度係數電阻。
- 如申請專利範圍第1項所述之電壓源電路，其中該穩壓單元包括：一運算放大器，其負輸入端耦接該輸出端；一第二P型電晶體，其閘極耦接該運算放大器的輸出端，該第二P型電晶體之源極耦接該電源電壓，該第二P型電晶體之汲極耦接該晶體振盪電路；一第一電阻，耦接於該第二P型電晶體之汲極與該運算放大器的正輸入端的之間；以及一第二電阻，耦接於該運算放大器的正輸入端與該接地端之間。
- 如申請專利範圍第6項所述之電壓源電路，其中該晶體振盪電路包括：一第三P型電晶體，其源極耦接該穩壓單元；一第二N型電晶體，其閘極耦接至該第三P型電晶體的閘極，該第二N型電晶體之汲極耦接至該第三P型電晶體之汲極，該第二N型電晶體之源極耦接至該接地端；一第三電阻，與一晶體並聯於該第二N型電晶體的閘極與汲極之間；一第一電容，耦接該晶體的第一端與該接地端之間；以及 一第二電容，耦接該晶體的第二端與該接地端之間。
- 如申請專利範圍第7項所述之電壓源電路，其中該第一至第三P型電晶體為一PMOS電晶體，該第一至第四N型電晶體為一NMOS電晶體。
- 一種電壓源電路，適用於提供一工作電壓至一晶體振盪電路，其中該電壓源電路與該晶體振盪電路係利用同一製程所形成，該電壓源電路包括：一電流源，耦接於一電壓源與一輸出端之間；一第一壓降單元，該第一壓降單元的一端耦接於該輸出端，其中該輸出端輸出一參考電壓；一第一P型電晶體，該第一P型電晶體的源極耦接於該第一壓降單元的另一端，該第一P型電晶體的閘極耦接於該第一P型電晶體的汲極；一第一N型電晶體，該第一N型電晶體的閘極與汲極耦接於該第一P型電晶體的汲極；一第二壓降單元，耦接於該第一N型電晶體的源極與一接地端之間；以及一穩壓單元，耦接於該輸出端與該晶體振盪電路之間，根據該參考電壓產生該工作電壓至該晶體振盪電路以作為該晶體振盪電路的電壓源。
- 如申請專利範圍第9項所述之電壓源電路，其中該第一壓降單元至少包括一第二P型電晶體，串聯耦接於該電流源與該第一P型電晶體之間，且該第二P型電晶體的閘極耦接於該第二P型電晶體的汲極。
- 如申請專利範圍第9項所述之電壓源電路，其中該第二壓降單元至少包括一第二N型電晶體，串聯耦接於該第一N型電晶體與該接地端之間，且該第二N型電晶體的閘極耦接於該第二N型電晶體的汲極。
- 如申請專利範圍第9項所述之電壓源電路，其中該電流源為正比例絕對溫度電流源。
- 如申請專利範圍第9項所述之電壓源電路，其中該電流源為負比例絕對溫度電流源。
- 如申請專利範圍第9項所述之電壓源電路，其中該穩壓單元包括：一運算放大器，其負輸入端耦接該輸出端；一第三P型電晶體，其閘極耦接該運算放大器的輸出端，該第三P型電晶體之源極耦接該電源電壓，該第三P型電晶體之汲極耦接該晶體振盪電路；一第一電阻，耦接於該第三P型電晶體之汲極與該運算放大器的正輸入端的之間；以及一第二電阻，耦接於該運算放大器的正輸入端與該接地端之間。
- 如申請專利範圍第14項所述之電壓源電路，其中該晶體振盪電路包括：一第四P型電晶體，其源極耦接該穩壓單元；一第三N型電晶體，其閘極耦接至該第三P型電晶體的閘極，該第三N型電晶體之汲極耦接至該第三P型電晶體之汲極，該第三N型電晶體之源極耦接至該接地端； 一第三電阻，與一晶體並聯於該第三N型電晶體的閘極與汲極之間；一第一電容，耦接該晶體的第一端與該接地端之間；以及一第二電容，耦接該晶體的第二端與該接地端之間。
- 如申請專利範圍第15項所述之電壓源電路，其中該第一至第四P型電晶體為一PMOS電晶體，該第一至第三N型電晶體為一NMOS電晶體。
- 一種電壓源電路，適用於提供一工作電壓至一晶體振盪電路，其中該電壓源電路與該晶體振盪電路係利用同一製程所形成，該電壓源電路包括：一電流源，耦接於一電壓源與一輸出端之間；一第一N型電晶體，該第一N型電晶體的汲極耦接於該輸出端，該第一N型電晶體的閘極耦接於該第一N型電晶體的汲極，其中該輸出端輸出一參考電壓；一第一P型電晶體，該第一P型電晶體的閘極耦接於該第一P型電晶體的汲極，該第一P型電晶體的源極耦接於該第一N型電晶體的源極，該第一P型電晶體的汲極耦接於一接地端；以及一穩壓單元，耦接於該輸出端與該晶體振盪電路之間，根據該參考電壓產生該工作電壓至該晶體振盪電路以作為該晶體振盪電路的電壓源。
- 如申請專利範圍第17項所述之電壓源電路，其中該電流源為正比例絕對溫度電流源或負比例絕對溫度電流 源。
- 如申請專利範圍第17項所述之電壓源電路，其中該穩壓單元包括：一運算放大器，其負輸入端耦接該輸出端；一第二P型電晶體，其閘極耦接該運算放大器的輸出端，該第二P型電晶體之源極耦接該電源電壓，該第二P型電晶體之汲極耦接該晶體振盪電路；一第一電阻，耦接於該第二P型電晶體之汲極與該運算放大器的正輸入端的之間；以及一第二電阻，耦接於該運算放大器的正輸入端與該接地端之間。
- 如申請專利範圍第19項所述之電壓源電路，其中該晶體振盪電路包括：一第三P型電晶體，其源極耦接該穩壓單元；一第二N型電晶體，其閘極耦接至該第三P型電晶體的閘極，該第二N型電晶體之汲極耦接至該第三P型電晶體之汲極，該第二N型電晶體之源極耦接至該接地端；一第三電阻，與一晶體並聯於該第二N型電晶體的閘極與汲極之間；一第一電容，耦接該晶體的第一端與該接地端之間；以及一第二電容，耦接該晶體的第二端與該接地端之間。
- 如申請專利範圍第20項所述之電壓源電路，其中該第一至第三P型電晶體為一PMOS電晶體，該第一至第 四N型電晶體為一NMOS電晶體。
- 一種電壓源電路，適用於提供一工作電壓至一晶體振盪電路，其中該電壓源電路與該晶體振盪電路係利用同一製程所形成，該電壓源電路包括：一電流源，耦接於一電壓源與一輸出端之間；一第一壓降單元，該第一壓降單元的一端耦接於該輸出端，其中該輸出端輸出一參考電壓；一第一N型電晶體，該第一N型電晶體的汲極耦接於該第一壓降單元的另一端，該第一N型電晶體的閘極耦接於該第一N型電晶體的汲極；一第一P型電晶體，該第一P型電晶體的閘極耦接於該第一P型電晶體的汲極，該第一P型電晶體的源極耦接於該第一N型電晶體的源極；一第二壓降單元，耦接於該第一P型電晶體的汲極與一接地端之間；以及一穩壓單元，耦接於該輸出端與該晶體振盪電路之間，根據該參考電壓產生該工作電壓至該晶體振盪電路以作為該晶體振盪電路的電壓源。
- 如申請專利範圍第22項所述之電壓源電路，其中該第一壓降單元至少包括一第二N型電晶體，串聯耦接於該電流源與該第一N型電晶體之間，且該第二N型電晶體的閘極耦接於該第二N型電晶體的汲極。
- 如申請專利範圍第22項所述之電壓源電路，其中該第二壓降單元至少包括一第二P型電晶體，串聯耦接於 該第一P型電晶體與該接地端之間，且該第二P型電晶體的閘極耦接於該第二N型電晶體的汲極。
- 如申請專利範圍第22項所述之電壓源電路，其中該電流源為正比例絕對溫度電流源或負比例絕對溫度電流源。
- 如申請專利範圍第22項所述之電壓源電路，其中該穩壓單元包括：一運算放大器，其負輸入端耦接該輸出端；一第三P型電晶體，其閘極耦接該運算放大器的輸出端，該第三P型電晶體之源極耦接該電源電壓，該第三P型電晶體之汲極耦接該晶體振盪電路；一第一電阻，耦接於該第三P型電晶體之汲極與該運算放大器的正輸入端的之間；以及一第二電阻，耦接於該運算放大器的正輸入端與該接地端之間。
- 如申請專利範圍第26項所述之電壓源電路，其中該晶體振盪電路包括：一第四P型電晶體，其源極耦接該穩壓單元；一第三N型電晶體，其閘極耦接至該第三P型電晶體的閘極，該第三N型電晶體之汲極耦接至該第三P型電晶體之汲極，該第三N型電晶體之源極耦接至該接地端；一第三電阻，與一晶體並聯於該第三N型電晶體的閘極與汲極之間；一第一電容，耦接該晶體的第一端與該接地端之間； 以及一第二電容，耦接該晶體的第二端與該接地端之間。
- 如申請專利範圍第27項所述之電壓源電路，其中該第一至第四P型電晶體為一PMOS電晶體，該第一至第三N型電晶體為一NMOS電晶體。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/795,661 US8143963B2 (en) | 2010-06-08 | 2010-06-08 | Voltage source circuit for crystal oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201145802A TW201145802A (en) | 2011-12-16 |
| TWI405402B true TWI405402B (zh) | 2013-08-11 |
Family
ID=45064007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099134785A TWI405402B (zh) | 2010-06-08 | 2010-10-12 | 晶體振盪電路的電壓源電路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8143963B2 (zh) |
| TW (1) | TWI405402B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8665005B2 (en) * | 2010-12-03 | 2014-03-04 | Marvell World Trade Ltd. | Process and temperature insensitive inverter |
| JP2012134615A (ja) * | 2010-12-20 | 2012-07-12 | Ricoh Co Ltd | 発振装置および該発振装置を具備したクロック発生装置、半導体装置、ならびに電子装置 |
| US20120206209A1 (en) * | 2011-02-14 | 2012-08-16 | Kristopher Kevin Kaufman | System and Method for Reducing Temperature-and Process-Dependent Frequency Variation of a Crystal Oscillator Circuit |
| EP2779456B1 (en) * | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for reducing overdrive need in mos switching and logic circuit |
| CN104253587B (zh) | 2013-06-27 | 2017-10-20 | 上海东软载波微电子有限公司 | 晶体振荡器 |
| FR3011680A1 (fr) | 2013-10-04 | 2015-04-10 | St Microelectronics Rousset | Procede de controle de la variation du temps de propagation d'un circuit logique cmos, en particulier un inverseur, en fonction de la temperature et dispositif correspondant |
| JP2016005118A (ja) * | 2014-06-17 | 2016-01-12 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器、および移動体 |
| US10425064B2 (en) * | 2016-12-08 | 2019-09-24 | Micron Technology, Inc. | Apparatus and method for a PVT independent RC delay |
| CN108401476B (zh) | 2018-03-09 | 2021-09-17 | 深圳市汇顶科技股份有限公司 | 晶体振荡器 |
| EP4033661B1 (en) | 2020-11-25 | 2024-01-24 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
| US11681313B2 (en) | 2020-11-25 | 2023-06-20 | Changxin Memory Technologies, Inc. | Voltage generating circuit, inverter, delay circuit, and logic gate circuit |
| EP4033312A4 (en) | 2020-11-25 | 2022-10-12 | Changxin Memory Technologies, Inc. | CONTROL CIRCUIT AND DELAY CIRCUIT |
| EP4033664B1 (en) * | 2020-11-25 | 2024-01-10 | Changxin Memory Technologies, Inc. | Potential generation circuit, inverter, delay circuit, and logic gate circuit |
| TWI822533B (zh) * | 2022-12-27 | 2023-11-11 | 立錡科技股份有限公司 | 溫度補償震盪器與環形震盪器溫度補償方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883550A (en) * | 1996-04-15 | 1999-03-16 | Mitsumi Electric Co., Ltd. | Crystal oscillator with a temperature-compensating analog circuit |
| US7535309B2 (en) * | 2006-05-09 | 2009-05-19 | Fairchild Semiconductor Corporation | Low power, temperature and frequency, tunable, on-chip clock generator |
| TW201014185A (en) * | 2008-09-18 | 2010-04-01 | Holtek Semiconductor Inc | Circuit and method with temperature compensation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228847A (en) | 1975-08-29 | 1977-03-04 | Sharp Corp | Crystal oscillator |
| JPS5232374A (en) * | 1975-09-08 | 1977-03-11 | Citizen Watch Co Ltd | Electronic watch |
| US5113156A (en) | 1991-04-22 | 1992-05-12 | Motorola, Inc. | Low power crystal oscillator with automatic gain control |
| US5486795A (en) | 1993-04-22 | 1996-01-23 | Rockwell International Corporation | Low power crystal oscillator |
| US5481229A (en) | 1994-11-29 | 1996-01-02 | Motorola, Inc. | Low power temperature compensated crystal oscillator |
-
2010
- 2010-06-08 US US12/795,661 patent/US8143963B2/en not_active Expired - Fee Related
- 2010-10-12 TW TW099134785A patent/TWI405402B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883550A (en) * | 1996-04-15 | 1999-03-16 | Mitsumi Electric Co., Ltd. | Crystal oscillator with a temperature-compensating analog circuit |
| US7535309B2 (en) * | 2006-05-09 | 2009-05-19 | Fairchild Semiconductor Corporation | Low power, temperature and frequency, tunable, on-chip clock generator |
| TW201014185A (en) * | 2008-09-18 | 2010-04-01 | Holtek Semiconductor Inc | Circuit and method with temperature compensation |
Non-Patent Citations (1)
| Title |
|---|
| Bianchi, R.A.; Karam, J.M.; Courtois, B., "Analog ALC crystal oscillators for high-temperature applications," Solid-State Circuits, IEEE Journal of , vol.35, no.1, pp.2,14, Jan. 2000. * |
Also Published As
| Publication number | Publication date |
|---|---|
| US8143963B2 (en) | 2012-03-27 |
| US20110298556A1 (en) | 2011-12-08 |
| TW201145802A (en) | 2011-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI405402B (zh) | 晶體振盪電路的電壓源電路 | |
| US7391274B2 (en) | Low voltage operating ring oscillator with almost constant delay time | |
| US8115559B2 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
| JP4536364B2 (ja) | 高品質並列共振発振器 | |
| US11336230B2 (en) | Oscillator circuit with two current supplies | |
| WO2004093308A1 (ja) | 水晶発振回路 | |
| US7688154B1 (en) | Amplitude regulated crystal oscillator | |
| JP2006121250A (ja) | 発振回路 | |
| JP5061677B2 (ja) | 発振装置、半導体装置、電子機器および時計 | |
| JP5788755B2 (ja) | 発振装置 | |
| TWI559675B (zh) | Crystal oscillator circuit and electronic clock | |
| JP2011134347A (ja) | 低消費電力回路 | |
| US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
| US10747248B2 (en) | Oscillator | |
| KR101415733B1 (ko) | 전압 제어 발진기 | |
| JP2016518732A (ja) | 高周波数クロックインターコネクトのための出力振幅検出器をもつ電流モードバッファ | |
| CN112003611B (zh) | 一种环形振荡器及电路实现方法 | |
| US7928810B2 (en) | Oscillator arrangement and method for operating an oscillating crystal | |
| JP2012049925A (ja) | 水晶発振回路用の電圧源回路 | |
| JP2014167731A (ja) | 電源回路 | |
| JP5321715B2 (ja) | 発振装置、半導体装置、電子機器および時計 | |
| TWI395087B (zh) | 與製程－電壓－溫度（ｐｖｔ）無關的電流控制振盪器 | |
| CN114650012A (zh) | 晶振驱动电路、控制器、空调控制***及变频空调 | |
| JP2006222645A (ja) | 温度補償型発振器 | |
| JP2013172431A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |