TWI400995B - 帶通濾波式靜電放電防護電路 - Google Patents

帶通濾波式靜電放電防護電路 Download PDF

Info

Publication number
TWI400995B
TWI400995B TW099102242A TW99102242A TWI400995B TW I400995 B TWI400995 B TW I400995B TW 099102242 A TW099102242 A TW 099102242A TW 99102242 A TW99102242 A TW 99102242A TW I400995 B TWI400995 B TW I400995B
Authority
TW
Taiwan
Prior art keywords
diode
protection circuit
circuit
inductor
electrostatic discharge
Prior art date
Application number
TW099102242A
Other languages
English (en)
Other versions
TW201127211A (en
Inventor
Bo Huang Jr
Huei Wang
Original Assignee
Univ Nat Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan filed Critical Univ Nat Taiwan
Priority to TW099102242A priority Critical patent/TWI400995B/zh
Priority to US12/795,429 priority patent/US8482889B2/en
Publication of TW201127211A publication Critical patent/TW201127211A/zh
Application granted granted Critical
Publication of TWI400995B publication Critical patent/TWI400995B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Description

帶通濾波式靜電放電防護電路
本創作係關於一種靜電放電防護電路，尤指一種帶通濾波式靜電放電防護電路。
在通訊產業不斷發展的過程中，無線通訊需求的比例不斷提高，各式射頻(Radio Frequency,RF)電路之設計與研究也紛紛出爐。
在無線收發電路或其子電路，例如低雜訊放大器、功率放大器等等，其輸出入端透過天線或其他輸出入元件直接與外界環境接觸，可能因為外部環境、天氣及其他人為因素等等，導致無線收發電路及其子電路遭受靜電破壞。
習用之靜電放電防護電路係如第1圖所示，其主要係於一射頻電路12之輸出入端14設置一靜電放電防護電路16。靜電放電防護電路16包含有一二極體161，連接於輸出入端14與電源VC之間，做為正向靜電之放電路徑；另設有一二極體163連接於輸出入端14與地電位之間，做為負向靜電之放電路徑。
當輸出入端14遭遇靜電襲擊時，正向之靜電將令二極體161導通，靜電電流經由二極體161流向電源VC而形成一正向放電路徑。而負向之靜電則令二極體163導通，靜電電流經由二極體163流向地電位，形成一負向放電路徑。
靜電放電路徑越多，則放電速度越快；每一放電路徑上並接的二極體越多，則可承受越高的靜電電壓。然而，靜電放電防護電路中使用越多的二極體，則產生的雜散電容效應越大，而雜散電容越大，則對於射頻電路之效能產生的負面影響也越大。
請參閱第2圖，係另一習用靜電放電防護電路之示意圖。其主要係於一射頻電路201之輸出入端203設置一靜電放電防護電路20。該靜電放電防護電路20包含有複數對二極體221、223、241、243、261、263及281、283，分別串接於電源205與地電位207之間，各對二極體之連接處分別以一轉輸線253、255及257相互連接，並同樣以一傳輸線251連接至輸出入端203。
利用多對二極體形成多個正向及負向的放電路徑，可提高靜電放電防護能力。此一ESD防護電路20之等效電路係如第3圖所示。其中，各二極體分別形成等效電容321、323、341、343、361、363及381、383。各對二極體間之傳輸線與連接至輸入端203之傳輸線分別形成等效電感351、353、355及357。
若各二極體之等效電容值為CESD ，傳輸線之等效電感值為Lline ，等效電容值為Cline ，則ESD防護電路之特徵阻抗Zo 為√(Lline /(Cline +2CESD ))。
一般射頻放大器之晶片大小約為1.5mm×1mm。若為了使上述之ESD防護電路20之特徵阻抗Zo 與射頻晶片之特徵阻抗相等，即50Ω，則ESD防護電路20中之傳輸線長度將達到1mm，相當於多出一個射頻晶片的大小。
本發明之一目的，在於提供一種靜電放電防護電路，尤指一種帶通濾波式靜電放電防護電路。
本發明之另一目的，在於提供一種帶通濾波式靜電放電防護電路，其主要係利用複數個二極體建立多條正向及負向放電通道，並配合電感與橫向設置之二極體而形成帶通濾波通道，藉以提供高強度的靜電放電防護者。
本發明之又一目的，在於提供一種帶通濾波式靜電放電防護電路，其主要係利用複數個二極體建立多條正向及負向放電通道，並配合電感與橫向設置之二極體而形成帶通濾波通道，可令射頻核心電路於高靜電環境下，仍保有高增益及低雜訊的效果。
本發明之又一目的，在於提供一種帶通濾波式靜電放電防護電路，其中使用螺旋電感，可有效減少電路面積者，同時也可提供放電路徑，增加靜電防護能力。
本發明之又一目的，在於提供一種帶通濾波式靜電放電防護電路，可應用於砷化鎵異質接面雙極性電晶體技術製程者。
本發明之又一目的，在於提供一種帶通濾波式靜電放電防護電路，可與射頻核心電路整合於一晶片中。
本發明之又一目的，在於提供一種帶通濾波式靜電放電防護電路，其人體模式靜電放電防護可高達19.8kV者。
本發明之又一目的，在於提供一種帶通濾波式靜電放電防護電路，其機械模式靜電放電防護可高達7kV者。
本發明之又一目的，在於提供一種帶通濾波式靜電放電防護電路，可應用於無線收發電路、低雜訊放大器、功率放大器及混頻器等射頻核心電路者。
為達成上述目的，本發明提供一種帶通濾波式靜電放電防護電路，設置於一射頻核心電路之輸出入端與一外部接之間，該靜電放電防護電路主要係包含有：一第一二極體與一第二二極體，串接於一電源與一地電位之間，該第一二極體與第二二極體之連接點連接該外部接點；一第三二極體與一第四二極體，串接於該電源與該地電位之間，該第三二極體與第四二極體之連接點連接該射頻核心電路之輸出入端；一第五二極體與一第六二極體，反向並接於該外部接點與該射頻核心電路輸出入端之間；一第一電感，連接於該外部接點與該地電位之間；及一第二電感，連接於該核心電路之輸出入端與該地電位之間。
本發明尚提供一種帶通濾波式靜電放電防護電路，設置於一射頻核心電路之輸出入端與一外部接點之間，該靜電放電防護電路主要係包含有：複數對第一二極體與第二二極體，各對第一二極體與第二二極體分別串接於一電源與一地電位之間；至少一對第三二極體與第四二極體，各對第三二極體與第四二極體分別反向並接於相鄰之第一二極體與第二二極體之接點之間；一第一電感，連接於該外部接點與該地電位之間；及一第二電感，連接於該核心電路之輸出入端與該地電位之間。
請參閱第4圖，係本發明一實施例之電路及其負向放電路徑之示意圖。如圖所示，本發明之帶通濾波式靜電放電(ESD)防護電路40主要係包含有一第一二極體421、一第二二極體423、一第三二極體425、一第四二極體427、一第五二極體441、一第六二極體443、一第一電感461及一第二電感463。
其中，第一二極體421與第二二極體423係串接於一電源405與一地電位407之間，第一二極體421與第二二極體423之連接點連接一外部接點403。第三二極體425與第四二極體427串接於該電源405與地電位407之間，第三二極體425與第四二極體427之連接點連接該射頻(Radio Frequency,RF)核心電路401之輸出入端402。
第五二極體441與第六二極體443反向並接於第一二極體421、第二二極體423與第三二極體425、第四二極體427之連接點間。第一電感461接於該外部接點403與地電位407之間，第二電感463則連接於該輸出入端402與地電位407之間。
利用本發明之帶通濾波式ESD防護電路40，當外部接點403遭到負向靜電409侵襲時，負向電壓令第二電晶體423、第六電晶體443及第四電晶體427導通，大部分電流將經由放電路徑483及485流向地電位。而少部分電流則經由電感構成之放電路徑481、487流向地電位。
請參閱第5圖，係本發明如第4圖所示實施之正向放電路徑之示意圖。如圖所示，當外部接點403遭到正向靜電509侵襲時，正向電壓令第一二極體421、第五二極體441及第三二極體425導通，大部分電流將經由放電路徑583、585流向電源405。而少部分電流則經由電感構成之放電路徑581、587流向地電位407。
請參閱第6圖，係本發明如第4圖所示實施例於正向放電期間各元件之電壓時序圖。
如圖所示，本實施例之ESD防護電路40遭受正向靜電侵襲時，若靜電電壓601為一方形脈衝VP，持續時間1ns，則第一電感L1首先感應一反電動勢如第一電感電壓603，其中圖示係為第一電感電壓之絕對值。第一電晶體D1所承受之電壓如第一電晶體電壓605所示，於脈衝開始後漸漸升高，於脈衝結束後開始降低，並於脈衝結束後約0.7ns降至0。
第三電晶體D3所承受之電壓較第一電感L1與第一電晶體D1降低許多，如第三電晶體電壓607所示，同樣於脈衝結束後約0.7ns降至0。第二電感L2所承受電壓之絕對值與第三電晶體D3大致相同，如第二電感電壓609所示。
請參閱第7圖，係本發明如第4圖所示實施例於正向放電期間各元件之電流時序圖。如圖所示，本實施例之ESD防護電路40遭受上述之正向靜電侵襲時，絕大部分之電流係經由第一電晶體D1流向電源，如第一電晶體電流705所示。其次之電流係經由第三電晶體D3流向電源，如第三電晶體電流707所示。少部分電流經由第一電感L1與第二電感L2流向地電位，如第一電感電流703及第二電感電流709所示。
請參閱第8圖，係本發明如第4圖所示實施例之等效電路示意圖。如圖所示，本實施例之ESD防護電路40工作於核心電路401之操作頻率時，其等效電路相當於在外部接點403與核心電路401之輸出入端402之間串一第二等效電容803，該第二等效電容803之兩端與地電位407之間分別並接一組第一電感461與第一等效電容801及第二電感463與第三等效電容805，形成π型濾波網路。
若核心電路401之操作頻率為ω，且在操作頻率下之特徵阻抗為Zo ，各二極體之等效電容值分別為CESD 。則該第一等效電容801與第三等效電容805之電容值為CESD ，該第二等效電容803之電容值為2CESD 。
為了達成較佳的阻抗匹配，將該第一電感461及第二電感463之電感值設定為1/(CESD ω2 )，可令ESD防護電路之特徵阻抗等於Zo 。
請參閱第9圖，係本發明如第4圖所示實施例之S參數圖。本發明之帶通濾波式ESD防護電路，經上述之阻抗匹配後，其S參數係如圖所示。
其中，反射損失(Return Loss,S11)92在5.8GHz時具有低於-35dB的反射損失。而其***損失(Insertion Loss,S21)94則約為-1dB。此一特徵可確保射頻核心電路加上本發明之ESD防護電路之後，仍能維持其良好的射頻特性及效果。
請參閱第10圖與第11圖，係為射頻核心電路之S參數對照圖。其中，第10圖係無ESD防護之RF核心電路之S參數圖，第11圖則為含有本發明之帶通濾波式ESD防護電路之RF核心電路之S參數圖。
圖中使用之RF核心電路係如第1圖中之射頻電路12，為工作頻率5.8GHz之放大器。未加入ESD防護電路時，其量測所得之順向增益(***損失S21)1023約為12.6dB，輸入端反射損失(S11)1021及輸出端反射損失(S22)1025分別為-7dB及-9dB。
當該放大器加入本發明之帶通濾波式ESD防護電路後，其順向增益(***損失S21)約為12dB，輸入端反射損失(S11)1041及輸出端反射損失(S22)1045分別為-13dB及-17.5dB。
由上述量測結果可知，RF核心電路使用本發明之帶通濾波式ESD防護電路時，由於適當的阻抗匹配，可將雜散電容的不良影響降至最小(順向增益降低0.6dB)，而輸入端反射損失(S11)1021及輸出端反射損失(S22)1025則比未加入ESD防護電路還低。
此外，經由實驗證實，前述使用本發明之帶通濾波式ESD防護電路之放大器，於人體模式(Human-Body Mode,HBM)靜電19.8kV及機械模式(Machine Mode,MM)靜電7kV的環境之下，仍可保有同樣的S參數圖而正常運作。
本發明之帶通濾波式ESD防護電路係可與RF核心電路一樣以III-V族半導體之製程技術製作，其中以砷化鎵異質接面雙極性電晶體(Heterojunction Bipolar Transistor,HBT)技術為較佳(亦可應用於其他製程上)。防護電路中之電感使用螺旋電感，可於阻抗匹配時大幅減少電路所需之面積，同時也可提供放電路徑，增加靜電防護能力。以第1圖所示之放電器為例，本發明之ESD防護電路可完全融合於該放大器晶片1.5mm×1mm的面積中，無需佔用額外的晶片面積。此外，計算電感值時，可將傳輸線之電感效應一併加入計算，藉以得到更精確之阻抗匹配。
本發明之帶通濾波式ESD防護電路可應用於防護無線收發電路、低雜訊放大器、功率放大器及混頻器等RF核心電路。而ESD防護電路中之外部接點403，則可連接至天線或其他輸出入元件。
以上所述者，僅為本發明之實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵、方法及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
12．．．射頻電路
14．．．輸出入端
16．．．ESD防護電路
161．．．二極體
163．．．二極體
20．．．ESD防護電路
201．．．射頻電路
203．．．輸出入端
205．．．電源
207．．．地電位
221．．．二極體
223．．．二極體
241．．．二極體
243．．．二極體
251．．．傳輸線
253．．．傳輸線
255．．．傳輸線
257．．．傳輸線
261．．．二極體
263．．．二極體
281．．．二極體
283．．．二極體
321．．．等效電容
323．．．等效電容
341．．．等效電容
343．．．等效電容
351．．．等效電感
353．．．等效電感
355．．．等效電感
357．．．等效電感
361．．．等效電容
363．．．等效電容
381．．．等效電容
383．．．等效電容
40．．．帶通濾波式ESD防護電路
401．．．核心電路
402．．．輸出入端
403．．．外部接點
405．．．電源
407．．．接地
409．．．負向靜電
421．．．第一二極體
423．．．第二二極體
425．．．第三二極體
427．．．第四二極體
441．．．第五二極體
443．．．第六二極體
461．．．第一電感
463．．．第二電感
481．．．放電路徑
483．．．放電路徑
485．．．放電路徑
487．．．放電路徑
509．．．正向靜電
581．．．放電路徑
583．．．放電路徑
585．．．放電路徑
587．．．放電路徑
601．．．靜電電壓
603．．．第一電感電壓
605．．．第一二極體電壓
607．．．第三二極體電壓
609．．．第二電感電壓
703．．．第一電感電流
705．．．第一二極體電流
707．．．第三二極體電流
709．．．第二電感電流
801．．．第一等效電容
803．．．第二等效電容
805．．．第三等效電容
92．．．反射損失
94．．．***損失
1021．．．輸入端反射損失
1023．．．***損失
1025．．．輸出端反射損失
1041．．．輸入端反射損失
1043．．．***損失
1045．．．輸出端反射損失
第1圖：係習用靜電放電防護電路之示意圖。
第2圖：係另一習用靜電放電防護電路之示意圖。
第3圖：係如第2圖所示靜電放電防護電路之等效電路示意圖。
第4圖：係本發明一實施例之電路及其負向放電路徑之示意圖。
第5圖：係本發明如第4圖所示實施例之正向放電路徑之示意圖。
第6圖：係本發明如第4圖所示實施例於正向放電期間各元件之電壓時序圖。
第7圖：係本發明如第4圖所示實施例於正向放電期間各元件之電流時序圖。
第8圖：係本發明如第4圖所示實施例之等效電路示意圖。
第9圖：係本發明如第4圖所示實施例之S參數圖。
第10圖：係無ESD防護之RF核心電路之S參數圖。
第11圖：係含有本發明之帶通濾波式ESD防護電路之RF核心電路之S參數圖。
40．．．帶通濾波式ESD防護電路
401．．．核心電路
402．．．輸出入端
403．．．外部接點
405．．．電源
407．．．接地
409．．．負向靜電
421．．．第一二極體
423．．．第二二極體
425．．．第三二極體
427．．．第四二極體
441．．．第五二極體
443．．．第六二極體
461．．．第一電感
463．．．第二電感
481．．．放電路徑
483．．．放電路徑
485．．．放電路徑
487．．．放電路徑

Claims (11)

  1. 一種帶通濾波式靜電放電防護電路，設置於一射頻核心電路之輸出入端與一外部接點之間，該靜電放電防護電路包含：一第一二極體與一第二二極體，串接於一電源與一地電位之間，該第一二極體與第二二極體之連接點連接該外部接點；一第三二極體與一第四二極體，串接於該電源與該地電位之間，該第三二極體與第四二極體之連接點連接該射頻核心電路之輸出入端；一第五二極體與一第六二極體，反向並接於該外部接點與該射頻核心電路輸出入端之間；一第一電感，連接於該外部接點與該地電位之間；及一第二電感，連接於該核心電路之輸出入端與該地電位之間；其中，該射頻核心電路之操作頻率為ω；各二極體之等效電容值分別為CESD ；各電感之電感值分別為1/(CESD ω2 )。
  2. 如申請專利範圍第1項所述之靜電放電防護電路，其中該第一電感及該第二電感係分別為一螺旋電感。
  3. 如申請專利範圍第1項所述之靜電放電防護電路，其中該射頻核心電路及該靜電防護電路係以砷化鎵異質接面雙極性電晶體技術製作者。
  4. 如申請專利範圍第1項所述之靜電放電防護電路，其 中該射頻核心電路及該靜電防護電路係整合於一晶片中。
  5. 如申請專利範圍第1項所述之靜電放電防護電路，其中該靜電防護電路係可提供人體模式靜電防護。
  6. 如申請專利範圍第1項所述之靜電防放電護電路，其中該靜電防護電路係可提供機械模式靜電防護。
  7. 如申請專利範圍第1項所述之靜電放電防護電路，其中該射頻核心電路係可選擇為一無線收發電路、一低雜訊放大器、一功率放大器及一混頻器之其中之一。
  8. 如申請專利範圍第1項所述之靜電放電防護電路，其中該外部接點係可擇連接一天線及一輸出入元件之其中之一。
  9. 一種帶通濾波式靜電放電防護電路，設置於一射頻核心電路之輸出入端與一外部接點之間，該靜電放電防護電路包含：複數對第一二極體與第二二極體，各對第一二極體與第二二極體分別串接於一電源與一地電位之間；至少一對第三二極體與第四二極體，各對第三二極體與第四二極體分別反向並接於相鄰之第一二極體與第二二極體之接點之間；一第一電感，連接於該外部接點與該地電位之間；及一第二電感，連接於該核心電路之輸出入端與該地電位之間；其中，該射頻核心電路之操作頻率為ω；各二極體之 等效電容值分別為CESD ；各電感之電感值分別為1/(CESD ω2 )。
  10. 如申請專利範圍第9項所述之靜電放電防護電路，其中該第一電感及該第二電感係分別為一螺旋電感。
  11. 如申請專利範圍第9項所述之靜電放電防護電路，其中該射頻核心電路及該靜電防護電路係以砷化鎵異質接面雙極性電晶體技術製作者。
TW099102242A 2010-01-27 2010-01-27 帶通濾波式靜電放電防護電路 TWI400995B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099102242A TWI400995B (zh) 2010-01-27 2010-01-27 帶通濾波式靜電放電防護電路
US12/795,429 US8482889B2 (en) 2010-01-27 2010-06-07 Band-pass structure electrostatic discharge protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099102242A TWI400995B (zh) 2010-01-27 2010-01-27 帶通濾波式靜電放電防護電路

Publications (2)

Publication Number Publication Date
TW201127211A TW201127211A (en) 2011-08-01
TWI400995B true TWI400995B (zh) 2013-07-01

Family

ID=44308789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099102242A TWI400995B (zh) 2010-01-27 2010-01-27 帶通濾波式靜電放電防護電路

Country Status (2)

Country Link
US (1) US8482889B2 (zh)
TW (1) TWI400995B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8861149B2 (en) * 2011-01-07 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection devices and methods for forming ESD protection devices
US9093977B2 (en) * 2012-07-31 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated passive device filter with fully on-chip ESD protection
EP2741330A1 (en) * 2012-12-06 2014-06-11 Nxp B.V. ESD protection
US9728957B2 (en) * 2015-05-04 2017-08-08 Globalfoundries Singapore Pte. Ltd. One quarter wavelength transmission line based electrostatic discharge (ESD) protection for integrated circuits
US9397087B1 (en) * 2015-12-13 2016-07-19 International Business Machines Corporation Distributed electrostatic discharge protection circuit with magnetically coupled differential inputs and outputs
CN106230394A (zh) * 2016-07-15 2016-12-14 上海电力学院 Esd保护电路
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
US11831153B1 (en) 2019-05-03 2023-11-28 Cadence Design Systems, Inc. High-bandwidth signal driver/receiver
US20210057404A1 (en) * 2019-08-22 2021-02-25 Qualcomm Incorporated On-die electrostatic discharge protection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200303082A (en) * 2002-02-14 2003-08-16 Hitachi Ltd Electrostatic discharge protection circuit
US6693780B2 (en) * 2001-08-02 2004-02-17 Koninklijke Philips Electronics N.V. ESD protection devices for a differential pair of transistors
US20070296055A1 (en) * 2006-06-23 2007-12-27 Albert Kuo Huei Yen Rf integrated circuit with esd protection and esd protection apparatus thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801416B2 (en) * 2001-08-23 2004-10-05 Institute Of Microelectronics ESD protection system for high frequency applications
US6894567B2 (en) * 2001-12-04 2005-05-17 Koninklijke Philips Electronics N.V. ESD protection circuit for use in RF CMOS IC design
AU2003205181A1 (en) * 2002-01-18 2003-09-02 The Regents Of The University Of California On-chip esd protection circuit
US6885534B2 (en) * 2002-10-21 2005-04-26 Silicon Integrated Systems Corporation Electrostatic discharge protection device for giga-hertz radio frequency integrated circuits with varactor-LC tanks
US7391596B2 (en) * 2003-12-19 2008-06-24 Broadcom Corporation High frequency integrated circuit pad configuration including ESD protection circuitry
US7023677B2 (en) * 2004-02-25 2006-04-04 United Microelectronics Corp. ESD protection designs with parallel LC tank for Giga-Hertz RF integrated circuits
US7649722B2 (en) * 2005-09-14 2010-01-19 Interuniversitair Microelektronica Centrum (Imec) Electrostatic discharge protected circuits
US7880195B2 (en) * 2008-12-08 2011-02-01 United Microelectronics Corp. Electrostatic discharge protection device and related circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693780B2 (en) * 2001-08-02 2004-02-17 Koninklijke Philips Electronics N.V. ESD protection devices for a differential pair of transistors
TW200303082A (en) * 2002-02-14 2003-08-16 Hitachi Ltd Electrostatic discharge protection circuit
US20070296055A1 (en) * 2006-06-23 2007-12-27 Albert Kuo Huei Yen Rf integrated circuit with esd protection and esd protection apparatus thereof

Also Published As

Publication number Publication date
US20110181990A1 (en) 2011-07-28
TW201127211A (en) 2011-08-01
US8482889B2 (en) 2013-07-09

Similar Documents

Publication Publication Date Title
TWI400995B (zh) 帶通濾波式靜電放電防護電路
TWI499027B (zh) 用於ｅｓｄ保護之濾波器以及製造該濾波器之方法
CN104779919B (zh) 一种自偏置的超宽带低功耗低噪声放大器
CN102082550B (zh) 一种射频绝缘体上硅互补金属氧化物半导体低噪声放大器
Hsu et al. Design of low power UWB LNA based on common source topology with current-reused technique
US8508893B2 (en) Method for providing wideband electrostatic discharge protection and circuits obtained therewith
Kumar et al. Design and noise optimization of RF low noise amplifier for IEEE standard 802.11 a WLAN
Sananes et al. 52–75 GHz wideband low-noise amplifier in 90 nm CMOS technology
TWI404289B (zh) 低雜散電容之靜電放電防護電路
Leroux et al. A 5 GHz CMOS low-noise amplifier with inductive ESD protection exceeding 3 kV HBM
KR101591689B1 (ko) 반도체장치
US11233393B2 (en) IC chip
Wang et al. Design of 24-GHz high-gain receiver front-end utilizing ESD-split input matching network
Chiu et al. High performance V-band GaAs power amplifier and low noise amplifier using low-loss transmission line technology
Lu et al. A 107GHz LNA in 65nm CMOS with inductive neutralization and slow-wave transmission lines
Radpour et al. An LNA Exploiting Intrinsic Gate-Drain Feedback for Wideband Input Match from 7.7 to 33.3 GHz and the Noise-Figure Minimum of 1.83 dB
Zhang et al. Comparison of regular and floating bulk transistors in ultra-wideband CMOS T/R switches
Li et al. A 5–11 GHz wideband low noise amplifier using transformer feedback technique
Rashtian et al. A Gain-Boosted 52–142 GHz Band-Pass Distributed Amplifier in O. 13μm SiGe Process with f max of 210GHz
He et al. 60-GHz SP4T switch with ESD protection
Sridharan et al. LNA design optimization with reference to ESD protection circuitry
EP3588784B1 (en) Interface circuits
Huang et al. An high gain low noise amplifier with current-reused technique for UWB applications
Pramod et al. The design and simulation of radio frequency narrow band low noise amplifier with input, output, intermediate matching
Wang et al. Inductive ESD protection for narrow band and ultra-wideband CMOS low noise amplifiers