TWI400788B - 發光元件 - Google Patents

Description

發光元件

本發明係關於一發光元件，尤其是一具發光二極體陣列之發光元件。

發光二極體(LED)之發光原理和結構與傳統光源並不相同，具有耗電量低、元件壽命長、無須暖燈時間、反應速度快等優點，再加上其體積小、耐震動、適合量產，容易配合應用需求製成極小或陣列式的元件，在市場上的應用頗為廣泛。例如，光學顯示裝置、雷射二極體、交通號誌、資料儲存裝置、通訊裝置、照明裝置、以及醫療裝置等。

傳統的陣列式發光二極體，如第1圖所示，包含一藍寶石絕緣基板10、複數個發光疊層12形成於藍寶石絕緣基板10上，包含一p型半導體層121、一發光層122、以及一n型半導體層123。由於藍寶石基板10不導電，因此於複數個發光疊層12之間由蝕刻形成溝渠14後可使各發光疊層12彼此絕緣，另外再藉由部分蝕刻複數個發光疊層12至n型半導體層123，分別於n型半導體層123暴露區域以及p型半導體層121上形成一第一電極18以及一第二電極16。再藉由金屬導線19選擇性連接複數個發光疊層12之第一電極18及第二電極16，使得複數個發光疊層12之間形成串聯或並聯之電路。

本發明提出一發光元件，係包括：一載體；一導電接合結構，形成於載體上；一磊晶結構，形成於導電接合結構上，包括有：至少一第一發光疊層，包括一第一半導體層及一第二半導體層，其中第一半導體層及第二半導體層表面上分別具有一電極；以及至少一第二發光疊層，包括一第三半導體層及一第四半導體層，其中第三半導體層底面電性連接於導電接合結構，第四半導體層表面上具有一電極；至少一絕緣部，其係位於第一發光疊層及導電接合結構間，以使第一發光疊層絕緣於導電接合結構；以及至少一金屬導線，其係設於發光元件表面，係供透過導電接合結構而電性導通第一發光疊層及第二發光疊層。

依據本發明之一實施例，載體可為導電半導體基板或金屬基板。可於導電半導體基板底面設置背金或藉由金屬基板底面以連接一外部電源，而外部電源透過背金-載體-導電接合結構可導通所有第二發光疊層。

依據本發明之又一實施例，當載體為一絕緣基板時，可使導電接合結構之最上層設置一焊接墊，其材料例如為金屬氧化物或金屬，藉由焊接墊連接導線至一外部電源，以達到與上述背金相同之功能。本實施例之焊接墊係直接設於導電接合結構上，而前述實施例之背金則透過具導電性之載體電性導通於導電接合結構。二者皆具可電性連接於外部電源之功能。

導電接合結構係直接與第二發光疊層電性連接，第一發光疊層則利用金屬導線連接導電接合結構後與第二發光疊層電性導通，藉此可簡化設置金屬導線之工序，進而有效地提升產能。

第一實施例

請參閱第2圖，發光元件200包括有一載體202、一形成於載體202上之導電接合結構203、一位於導電接合結構203上方之磊晶結構206、至少一設於磊晶結構206及導電接合結構203間之絕緣部208、以及至少一佈設於發光元件200表面之金屬導線210。

載體202可為一導電半導體基板或金屬基板，導電接合結構203可為一具有導電性之疊層結構。

磊晶結構206可包括有一第一發光疊層212，其上具有極性彼此不同且位於同側之一電極2122及電極2125、以及至少一第二發光疊層214，其具有一位於頂部之電極2145，且第二發光疊層214之底面係導接於導電接合結構203。

第一發光疊層212及第二發光疊層214可為具有相同結構之發光疊層，意即第一發光疊層212及第二發光疊層214可由同一磊晶基板(圖未示)同時形成。關於第一發光疊層212及第二發光疊層214之形成方式，可由前述之磊晶基板預先形成前述未加工之磊晶結構206，再將未加工之磊晶結構206連同磊晶基板與導電接合結構203相接合，之後可移除磊晶基板後再利用蝕刻顯影方式定義出第 一發光疊層212及第二發光疊層214。導電接合結構203可包含一具有導電性的接合層204、形成於接合層204上之反射層217、及形成於反射層217上之透明導電層215，透明導電層215可於對應第一發光疊層212之位置嵌設有前述之絕緣部208，而為了促進第一發光疊層212之電流擴散效果，第一發光疊層212底部係具有一電流擴散層2126。

前述透明導電層215包含選自於氧化銦錫、氧化鎘錫、氧化銻錫、氧化鋅及氧化鋅錫所構成材料群組中之至少一種材料。前述反射層217係包含選自Sn、Al、Au、Pt、Zn、Ag、Ti、Pb、Pd、Ge、Cu、AuBc、AuGc、Ni、PbSn、AuZn所構成材料群組中之至少一種材料或其它可代替之材料。

第一發光疊層212自最接近載體202由下而上可至少包括有一第一半導體層2121，其上具有電極2122、一形成於第一半導體層2121上部分區域之發光層2123、及一形成於發光層2123上之第二半導體層2124，其上具有電極2125，其中第一半導體層2121下方之透明導電層215中係嵌設有前述之絕緣部208，以使第一發光疊層212絕緣於導電接合結構203。第二發光疊層214自下而上則可至少包括有一第三半導體層2141，其底面係導接於導電接合結構203、一發光層2143、及一第四半導體層2144其表面具有電極2145，其中第一半導體層2121及第三半導體層2141可為p型半導體層；第二半導體層2124及第四半導體層2144可為n型半導體層。以上所述之第一發光疊層212或第二發光疊層214之分別所具半導體層之極性亦可對調， 例如第一半導體層2121及第三半導體層2141可為n型半導體層，而第二半導體層2124及第四半導體層2144可為p型半導體層。

前述第一發光疊層212及第二發光疊層214可包含選自AlGaInP、AlN、GaN、AlGaN、InGaN及AlInGaN所構成材料組群中之至少一種材料。其中第一發光疊層212及第二發光疊層214的結構可為單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙側雙異質結構(double-side double heterostructure；DDH)、或多層量子井(multi-quantum well；MQW)。前述絕緣部208可選自於SiO₂ 及SiN_x 所構成材料組群中之至少一種材料。

另外，第一發光疊層212之第一半導體層2121及第二半導體層2124中可分別形成有具粗化結構之電流擴散層2126。可先將第一半導體層2121及第二半導體層2124之表面進行粗化後，再於粗化表面上形成一層與透明導電層215相同之導電材料，以形成電流擴散層2126；第二發光疊層214中亦對應設有電流擴散層2146，其中第三半導體層2141底面為具粗化形式之電流擴散層2146。藉由電流擴散層2126及2146，可使電流較為平均地分佈於第一發光疊層212及第二發光疊層214中。第一半導體層2121底部之電流擴散層2126之厚度可略大於電流擴散層2146以增進第一發光疊層212之電流擴散效果。第二發光疊層214之第三半導體層2141底面可直接結合於透明導電層215，而於粗化形式之電流擴散層2146中間隔形成有複數平坦表面(圖未示)，俾與透明導電層215間形成良好的歐姆 接觸。

形成於發光元件200表面之金屬導線210主要可用以將第一發光疊層212之電極2125或電極2122導接於透明導電層215，進而與第二發光疊層214導通。雖然第2圖中僅示意出第一發光疊層212透過金屬導線210連接於透明導電層215，然而圖式中金屬導線210之形成位置並非表示特定的串並聯結構，金屬導線210亦可視電路之需要直接導接於兩第一發光疊層212、或兩第二發光疊層214、或第一發光疊層212及第二發光疊層214間。金屬導線210可藉黃光製程而形成，與磊晶結構206間係以一介電質211相隔。因此，藉由第二發光疊層214之第三半導體層2141之底面導接於導電接合結構203、及金屬導線210佈設於發光元件200表面可使發光元件200之各第一發光疊層212及第二發光疊層214達成並聯、串聯、或具有串並聯組合之連接。

前述之載體202可為一導電半導體基板，其底面可形成有一金屬層213、或載體202可為一金屬基板，以令發光元件200具有背金之結構。當發光元件200結合於封裝結構時，可藉由背金連接於一外部電源(圖未示)，再透過載體202-導電接合結構203而與第二發光疊層214電性連接。外部電源亦可透過載體202-導電接合結構203-金屬導線210而與第一發光疊層212電性連接。

請搭配參閱第3A圖，本發明第一實施例之發光元件200上可具有一第一發光疊層212、及一第二發光疊層214，而兩發光疊層係與一外部之直流電源DC1組成一串 聯電路，如圖所示，直流電源DC1之正極係連接於第一發光疊層212之電極2122，電流可由電極2122進入第一發光疊層212後由電極2125流出，而第一發光疊層212之電極2125與第二發光疊層214間可藉金屬導線210進行導接，金屬導線210一端連接於電極2125、另一端則連接於透明導電層215，電流藉此由第三半導體層2141進入第二發光疊層214，並由電極2145流出，直流電源DC1之負極則連接於第二發光疊層214之電極2145，藉此使串聯之第一發光疊層212、第二發光疊層214通電而發光。第二發光疊層214實際上可串聯多個第一發光疊層212，複數第一發光疊層212間可利用前述金屬導線210進行串聯，而位於整體串聯電路端點之第一發光疊層212則與直流電源DC1連接。

請參閱第3B圖，本發明第一實施例之發光元件200上可具有一第一發光疊層212、及一第二發光疊層214，而兩發光疊層係與一外部之直流電源DC2組成一並聯電路，第一發光疊層212之電極2122係以金屬導線210連接於導電接合結構203，直流電源DC2之正極係連接於金屬層213，電流透過載體202、導電接合結構203後係分流而分別由電極2122進入第一發光疊層212、及由第三半導體層2141進入第二發光疊層214，直流電源DC2之負極則分別連接至第一發光疊層212之電極2125、及第二發光疊層214之電極2145，以使電流匯整之後回流直流電源DC2。可思及的是，第二發光疊層214可接續串聯一組第一發光疊層212，而形成一串聯電路，再由另一組第一發光疊層212串 聯成另一電路，可藉由將兩電路連接於直流電源DC2而得到一並聯電路。

請參閱第3C圖，本發明第一實施例之發光元件200上可具有一第一發光疊層212、及一第二發光疊層214，而兩發光疊層係與一外部之交流電源AC1組成一反向並聯電路，第一發光疊層212之電極2125、及第二發光疊層214之第三半導體層2141係透過金屬導線210及導電接合結構203導通。交流電源AC1一端係連接至金屬層213以透過載體202及導電接合結構203導接於第二發光疊層214之第三半導體層2141及第一發光疊層212之電極2125，交流電源AC1之另外一端則直接連接至第一發光疊層212之電極2122、及第二發光疊層214之電極2145。可思及的是，第二發光疊層214可接續串聯一組第一發光疊層212，而形成一串聯電路，再由另一組第一發光疊層212串聯成另一電路，可藉由將兩電路連接於交流電源AC1而得到一反向並聯電路。

請參閱第3D圖，本發明第一實施例之發光元件200上可具有多數第一發光疊層212(212’)、及多數第二發光疊層214(214’)，而多數發光疊層係與一外部之交流電源AC2組成一惠斯頓電橋之電路。

第3D圖中之惠斯頓電橋電路係由複數之第一發光疊層212、212’、212”及複數之第二發光疊層214、214’所組成，其中，位於外圍電路之第一發光疊層212及212’分別所具之電極2125、2125’係藉金屬導線210共同連接至位於縱向電路之第一發光疊層212”之電極2122”，而位於縱向 電路之第一發光疊層212”則藉金屬導線210將其電極2125”連接至導電接合結構203，以導接位於外圍電路之第二發光疊層214、214’分別所具之第三半導體層2141。

交流電源AC2之一端可連接至第一發光疊層212之電極2122及第二發光疊層214之電極2145上；交流電源AC2之另一端則可連接至第一發光疊層212’之電極2122’及第二發光疊層214’之電極2145’上。因此第一發光疊層212、第一發光疊層212”、及第二發光疊層214’構成一方向之一第一電路；而第一發光疊層212’、第一發光疊層212”、及第二發光疊層214則構成另一方向之一第二電路。第一電路之第一發光疊層212、第二發光疊層214’可不限於只有單一發光疊層，第一發光疊層212可串聯有多個而形成一第一整流電路，第二發光疊層214’亦可串聯多個第一發光疊層212而形成一第二整流電路。第二電路之第一發光疊層212’、第二發光疊層214可不限於只有單一發光疊層，第一發光疊層212’可串聯有多個而形成一第三整流電路，第二發光疊層214亦可串聯多個第一發光疊層212’而形成一第四整流電路。

同樣地，位於縱向電路供第一及第二電路共用之第一發光疊層212”之數量可不限於只有一個，而是可串聯有多個第一發光疊層212”而形成一主要發光電路，以增進發光元件200之整體亮度。

第3A圖至第3D圖中所揭示之串並聯電路配置僅為具體說明數種較常見之電路其可利用本發明發光元件200之特有結構所達成，並非限制本發明之發光元件200之形 式，而本領域中一般人士亦應有能力利用本發明之精神將以上所述之電路，以異於本實施例所舉例之串並聯之連接方式達成。

第二實施例

請參閱第4圖，發光元件400包括有一載體402、一形成於載體402上之導電接合結構404、一位於導電接合結構404上方之磊晶結構406、設於磊晶結構406及導電接合結構404間之絕緣部408、以及佈設於發光元件400表面之金屬導線410。金屬導線410與磊晶結構406表面間具有一介電質411。

磊晶結構406可包括有一或複數個第一發光疊層412、以及一或複數個電性導通於導電接合結構404的第二發光疊層414。而第一發光疊層412及第二發光疊層414可等同於第一實施例中所述之發光疊層。

本實施例與第一實施例係大致相同，不同之處僅在於導電接合結構404為一透明導電連接層，而載體402為一透明導電基板，藉此增加出光面積。

第三實施例

請參閱第5圖，發光元件500包括有一載體502、一形成於載體502上之導電接合結構504、一位於導電接合結構504上方之磊晶結構506、至少一設於磊晶結構506及導電接合 結構504間之絕緣部508、以及至少一佈設於發光元件500表面之金屬導線510。導電接合結構504包括一接合層507、形成於接合層507上之一反射層505、及形成於反射層505上之透明導電層503。金屬導線510與磊晶結構506表面間係具有一介電質511。

磊晶結構506可包括有第一發光疊層512及512’、以及電性導通於導電接合結構504的第二發光疊層514、514’。

本實施例可從第一或第二實施例稍作更改達成，與第一、二實施例之差別主要在於包含第一發光疊層512(512’)、及第二發光疊層514(514’)之發光疊層可分別具有不同之磊晶結構。第5圖中，發光元件500之第一發光疊層512及512’可成長於不同之磊晶基板，而使得第一發光疊層512中發光層5123兩側之第一半導體層5121及第二半導體層5124分別為p型及n型；第一發光疊層512’中發光層5123’兩側之第一半導體層5121’及第二半導體層5124’分別為n型及p型；及/或發光元件500之第二發光疊層514及514’可成長於不同之磊晶基板，而使得第二發光疊層514中發光層5143兩側之第三半導體層5141及第四半導體層5144分別為p型及n型；第二發光疊層514’中發光層5143’兩側之第三半導體層5141’及第四半導體層5144’分別為n型及p型；及/或第一發光疊層512 及第二發光疊層514分別成長於不同之磊晶基板，例如第一半導體層5121與第三半導體層5141係分別具有不同之極性，然而第一半導體層5121及5121’間之極性可為相同。

第四實施例

請參閱第6圖，發光元件600包括有一為絕緣基板之載體601、一形成於載體601上之導電接合結構602、一形成於導電接合結構602上之磊晶結構606、設於磊晶結構606及導電接合結構602間之絕緣部608、以及佈設於發光元件600表面之金屬導線610，其中，金屬導線610與磊晶結構606表面間係具有一介電質611；導電接合結構602包括形成於載體601上之接合層604、形成於接合層上的反射層605、及形成於反射層上之透明導電層603。

磊晶結構606之第一發光疊層612及第二發光疊層614可等同於前述各實施例中之結構。

本實施例與前述實施例不同之處在於載體601係一絕緣基板，而導電接合結構602中只需最上層的透明導電層603具有導電能力即可。可於透明導電層603之表面上設有一焊接墊618以藉由打線方式連接於一外部電源(圖未示)。載體601可為矽橡膠(silicone)、玻璃、石英、陶瓷、合金或印刷電路板(PCB)。透明導電層603可為氧化銦錫、氧化鎘錫、氧化銻錫、氧化鋅及氧化鋅錫所構成材料群組中之至少一種材料。反射層605可選自Sn、Al、Au、Pt、Zn、Ag、Ti、Pb、Pd、Ge、Cu、AuBe、AuGe、Ni、 PbSn、AuZn所構成材料群組中之至少一種材料或其它可代替之材料。

本發明所列舉之各實施例僅用以說明本發明，並非用以限制本發明之範圍。任何人對本發明所作之任何顯而易知之修飾或變更皆不脫離本發明之精神與範圍。

10‧‧‧藍寶石絕緣基板

12‧‧‧發光疊層

123‧‧‧n型半導體層

122‧‧‧發光層

121‧‧‧p型半導體層

14‧‧‧溝渠

18‧‧‧第一電極

16‧‧‧第二電極

19‧‧‧金屬導線

208、408、508、608‧‧‧絕緣部

212、212’、212”、412、512、512’、612‧‧‧第一發光疊層

2122、2122’、2122”‧‧‧電極

2123、2143、5123、5123’、5143、5143’‧‧‧發光層

2145、2145’、5145、5145’‧‧‧電極

215、603、503‧‧‧透明導電層

204、604、507‧‧‧接合層

2121‧‧‧第一半導體層

2124‧‧‧第二半導體層

2141‧‧‧第三半導體層

2144‧‧‧第四半導體層

2126、2146‧‧‧電流擴散層

200、400、500、600‧‧‧發光元件

202、402、502、601‧‧‧載體

203、404、504、602‧‧‧導電接合結構

206、406、506、606‧‧‧磊晶結構

210、410、510、610‧‧‧金屬導線

214、214’、414、514、514’、614‧‧‧第二發光疊層

2125、2125’、2125”‧‧‧電極

213‧‧‧金屬層

217、605、505‧‧‧反射層

211、411、511、611‧‧‧介電質

618‧‧‧焊接墊

DC1、DC2‧‧‧直流電源

AC1、AC2‧‧‧交流電源

第1圖係顯示習知技術之一具有陣列式發光疊層之發光元件示意圖；第2圖係顯示本發明之發光元件第一實施例示意圖；第3A圖至第3D圖係分別顯示應用本發明之發光元件第一實施例之發光疊層串並聯電路圖；第4圖係顯示本發明之發光元件第二實施例示意圖；第5圖係顯示本發明之發光元件第三實施例示意圖；以及第6圖係顯示本發明之發光元件第四實施例示意圖。

200‧‧‧發光元件

215‧‧‧透明導電層

202‧‧‧載體

210‧‧‧金屬導線

203‧‧‧導電接合結構

214‧‧‧第二發光疊層

206‧‧‧磊晶結構

2125‧‧‧電極

208‧‧‧絕緣部

213‧‧‧金屬層

212‧‧‧第一發光疊層

217‧‧‧反射層

2121‧‧‧第一半導體層

2122‧‧‧電極

2123、2143‧‧‧發光層

2145‧‧‧電極

2124‧‧‧第二半導體層

2141‧‧‧第三半導體層

2126、2146‧‧‧電流擴散層

211‧‧‧介電質

204‧‧‧接合層

Claims (13)

1. 一種發光元件，係包括：一載體；一導電接合結構，形成於該載體上；一磊晶結構，位於該導電接合結構上，包括有：至少一第一發光疊層，包括一第一半導體層及一第二半導體層，其中該第一半導體層及該第二半導體層表面上分別具有一電極；以及至少一第二發光疊層，包括一第三半導體層其底面電性導通於該導電接合結構、及一第四半導體層其表面具有一電極；以及至少一絕緣部，其係位於該第一發光疊層及該導電接合結構間，以使各該第一發光疊層絕緣於該導電接合結構。
2. 如申請專利範圍第1項所述之發光元件，其中，該導電接合結構包括一透明導電連接層，該絕緣層係嵌設於該透明導電連接層中，且該載體為一透明導電基板。
3. 如申請專利範圍第1項所述之發光元件，其中，該載體係一絕緣基板，且該導電接合結構表面上設有一焊接墊，或該載體係一導電半導體基板其底部係具有一金屬層，或 該載體係一金屬基板。
4. 如申請專利範圍第3項所述之發光元件，其中，該導電接合結構包括一具導電性之接合層形成於該載體上、一反射層形成於該接合層上、及一透明導電層形成於該反射層及該磊晶結構間，其中該絕緣部係嵌設於該透明導電層中。
5. 如申請專利範圍第1項所述之發光元件，其中，該第一半導體層係位於該第一發光疊層底部且極性相同於該第三半導體層；該第二半導體層係位於該第一半導體層上方且其極性係相同於該第四半導體層；其中該第一半導體層與該第二半導體層間、及該第三半導體層與該第四半導體層間係分別具有一發光層。
6. 如申請專利範圍第1項所述之發光元件，其中，各該第一半導體層及第三半導體層分別為p型半導體層，各該第二半導體層及第四半導體層分別為n型半導體層；或各該第一半導體層及第三半導體層分別為n型半導體層，各該第二半導體層及第四半導體層分別為p型半導體層。
7. 如申請專利範圍第1項所述之發光元件，其中，該些第一發光疊層中包括有該第一半導體層及該第二半導體層分別為p型及n型之第一發光疊層、及該第一半導體層及該第 二半導體層分別為n型及p型之第一發光疊層；及/或該些第二發光疊層中包括有該第三半導體層及該第四半導體層分別為p型及n型之第二發光疊層、及該第三半導體層及該第四半導體層分別為n型及p型之第二發光疊層；及/或該第一半導體層為該第一發光疊層之底部半導體層，且該第一發光疊層之極性異於該第三發光疊層。
8. 如申請專利範圍第1項所述之發光元件，復包括至少一金屬導線設於該發光元件表面，係供透過該導電接合結構而至少電性導通該第一發光疊層及該第二發光疊層，其中，該金屬導線係直接連接於該第一發光疊層及第二發光疊層間；或該金屬導線係直接連接於兩該第一發光疊層；或該金屬導線係直接連接於兩該第二發光疊層。
9. 如申請專利範圍第8項所述之發光元件，其中，該磊晶結構藉由該金屬導線與一外部之直流電源構成一串聯電路或一並聯電路，且其中該第二發光疊層係透過該導電接合結構及該金屬導線電性連接於該第一發光疊層。
10. 如申請專利範圍第8項所述之發光元件，其中，該磊晶結構包括複數之該第二發光疊層及複數之該第一發光疊層，藉由該金屬導線將該些第一發光疊層連接成多組串聯電路，而該些串聯電路並藉由該金屬導線分別與該些第二 發光疊層連接，再搭配一外部之直流電源而構成一並聯電路。
11. 如申請專利範圍第8項所述之發光元件，其中，該磊晶結構藉由該金屬導線並搭配一外部之交流電源而構成一反向並聯電路，其中該第二發光疊層係透過該導電接合結構及該金屬導線電性連接於該第一發光疊層。
12. 如申請專利範圍第8項所述之發光元件，其中，該磊晶結構係與該金屬導線構成一惠斯頓電橋電路且與一外部之交流電源連接，該惠斯頓電橋電路包括：一第一電路，包括串聯有該第一發光疊層之一第一整流電路、串聯有該第一發光疊層之一主要發光電路、及具有該第二發光疊層之一第二整流電路；及一第二電路，包括串聯有該第一發光疊層之一第三整流電路、該主要發光電路、及具有該第二發光疊層之一第四整流電路，其中該主要發光電路與該第一整流電路及該第三整流電路間係透過該金屬導線電性連接，而該主要發光電路與該第二整流電路及該第四整流電路間係透過該金屬導線及該導電接合結構電性連接。
13. 如申請專利範圍第12項所述之發光元件，其中，該第二整流電路及該第四整流電路復分別串聯有複數之該第一發光疊層。