TWI398951B - 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法 - Google Patents

具分離式閘極垂直型金氧半電晶體元件結構及其製造方法 Download PDF

Info

Publication number
TWI398951B
TWI398951B TW98108226A TW98108226A TWI398951B TW I398951 B TWI398951 B TW I398951B TW 98108226 A TW98108226 A TW 98108226A TW 98108226 A TW98108226 A TW 98108226A TW I398951 B TWI398951 B TW I398951B
Authority
TW
Taiwan
Prior art keywords
type
well region
conductivity type
layer
conductive
Prior art date
Application number
TW98108226A
Other languages
English (en)
Other versions
TW201034188A (en
Inventor
Chien Nan Liao
Feng Tso Chien
Yao Tsung Tsai
Original Assignee
Univ Feng Chia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Feng Chia filed Critical Univ Feng Chia
Priority to TW98108226A priority Critical patent/TWI398951B/zh
Publication of TW201034188A publication Critical patent/TW201034188A/zh
Application granted granted Critical
Publication of TWI398951B publication Critical patent/TWI398951B/zh

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

具分離式閘極垂直型金氧半電晶體元件結構及其製造方法
本發明係關於金氧半場效電晶體，尤其係關於功率垂直型雙擴散金氧半場效電晶體。
金屬-氧化層-半導體-場效電晶體，簡稱金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)是一種可以廣泛使用在模擬電路與數字電路的場效電晶體(field-effect transistor)。MOSFET依照其「通道」的極性不同，可分為N-type與P-type的MOSFET，通常又稱為NMOSFET與PMOSFET，其他簡稱尚包括NMOS FET、PMOS FET、nMOSFET、pMOSFET等。
第一圖係一典型功率垂直型金氧半場效電晶體10的截面結構圖。功率垂直型MOSFET和前述的MOSFET元件在結構上就有著顯著的差異。一般積體電路裡的MOSFET都是平面式(planar)的結構，而功率垂直型MOSFET則是垂直式(vertical)的結構，讓元件可以同時承受高電壓與高電流的工作環境。一個功率垂直型MOSFET能耐受的電壓是摻質摻雜濃度與磊晶層(epitaxial layer)厚度的函數，而能通過的電流則和元件的通道寬度有關，通道越寬則能容納越多電流。對於一個平面結構的MOSFET而言，能承受的電流以及崩潰電壓的多寡都和其通道的長寬大小有關。對垂直結構的MOSFET來說，元件的面積和其能容納的電流大約成正比，磊晶層厚度則和其崩潰電壓成正比(正相關)。
第一圖所示的典型功率垂直型金氧半場效電晶體10係在一N+ 型基板12上使用N- 型磊晶層14建構出來，其中閘極16及源極18係建構在該N- 型磊晶層14上方。美國專利第7,019,358號也揭露出主要結構相同於第一圖的功率垂直型金氧半場效電晶體。該功率垂直型金氧半場效電晶體10的開啟電阻(on-resistance)係該N- 型磊晶層14材質的額定電壓(voltage rating)的函數，亦即較高的額定電壓會造成較高的開啟電阻(on-resistance)。再者，該N- 型磊晶層14的額定電壓係該N- 型磊晶層14摻雜濃度(doping concentration)與其厚度的函數。通常在給定的摻雜濃度下，藉由調整該N- 型磊晶層14的厚度來改變該功率垂直型金氧半場效電晶體10的開啟電阻(on-resistance)。
此外，DMOS是雙重擴散MOSFET(double-Diffused MOSFET)的縮寫，由於大部分的功率垂直型MOSFET都是採用這種製作方式完成的。所以功率垂直型雙重擴散金氧半場效電晶體可簡稱為Power VDMOSFET(Power Vertical Double-Diffused MOSFET)。VDMOSFET例如第一圖所示的功率垂直型金氧半場效電晶體10在應用上多半做為開關使用，特別是在高頻系統中，因此為增加元件切換速度，則必須減少閘極電荷。所謂的閘極電荷是為了將元件由關閉態轉為導通態而對元件寄生電容(如絕緣層)充電所需的電荷，特別是元件閘汲極重疊的面積與該寄生電容充電面積成正比。因此通常利用縮短或移除閘汲極重疊的面積的方式來降低閘極電荷。分離式閘極結構因而被提出降低閘極電荷，提高切換速度，但分離式閘極結構卻會在表面感應一高電場區域，使元件提早崩潰並造成可靠度問題。
第二圖及第三圖所示分別為閘極電荷導通動作圖及元件寄生電容分佈圖。閘極電荷對元件之切換動作有直接影響，過多的閘極電荷會增加切換時間及切換損耗，將限制元件操作的頻率。而對於閘極電荷之動作，可以下列分析來解釋：
將第二圖分為四個區間，第三區間(tC ~tD )為導通電流到達ID(MAX) 開始，到汲極與源極短路為止，是為元件的Qgd 部分。在此區間內，由於汲極到閘極的回授通過了閘極及源極間的電容，也就是井區底部所產生的空乏區電容，因此使得電壓在此區間呈現幾乎為定值的情況，因此在此區間之閘極電壓呈現水平狀態。由於此區間元件的汲極電壓並非立即與源極短路使元件完全導通，因此元件的切換速度將由此區間的時間長度所決定。此外，由於該區間之導通電流已達最大值，且元件並非立即導通，因此產生了功率損耗，一般稱其為切換損耗，此大小亦受此區間的時間長度所決定，因此可知元件的切換速度及操作損耗受制於閘極及汲極的影響。由第三圖之寄生電容分佈可知，閘汲極電容(gate-drain capacitor,CGD )的大小決定閘汲極電荷(gate-drain charge,QGD )的量，由於CGD 屬於平板電容，可藉由減少平行板面積來降低電容值，亦即QGD 的降低可透過減少元件之閘極面積來達成，因此通常利用分離式閘極結構來減少QGD 的量。然而分離式閘極結構雖可減少QGD 而提高切換速度，但其末端卻會感應出高電場區而導致元件耐壓的降低及可靠度問題。
據此，亟待提供一種改良的具分離式閘極垂直型金氧半電晶體元件結構，以克服上述之缺失。
本發明提供一種具分離式閘極垂直型金氧半電晶體元件結構，係結合一對浮接N型/P型淺摻雜井區於其結構中，藉本發明元件結構可減少閘極電荷，進而增加元件切換速率並降低切換損耗，同時藉由前述浮接N型/P型淺摻雜井區的結構設計，以防止崩潰電壓的下降及抑制元件導通電阻值的增加。
本發明提供一種具分離式閘極垂直型金氧半電晶體元件結構的製造方法，其係使用同一光罩在不同製程步驟分別定義出源極、分離式閘極結構及浮接N型/P型淺摻雜井區的位置，可簡化製程步驟並降低製造費用。
據上述，本發明提供的一種具分離式閘極垂直型金氧半電晶體元件結構，係包括：一第一導電型基板；一第二導電型浮接淺摻雜井區，係形成於該基板中，其中該第二導電型電性相反於該第一導電型電性；一第一導電型浮接淺摻雜井區，係形成於該第二導電型摻雜井區下方並包圍該第二導電型浮接淺摻雜井區；一具分離式閘極垂直型金氧半電晶體，形成於該基板上方，其中該具分離式閘極垂直型金氧半電晶體包含：一對分離的閘極分別形成於該基板上方的該第二導電型浮接淺摻雜井區相對側並部份重疊該第二導電型浮接淺摻雜井區、一對第一導電型源極分別形成於個別的該閘極相對於該第二導電型浮接淺摻雜井區一側下方、一對閘極氧化層分別形成於個別的該閘極與該基板之間及一對第一導電型通道區分別位於個別的該第一導電型源極與該第二導電型浮接淺摻雜井區之間；及一對第二導電型第一摻雜井區，係分別形成於個別的該第一導電型源極下方並包圍該第一導電型源極。
本發明提供的一種具分離式閘極垂直型金氧半電晶體元件結構的製造方法包括：提供一第一導電型基板；形成一閘極氧化層於該基板上方；形成一導電性閘極層於該閘極氧化層上方；形成一對第二導電型第一摻雜井區分別於 該導電性閘極層相對側下方，其中該第二導電型的電性相反於該第一導電型的電性；形成一圖案化光阻層於該閘極氧化層及該基板上方；形成一對第一導電型源極分別於該導電性閘極層相對側下方對應的該第二導電型第一摻雜井區中；圖案蝕刻該導電性閘極層及該閘極氧化層，以形成一對分離式閘極於該對第一導電型源極之間的上方；形成一第二導電型浮接淺摻雜井區於該對分離式閘極之間的下方，並且該第二導電型浮接淺摻雜井區分別與個別的該閘極部份重疊；形成一第一導電型浮接淺摻雜井區於該第二導電型浮接淺摻雜井區下方並且包圍該第二導電型浮接淺摻雜井區；及移除該圖案化光阻層。
另一方面，本發明提供另一種具分離式閘極垂直型金氧半電晶體元件結構的製造方法，其係將前述第一導電型浮接淺摻雜井區及第二導電型浮接淺摻雜井區的形成步驟互換，其餘步驟與上述製造方法步驟相同。
第四圖係本發明的具分離式閘極垂直型金氧半電晶體元件結構的一種實施例的截面結構示意圖。第四A圖至第四G圖係本發明第四圖的具分離式閘極垂直型金氧半電晶體元件結構的各製程階段分別對應的截面結構示意圖。下文係配合第四圖及第四A圖至第四G圖對於本發明具分離式閘極垂直型金氧半電晶體元件結構及其製造方法的詳細說明。
請參考第四圖，其係顯示一種N通道具分離式閘極垂直型金氧半電晶體元件結構40的截面示意圖，係包括一N+ 型<100>基板400；一N-- 型磊晶層402，形成於該N+ 型<100>基板400上；一P- 型浮接淺摻雜井區414，形成於該N-- 型磊晶層402中；一N- 型浮接淺摻雜井區416，形成於該P- 型浮接淺摻雜井區414下方並包覆該P- 型浮接淺摻雜井區414；及一具分離式閘極垂直型金氧半電晶體，形成於該N+ 型＜100＞基板400上方。該具分離式閘極垂直型金氧半電晶體包含：一對分離的多晶矽閘極406分別形成於該N+ 型＜100＞基板400上方的該P- 型浮接淺摻雜井區414相對側並部份重疊該P- 型浮接淺摻雜井區414；一對N+ 型源極412分別形成於個別的該多晶矽閘極406相對於該P- 型浮接淺摻雜井區414一側下方；一對閘極氧化層404分別形成於個別的該多晶矽閘極406與該N-- 型磊晶層402之間；一對P- 型摻雜井區408，係分別形成於個別的該N+ 型源極412下方並包覆該N+ 型源極412；及一對P+ 型摻雜井區420，係分別形成於該N+ 型源極412與該P- 型摻雜井區408之間，並且該P- 型摻雜井區408包覆該P+ 型摻雜井區420。一對N型通道區係分別位於個別的該N+ 型源極412與該P- 型浮接淺摻雜井區414之間，本發明結構中通道層只形成於閘極氧化層404下方該P- 型摻雜井區408的表面。
此外，一硼磷矽玻璃(BPSG)層418係覆蓋於該對分離的多晶矽閘極406上方，以提供該對分離的多晶矽閘極406與該對N+ 型源極412之間的電絕緣。一源極金屬層422係覆蓋於該硼磷矽玻璃(BPSG)介電層418上方並接觸該對N+ 型源極412，以提供該對N+ 型源極412與外界的電性導通。再者，一汲極金屬層(未示出)係位於該N+ 型＜100＞基板400下方。在本發明中，該N+ 型＜100＞基板400係供做該具分離式閘極垂直型金氧半電晶體的汲極，而該汲極金屬層提供該汲極與外界之間的電性導通。
本發明提供的前述具分離式閘極垂直型金氧半電晶體元件結構40係藉由移除該多晶矽閘極406與該汲極(即該N+ 型＜100＞基板400)的部份重疊區域，以形成前述分離式閘極結構，藉以減少間極電荷，進而縮短元件的切換時間並降低切換過程功率的損耗。此外，本發明藉由在前述分離式閘極結構下方形成該P- 型浮接淺摻雜井區414來避免該分離式閘極結構邊緣產生電場聚集，並進一步形成該N- 型浮接淺摻雜井區416於該P- 型浮接淺摻雜井區414下方並包覆該P- 型浮接淺摻雜井區414，藉以抑制元件導通電阻值的增加。
本發明提供的前述具分離式閘極垂直型金氧半電晶體元件結構40可增加元件切換速率、降低切換過程的功率損耗、抑制崩潰電壓下降及元件導通電阻值的快速增加，而使得本發明前述具分離式閘極垂直型金氧半電晶體元件可適用於高頻系統。
另一方面，本發明雖以前述N通道具分離式閘極垂直型金氧半電晶體元件結構40做一舉例說明，但本發明同樣可提供一種P通道具分離式閘極垂直型金氧半電晶體元件結構；其中該P通道具分離式閘極垂直型金氧半電晶體元件結構與前述N通道具分離式閘極垂直型金氧半電晶體元件結構40相對應的各區域結構的導電性係互相相反。
以下就第四圖的該N通道具分離式閘極垂直型金氧半電晶體元件結構40的製造方法做一詳細說明。
請參考第四A圖，本發明之製造方法係首先準備一N+ 型＜100＞基板400，該N+ 型＜100＞基板400可由一半導體材料組成，例如碳化矽(SiC)或矽、鍺或矽鍺組合物(SiGe)材料；接著在該N+ 型＜100＞基板400上成長一低摻雜濃度N-- 型磊晶層402例如碳化矽(SiC)或矽鍺(SiGe)材料做為耐高電壓之主體，然後以熱氧化方式成長一氧化層404於該低摻雜濃度N-- 型磊晶層402上方，並沉積一多晶矽層406於該氧化層404上。該氧化層404係於後續供做閘極氧化層，其介電係數為3.9。此外，本發明亦可使用介電係數大於3.9的材料例如氮化矽(Si3 N4 )或氧化鉿(HfOx )，或者氮化矽(Si3 N4 )與氧化鉿(HfOx )相互穿插堆疊的絕緣層結構取代該氧化層404，以於後續供做閘極氧化層。請參考第四B圖，接著，使用光罩並利用蝕刻方式形成該閘極氧化層404及多晶矽閘極406，接著以佈植硼(Boron)離子方式形成一對P- 型摻雜井區408分別於該多晶矽閘極406相對側下方該低摻雜濃度N-- 型磊晶層402中。請參考第四C圖，形成一圖案化光阻層410於該閘極氧化層404及該N+ 型<100>基板400上方，以佈植砷(Arsenic)離子並回火形成一對N+ 型源極412分別於該多晶矽閘極406相對側下方該P- 型摻雜井區408中。此時該圖案化光阻層410同時定義出一分離式閘極結構位置，即接著利用乾蝕刻方式移除部份的該多晶矽閘極406及閘極氧化層404，以形成分離式閘極結構，如第四D圖所示。請參考第四E圖，接著，於該對分離式閘極406之間下方該低摻雜濃度N-- 型磊晶層402中佈植硼離子並做適當驅入，形成一對浮接P- 型淺摻雜井區414，並且該浮接P- 型淺摻雜井區414分別與個別的該閘極406部分重疊。接著，在該浮接P- 型淺摻雜井區414下方再摻雜磷離子形成一浮接N- 型淺摻雜井區416並包覆該浮接P- 型淺摻雜井區414。之後，移除該圖案化光阻層410。本發明形成前述浮接P- 型淺摻雜井區414及浮接N- 型淺摻雜井區416的摻質植入步驟進行時，摻質同時會進入該P- 型摻雜井區408及該N+ 型源極412，但由於該浮接P- 型淺摻雜井區414及浮接N- 型淺摻雜井區416的濃度低於該P- 型摻雜井區408及該N+ 型源極412，因此並不會對本發明該N通道具分離式閘極垂直型金氧半電晶體元件40的特性造成影響。請參 考第四F圖，在前述分離式閘極結構上方沉積一硼磷矽玻璃(BPSG)層418作為電極絕緣層。請參考第四G圖，接著使用一圖案化光阻層做為遮罩，以高溫佈植硼離子方式形成一對高濃度P+ 型摻雜井區420分別於該N+ 型源極412及該P- 型摻雜井區408之間，並且該P- 型摻雜井區408包覆該高濃度P+ 型摻雜井區420。最後，沉積鋁以形成一源極金屬層422於該硼磷矽玻璃(BPSG)層418上方。如此一來，即完成本發明該N通道具分離式閘極垂直型金氧半電晶體元件40的主要結構。
本發明提供的前述具分離式閘極垂直型金氧半電晶體元件結構40的製造方法，係可使用同一圖案化光阻層410在不同製程步驟分別定義出源極、分離式閘極結構及浮接淺摻雜N型/P型井區的位置，故可簡化製程步驟並降低製造費用。
此外，根據本發明製造方法的另一實施例，係在第四E圖中，浮接P- 型淺摻雜井區414及浮接N- 型淺摻雜井區416的形成步驟互相對調，而其餘製程步驟則與上述製造方法的實施例相同。
此外，根據本發明製造方法的另一實施例，亦可應用在絕緣閘極雙極性電晶體(Insulated Gate Bipolar Transistor，IGBT)元件，如第六圖所示，其中係將該N+ 型<100>基板400改以P+ 型<100>基板600代替，而該絕緣閘極雙極性電晶體元件結構製造步驟相同於第四A圖至第四G圖所例示及其變化例。
第五A圖係一傳統垂直型功率金氧半場效電晶體元件內部電場圖。第五B圖係本發明具分離式閘極垂直型功率金氧半場效電晶體元件內部電場圖。從第五A圖及第五B圖中可看出，本發明具分離式閘極垂直型功率金氧半場效電晶體在操作時，電場分佈平均，於分離的個別閘極之間並沒有感應出高電場的問題，除了可以有效降低閘極電荷外，更可維持崩潰電壓及提升元件可靠度。第五C圖係分別對應第五A圖傳統結構及第五B圖本發明結構沿著磊晶層表面水平方向延伸的表面電場曲線圖，可看出本發明結構中兩個分離式閘極鄰接浮接P- 型淺摻雜井區/N- 型淺摻雜井區的一角落表面電場與傳統相近，沒有感應出高電場。
本發明之描述可應用於以N-type(N-channel)或P-type(P-channel)為基板的場效電晶體結構，熟知本技術領域者可對本發明作適當的修改，然不脫離本發明之精神與範疇。再者，以上所述僅為本發明之具體實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
10．．．功率垂直型金氧半場效電晶體
16．．．閘極
18．．．源極
12．．．N+ 型基板
14．．．N- 型磊晶層
40‧‧‧N通道具分離式閘極垂垂型金氧半電晶體元件結構
400‧‧‧N+ 型<100>基板
402‧‧‧N-- 型磊晶層
404‧‧‧閘極氧化層
406‧‧‧閘極
408‧‧‧P- 型摻雜井區
410‧‧‧圖案化光阻層
412‧‧‧N+ 型源極
414‧‧‧浮接P- 型淺摻雜井區
416‧‧‧浮接N- 型淺摻雜井區
418‧‧‧硼磷矽玻璃層
420‧‧‧P+ 型摻雜井區
422‧‧‧源極金屬層
第一圖係一傳統垂直型功率金氧半場效電晶體結構之截面示意圖。
第二圖係一傳統垂直型功率金氧半場效電晶體之閘極電荷導通動作圖。
第三圖係一傳統垂直型功率金氧半場效電晶體之元件寄生電容分佈圖。
第四圖係根據本發明一實施例的分離式閘極垂直型金氧半場效電晶體元件結構的截面示意圖。
第四A圖至第四G圖係本發明第四圖的分離式閘極垂直型金氧半場效電晶體元件結構的製造方法各製程階段對應的結構截面示意圖。
第五A圖係一傳統垂直型功率金氧半場效電晶體之元件內部電場圖。
第五B圖係一本發明分離式閘極垂直型功率金氧半場效電晶體之元件內部電場圖。
第五C圖係分別對應第五A圖傳統結構及第五B圖本發明結構沿著磊晶層表面水平方向延伸的表面電場曲線圖。
第六圖係根據本發明一實施例的絕緣閘極雙極性電晶體(Insulated Gate Bipolar Transistor，IGBT)元件的截面示意圖。
40．．．N通道具分離式閘極垂垂型金氧半電晶體元件結構
400．．．N+ 型＜100＞基板
402．．．N-- 型磊晶層
404．．．閘極氧化層
406．．．閘極
408．．．P- 型摻雜井區
412．．．N+ 型源極
414．．．浮接- P- 型淺摻雜井區
416．．．浮接- N- 型淺摻雜井區
418．．．硼磷矽玻璃層
420．．．P+ 型摻雜井區
422．．．源極金屬層

Claims (27)

  1. 一種具分離式閘極垂直型金氧半電晶體元件結構，係包括：一第一導電型基板；一第二導電型浮接淺摻雜井區，係形成於該基板中，其中該第二導電型電性相反於該第一導電型電性；一第一導電型浮接淺摻雜井區，係形成於該第二導電型浮接淺摻雜井區下方並包圍該第二導電型浮接淺摻雜井區；一具分離式閘極垂直型金氧半電晶體，形成於該基板上方，其中該具分離式閘極垂直型金氧半電晶體包含：一對分離的閘極分別形成於該基板上方的該第二導電型浮接淺摻雜井區相對側並部份重疊該第二導電型浮接淺摻雜井區、一對第一導電型源極分別形成於個別的該閘極相對於該第二導電型浮接淺摻雜井區一側下方、一對閘極絕緣層分別形成於個別的該閘極與該基板之間及一對第一導電型通道區分別位於個別的該第一導電型源極與該第二導電型浮接淺摻雜井區之間；及一對第二導電型第一摻雜井區，係分別形成於個別的該第一導電型源極下方並包覆該第一導電型源極。
  2. 如申請專利範圍第1項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中更包含一第一導電型磊晶層形成於該基板與該具分離式閘極垂直型金氧半電晶體之間。
  3. 如申請專利範圍第1項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中更包含一對第二導電型第二摻雜井區分別形成於個別的該第一導電型源極與對應的該第二導電型第一摻雜井區之間，其中該第二摻雜井區的摻 質濃度高於該第一摻雜井區的摻質濃度。
  4. 如申請專利範圍第2項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中更包含一對第二導電型第二摻雜井區分別形成於個別的該第一導電型源極與對應的該第二導電型第二摻雜井區之間，其中該第二摻雜井區的摻質濃度高於該第一摻雜井區的摻質濃度。
  5. 如申請專利範圍第1項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中該第一導電型的電性係為N型導電性及P型導電性任一者。
  6. 如申請專利範圍第2項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中該第一導電型的電性係為N型導電性及P型導電性任一者。
  7. 如申請專利範圍第1項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中該第二導電型浮接淺摻雜井區的摻質濃度低於該第二導電型第一摻雜井區摻質濃度。
  8. 如申請專利範圍第2項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中該第二導電型浮接淺摻雜井區的摻質濃度低於該第二導電型第一摻雜井區摻質濃度。
  9. 如申請專利範圍第3項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中該第二導電型浮接淺摻雜井區的摻質濃度低於該第二導電型第一摻雜井區摻質濃度。
  10. 如申請專利範圍第4項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中該第二導電型浮接淺摻雜井區的摻質濃度低於該第二導電型第一摻雜井區摻質濃度。
  11. 如申請專利範圍第1項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中該第一導電型浮接淺摻雜井區的摻質濃度低於該第一導電型源極的摻質濃度。
  12. 如申請專利範圍第2項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中該第一導電型浮接淺摻雜井區的摻質濃度低於該第一導電型源極的摻質濃度。
  13. 如申請專利範圍第1項所述之具分離式閘極垂直型金氧半電晶體元件結構，其中該閘極絕緣層係為二氧化矽層、氮化矽(Si3 N4 )層、氧化鉿(HfOx )層或氮化矽(Si3 N4 )層/氧化鉿(HfOx )層交相堆疊結構層。
  14. 一種絕緣閘極雙極性電晶體元件，係包括：一第一導電型基板；一第一導電型浮接淺摻雜井區，係形成於該基板中；一第二導電型浮接淺摻雜井區，係形成於該第一導電型浮接淺摻雜井區下方並包圍該第一導電型浮接淺摻雜井區，其中該第二導電型電性相反於該第一導電型電性；一具分離式閘極垂直型金氧半電晶體，形成於該基板上方，其中該具分離式閘極垂直型金氧半電晶體包含：一對分離的閘極分別形成於該基板上方的該第一導電型浮接淺摻雜井區相對側並部份重疊該第一導電型浮接淺摻雜井區、一對第二導電型源極分別形成於個別的該閘極相對於該第一導電型浮接淺摻雜井區一側下方、一對閘極絕緣層分別形成於個別的該閘極與該基板之間及一對第二導電型通道區分別位於個別的該第二導電型源極與該第一導電型浮接淺摻雜井區之間；及一對第一導電型第一摻雜井區，係分別形成於個別的該第二導電型源極下方並包覆該第二導電型源極。
  15. 如申請專利範圍第14項所述之絕緣閘極雙極性電晶體元件，其中更包含一第二導電型磊晶層形成於該基板與該具分離式閘極垂直型金氧半電晶體之間。
  16. 如申請專利範圍第14項所述之絕緣閘極雙極性電 晶體元件，其中更包含一對第一導電型第二摻雜井區分別形成於個別的該第二導電型源極與對應的該第一導電型第一摻雜井區之間，其中該第二摻雜井區的摻質濃度高於該第一摻雜井區的摻質濃度。
  17. 如申請專利範圍第14項所述之絕緣閘極雙極性電晶體元件，其中該第一導電型為P型。
  18. 一種具分離式閘極垂直型金氧半電晶體元件的製造方法，係包括：提供一第一導電型基板；形成一閘極絕緣層於該基板上方；形成一導電性閘極層於該閘極氧化層上方；形成一對第二導電型第一摻雜井區分別於該導電性閘極層相對側下方，其中該第二導電型的電性相反於該第一導電型的電性；形成一圖案化光阻層於該閘極氧化層及該基板上方；形成一對第一導電型源極分別於該導電性閘極層相對側下方對應的該第二導電型第一摻雜井區中；圖案蝕刻該導電性閘極層及該閘極氧化層，以形成一對分離式閘極於該對第一導電型源極之間的上方；形成一第二導電型浮接淺摻雜井區於該對分離式閘極之間的下方，並且該第二導電型浮接淺摻雜井區分別與個別的該閘極部份重疊；形成一第一導電型浮接淺摻雜井區於該第二導電型浮接淺摻雜井區下方並且包覆該第二導電型浮接淺摻雜井區；及移除該圖案化光阻層。
  19. 19如申請專利範圍第18項所述之具分離式閘極垂直型金氧半電晶體元件的製造方法，其中包含在形成該閘極絕 緣層之前先形成一第一導電型磊晶層於該基板上方。
  20. 如申請專利範圍第18項所述之具分離式閘極垂直型金氧半電晶體元件的製造方法，其中包含形成一對第二導電型第二摻雜井區分別於個別的該第一導電型源極與對應的該第二導電型第一摻雜井區之間。
  21. 如申請專利範圍第19項所述之具分離式閘極垂直型金氧半電晶體元件的製造方法，其中包含形成一對第二導電型第二摻雜井區分別於個別的該第一導電型源極與對應的該第二導電型第一摻雜井區之間。
  22. 如申請專利範圍第18項所述之具分離式閘極垂直型金氧半電晶體元件的製造方法，其中該閘極絕緣層係由二氧化矽層、氮化矽(Si3 N4 )層、氧化鉿(HfOx )層或氮化矽(Si3 N4 )層/氧化鉿(HfOx )層交相堆疊結構層任一者組成。
  23. 一種具分離式閘極垂直型金氧半電晶體元件的製造方法，係包括：提供一第一導電型基板；形成一閘極絕緣層於該基板上方；形成一導電性閘極層於該閘極氧化層上方；形成一對第二導電型第一摻雜井區分別於該導電性閘極層相對側下方，其中該第二導電型的電性相反於該第一導電型的電性；形成一圖案化光阻層於該閘極氧化層及該基板上方；形成一對第一導電型源極分別於該導電性閘極層相對側下方對應的該第二導電型第一摻雜井區中；圖案蝕刻該導電性閘極層及該閘極氧化層，以形成一對分離式閘極於該對第一導電型源極之間的上方；形成一第一導電型浮接淺摻雜井區於該對分離式閘極之間的下方； 形成一第二導電型浮接淺摻雜井區於該第一導電型浮接淺摻雜井區中，並且該第二導電型浮接淺摻雜井區分別與個別的該閘極部份重疊；及移除該圖案化光阻層。
  24. 如申請專利範圍第23項所述之具分離式閘極垂直型金氧半電晶體元件的製造方法，其中包含在形成該閘極絕緣層之前先形成一第一導電型磊晶層於該基板上方。
  25. 如申請專利範圍第23項所述之具分離式閘極垂直型金氧半電晶體元件的製造方法，其中包含形成一對第二導電型第二摻雜井區分別於個別的該第一導電型源極與對應的該第二導電型第一摻雜井區之間。
  26. 如申請專利範圍第24項所述之具分離式閘極垂直型金氧半電晶體元件的製造方法，其中包含形成一對第二導電型第二摻雜井區分別於個別的該第一導電型源極與對應的該第二導電型第一摻雜井區之間。
  27. 如申請專利範圍第23項所述之具分離式閘極垂直型金氧半電晶體元件的製造方法，其中該閘極絕緣層係由二氧化矽層、氮化矽(Si3 N4 )層、氧化鉿(HfOx )層或氮化矽(Si3 N4 )層/氧化鉿(HfOx )層交相堆疊結構層任一者組成。
TW98108226A 2009-03-13 2009-03-13 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法 TWI398951B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98108226A TWI398951B (zh) 2009-03-13 2009-03-13 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98108226A TWI398951B (zh) 2009-03-13 2009-03-13 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201034188A TW201034188A (en) 2010-09-16
TWI398951B true TWI398951B (zh) 2013-06-11

Family

ID=44855428

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98108226A TWI398951B (zh) 2009-03-13 2009-03-13 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI398951B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738229B (zh) * 2011-03-31 2015-01-28 无锡维赛半导体有限公司 功率晶体管结构及其制作方法
DE102016207117A1 (de) * 2016-04-27 2017-11-02 Robert Bosch Gmbh Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements
CN111009471A (zh) * 2019-12-25 2020-04-14 爱特微(张家港)半导体技术有限公司 一种mosfet功率半导体器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW471179B (en) * 1999-09-21 2002-01-01 Hitachi Ltd Semiconductor device and its manufacturing method
US6943410B2 (en) * 2001-06-12 2005-09-13 Fuji Electric Holdings Co., Ltd. High power vertical semiconductor device
TW200744208A (en) * 2006-05-31 2007-12-01 Alpha & Omega Semiconductor Planar split-gate high-performance MOSFET structure and manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW471179B (en) * 1999-09-21 2002-01-01 Hitachi Ltd Semiconductor device and its manufacturing method
US6943410B2 (en) * 2001-06-12 2005-09-13 Fuji Electric Holdings Co., Ltd. High power vertical semiconductor device
TW200744208A (en) * 2006-05-31 2007-12-01 Alpha & Omega Semiconductor Planar split-gate high-performance MOSFET structure and manufacturing method

Also Published As

Publication number Publication date
TW201034188A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
US8652930B2 (en) Semiconductor device with self-biased isolation
EP3217432B1 (en) Semiconductor device capable of high-voltage operation
US8304303B2 (en) Drain extended PMOS transistors and methods for making the same
US6825531B1 (en) Lateral DMOS transistor with a self-aligned drain region
US11004971B2 (en) LDMOS transistor with gate structure having alternating regions of wider and narrower spacing to a body region
US20100213517A1 (en) High voltage semiconductor device
US10396166B2 (en) Semiconductor device capable of high-voltage operation
US11322617B2 (en) Semiconductor device
US20060240625A1 (en) Power semiconductor device having improved performance and method
US9716169B2 (en) Lateral double diffused metal oxide semiconductor field-effect transistor
KR20080033423A (ko) 드레인 확장형 ｍｏｓ 트랜지스터 및 그 반도체 장치 제조방법
EP2150981B1 (en) Mos transistor with a p-field implant overlying each end of a gate thereof
TWI455318B (zh) 高壓半導體裝置及其製造方法
JP2000332247A (ja) 半導体装置
TWI398951B (zh) 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法
CN111785774B (zh) Bcd工艺中cmos器件及其制造方法
US11145718B2 (en) Semiconductor device with separate active region and method of fabricating the same
JP2008103378A (ja) 半導体装置とその製造方法
US8823098B2 (en) Structures for power transistor and methods of manufacture
CN111354792B (zh) Ldmos器件及其形成方法、半导体器件的形成方法
US11742422B2 (en) Semiconductor device and method of fabricating the same
TWI618246B (zh) 高壓半導體裝置及其製造方法
CN114788015A (zh) 半导体装置
JPH04251979A (ja) 高耐圧トランジスタ
KR20020049162A (ko) 전력 집적 회로 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees