TWI397822B - 串列週邊介面控制裝置及串列週邊介面系統以及串列週邊介面裝置之判斷方法 - Google Patents

串列週邊介面控制裝置及串列週邊介面系統以及串列週邊介面裝置之判斷方法 Download PDF

Info

Publication number
TWI397822B
TWI397822B TW095141937A TW95141937A TWI397822B TW I397822 B TWI397822 B TW I397822B TW 095141937 A TW095141937 A TW 095141937A TW 95141937 A TW95141937 A TW 95141937A TW I397822 B TWI397822 B TW I397822B
Authority
TW
Taiwan
Prior art keywords
serial peripheral
peripheral interface
read command
read
spi
Prior art date
Application number
TW095141937A
Other languages
English (en)
Other versions
TW200821844A (en
Inventor
Hsiao Fen Chou
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW095141937A priority Critical patent/TWI397822B/zh
Priority to US11/782,043 priority patent/US20080114901A1/en
Publication of TW200821844A publication Critical patent/TW200821844A/zh
Application granted granted Critical
Publication of TWI397822B publication Critical patent/TWI397822B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Stored Programmes (AREA)
  • Bus Control (AREA)

Description

串列週邊介面控制裝置及串列週邊介面系統以及串列週邊介面裝置之判斷方法
本發明是有關於一種串列週邊介面(Serial Peripheral Interface，SPI)系統，且特別是有關於一種可偵測其中之串列週邊介面裝置是否支援高速讀取指令(Fast Read Command)格式之串列週邊介面系統。
請參照第1圖，其繪示乃傳統串列週邊介面系統的方塊圖。串列週邊介面(Serial Peripheral Interface，SPI)系統100應用於電腦系統。於電腦系統開機時，SPI控制裝置110接收電腦系統之南橋(South Bridge)晶片產生之讀取指令CMDR，並將其寫入控制暫存器(Control Register)112。之後控制暫存器112將讀取指令CMDR經由邏輯電路114輸出至SPI裝置120以讀取其之資料，並輸出輸出資料SD。其中，SPI裝置120例如為快閃唯讀記憶體(Flash Rom)，其中之資料例如為電腦系統之基本輸出輸入系統(Basic Input Output System，BIOS)程式碼，而讀取指令CMDR係為讀取指令(Read Command)格式之指令。然而，SPI系統100具有若干問題。
由於SPI控制裝置110採用控制暫存器之硬體架構，其需經由控制步驟繁雜之控制暫存器112來讀取SPI裝置120中之BIOS程式碼。如此，將使得SPI系統100之資料讀取效能降低。而若欲使SPI控制裝置110可支援高速讀 取指令(Fast Read Command)格式，來提升讀取SPI裝置120之資料讀取效能，則需於控制暫存器112中增加額外之暫存器來支援高速讀取指令格式，且SPI裝置120中之BIOS程式碼亦需進行額外之設計來支援高速讀取指令格式。這樣一來將使得控制暫存器112之面積較高且BIOS程式碼開發困難，導致傳統SPI系統100之成本較高。另外，由於SPI控制裝置110無法判斷與其搭配之SPI裝置120是否支援高速讀取指令格式，因而傳統SPI控制裝置110多需在電腦系統開機時以支援性較高之讀取指令來控制與其搭配之SPI裝置120。之後經由操作者在電腦系統開機完畢後手動調整SPI控制裝置110使其改經由高速讀取指令來控制SPI裝置120。如此，SPI控制系統100更具有無法在電腦系統開機完成前經由高速讀取指令來控制SPI裝置120及操作者之操作步驟較為繁瑣之缺點。
有鑑於此，本發明係提供一種串列週邊介面(Serial Peripheral Interface，SPI)系統及判斷SPI裝置是否支援高速讀取指令格式之方法，其具有SPI系統之讀取效能較高、BIOS程式碼更動較少、可判斷SPI裝置是否支援高速讀取指令格式並可於電腦系統開機時經由高速讀取指令來讀取SPI裝置、面積較小及操作者之操作步驟較為簡化之優點。
根據本發明提出一種SPI控制裝置，應用於一電腦系 統，而電腦系統之南橋晶片用以提供驅動訊號來經由該串列週邊界面控制裝置讀取SPI裝置中。SPI控制裝置包括固線裝置及邏輯電路。固線裝置回應於驅動訊號來提供讀取指令，其係為高速讀取指令。邏輯電路與SPI裝置耦接，用以回應於讀取指令來讀取SPI裝置。其中，南橋晶片係經由SPI控制裝置以記憶體直接存取(Memory Access Direct)的方式來讀取SPI裝置。串列週邊介面裝置於預定位址儲存預定資料，串列週邊介面裝置回應於讀取指令來輸出輸出資料。固線裝置更用以在電腦系統開機過程中接收並判斷輸出資料是否等於預定資料，當輸出資料等於預定資料時，固線裝置判斷串列週邊介面裝置可支援高速讀取指令格式，並在電腦系統開機過程中提供高速讀取指令格式之指令，而邏輯電路係在電腦系統開機過程中，回應於固線裝置提供之高速讀取指令格式之指令來讀取串列週邊介面裝置。
根據本發明提出一種SPI系統，應用於電腦系統，電腦系統之南橋(South Bridge)晶片用以提供驅動訊號。SPI系統包括SPI裝置及SPI控制裝置。SPI裝置於預定位址儲存預定資料，而SPI裝置回應於讀取指令來輸出輸出資料。SPI控制裝置用以回應於驅動訊號提供讀取指令，來讀取儲存於SPI裝置之預定位址之預定資料，讀取指令為高速讀取指令(Fast Read Command)格式。其中，SPI控制裝置更用以在電腦系統開機過程中接收並判斷輸出資料是否等於預定資料，當輸出資料等於預定資料時，串列週 邊介面控制裝置判斷SPI裝置可支援高速讀取指令格式，並在電腦系統開機過程中提供高速讀取指令格式之指令來讀取SPI裝置。
根據本發明提出一種SPI裝置之判斷方法，其係包括下列之步驟。首先，提供SPI裝置，該SPI裝置之預定位址具有預定資料。接著，在SPI裝置所在之電腦系統開機過程中提供讀取指令至SPI裝置，讀取指令為高速讀取指令。然後，SPI裝置回應於高速讀取指令輸出輸出資料。接著，在電腦系統開機過程中判斷輸出資料是否等於預定資料。之後，當輸出資料等於預定資料時，判斷SPI裝置支援高速讀取指令格式，並在電腦系統開機過程中提供高速讀取指令來讀取SPI裝置。
為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
本發明之串列週邊介面(Serial Peripheral Interface，SPI)系統係設置一固線裝置，以輸出高速讀取指令(Fast Read Command)格式之指令、判斷SPI裝置是否支援高速讀取指令格式並可經由其之硬體路徑來以記憶體直接存取(Memory Access Direct)之方法讀取SPI裝置。
請參照第2圖，其繪示依照本發明一較佳實施例之串 列週邊介面系統的方塊圖。SPI系統20包括：SPI控制裝置21及SPI裝置22。SPI系統20例如設計於電腦系統(未繪示)中，SPI控制裝置21例如經由周邊零件連接介面(Peripheral Component Interconnect，PCI)匯流排30與電腦系統之南橋(South Bridge)晶片(未繪示)相連接。
在電腦系統開機時，電腦系統經由南橋晶片提供驅動訊號SA至SPI系統20，來讀取SPI裝置22。SPI裝置22於其之一預定位址中儲存有一筆預定資料，在本實施例中，預定位址例如為100，而預定資料例如為大寫英文字母A。SPI裝置22用以回應於讀取指令CMD來輸出輸出資料SO。
SPI控制裝置21用以回應於驅動訊號SA來提供讀取指令CMD，來存取儲存於SPI裝置位址100之資料，讀取指令CMD例如為高速讀取指令(Fast Read Command)格式。SPI控制裝置21更用以接收SPI裝置22產生之輸出資料SO，並比較輸出資料SO及預定資料A，以判斷輸出資料SO是否實質上等於預定資料A，來判斷SPI裝置22是否可解讀讀取指令CMD及其是否支援高速讀取指令格式。
當輸出資料SO實質上等於A時，表示SPI裝置22可解讀讀取指令CMD亦即可支援高速讀取指令格式。如此，在接下來之開機及往後其他讀取SPI裝置22的操作中，SPI控制裝置21均提供高速讀取指令格式之指令來進行讀取操作。而當輸出出資料SO不等於A時，表示SPI裝置22不能解讀讀取指令CMD亦即不支援高速讀取指令格式。 如此，在接下來之開機及往後其他讀取SPI裝置22的操作中，SPI控制裝置21均提供讀取指令格式之指令來進行讀取操作。
請參照第3圖，其繪示乃第2圖中SPI控制裝置21的詳細方塊圖。SPI控制裝置21包括固線裝置23及邏輯電路25。固線裝置23用以回應於驅動訊號SA來提供讀取指令CMD，並用以比較輸出資料SO是否實質上等於A。其中，當輸出資料SO實質上等於A時，固線裝置23用以提供高速讀取指令格式之指令來讀取SPI裝置22；而當輸出資料SO不等於A時，固線裝置23用以提供讀取指令格式之指令來讀取SPI裝置22。
邏輯電路25用以回應於固線裝置23提供之高速讀取指令格式或讀取指令格式之指令來讀取SPI裝置22，並將得到之資料經由SPI控制裝置21及PCI匯流排30輸出至南橋晶片。
由上述之操作可知，本實施例之SPI系統20可在開機過程中判斷SPI裝置22是否支援高速讀取指令格式。如此，本實施例之SPI系統20可於開機過程中偵測SPI裝置22是否支援高速讀取指令格式，並在開機過程中提供高速讀取指令格式之指令來讀取SPI裝置22，以提升SPI系統20之讀取效能。
請參照第4圖，其繪示乃第3圖中固線裝置23的詳細電路圖。固線裝置23包括比較器232及多工器(Mux)234。比較器232用以比較輸出資料SO及預定資料 A，並根據比較結果產生選擇訊號S。當輸出資料SO實質上等於預定資料A時，選擇訊號S例如為第一位準；當輸出資料SO不等於預定資料A時，選擇訊號S例如為第二位準。
多工器234用以回應於選擇訊號S來輸出讀取指令格式或高速讀取指令格式之指令，並將其經由邏輯電路25輸出至SPI裝置22。多工器234例如回應於選擇訊號S之第一位準來產生高速讀取指令格式之指令，並回應於選擇訊號S之第二位準來產生讀取指令格式之指令。
由上述之操作可知，本實施例之SPI控制裝置21之讀取操作藉由其之固線裝置23以回應於驅動訊號SA來提供讀取指令CMD，而非經由如傳統SPI控制裝置110之控制暫存器112來提供讀取指令以對SPI裝置120進行控制。如此，在本實施例中，南橋晶片可透過固線裝置23來以記憶體直接存取(Memory Access Direct)的方式讀取SPI裝置22。這樣一來，本實施例之SPI系統20可經由記憶體直接存取方法來讀取SPI裝置120，來簡化傳統南橋晶片對控制暫存器112進行設定繁瑣之步驟及流程，而可提升SPI系統20之資料讀取效能。
請參照第5圖，其繪示乃本實施例之判斷SPI裝置是否支援高速讀取指令格式之方法的流程圖。首先，如步驟502，提供SPI裝置22，在其中之預定位址具有一筆預定資料。在本實施例中，預定位址例如為100，預定資料例如為A。接著，如步驟504，提供讀取指令CMD至SPI裝 置22，來讀取儲存於其位址100。讀取指令CMD例如為高速讀取指令格式之指令。
然後，如步驟506，SPI裝置22回應於高速讀取指令輸出輸出資料SO。之後，如步驟508，固線裝置23判斷輸出資料SO是否實質上等於預定資料A，以判斷SPI裝置22是否支援高速讀取指令格式。之後，如步驟510，當輸出資料SO實質上等於預定資料A時，表示SPI裝置22支援高速讀取指令格式。如此，在往後之讀取操作中，固線裝置23均提供高速讀取指令格式之指令來讀取SPI裝置22。
在步驟508之後，更包括步驟512，當輸出資料SO不等於預定資料A時，表示SPI裝置22不支援高速讀取指令格式。如此，在往後之讀取操作中，固線裝置23均提供讀取指令格式之指令來讀取SPI裝置22。
SPI裝置22例如為一SPI介面快閃唯讀記憶體(Flash Rom)，而其例如用以儲存電腦系統之基本輸入輸出系統(Basic Input Output System，BIOS)資料，而於開機時，南橋晶片經由SPI控制裝置21來讀取快閃SPI介面唯讀記憶體中之BIOS程式碼來執行電腦系統之開機操作。
SPI控制裝置21更包括控制暫存器(Control Register)27，其用以接收南橋晶片經由PCI匯流排30提供之寫入指令WC及寫入資料WD。控制暫存器27用以將南橋晶片經由PCI匯流排30提供之寫入指令WC及資料WD寫入控制暫存器27中對應之指令暫存器及資料暫存器。 之後，控制暫存器27根據指令及資料暫存器中之指令及資訊來對快閃唯讀記憶體執行資料寫入之操作。
本實施例之SPI系統於SPI控制裝置中設置固線裝置，以輸出高速讀取指令格式之指令來讀取儲存於SPI系統中之SPI裝置中特定位址之特定資料，並根據讀取到之資料是否正確來判斷SPI裝置是否支援高速讀取指令格式。如此，本實施例之SPI系統可有效地改善傳統SPI系統無法偵測其中SPI裝置是否支援高速讀取指令格式及無法於電腦系統開機完成前以高速讀取指令格式之指令來控制並讀取SPI裝置之缺點，而實質上具有可於開機時偵測SPI裝置是否支援高速讀取指令格式，並可於開機時直接提供高速讀取指令格式之指令來讀取SPI裝置之優點。
另外，本實施例之SPI系統更可經由固線裝置之硬體路徑來以記憶體直接存取(Memory Access Direct)之方法讀取SPI裝置。如此，本實施例之SPI系統更可有效地改善傳統SPI系統需經由控制暫存器之硬體架構來讀取SPI裝置而導致資料讀取效能較低之缺點，而實質上具有資料讀取性能較高之優點。
此外，本實施例之SPI控制裝置係以固線裝置為硬體架構，而可支援高速讀取指令及讀取指令格式。如此，本實施例之SPI控制裝置更可有效地改善傳統可支援高速讀取指令格式之SPI控制裝置需設置數量較高之暫存器導致面積較高、BIOS程式碼需進行額外之特殊設計及成本較高之缺點，而實質上具有面積小、BIOS程式碼不需進行特別 之設計或更動及成本較低之優點。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、20‧‧‧串列週邊介面系統
110、21‧‧‧串列週邊介面控制裝置
112、27‧‧‧控制暫存器
114、25‧‧‧邏輯電路
120、22‧‧‧串列週邊介面裝置
23‧‧‧固線裝置
232‧‧‧比較器
234‧‧‧多工器
30‧‧‧週邊零件連接介面匯流排
CMDR、CMD‧‧‧讀取指令
SD、SO‧‧‧輸出資料
SA‧‧‧驅動訊號
WC‧‧‧寫入指令
WD‧‧‧寫入資訊
502~510‧‧‧操作步驟
第1圖繪示乃傳統串列週邊介面系統的方塊圖。
第2圖繪示依照本發明一較佳實施例之串列週邊介面系統的方塊圖。
第3圖繪示乃第2圖中SPI控制裝置21的詳細方塊圖。
第4圖繪示乃第3圖中固線裝置23的詳細電路圖。
第5圖繪示乃本實施例之判斷SPI裝置是否支援高速讀取指令格式之方法的流程圖。
20‧‧‧串列週邊介面系統
21‧‧‧串列週邊介面控制裝置
22‧‧‧串列週邊介面裝置
30‧‧‧週邊零件連接介面匯流排
CMD‧‧‧讀取指令
SO‧‧‧輸出資料
SA‧‧‧驅動訊號

Claims (12)

  1. 一種串列週邊介面控制裝置，應用於一電腦系統，該電腦系統之一南橋(South Bridge)晶片用以提供一驅動訊號來經由該串列週邊界面(Serial Peripheral Interface，SPI)控制裝置讀取一串列週邊介面裝置，該串列週邊介面控制裝置包括：一固線裝置，回應於該驅動訊號來提供一讀取指令至該串列週邊介面裝置，該讀取指令為高速讀取指令(Fast Read Command)格式；以及一邏輯電路，與該串列週邊介面裝置耦接，用以回應於該讀取指令來讀取該串列週邊介面裝置；其中，該南橋晶片係經由該串列週邊介面控制裝置以記憶體直接存取(Memory Access Direct)的方式來讀取該串列週邊介面裝置；其中，該串列週邊介面裝置於一預定位址儲存一預定資料，該串列週邊介面裝置回應於該讀取指令來輸出一輸出資料；其中，該固線裝置更用以在該電腦系統開機過程中接收並判斷該輸出資料是否等於該預定資料，當該輸出資料等於該預定資料時，該固線裝置判斷該串列週邊介面裝置可支援高速讀取指令格式，並在該電腦系統開機過程中提供高速讀取指令格式之指令，而該邏輯電路係在該電腦系統開機過程中，回應於該固線裝置提供之高速讀取指令格式之指令來讀取該串列週邊介面裝置。
  2. 如申請專利範圍第1項所述之串列週邊介面控制裝置，其中當該輸出資料不等於該預定資料時，表示該串列週邊介面裝置不支援高速讀取指令格式，該固線裝置提供讀取指令(Read Command)格式之指令，而該邏輯電路係回應於讀取指令格式之指令來讀取該串列週邊介面裝置。
  3. 如申請專利範圍第1項所述之串列週邊介面控制裝置，其中該固線裝置包括：一比較器，用以比較該輸出資料及該預定資料，並根據比較結果產生一選擇訊號；及一多工器(Mux)，用以回應於該選擇訊號來輸出讀取指令或高速讀取指令格式之指令至該邏輯電路，以經由該邏輯電路讀取該串列週邊介面裝置。
  4. 如申請專利範圍第1項所述之串列週邊介面控制裝置，其中更包括：一控制暫存器，接收該南橋晶片提供之寫入指令，並據以對該串列週邊介面裝置執行資料寫入之操作。
  5. 一種串列週邊介面系統，應用於一電腦系統，該電腦系統之一南橋(South Bridge)晶片用以提供一驅動訊號，該串列週邊介面(Serial Peripheral Interface，SPI)系統包括：一串列週邊介面裝置，於一預定位址儲存一預定資料，該串列週邊介面裝置回應於一讀取指令來輸出一輸出資料；以及一串列週邊介面控制裝置，用以回應於該驅動訊號提 供該讀取指令，來讀取儲存於該串列週邊介面裝置之該預定位址之該預定資料，該讀取指令為高速讀取指令(Fast Read Command)格式；其中，該串列週邊介面控制裝置更用以在該電腦系統開機過程中接收並判斷該輸出資料是否等於該預定資料，當該輸出資料等於該預定資料時，該串列週邊介面控制裝置判斷該串列週邊介面裝置可支援高速讀取指令格式，並在該電腦系統開機過程中提供高速讀取指令格式之指令來讀取該串列週邊介面裝置。
  6. 如申請專利範圍第5項所述之串列週邊介面系統，其中該串列週邊介面控制裝置包括：一固線裝置，用以回應於該驅動訊號來提供該讀取指令，並比較該輸出資料及該預定資料，當該輸出資料及該預定資料為實質上相等時，該固線裝置判斷該串列週邊介面裝置支援高速讀取指令格式，並提供高速讀取指令；及一邏輯電路，用以回應於該固線裝置提供之高速讀取指令來讀取該串列週邊介面裝置；其中，該南橋晶片係經由該固線裝置以記憶體直接存取(Memory Access Direct)方式來讀取該串列週邊介面裝置。
  7. 如申請專利範圍第6項所述之串列週邊介面系統，其中當該輸出資料及該預定資料為不相等時，該固線裝置係提供讀取指令(Read Command)格式之指令，而該邏輯電路回應於讀取指令格式之指令來讀取該串列週邊介 面裝置。
  8. 如申請專利範圍第7項所述之串列週邊介面系統，其中該固線裝置包括：一比較器，用以比較該輸出資料及該預定資料，並根據比較結果產生一選擇訊號；及一多工器(Mux)，用以回應於該選擇訊號來輸出讀取指令格式或高速讀取指令格式之指令至該邏輯電路，以經由該邏輯電路讀取該串列週邊介面裝置。
  9. 如申請專利範圍第5項所述之串列週邊介面系統，其中該串列週邊介面控制裝置更包括：一控制暫存器，接收該南橋晶片提供之一寫入指令，並據以對該串列週邊介面裝置執行資料寫入之操作。
  10. 一種串列週邊介面(Serial Peripheral Interface，SPI)裝置的判斷方法，用以判斷該串列週邊介面裝置是否支援高速讀取指令(Fast Read Command)格式，該方法包括下列之步驟：提供該串列週邊介面裝置，該串列週邊介面裝置之一預定位址具有一預定資料；在該串列周邊介面裝置所在之一電腦系統開機過程中提供一讀取指令至該串列週邊介面裝置，該讀取指令為高速讀取指令(Fast Read Command)格式；該串列週邊介面裝置回應於該高速讀取指令輸出一輸出資料；在該電腦系統開機過程中判斷該輸出資料是否等於 該預定資料；以及當該輸出資料等於該預定資料時，判斷該串列週邊介面裝置支援高速讀取指令格式，並在該電腦系統開機過程中提供高速讀取指令格式之指令來讀取該串列週邊介面裝置。
  11. 如申請專利範圍第10項所述之判斷方法，係經由記憶體直接存取(Memory Access Direct)方式來讀取該串列週邊介面裝置。
  12. 如申請專利範圍第10項所述之判斷方法，其中判斷該輸出資料是否等於該預定資料之步驟之後更包括：當該輸出資料不等於該預定資料時，表示該串列週邊介面裝置不支援高速讀取指令格式，如此，提供讀取指令(Read Command)格式之指令來讀取該串列週邊介面裝置。
TW095141937A 2006-11-13 2006-11-13 串列週邊介面控制裝置及串列週邊介面系統以及串列週邊介面裝置之判斷方法 TWI397822B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095141937A TWI397822B (zh) 2006-11-13 2006-11-13 串列週邊介面控制裝置及串列週邊介面系統以及串列週邊介面裝置之判斷方法
US11/782,043 US20080114901A1 (en) 2006-11-13 2007-07-24 Serial peripheral interface (spi) control device, spi system and method of determining a spi device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095141937A TWI397822B (zh) 2006-11-13 2006-11-13 串列週邊介面控制裝置及串列週邊介面系統以及串列週邊介面裝置之判斷方法

Publications (2)

Publication Number Publication Date
TW200821844A TW200821844A (en) 2008-05-16
TWI397822B true TWI397822B (zh) 2013-06-01

Family

ID=39370514

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095141937A TWI397822B (zh) 2006-11-13 2006-11-13 串列週邊介面控制裝置及串列週邊介面系統以及串列週邊介面裝置之判斷方法

Country Status (2)

Country Link
US (1) US20080114901A1 (zh)
TW (1) TWI397822B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423033B (zh) * 2009-12-22 2014-01-11 Ind Tech Res Inst 可串接之序列匯流排卡裝置及其管理方法及串接方法
CN104965700B (zh) * 2015-06-09 2018-07-03 航天科工深圳（集团）有限公司 VxWorks操作***下实现驱动SPI设备的方法和***
JP6274589B1 (ja) * 2016-09-28 2018-02-07 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法
CN114328346B (zh) * 2021-12-14 2024-04-30 中航洛阳光电技术有限公司 一种用于扩展并行接口的逻辑ip核

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060018171A1 (en) * 2003-03-20 2006-01-26 Arm Limited Memory system having fast and slow data reading mechanisms
TW200638213A (en) * 2005-04-26 2006-11-01 Sunplus Technology Co Ltd Slave and master of serial peripheral interface, system thereof, and method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133942B2 (en) * 2001-12-07 2006-11-07 International Business Machines Corporation Sequence-preserving multiprocessing system with multimode TDM buffer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060018171A1 (en) * 2003-03-20 2006-01-26 Arm Limited Memory system having fast and slow data reading mechanisms
TW200638213A (en) * 2005-04-26 2006-11-01 Sunplus Technology Co Ltd Slave and master of serial peripheral interface, system thereof, and method thereof

Also Published As

Publication number Publication date
US20080114901A1 (en) 2008-05-15
TW200821844A (en) 2008-05-16

Similar Documents

Publication Publication Date Title
EP1426859B1 (en) Method of computer rapid start-up
JP5378360B2 (ja) メモリページサイズの自動検出
US20180267920A1 (en) Expansion component
US8719644B2 (en) Method and system for diagnosing apparatus
TWI710952B (zh) 韌體更新方法及電腦系統
KR20110006352A (ko) 시스템 고속 부팅 장치 및 방법
TWI397822B (zh) 串列週邊介面控制裝置及串列週邊介面系統以及串列週邊介面裝置之判斷方法
US7966486B2 (en) Computer system with dual basic input output system and operation method thereof
CN100426271C (zh) 串行周边接口控制装置、***及其判断方法
US6567868B1 (en) Structure and method for automatically setting the CPU speed
JP4373595B2 (ja) コンピュータシステム
JP2003085509A (ja) メモリカードおよびデータ書き換え方法
CN106951268A (zh) 一种申威平台支持NVMe硬盘启动的实现方法
US5715411A (en) Apparatus and method of converting subtractive decode device cycles to positive peripheral component interface decode device cycles
US8117427B2 (en) Motherboard, storage device and controller thereof, and booting method
TWI479414B (zh) 資訊備忘方法以及使用此資訊備忘方法之電腦系統
JPWO2006003693A1 (ja) データプロセッサ
JP4083474B2 (ja) メモリ装置の制御方法およびそのプログラムならびに記録媒体
JP2004192051A (ja) 共用端子制御装置
JP7302909B1 (ja) 情報処理装置、情報処理システム、情報処理方法およびプログラム
KR100810795B1 (ko) 집적 반도체 메모리 및 그의 작동 방법
US20090106545A1 (en) Booting method for computer system
US20080301331A1 (en) Control method and computer system utilizing the same
TWI230859B (en) Method and related system for accessing LPC memory or firmware memory in a computer system
KR20000008628A (ko) 컴퓨터 시스템의 부팅음악 출력방법