TWI393971B - 畫素陣列結構 - Google Patents

Description

畫素陣列結構

本發明是有關於一種畫素陣列結構，且特別是有關於一種利用不同畫素結構交錯排列而成的畫素陣列結構。

隨著顯示器日益受到重視，市場上已發展出許多類型的薄膜電晶體液晶顯示器，且各類型的薄膜電晶體液晶顯示器莫不朝向更高的顯示品質發展。舉例而言，為了降低多域(multi-domain)垂直配向式液晶顯示器的顯示色偏情形，一種將畫素結構劃分成兩個呈現不同顯示電壓的次畫素區的設計被提出。

圖1繪示為習知的一種畫素陣列結構。請參照圖1，畫素陣列結構100包括多條掃描線110、多條資料線120、以及多個畫素結構130。掃描線110與資料線120相交，而各畫素結構130電性連接對應的掃描線110與資料線120。各畫素結構130包括開關元件132、第一畫素電極134以及第二畫素電極136，其中開關元件132電性連接對應的其中一條掃描線110與資料線120。另外，各畫素結構130中還配置有電容電極140，其位於第一畫素電極134以及第二畫素電極136下方。

第一畫素電極134與第二畫素電極136分別電性連接開關元件132。此外，畫素陣列結構100中，藉由電容電極140的耦合作用，使得第一畫素電極134與第二畫素電 極136呈現不同的顯示電壓。因此，畫素陣列結構100應用於液晶顯示器時，液晶顯示器可能發生色偏的情形將有效獲得補償。

液晶顯示器進行顯示時，畫素陣列結構100的各資料線120會被輸入不同極性的信號以避免液晶顯示器的液晶分子因長時間接收相同極性之信號而鈍化。然而，不同資料線120上的畫素結構130受到不同極性之信號的干擾將使原本應呈現相同顯示亮度的畫素結構130發生亮度不一致的情形。

本發明提供一種畫素陣列結構，以補償資料線之極性對不同畫素的影響。

本發明提出一種畫素陣列結構，其包括多條掃描線、多條資料線、多個第一畫素結構以及多個第二畫素結構。掃描線與資料線相交。第一畫素結構與第二畫素結構交錯排列。各第一畫素結構包括一第一開關元件、一第一畫素電極以及一第二畫素電極。第一開關元件電性連接其中一條掃描線以及其中一條資料線。第一畫素電極與第二畫素電極電性連接第一開關元件。各第二畫素結構包括一第二開關元件、一第三畫素電極以及一第四畫素電極。第二開關元件電性連接其中一條掃描線以及其中一條資料線。第三畫素電極與第四畫素電極電性連接第二開關元件。第一畫素電極的圖案與第四畫素電極的圖案彼此鏡面對稱於掃 描線的延伸方向，而第二畫素電極的圖案與第三畫素電極的圖案彼此鏡面對稱於掃描線的延伸方向。

在本發明之一實施例中，上述之第一畫素結構與第二畫素結構沿掃描線的延伸方向交錯排列。

在本發明之一實施例中，上述之第一畫素結構與第二畫素結構沿資料線的延伸方向交錯排列。

在本發明之一實施例中，上述之第一畫素結構與第二畫素結構沿掃描線的延伸方向交錯排列，且第一畫素結構與第二畫素結構沿資料線的延伸方向交錯排列。

在本發明之一實施中，上述之各第一畫素結構具有一第一畫素區以及一第二畫素區，且各第二畫素結構具有一第三畫素區以及一第四畫素區。

實務上，第一畫素電極例如具有一第一中心畫素電極圖案以及一第一周邊畫素電極圖案。第一中心畫素電極圖案位於第一畫素區中，而第一周邊畫素電極圖案自第一中心畫素電極圖案延伸至第二畫素區中。第二畫素電極則例如具有一第二中心畫素電極圖案以及一第二周邊畫素電極圖案。第二中心畫素電極圖案位於第二畫素區中，而第二周邊畫素電極圖案自第二中心畫素電極圖案延伸至第一畫素區中。第一周邊畫素電極圖案圍繞第二中心畫素電極圖案，而第二周邊畫素電極圖案圍繞第一中心畫素電極圖案。

另外，且第三畫素電極可以是具有一第三中心畫素電極圖案以及一第三周邊畫素電極圖案。第三中心畫素電極圖案位於第三畫素區中，而第三周邊畫素電極圖案自第三 中心畫素電極圖案延伸至第四畫素區中。第四畫素電極具有一第四中心畫素電極圖案以及一第四周邊畫素電極圖案。第四中心畫素電極圖案位於第四畫素區中，而第四周邊畫素電極圖案自第四中心畫素電極圖案延伸至第三畫素區中。第三周邊畫素電極圖案圍繞第四中心畫素電極圖案，而第四周邊畫素電極圖案圍繞第三中心畫素電極圖案。各第一中心畫素電極圖案、各第二中心畫素電極圖案、各第三中心畫素電極圖案以及各第四中心畫素電極圖案分別例如為V形。

另外，各第一周邊畫素電極圖案包括多個第一區塊畫素電極圖案以及多個第一連接畫素電極圖案，其中一個第一連接畫素電極圖案連接於第一中心畫素電極圖案與其中一個第一區塊畫素電極圖案之間，而其他的第一連接畫素電極圖案連接於這些第一區塊畫素電極圖案之間。

當然，各第二周邊畫素電極圖案也包括多個第二區塊畫素電極圖案以及多個第二連接畫素電極圖案，其中一個第二連接畫素電極圖案連接於第二中心畫素電極圖案與其中一個第二區塊畫素電極圖案之間，而其他的第二連接畫素電極圖案連接於這些第二區塊畫素電極圖案之間。

此外，各第三周邊畫素電極圖案包括多個第三區塊畫素電極圖案以及多個第三連接畫素電極圖案，其中一個第三連接畫素電極圖案連接於第三中心畫素電極圖案與其中一個第三區塊畫素電極圖案之間，而其他的第三連接畫素電極圖案連接於這些第三區塊畫素電極圖案之間。

各第四周邊畫素電極圖案則包括多個第四區塊畫素電極圖案以及多個第四連接畫素電極圖案，其中一個第四連接畫素電極圖案連接於第四中心畫素電極圖案與其中一個第四區塊畫素電極圖案之間，而其他的第四連接畫素電極圖案連接於這些第四區塊畫素電極圖案之間。

在本發明之一實施例中，上述之各第一畫素結構的第一畫素電極與第二畫素電極之間形成有一第一狹縫。

在本發明之一實施例中，上述之各第二畫素結構的第三畫素電極與第四畫素電極之間形成有一第二狹縫。

在本發明之一實施例中，上述之畫素陣列結構更包括多個配向凸起物，其配置於第一畫素結構以及第二畫素結構中。這些配向凸起物實質上為V形。

在本發明之一實施例中，上述之第一開關元件與第二開關元件分別為一雙汲極薄膜電晶體。

在本發明之一實施例中，上述之第一畫素結構更包括多個電容電極，其配置於第一畫素電極與第二畫素電極下。

在本發明之一實施例中，上述之第二畫素結構更包括多個電容電極，其配置於第三畫素電極與第四畫素電極下。

本發明使電極圖案不同的畫素結構交錯排列，因此每個畫素對不同極性信號的干擾可以獲得補償。換言之，不同的畫素結構交錯排列可以使畫素陣列結構的顯示均勻性提升。所以，本發明的畫素陣列結構應用於液晶顯示器時，不同畫素電極設計的各畫素結構交替排列有助於提升液晶顯示器所呈現顯示品質。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖2A繪示為本發明之一實施例的畫素陣列結構。請參照圖2A，畫素陣列結構200包括多條掃描線210、多條資料線220、多個第一畫素結構230以及多個第二畫素結構240。掃描線210與資料線220相交。第一畫素結構230與第二畫素結構240交錯排列。實際上，在本實施例中，第一畫素結構230與第二畫素結構240是沿掃描線210的延伸方向交錯排列。

舉例而言，本實施例的畫素陣列結構200例如是應用於條紋型色彩分布的液晶顯示器。此時，電性連接資料線220A的這些第二畫素結構240需與電性連接資料線220D的這些第一畫素結構230較佳是呈現相同的顯示亮度以顯示均勻的畫面。但是，資料線220A~資料線220E被交錯地施予不同極性的信號。所以，電性連接資料線220A的第二畫素結構240會受到另一極性信號的資料線220B影響而使顯示電壓略有變化。同樣的，電性連接資料線220D的這些第一畫素電極230也會受到下一條資料線220E的信號影響而使顯示電壓不同於原始輸入的電壓。

因此，本實施例使第一畫素結構230與第二畫素結構240呈現不同的畫素電極圖案以對不同資料線200之信號 極性在各畫素結構中所造成的影響進行補償。實務上，各第一畫素結構230具有一第一畫素區I以及一第二畫素區II，而各第二畫素結構240例如具有一第三畫素區III與一第四畫素區IV。在本實施例中，掃描線210例如將第一畫素結構230以及第二畫素結構240分別劃分成兩個區域。當然，在其他實施例中，掃描線210也可以選擇性地不配置於兩畫素區I、II或III、IV之間。

在本實施例中，第一畫素結構230與第二畫素結構240例如呈現對稱的結構。在本實施例中，掃描線210恰位於第一畫素結構230中央，所以第一畫素結構230之畫素電極圖案與第二畫素結構240之畫素電極圖案彼此對稱於掃描線210的延伸方向。也就是說，第一畫素區I與第四畫素區IV中的電極圖案彼此對稱於掃描線210的延伸方向，而第二畫素區II與第三畫素區III中的畫素電極圖案則彼此對稱於掃描線210的延伸方向。如此一來，第一畫素結構230與第二畫素結構240受到不同極性的資料線220影響而產生的變化可以獲得補償而仍可以呈現相同的顯示亮度，也就是可以具有大致相同的顯示電壓。

詳細而言，圖2B與圖2C分別繪示為本發明之一實施例的第一畫素結構與第二畫素結構。請先參照圖2B，各第一畫素結構230包括一第一開關元件232、一第一畫素電極234以及一第二畫素電極236。第一開關元件232電性連接其中一條掃描線210以及其中一條資料線220。第一畫素電極234與第二畫素電極236皆電性連接第一開關元 件232。第一畫素電極234具有一第一中心畫素電極圖案234A以及一第一周邊畫素電極圖案234B。第一中心畫素電極圖案234A位於第一畫素區I中，而第一周邊畫素電極圖案234B自第一中心畫素電極圖案234A延伸至第二畫素區II中。

另外，第二畫素電極236具有一第二中心畫素電極圖案236A以及一第二周邊畫素電極圖案236B。第二中心畫素電極圖案236A位於第二畫素區II中，而第二周邊畫素電極圖案236B自第二中心畫素電極圖案236A延伸至第一畫素區I中，其中第一周邊畫素電極圖案234B圍繞第二中心畫素電極圖案236A，而第二周邊畫素電極圖案236B圍繞第一中心畫素電極圖案234A。第一畫素結構230更包括多個配置於第一畫素電極234與第二畫素電極236下的電容電極250。

實務上，第一畫素結構230進行顯示時，電容電極250所提供的電容作用有助於維持第一畫素電極234與第二畫素電極236的顯示電壓。另外，電容電極250所提供的電容作用還可進一步使第一畫素電極234與第二畫素電極236呈現不同的顯示電壓，以改善液晶顯示器色偏及色飽和度不足的問題。在本實施例中，電容電極250的電容作用例如是使第一畫素電極234所在區域呈現較亮的畫面而使第二畫素電極236所在區域呈現較暗的畫面。

另外，各第一周邊畫素電極圖案234B包括多個第一區塊畫素電極圖案B1以及多個第一連接畫素電極圖案 C1，其中一個第一連接畫素電極圖案C1連接於第一中心畫素電極圖案234A與其中一個第一區塊畫素電極圖案B1之間，而其他的第一連接畫素電極圖案C1連接於這些第一區塊畫素電極圖案B1之間。

當然，各第二周邊畫素電極圖案236B也包括多個第二區塊畫素電極圖案B2以及多個第二連接畫素電極圖案C2，其中一個第二連接畫素電極圖案C2連接於第二中心畫素電極圖案236A與其中一個第二區塊畫素電極圖案B2之間，而其他的第二連接畫素電極圖案C2連接於這些第二區塊畫素電極圖案B2之間。

然後，請參照圖2C，各第二畫素結構240包括一第二開關元件242、一第三畫素電極244以及一第四畫素電極246。第二開關元件242電性連接其中一條掃描線210以及其中一條資料線220。第三畫素電極244電性連接第二開關元件242，且第三畫素電極244具有一第三中心畫素電極圖案244A以及一第三周邊畫素電極圖案244B。第三中心畫素電極圖案244A位於第三畫素區III中，而第三周邊畫素電極圖案244B自第三中心畫素電極圖案244A延伸至第四畫素區IV中。

第四畫素電極246電性連接第二開關元件244，且第四畫素電極246具有一第四中心畫素電極圖案246A以及一第四周邊畫素電極圖案246B。第四中心畫素電極圖案246A位於第四畫素區IV中，而第四周邊畫素電極圖案246B自第四中心畫素電極圖案246A延伸至第三畫素區III 中，其中第三周邊畫素電極圖案244B圍繞第四中心畫素電極圖案246A，而第四周邊畫素電極圖案246B圍繞第三中心畫素電極圖案244A。

第二畫素結構240更包括多個配置於第一畫素電極244與第二畫素電極246下的電容電極260。電容電極260所提供的電容作用與前述之電容電極250所提供的電容作用大致相同，其有助於維持第三畫素電極244與第四畫素電極246的顯示電壓。另外，電容電極260還可進一步使第三畫素電極244與第四畫素電極246呈現不同的顯示電壓，以改善液晶顯示器色偏及色飽和度不足的問題。在本實施例中，電容電極260的電容作用例如是使第三畫素電極244所在區域呈現較亮的畫面而使第四畫素電極246所在區域呈現較暗的畫面。當然，在其他實施例中，經由不同電容電極260設計也可以使第三畫素電極244所在區域呈現較暗的畫面而使第四畫素電極246所在區域呈現較亮的畫面。

實務上，各第三周邊畫素電極圖案244B包括多個第三區塊畫素電極圖案B3以及多個第三連接畫素電極圖案C3，其中一個第三連接畫素電極圖案C3連接於第三中心畫素電極圖案244A與其中一個第三區塊畫素電極圖案B3之間，而其他的第三連接畫素電極圖案C3連接於這些第三區塊畫素電極圖案B3之間。各第四周邊畫素電極圖案246B則包括多個第四區塊畫素電極圖案B4以及多個第四連接畫素電極圖案C4，其中一個第四連接畫素電極圖案 C4連接於第四中心畫素電極圖案246A與其中一個第四區塊畫素電極圖案B4之間，而其他的第四連接畫素電極圖案C4連接於這些第四區塊畫素電極圖案B4之間。

由圖2B與圖2C可知，各第一中心畫素電極圖案234A、各第二中心畫素電極圖案236A、各第三中心畫素電極圖案244A以及各第四中心畫素電極圖案246A分別為V形。此外，第一畫素電極234的圖案與第四畫素電極246的圖案對稱於掃描線210的延伸方向，而第二畫素電極236的圖案與第三畫素電極244的圖案也是對稱於掃描線210的延伸方向。也就是說，第一畫素結構230的元件所構成的圖案例如是由第二畫素結構240的元件所構成之圖案以掃描線210為軸翻轉之後的結果，反之亦然。因此，當第一畫素結構230與第二畫素結構240交錯配置時，不同資料線220上的訊號干擾可以因為電極圖案的設計而得到補償。

更詳細而言，第一開關元件232與第二開關元件242分別例如為一雙汲極薄膜電晶體。另外，各第一畫素結構230的第一畫素電極234與第二畫素電極236之間形成有一第一狹縫S1。同樣地，各第二畫素結構240的第三畫素電極244與第四畫素電極246之間形成有一第二狹縫S2。第一狹縫S1與第二狹縫S2有助於使第一畫素結構230與第二畫素結構240呈現廣視角的顯示效果。在本實施例中，第一狹縫S1與第二狹縫S2繪示以直條狀狹縫為例，在其他實施例中第一狹縫S1與第二狹縫S2可以是羽毛狀 狹縫或是其他形狀，本發明並不限於此。

請同時參照圖2A、圖3與圖4，為了使廣視角顯示效果更優越，本實施例可以在畫素陣列結構200中更配置多個配向凸起物P。配向凸起物P可以配置於第一畫素結構230以及第二畫素結構240中，且這些配向凸起物P實質上可以為V形並大致平行於第一狹縫S1與第二狹縫S2。

第一畫素結構230與第二畫素結構240的畫素電極圖案呈現對稱關係。所以，受到另一極性的信號影響時，第一畫素結構230與第二畫素結構240所發生的電壓變化可以獲得補償。因此，畫素陣列結構200實際應用於液晶顯示器時，可使液晶顯示器呈現良好的顯示效果。詳言之，液晶顯示器可以具有廣視角的顯示效果、低色偏的顯示品質外，更可以呈現均勻的顯示畫面。

除上述實施例外，本發明的第一畫素結構230與第二畫素結構240尚有其他的配置方式。圖3繪示為本發明之另一實施例的畫素陣列結構。請參照圖3，畫素陣列結構300例如是將前述實施例的第一畫素結構230與第二畫素結構240沿著資料線220的延伸方向交錯排列。交錯排列的畫素結構(230與240)有助於補償資料線220之不同信號的干擾。也就是說，畫素陣列結構300應用於液晶顯示器中可以提升液晶顯示器的顯示效果。

另外，圖4繪示為本發明之又一實施例的畫素陣列結構。請參照圖4，第一畫素結構230與第二畫素結構240在畫素陣列結構400中是沿掃描線210的延伸方向交錯排 列，並同時沿資料線220的延伸方向交錯排列。換言之，任何兩個第一畫素結構230在掃描線210延伸方向或是資料線220延伸方向都不會彼此相鄰。同樣地，任何兩個第二畫素結構240在掃描線210延伸方向或是資料線220延伸方向也不會彼此相鄰。相同的畫素結構(230或240)僅會在對角線上相鄰。如此一來，資料線220上不同極性之信號對畫素結構(230或240)的影響即可獲得補償。

綜上所述，本發明利用畫素電極圖案呈現鏡面關係的兩種畫素結構交錯配置以構成畫素陣列結構。畫素陣列結構中不同資料線所傳輸的信號為不同極性時，不同畫素電極圖案的第一畫素結構與第二畫素結構可以藉由圖案的不同而產生補償作用。因此，本發明的畫素陣列結構應用於液晶顯示器中有助於提升液晶顯示器所呈現的畫面均勻性。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300、400‧‧‧畫素陣列結構

110、210、210A、210B‧‧‧掃描線

120、220、220A~220E‧‧‧資料線

130‧‧‧畫素結構

132‧‧‧開關元件

134、234‧‧‧第一畫素電極

136、236‧‧‧第二畫素電極

140、250、260‧‧‧電容電極

230‧‧‧第一畫素結構

232‧‧‧第一開關元件

234A‧‧‧第一中心畫素電極圖案

234B‧‧‧第一周邊畫素電極圖案

236A‧‧‧第二中心畫素電極圖案

236B‧‧‧第二周邊畫素電極圖案

240‧‧‧第二畫素結構

242‧‧‧第二開關元件

244‧‧‧第三畫素電極

244A‧‧‧第三中心畫素電極圖案

244B‧‧‧第三周邊畫素電極圖案

246‧‧‧第四畫素電極

246A‧‧‧第四中心畫素電極圖案

246B‧‧‧第四周邊畫素電極圖案

B1~B4‧‧‧區塊畫素電極圖案

C1~C4‧‧‧連接畫素電極圖案

I、II、III、IV‧‧‧畫素區

P‧‧‧配向凸起物

S1、S2‧‧‧狹縫

圖1繪示為習知的一種畫素陣列結構。

圖2A繪示為本發明之一實施例的畫素陣列結構。

圖2B與圖2C分別繪示為本發明之一實施例的第一畫 素結構與第二畫素結構。

圖3繪示為本發明之另一實施例的畫素陣列結構。

圖4繪示為本發明之又一實施例的畫素陣列結構。

200‧‧‧畫素陣列結構

210、210A、210B‧‧‧掃描線

220、220A~220E‧‧‧資料線

230‧‧‧第一畫素結構

240‧‧‧第二畫素結構

I、II、III、IV‧‧‧畫素區

P‧‧‧配向凸起物

Claims (19)

1. 一種畫素陣列結構，包括：多條掃描線；多條資料線，該些掃描線與該些資料相交；多個第一畫素結構，各該第一畫素結構包括：一第一開關元件，電性連接其中一該掃描線以及其中一該資料線；一第一畫素電極，電性連接該第一開關元件；以及一第二畫素電極，電性連接該第一開關元件；以及多個第二畫素結構，該些第一畫素結構與該些第二畫素結構交錯排列，且各該第二畫素結構包括：一第二開關元件，電性連接其中一該掃描線以及其中一該資料線；一第三畫素電極，電性連接該第二開關元件；以及一第四畫素電極，電性連接該第二開關元件，其中該第四畫素電極之圖案是由該第一畫素電極之圖案以該些掃描線之延伸方向為軸翻轉之後的結果，而該第三畫素電極之圖案是由該第三畫素電極之圖案以該些掃描線之延伸方向為軸翻轉之後的結果，各該第一畫素結構具有一第一畫素區以及一第二畫素區，且各該第二畫素結構具有一第三畫素區以及一第 四畫素區，該第一畫素電極具有一第一中心畫素電極圖案以及一第一周邊畫素電極圖案，該第一中心畫素電極圖案位於該第一畫素區中，而該第一周邊畫素電極圖案自該第一中心畫素電極圖案延伸至該第二畫素區中。
2. 如申請專利範圍第1項所述之畫素陣列結構，其中該些第一畫素結構與該些第二畫素結構沿該些掃描線的延伸方向交錯排列。
3. 如申請專利範圍第1項所述之畫素陣列結構，其中該些第一畫素結構與該些第二畫素結構沿該些資料線的延伸方向交錯排列。
4. 如申請專利範圍第1項所述之畫素陣列結構，其中該些第一畫素結構與該些第二畫素結構沿該些掃描線的延伸方向交錯排列，且該些第一畫素結構與該些第二畫素結構沿該些資料線的延伸方向交錯排列。
5. 如申請專利範圍第1項所述之畫素陣列結構，其中各該第一周邊畫素電極圖案包括多個第一區塊畫素電極圖案以及多個第一連接畫素電極圖案，其中一該第一連接畫素電極圖案連接於該第一中心畫素電極圖案與其中一該第一區塊畫素電極圖案之間，而其他的第一連接畫素電極圖案連接於該些第一區塊畫素電極圖案之間。
6. 如申請專利範圍第1項所述之畫素陣列結構，其中該第二畫素電極具有一第二中心畫素電極圖案以及一第二周邊畫素電極圖案，該第二中心畫素電極圖案位於該第二 畫素區中，而該第二周邊畫素電極圖案自該第二中心畫素電極圖案延伸至該第一畫素區中，其中該第一周邊畫素電極圖案圍繞該第二中心畫素電極圖案，而該第二周邊畫素電極圖案圍繞該第一中心畫素電極圖案。
7. 如申請專利範圍第6項所述之畫素陣列結構，其中各該第二周邊畫素電極圖案包括多個第二區塊畫素電極圖案以及多個第二連接畫素電極圖案，其中一該第二連接畫素電極圖案連接於該第二中心畫素電極圖案與其中一該第二區塊畫素電極圖案之間，而其他的第二連接畫素電極圖案連接於該些第二區塊畫素電極圖案之間。
8. 如申請專利範圍第6項所述之畫素陣列結構，其中該第三畫素電極具有一第三中心畫素電極圖案以及一第三周邊畫素電極圖案，該第三中心畫素電極圖案位於該第三畫素區中，而該第三周邊畫素電極圖案自該第三中心畫素電極圖案延伸至該第四畫素區中。
9. 如申請專利範圍第8項所述之畫素陣列結構，其中各該第三周邊畫素電極圖案包括多個第三區塊畫素電極圖案以及多個第三連接畫素電極圖案，其中一該第三連接畫素電極圖案連接於該第三中心畫素電極圖案與其中一該第三區塊畫素電極圖案之間，而其他的第三連接畫素電極圖案連接於該些第三區塊畫素電極圖案之間。
10. 如申請專利範圍第8項所述之畫素陣列結構，其中該第四畫素電極具有一第四中心畫素電極圖案以及一第四周邊畫素電極圖案，該第四中心畫素電極圖案位於該第 四畫素區中，而該些第四周邊畫素電極圖案自該第四中心畫素電極圖案延伸至該第三畫素區中，其中該第三周邊畫素電極圖案圍繞該第四中心畫素電極圖案，而該第四周邊畫素電極圖案圍繞該第三中心畫素電極圖案。
11. 如申請專利範圍第10項所述之畫素陣列結構，其中各該第四周邊畫素電極圖案包括多個第四區塊畫素電極圖案以及多個第四連接畫素電極圖案，其中一該第四連接畫素電極圖案連接於該第四中心畫素電極圖案與其中一該第四區塊畫素電極圖案之間，而其他的第四連接畫素電極圖案連接於該些第四區塊畫素電極圖案之間。
12. 如申請專利範圍第10項所述之畫素陣列結構，其中各該第一中心畫素電極圖案、各該第二中心畫素電極圖案、各該第三中心畫素電極圖案以及各該第四中心畫素電極圖案分別為V形。
13. 如申請專利範圍第1項所述之畫素陣列結構，其中各該第一畫素結構的該第一畫素電極與該第二畫素電極之間形成有一第一狹縫。
14. 如申請專利範圍第1項所述之畫素陣列結構，其中各該第二畫素結構的該第三畫素電極與該第四畫素電極之間形成有一第二狹縫。
15. 如申請專利範圍第1項所述之畫素陣列結構，更包括多個配向凸起物，配置於該些第一畫素結構以及該些第二畫素結構中。
16. 如申請專利範圍第15項所述之畫素陣列結構，其 中該些配向凸起物實質上為V形。
17. 如申請專利範圍第1項所述之畫素陣列結構，其中該第一開關元件與該第二開關元件分別為一雙汲極薄膜電晶體。
18. 如申請專利範圍第1項所述之畫素陣列結構，其中該些第一畫素結構更包括多個電容電極，配置於該些第一畫素電極與該些第二畫素電極下。
19. 如申請專利範圍第1項所述之畫素陣列結構，其中該些第二畫素結構更包括多個電容電極，配置於該些第三畫素電極與該些第四畫素電極下。