TWI393366B - A passive equalizer that uses a negative impedance to increase the gain - Google Patents
A passive equalizer that uses a negative impedance to increase the gain Download PDFInfo
- Publication number
- TWI393366B TWI393366B TW097119835A TW97119835A TWI393366B TW I393366 B TWI393366 B TW I393366B TW 097119835 A TW097119835 A TW 097119835A TW 97119835 A TW97119835 A TW 97119835A TW I393366 B TWI393366 B TW I393366B
- Authority
- TW
- Taiwan
- Prior art keywords
- node
- resistor
- inverter
- cross
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/005—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Filters And Equalizers (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
本發明為關於一種被動式等化器，尤指一種藉由使用負阻抗以提高增益之被動式等化器。
被動式的等化器已廣泛地使用於高速的序列通訊連結上，如高清晰度多媒體介面(High-Definition Multimedia Interface，HDMI)等等，如圖1a、圖1b所示即為使用被動式等化器之傳輸系統示意圖。被動式等化器11可設置於靠近傳輸端12的位置(如圖1a所示)，亦可以設置於靠近接收端13的位置(如圖1b所示)，即事先或事後作補償皆可，端視需求而定，圖2所示為習知的被動式等化器電路圖，係由被動元件(如電阻R、電感L及電容C等)所組成，圖3所示則為習知的被動式等化器之增益頻率響應圖，請參見圖3，習知的被動式等化器在高頻之下之縱軸數值接近於-0.5db，即其增益值最大也僅是接近於1，代表其高頻增益將受到限制，信號還原能力較差，此外，習知的被動式等化器之被動元件數值不易作調整，亦使得其在運用上缺乏彈性，因此可知，習知的被動式等化器存在有諸多缺點亟待改進。
本發明之主要目的係在提供一種被動式等化器，俾能使用負阻抗以提高增益。
依據本發明之一特色，所提出之使用負阻抗以提高增益之被動式等化器係包括第一RC迴路、第二RC迴路、RL串接迴路以及交叉耦合反相單元，第一RC迴路包含第一電容、第一電阻以及第二電阻，第一電阻及第二電阻間具有第一節點而組成第一電阻串，第一電容與第一電阻串並聯，第二RC迴路包含第二電容、第三電阻以及第四電阻，第三電阻及第四電阻間具有第二節點而組成第二電阻串，第二電容與第二電阻串並聯；RL串接迴路包含電感、第五電阻以及第六電阻，電感之兩端分別連接第五電阻以及第六電阻，RL串接迴路之兩端分別連接第一節點及第二節點；交叉耦合反相單元與RL串接迴路並聯，交叉耦合反相單元之兩端分別連接第一節點及第二節點。
依據本發明之另一特色，所提出之使用負阻抗以提高增益之被動式等化器係包括第一RC迴路、第二RC迴路、RL串接迴路、第一交叉耦合反相單元以及第二交叉耦合反相單元，第一RC迴路包含第一電容、第一電阻以及第二電阻，第一電阻及第二電阻間具有第一節點而組成第一電阻串，第一電容與第一電阻串並聯，第一RC迴路之兩端分別作為差動輸入端之正端與差動輸出端之正端；第二RC迴路包含第二電容、第三電阻以及第四電阻，第三電阻及第四電阻間具有第二節點而組成第二電阻串，第二電容與第二電阻串並聯，第二RC迴路之兩端分別作為差動輸入端之負端與
差動輸出端之負端；RL串接迴路包含電感、第五電阻以及第六電阻，電感之兩端分別連接第五電阻以及第六電阻，RL串接迴路之兩端分別連接第一節點及第二節點；第一交叉耦合反相單元之兩端分別連接差動輸入端之正端與差動輸入端之負端；第二交叉耦合反相單元之兩端分別連接差動輸出端之正端與差動輸出端之負端。
依據本發明之又一特色，所提出之使用負阻抗以提高增益之被動式等化器係包括第一RC迴路、第二RC迴路、RL串接迴路以及交叉耦合反相單元，第一RC迴路包含第一電容以及第一電阻，第一電阻之兩端分別為第一節點與第二節點，第一電容連接於第一節點與第二節點之間；第二RC迴路包含第二電容以及第二電阻，第二電阻之兩端分別為第三節點與第四節點，第二電容連接於第三節點與第四節點之間；RL串接迴路包含電感、第三電阻以及第四電阻，電感之兩端分別連接第三電阻以及第四電阻，RL串接迴路之兩端分別連接第一節點及第三節點；交叉耦合反相單元與RL串接迴路並聯，交叉耦合反相單元之兩端分別連接第一節點及第三節點。
依據本發明之再一特色，所提出之使用負阻抗以提高增益之被動式等化器係包括第一RC迴路、第二RC迴路、RL串接迴路以及交叉耦合反相單元，第一RC迴路包含第一電容以及第一電阻，第一電阻之兩端分別為第一節點與第二節點，第一電容連接於第一節點與第二節點之間；第二RC迴路包含第二電容以及第二電阻，第二電阻之兩端分別為
第三節點與第四節點，第二電容連接於第三節點與第四節點之間；RL串接迴路包含電感、第三電阻以及第四電阻，電感之兩端分別連接第三電阻以及第四電阻，RL串接迴路之兩端分別連接第一節點以及第三節點；交叉耦合反相單元與RL串接迴路並聯，交叉耦合反相單元之兩端分別連接第二節點及第四節點。
下列本發明較佳實施例之圖與相關描述僅作為示範用圖。在不脫離本發明權利範圍原則下，揭露之相關討論、結構與方法之替代實施例皆可被視為可實行的替代方式。
圖4為根據本發明一實施例之使用負阻抗以提高增益之被動式等化器電路圖，該被動式等化器包括：RC迴路401、RC迴路403、RL串接迴路405、以及交叉耦合反相單元407。
前述RC迴路401包含電容C1、電阻R1以及電阻R2，電阻R1以及電阻R2間具有節點N1而組成一電阻串R1-R2，電容C1與電阻串並聯；RC迴路403包含電容C2、電阻R3以及電阻R4，電阻R3以及電阻R4間具有節點N2而組成一電阻串R3-R4，電容C2與此電阻串R3-R4並聯，RL串接迴路405包含電感L1、電阻R5以及電阻R6，電感L1兩端分別連接電阻R5以及電阻R6，RL串接迴路405之兩端分別連接節點N1及節點N2，交叉耦合反相單元407與RL串接迴路405並聯，交叉耦合反相單元407之兩端分別連接節點N1及節點N2。交
叉耦合反相單元407包含反相器4071、4073，反相器4071之輸入端連接節點N1，反相器4071之輸出端連接至節點N2，反相器4073之輸入端連接至節點N2，反相器4073之輸出端連接至節點N1。本實施例之被動式等化器為應用於雙向訊號傳輸之等化器，RC迴路401與RC迴路403的任一端都可作為輸入端或輸出端。
以上述實施例之被動式等化器，於於低頻下，被動式等化器之電路增益為R5/(R1+R5)，故可藉由調整電阻值決定電路增益。而由於交叉耦合反相單元407具有負電阻之特性，其相當於一電壓源之效果，因此於高頻運作時可提供電流給電感、電容，而能有效提高高頻增益，故本發明係以主動元件輔助被動元件，只需極小的電流消耗量，即能達到良好之工作表現。
圖5為根據本發明另一實施例之使用負阻抗以提高增益之被動式等化器電路圖，該被動式等化器包括：RC迴路501、RC迴路503、RL串接迴路505、交叉耦合反相單元507以及交叉耦合反相單元509，RC迴路501包含電容C1、電阻R1以及電阻R2，電阻R1以及電阻R2間具有節點N1而組成一電阻串R1-R2，電容C1與電阻串R1-R2並聯，RC迴路501之兩端分別作為一差動輸入端之正端與一差動輸出端之正端；RC迴路503包含電容C2、電阻R3以及電阻R4，電阻R3以及電阻R4間具有節點N2而組成一電阻串R3-R4，電容C2與此電阻串R3-R4並聯，RC迴路503之兩端分別作為一差動輸入端之負端與一差動輸出端之負端，RL串接迴路505包含
電感L1、電阻R5以及電阻R6，電感L1兩端分別連接電阻R5以及電阻R6，RL串接迴路505之兩端分別連接節點N1及節點N2，交叉耦合反相單元507與RL串接迴路405並聯，交叉耦合反相單元507之兩端分別連接差動輸入端之正端與差動輸入端之負端，交叉耦合反相單元509之兩端分別連接差動輸出端之正端與差動輸出端之負端。交叉耦合反相單元507包含反相器5071、5073，反相器5071之輸入端連接至差動輸入端之正端，反相器5071之輸出端連接至差動輸入端之負端，反相器5073之輸入端連接至差動輸入端之負端，反相器5073之輸出端連接至差動輸入端之正端。交叉耦合反相單元509包含反相器5091、5093，反相器5091之輸入端連接至差動輸出端之正端，反相器5091之輸出端連接至差動輸出端之負端，反相器5093之輸入端連接至差動輸出端之負端，反相器5093之輸出端連接至差動輸出端之正端。
本實施例之被動式等化器為應用於雙向訊號傳輸之雙向式等化器，RC迴路501與RC迴路503的任一端都可作為輸入端或輸出端。
以上述實施例之被動式等化器，於於低頻下，被動式等化器之電路增益為R5/(R1+R5)，故可藉由調整電阻值決定電路增益。而由於交叉耦合反相單元507、509具有負電阻之特性，其相當於一電壓源之效果，因此於高頻運作時提供電流給電感、電容，能有效提高高頻增益，故本發明係以主動元件輔助被動元件，只需極小的電流消耗量，即能達到良好之工作表現。
圖6為根據本發明又一實施例之使用負阻抗以提高增益之被動式等化器電路圖，該被動式等化器包括：RC迴路601、RC迴路603、RL串接迴路605、以及交叉耦合反相單元607。
前述RC迴路601包含電容C1以及電阻R1，電阻R1之兩端分別為節點N1與節點N2，電容C1連接於節點N1與節點N2之間；RC迴路603包含電容C2以及電阻R2，電阻R2之兩端分別為節點N3與節點N4，電容C2連接於節點N3與節點N4之間；RL串接迴路605包含電感L1、電阻R3以及電阻R4，電感L1之兩端分別連接電阻R3以及電阻R4，RL串接迴路605之兩端分別連接節點N1及節點N3；交叉耦合反相單元607與RL串接迴路605並聯，交叉耦合反相單元607之兩端分別連接節點N1及節點N3。交叉耦合反相單元607包含反相器6071、6073，反相器6071之輸入端連接至節點N1，反相器6071之輸出端連接至節點N3，反相器6073之輸入端連接至節點N3，反相器6073之輸出端連接至節點N1。節點N1連接至差動輸出端之正端，節點N2連接至差動輸入端之正端，節點N3連接至差動輸出端之負端，節點N4連接至差動輸入端之負端。本實施例之被動式等化器為單向式等化器，應用於單向訊號傳輸之環境，如HDMI/DisplayPort等等。
以上述實施例之被動式等化器，於於低頻下，被動式等化器之電路增益為R3/(R1+R3)，故因此可藉由調整電阻值決定電路增益。而由於交叉耦合反相單元607具有負電阻之特性，相當於一電壓源之效果，因此於高頻運作時提
供電流給電感、電容，能有效提高高頻增益，故本發明係以主動元件輔助被動元件，只需極小的電流消耗量，即能達到良好之工作表現。
圖7為根據本發明再一實施例之使用負阻抗以提高增益之被動式等化器電路圖，該被動式等化器包括：RC迴路701、RC迴路703、RL串接迴路705、以及交叉耦合反相單元707。
前述RC迴路701包含電容C1以及電阻R1，電阻R1之兩端分別為節點N1與節點N2，電容C1連接於節點N1與節點N2之間；RC迴路703包含電容C2以及電阻R2，電阻R2之兩端分別為節點N3與節點N4，電容C2連接於節點N3與節點N4之間；RL串接迴路705包含電感L1、電阻R3以及電阻R4，電感L1之兩端分別連接電阻R3以及電阻R4，RL串接迴路705之兩端分別連接節點N1及節點N3；交叉耦合反相單元707與RL串接迴路705並聯，交叉耦合反相單元707之兩端分別連接節點N2及節點N4。交叉耦合反相單元707包含反相器7071、7073，反相器7071之輸入端連接至節點N2，反相器6071之輸出端連接至節點N4，反相器7073之輸入端連接至節點N4，反相器7073之輸出端連接至節點N2。節點N1連接至差動輸出端之正端，節點N2連接至差動輸入端之正端，節點N3連接至差動輸出端之負端，節點N4連接至差動輸入端之負端。本實施例之被動式等化器為應用於單向訊號傳輸之單向式等化器，如HDMI/DisplayPort等等。
以上述實施例之被動式等化器，於低頻下，被動式等化器之電路增益為R3/(R1+R3)，因此可藉由調整電阻值決定電路增益。而由於交叉耦合反相單元705、707具有負電阻之特性，相當於一電壓源之效果，因此於高頻運作時提供電流給電感、電容，能有效提高高頻增益，故本發明係以主動元件輔助被動元件，只需極小的電流消耗量，即能達到良好之工作表現。
圖8a、8b、9a、9b為本發明之被動式等化器中交叉耦合反相單元電路圖，請參見圖8a，本發明之被動式等化器中交叉耦合反相單元可為兩反相器之組合，或是差動放大器(請參見圖9a)，也可以是以源極衰退(source-degeneration topology)方式加以實現(請參見圖8b、9b)。
圖10所示為本發明之被動式等化器的增益頻率響應圖，請參見圖10，其中圖4之被動式等化器的增益頻率響應以實線表示，圖5之被動式等化器的增益頻率響應以虛線表示，請同時參見圖3(習知)與圖10(本發明)，習知的被動式等化器在高頻之下之縱軸數值接近於-0.5db，然而本發明之被動式等化器在高頻(2GHz)之增益約為2.5db，由於2.5db之增益值遠優於-0.5db，因此，相較於習知技術，本發明之被動式等化器在高頻增益上有大幅的改善。
綜上所述，本發明之被動式等化器可於耗電量極小的條件下，利用交叉耦合反相單元之負阻抗特性，於高頻增益上獲得大幅度的改善。
上述實施例僅為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
401、501、601、701‧‧‧RC迴路
403、503、603、703‧‧‧RC迴路
405、505、605、705‧‧‧RL串接迴路
407、507、509、607、707‧‧‧交叉耦合反相單元
C1、C2‧‧‧電容
R1~R6‧‧‧電阻
L1‧‧‧電感
4071、4073、5071、5073、5091、5093、6071、6073、7071、7073‧‧‧反相器
圖1a、圖1b為使用被動式等化器之傳輸系統示意圖。
圖2為習知的被動式等化器電路圖。
圖3為習知的被動式等化器之增益頻率響應圖。
圖4為根據本發明一實施例之使用負阻抗以提高增益之被動式等化器電路圖。
圖5為根據本發明另一實施例之使用負阻抗以提高增益之被動式等化器電路圖。
圖6為根據本發明又一實施例之使用負阻抗以提高增益之被動式等化器電路圖。
圖7為根據本發明再一實施例之使用負阻抗以提高增益之被動式等化器電路圖。
圖8a、8b、9a、9b為本發明之被動式等化器中交叉耦合反相單元電路圖。
圖10所示為本發明之被動式等化器的增益頻率響應圖。
401‧‧‧RC迴路
403‧‧‧RC迴路
405‧‧‧RL串接迴路
407‧‧‧交叉耦合反相單元
C1、C2‧‧‧電容
R1~R6‧‧‧電阻
L1‧‧‧電感
4071、4073‧‧‧反相器
Claims (14)
- 一種使用負阻抗以提高增益之被動式等化器，包括：一第一RC迴路，包含一第一電容、一第一電阻以及一第二電阻，該第一電阻及該第二電阻間具有一第一節點而組成一第一電阻串，該第一電容與該第一電阻串並聯；一第二RC迴路，包含一第二電容、一第三電阻以及一第四電阻，該第三電阻及該第四電阻間具有一第二節點而組成一第二電阻串，該第二電容與該第二電阻串並聯；一RL串接迴路，包含一電感、一第五電阻以及一第六電阻，該電感之兩端分別連接該第五電阻以及該第六電阻，該RL串接迴路之兩端分別連接該第一節點及該第二節點；以及一交叉耦合反相單元，該交叉耦合反相單元與該RL串接迴路並聯，該交叉耦合反相單元之兩端分別連接該第一節點及該第二節點。
- 如申請專利範圍第1項所述之被動式等化器，其中，該交叉耦合反相單元包含一第一反相器以及一第二反相器。
- 如申請專利範圍第2項所述之被動式等化器，其中，該第一反相器之輸入端連接至該第一節點，該第一反相器之輸出端連接至該第二節點，該第二反相器之輸入端連接至該第二節點，該第二反相器之輸出端連接至該第一節點。
- 一種使用負阻抗以提高增益之被動式等化器，包括：一第一RC迴路，包含一第一電容、一第一電阻以及一第二電阻，該第一電阻及該第二電阻間具有一第一節點而組成一第一電阻串，該第一電容與該第一電阻串並聯，該第一RC迴路之兩端分別作為一差動輸入端之正端與一差動輸出端之正端；一第二RC迴路，包含一第二電容、一第三電阻以及一第四電阻，該第三電阻及該第四電阻間具有一第二節點而組成一第二電阻串，該第二電容與該第二電阻串並聯，該第二RC迴路之兩端分別作為一差動輸入端之負端與一差動輸出端之負端；一RL串接迴路，包含一電感、一第五電阻以及一第六電阻，該電感之兩端分別連接該第五電阻以及該第六電阻，該RL串接迴路之兩端分別連接該第一節點及該第二節點；一第一交叉耦合反相單元，該第一交叉耦合反相單元之兩端分別連接該差動輸入端之正端與該差動輸入端之負端；以及一第二交叉耦合反相單元，該第二交叉耦合反相單元之兩端分別連接該差動輸出端之正端與該差動輸出端之負端。
- 如申請專利範圍第4項所述之被動式等化器，其中，該第一交叉耦合反相單元包含一第一反相器以及一第二反相器。
- 如申請專利範圍第5項所述之被動式等化器，其中，該第一反相器之輸入端連接至該差動輸入端之正端，該第一反相器之輸出端連接至該差動輸入端之負端，該第二反相器之輸入端連接至該差動輸入端之負端，該第二反相器之輸出端連接至該差動輸入端之正端。
- 如申請專利範圍第4項所述之被動式等化器，其中，該第二交叉耦合反相單元包含一第三反相器以及一第四反相器。
- 如申請專利範圍第7項所述之被動式等化器，其中，該第三反相器之輸入端連接至該差動輸出端之正端，該第三反相器之輸出端連接至該差動輸出端之負端，該第四反相器之輸入端連接至該差動輸出端之負端，該第四反相器之輸出端連接至該差動輸出端之正端。
- 一種使用負阻抗以提高增益之被動式等化器，包括：一第一RC迴路，包含一第一電容以及一第一電阻，該第一電阻之兩端分別為一第一節點與一第二節點，該第一電容連接於該第一節點與該第二節點之間；一第二RC迴路，包含一第二電容以及一第二電阻，該第二電阻之兩端分別為一第三節點與一第四節點，該第二電容連接於該第三節點與該第四節點之間；一RL串接迴路，包含一電感、一第三電阻以及一第四電阻，該電感之兩端分別連接該第三電阻以及該第四電 阻，該RL串接迴路之兩端分別連接該第一節點及該第三節點；以及一交叉耦合反相單元，該交叉耦合反相單元與該RL串接迴路並聯，該交叉耦合反相單元之兩端分別連接該第一節點及該第三節點。
- 如申請專利範圍第9項所述之被動式等化器，其中，該交叉耦合反相單元包含一第一反相器以及一第二反相器。
- 如申請專利範圍第10項所述之被動式等化器，其中，該第一反相器之輸入端連接至該第一節點，該第一反相器之輸出端連接至該第三節點，該第二反相器之輸入端連接至該第三節點，該第二反相器之輸出端連接至該第一節點。
- 一種使用負阻抗以提高增益之被動式等化器，包括：一第一RC迴路，包含一第一電容以及一第一電阻，該第一電阻之兩端分別為一第一節點與一第二節點，該第一電容連接於該第一節點與該第二節點之間；一第二RC迴路，包含一第二電容以及一第二電阻，該第二電阻之兩端分別為一第三節點與一第四節點，該第二電容連接於該第三節點與該第四節點之間；一RL串接迴路，包含一電感、一第三電阻以及一第四電阻，該電感之兩端分別連接該第三電阻以及該第四電 阻，該RL串接迴路之兩端分別連接該第一節點以及該第三節點；以及一交叉耦合反相單元，該交叉耦合反相單元與該RL串接迴路並聯，該交叉耦合反相單元之兩端分別連接該第二節點及該第四節點。
- 如申請專利範圍第12項所述之被動式等化器，其中，該交叉耦合反相單元包含一第一反相器以及一第二反相器。
- 如申請專利範圍第13項所述之被動式等化器，其中，該第一反相器之輸入端連接至該第二節點，該第一反相器之輸出端連接至該第四節點，該第二反相器之輸入端連接至該第四節點，該第二反相器之輸出端連接至該第二節點。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097119835A TWI393366B (zh) | 2008-05-29 | 2008-05-29 | A passive equalizer that uses a negative impedance to increase the gain |
| US12/222,745 US7737802B2 (en) | 2008-05-29 | 2008-08-15 | Passive equalizer with negative impedance to increase a gain |
| JP2008258225A JP4852085B2 (ja) | 2008-05-29 | 2008-10-03 | パッシブイコライザ |
| KR1020080099649A KR101007322B1 (ko) | 2008-05-29 | 2008-10-10 | 이득을 증가시키기 위한 음의 임피던스를 갖는 수동 등화기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097119835A TWI393366B (zh) | 2008-05-29 | 2008-05-29 | A passive equalizer that uses a negative impedance to increase the gain |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200950375A TW200950375A (en) | 2009-12-01 |
| TWI393366B true TWI393366B (zh) | 2013-04-11 |
Family
ID=41379076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097119835A TWI393366B (zh) | 2008-05-29 | 2008-05-29 | A passive equalizer that uses a negative impedance to increase the gain |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7737802B2 (zh) |
| JP (1) | JP4852085B2 (zh) |
| KR (1) | KR101007322B1 (zh) |
| TW (1) | TWI393366B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI484693B (zh) * | 2011-06-29 | 2015-05-11 | Univ Nat Taiwan | 數位電子元件 |
| KR20140125936A (ko) * | 2013-04-19 | 2014-10-30 | 삼성전자주식회사 | 수동 이퀄라이저 및 이를 이용한 고속 디지털 신호 전송 시스템 |
| KR102251671B1 (ko) * | 2015-06-29 | 2021-05-13 | 삼성전자주식회사 | 송신 신호의 품질을 향상시키는 전자 장치 및 방법, 및 이를 위한 시스템 |
| US10224905B1 (en) * | 2018-04-27 | 2019-03-05 | Realtek Semiconductor Corp. | Method and apparatus for high speed clock transmission |
| US20200036563A1 (en) * | 2018-07-26 | 2020-01-30 | Advanced Micro Devices, Inc. | Passive continuous-time linear equalizer |
| TWI685193B (zh) * | 2019-05-22 | 2020-02-11 | 瑞昱半導體股份有限公司 | 訊號處理電路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040071219A1 (en) * | 2002-10-08 | 2004-04-15 | Broadcom Corporation | High speed data link with transmitter equalization and receiver equalization |
| US20070030092A1 (en) * | 2005-08-05 | 2007-02-08 | Yeung Evelina F | Programmable passive equalizer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342561A (ja) * | 1993-06-01 | 1994-12-13 | Hitachi Ltd | イコライザフィルタ及び磁気ディスクシステム |
| JPH08340282A (ja) * | 1995-06-14 | 1996-12-24 | Fujitsu Ltd | 伝送装置 |
| JPH1188266A (ja) * | 1997-09-02 | 1999-03-30 | Canon Inc | 光空間伝送装置 |
| US6107896A (en) * | 1998-05-01 | 2000-08-22 | Berg Technology, Inc. | Linear attenuation equalizer and method for designing same |
| JP2008530836A (ja) * | 2005-02-09 | 2008-08-07 | シャフナー・エーエムファウ・アクチェンゲゼルシャフト | 医療用途用のアクティブｅｍｃフィルタ |
| US8558636B2 (en) * | 2007-03-30 | 2013-10-15 | Intel Corporation | Package embedded equalizer |
| US7504906B2 (en) * | 2007-08-02 | 2009-03-17 | Inventec Corporation | Method for manufacturing an equalizer |
-
2008
- 2008-05-29 TW TW097119835A patent/TWI393366B/zh active
- 2008-08-15 US US12/222,745 patent/US7737802B2/en active Active
- 2008-10-03 JP JP2008258225A patent/JP4852085B2/ja active Active
- 2008-10-10 KR KR1020080099649A patent/KR101007322B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040071219A1 (en) * | 2002-10-08 | 2004-04-15 | Broadcom Corporation | High speed data link with transmitter equalization and receiver equalization |
| US20070030092A1 (en) * | 2005-08-05 | 2007-02-08 | Yeung Evelina F | Programmable passive equalizer |
Also Published As
| Publication number | Publication date |
|---|---|
| US7737802B2 (en) | 2010-06-15 |
| US20090295514A1 (en) | 2009-12-03 |
| TW200950375A (en) | 2009-12-01 |
| JP4852085B2 (ja) | 2012-01-11 |
| KR20090124891A (ko) | 2009-12-03 |
| KR101007322B1 (ko) | 2011-01-13 |
| JP2009290856A (ja) | 2009-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106209709B (zh) | 一种适用于高速串行接口的线性均衡器 | |
| TWI393366B (zh) | A passive equalizer that uses a negative impedance to increase the gain | |
| TWI332750B (en) | Current-controlled cmos (c3mos) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading | |
| US8358156B1 (en) | Voltage mode line driver and pre-emphasis circuit | |
| TWI739249B (zh) | 高速全雙工收發器 | |
| US8810319B1 (en) | Dual-stage continuous-time linear equalizer | |
| CN108183696B (zh) | 一种低压高速可编程均衡电路 | |
| TWI523415B (zh) | 具ｄ類放大器之音頻系統及積體電路晶片 | |
| CN113422586B (zh) | 一种高能效的均衡器架构 | |
| TW202107878A (zh) | 高速低電壓串行鏈路接收器及其方法 | |
| CN103379063A (zh) | 线性均衡器 | |
| CN104796092A (zh) | 均衡电路 | |
| TW201545473A (zh) | 共模雜訊抑制裝置 | |
| Gimeno et al. | Continuous-time linear equalizer for multigigabit transmission through SI-POF in factory area networks | |
| Abd-elrahman et al. | Low-noise optical receiver front-end using narrow-bandwidth TIA and cascaded linear equalizer | |
| US9225563B1 (en) | Programmable passive peaking equalizer | |
| JP2008160389A (ja) | 信号等化器 | |
| US20200412316A1 (en) | Low-voltage high-speed programmable equalization circuit | |
| TWI681624B (zh) | 時脈傳輸模組與網路傳輸方法 | |
| CN105897205A (zh) | 一种低通滤波的可变增益仪表放大器 | |
| Momtaz et al. | An 80mW 40Gb/s 7-tap T/2-spaced FFE in 65nm CMOS | |
| US8629715B1 (en) | Clock distribution scheme | |
| Yilmazer et al. | Design and comparison of high bandwidth limiting amplifier topologies | |
| US20230370038A1 (en) | Low-voltage high-speed programmable equalization circuit | |
| TWI799001B (zh) | 放大器電路 |