TWI393189B - 用於電源閘開關配置之設計方法與架構 - Google Patents

Description

用於電源閘開關配置之設計方法與架構 發明領域

本發明係有關於設計多臨界電壓互補金屬氧化物半導體(MTCMOS)電路之方法與由使用此方法結果所得之設計的實體架構。特別是，本發明係有關於在MTCMOS設計中佈置電源開關之方法及由使用此方法結果所得之設計的實體架構。

發明背景

在積體設計設計中之一重大關切為減少洩漏電流。洩漏電流因在邏輯設計中之電晶體的切換特徵為不理想的(即電晶體無法完全地被關閉)而在邏輯電路中由電源節點流入接地節點。

在MTCMOS電路中，減少洩漏電流之一技術為在一邏輯閘之最低電位接頭(「虛擬接地」基準)與接地基準間佈置一「電源閘」(亦被習知為「電源開關」或簡單地為「開關單元」)。此技術在第1圖中被顯示，其顯示控制邏輯單元102至接地之洩漏電流路徑的電源閘或邏輯單元101。如第1圖顯示者，開關單元102使用低臨界電壓電晶體被形成以提供短路開關時間。此電源閘典型上為具有之臨界電壓比被用以施作該等邏輯單元之電晶體的臨界電壓為較高之電晶體。電源閘岔斷至接地之洩漏電流路徑。當電源閘101為導電的(即高電壓在控制節點106被提供)時，洩漏電流由電源節點104透過邏輯單元102流至虛擬接地節點103及透過電源閘101至真實接地節點105。然而，在待命之際(即當小於電源閘101之臨界電壓很多之電壓被施加至控制節點106時)，電源閘101切斷由虛擬接地節點103至真實接地節點105之路徑。

數種設計方法曾被用以提供電源閘單元，如以第2圖舉例顯示的一方法(「積體開關」)整合電源閘202與邏輯單元201。在此配置中，邏輯單元201依據慣常之標準單元設計被佈置成列。如第2圖顯示者，導體204a與204b為部分之提供電源電壓至開關單元的電源柵格。類似地，導體203a與203b為部分之提供真實接地基準至開關單元的接地基準柵格。虛擬接地節點被置於每一開關單元(如開關單元101)內。

第3圖顯示佈置電源閘之一第二方法(「凹洞開關」)，其中一列邏輯單元(如邏輯單元301a、301b、301c與301d)共用在相鄰之專用列(如「電源開關凹區」302)中被提供的電源開關。導體303a與303b提供真實接地電壓基準及導體304a與304b提供電源電壓基準。

第4圖顯示佈置電源閘之一第三方法(「環開關」)，其中一組開關單元(如開關單元401)共用以圓圈環繞開關單元之圓形條帶(如電源閘區402)中被佈置的電源開關。電源閘區402中之電源開關典型上以並聯被連接。電源閘區402外之導體路由真實接地至電源閘區402中之電源閘。虛擬接地基準節點在電源閘區402與邏輯單元401間被提供。

第5圖顯示佈置電源閘之一第四方法(「柵格開關」)，其中電源開關(如在電源開關區502a與502b中之電源開關)以規律之間隔被佈置於預設的位置以服務其鄰近之多列邏輯單元(如邏輯單元501a與501b被電源開關502a中之電源開關服務)。在預設之電源開關區中的電源開關可以並聯被連接，且與各列開關單元正交地延伸之導體(如導體505a、505b與505c)可提供虛擬接地基準柵格。

發明概要

一種設計方法在邏輯單元列之未被佔用的位置佈置電源閘或開關單元。這些電源閘不須全面地以並聯被連接。在一實施例(「充填開關」)中，對電源閘之佈置沒有限制。在另一實施例(「密封開關」)中，電源閘以相鄰於同一睡眠信號域之一組連續地被佈置的邏輯單元地被佈置。由於慣常之標準單元設計與佈置技術只達成70－80%之佈置密度或運用(在每一邏輯單元中可得可用之空間20－30%間的未被佔用的空間)，藉由在未被佔用的空間中佈置該等電源閘單元，該方法不會提高整體矽不動產需求，就算該等電源閘單元被引進該設計亦然。佈置最佳化技術可被施用以達成電源閘單元之適當大小與分佈，而避免因電源閘單元所致的效能處罰。在一實施例中，細粒狀之電源閘藉由選擇性地在電源閘邏輯單元中提供非電源閘邏輯單元而被達成。

本發明可應用於佈置連接一虛擬接地電壓基準至真實接地之電源閘單元及佈置連接一虛擬電源電壓基準至真實電源電壓基準之電源閘單元。

在使用這些充填開關下，對邏輯單元之虛擬接地電壓基準可使用慣常的邏輯信號路由技術被路由。這些虛擬接地基準可使用路由通道、使用無通道路由技術(如在一個或多個信號路由層中之邏輯單元上)、或使用共用開關接地匯流排被路由。本發明之方法可以任何信號路由技術被使用。

依據本發明之一實施例，一積體電路可包括一電源電壓基準、一接地電壓基準、以線性組構被佈置之邏輯單元以形成多列之單元、與在各列單元內被提供之邏輯單元單元。在一實施例中，路由通道中之導體被用於以與邏輯信號在邏輯單元間依慣常之標準單元設計方法下被路由相同的方式來路由邏輯單元與電源閘間之虛擬接地信號。

在一實施例中，每一具有不同個數之電晶體以並聯組構被連接之電源閘單元可在一設計館中被提供。適當地被選擇之電源閘單元限制所需之電路不動產與通過電源閘單元之電壓下降。

在一實施例中，電源閘式邏輯單元(即直接被連接至真實接地電壓基準之開關單元)被佈置。非電源閘式邏輯單元可在被需要之處達成較高之電路效能。在此方式下，高電路效能在以非常小量之額外洩漏電流的權衡下被達成。

在一實施例中，電源閘單元被佈置於其內之未被佔用的空間以多少為隨機之方式發生，使得電源閘單元以多少為不規律之方式被佈置。最佳化技術可被施用以降低電源閘單元分佈之不規律性。此類最佳化技術可包括調整要使用之電源閘單元的數目、每一電源閘單元之大小與電源閘單元的被選擇之位置。

依據本發明之一實施例，一種用於佈置電源閘單元之方法包括首先以列佈置邏輯單元。在這些被佈置之邏輯單元中為將被作成電源閘之邏輯單元，其依據個具有一接頭用於耦合一虛擬接地電壓基準。然後電源閘單元以列被佈置於未被佔用的空間內及虛擬接地電壓節點依據所採用之路由技術在邏輯單元與電源閘單元間被路由。用於承載虛擬接地電壓基準之導體的寬度依據配線電阻之估計被提供。

在一實施例中，在未被佔用的空間被佈置之每一電源閘單元的大小依據電源閘單元將被連接之邏輯單元中被估計的電流被計算。該等電流使用靜態或動態技術被估計。在另一實施例中，被佈置之每一電源閘單元的大小可使用將被連接之邏輯單元中的電晶體數目被決定。

在一實施例中，在佈置電源閘單元前，一佈置最佳化步驟被執行以重新決定未被佔用的空間之大小，例如藉由沿著橫向方向移除每一列內之邏輯單元，或藉由以縱向方向移除穿過各列之邏輯單元。

在一實施例中，在佈置電源閘單元前，一佈置最佳化步驟被執行以重新安排邏輯單元而達成未被佔用的空間之特定分佈。該特定分佈可藉由定出介於二電源閘單元間之每一列的特定目標之距離而被達成。

本發明在對下面詳細之描述與附圖考量下被較佳地了解。

圖式簡單說明

第1圖示意地顯示控制之邏輯單元102對接地的洩漏電流路徑之電源閘或開關單元101。

第2圖顯示集積邏輯單元202之邏輯單元201，邏輯單元201可使用慣常的標準單元設計方法被佈置。

第3圖顯示用於佈置邏輯單元之一第二方法，其中一列邏輯單元(如邏輯單元301a，301b，301c與301d)共用在相鄰專用列(「開關凹區」，如電源開關列302)中被提供之電源開關。

第4圖顯示用於佈置邏輯單元之一第三方法，其中一組邏輯單元(如邏輯單元401)共用以圓圈圍繞邏輯單元之圓形條帶(如邏輯單元區402)中被佈置的電源開關。

第5圖顯示用於佈置邏輯單元之一第四方法(「柵格開關」)，其中電源開關(如電源開關區502a與502b中之電源開關)以相對於各列開關單元之規律間隔在預設位置被佈置。

第6a與6b圖顯示依據本發明之一實施例的一設計方法(「充填開關」)。

第6c圖顯示依據本發明之一實施例的例如邏輯單元601a與充填開關單元602a之結構。

第7圖顯示使用依據本發明之一實施例的密封開關。

較佳實施例之詳細說明

本發明提供一種設計方法，其中邏輯單元或開關單元在邏輯單元列之未被佔用的位置被佈置。本發明人觀察到使用慣常之標準單元設計與佈置技術，佈置密度或運用典型上可被達成70－80%之間(即未被佔用的空間構成每一列之邏輯單元的20－30%間之可得可用的空間)。本發明在未被佔用的空間中佈置電源閘單元。可得可用之未被佔用的空間典型上提供足夠的空間以容納在一列邏輯單元中所需之全部電源閘單元。因而，在邏輯電路中納入電源閘不會提高矽之不動產需求。

在此詳細之描述中，本發明用電源閘單元連接邏輯單元至真實接地電壓基準之實施例被說明。然而，本發明可相等地應用於連接邏輯單元至真實電源電壓基準之電源閘單元(在此情形中，連接電源閘至邏輯單元之接頭被稱為「虛擬電源電壓基準」)。本發明亦可應用於連接邏輯單元至一真實接地電壓基準之邏輯單元與連接邏輯單元至真實電源電壓基準之邏輯單元的設計二者均被使用。

第6a與6b圖顯示依據本發明之一實施例的一設計方法(「充填開關」)。在充填開關設計方法下，充填開關(即電源閘單元)被設計以具有與設計館中之邏輯單元相同的高度與外形，使得充填開關單元以與邏輯單元被佈置於此列中相同之方式被佈置於慣常之邏輯單元列中。如第6a圖中顯示者，組構600代表為慣常之標準單元設計技術被設計的邏輯單元間路由信號被保留之區域的空間(「通道」)隔離的三列邏輯單元。

組構600使用慣常之佈置技術但未佈置任何充填開關地被達成。在一實施例中，邏輯單元與充填開關之佈置使用分離的工具發生。在此實施例中，邏輯單元之佈置用不知道提供該等充填開關之後續步驟的一佈置工具被實施。在另一實施例中，邏輯單元與充填開關之佈置可使用同一工具被實施，但以邏輯單元之佈置在充填開關被排除的一第一階段被實施。排除充填開關可藉由在佈置成本函數中提供適當之權重給充填開關或藉由在此特別佈置步驟被使用之設計館排除充填開關而被達成。在初始佈置中，邏輯單元可依據其「睡眠信號域」(即被同一控制信號控制之將被連接至充填開關單元的邏輯單元)而被佈置。一邏輯單元之睡眠域可藉由從開關單元之控制信號向後透過緩衝器開始並序列地連接各對反相器至控制信號之源頭地橫越連線清單(Netlist)而被定出。

如第6a圖顯示者，導體603a與603b以慣常之方式提供電源電壓基準。類似地，導體604a與604b為所顯示之各列邏輯單元以慣常方式提供真實接地電壓基準。典型地如第6a圖顯示者，該佈置法則僅能在每一列邏輯單元充填70－80%之可得可用的空間，留下如間隙605與606之間隙。在佈置法則能達成較高運用率而就佈置充填開關留下之未被佔用的空間為不足夠的稀有情形中，該佈置法則可被導向於不以較低運用程度之可得可用的空間為目標，而為充填開關單元允許最少量之未被佔用的空間。

第6c圖例如顯示依據本發明之一實施例邏輯單元601a與充填開關單元602a的結構。如在第6a圖顯示者，邏輯單元601a與充填開關單元602a二者均為真實接地與真實電源電壓基準以延伸穿過其各別之頂端與底部部位(即部位624與626)。導體623在邏輯單元601a中被提供用於連接一邏輯輸入信號。類似地，充填開關單元602a中之導體625被提供用於連接電源閘之睡眠控制信號。導體622與導體620在邏輯單元601a與充填開關單元602a中分別被提供以連接虛擬接地電壓基準。該連接例如可被導體624使用適合之路由技術方法加以生效。

依據本發明之一實施例，該設計館包括不同大小與不同定向之數個充填開關單元。在下一步驟中，邏輯單元列中未被佔用的空間(「間隙」)被定出。就每一間隙中，一個或多個充填開關單元被佈置。被佈置之充填開關單元的大小例如可由被指定給充填開關之邏輯單元的電流估計被決定。被指定給充填開關之邏輯單元的電流可使用靜態或動態估計技術被估計。適合的電流估計技術包括電流平均或在2003年12月17日申請之美國專利申請案第10/739,659號的“Current Scheduling System and Method For Optimizing Multi－Threshold CMOS Design”與在2002年10月1日申請及在2004年10月19日被發給之美國專利第6,807,660號的“Vectorless Instantaneous Current Estimation”中所揭示之任一動態電流估計技術。被佈置之充填開關單元的大小亦可用充填開關單元可被指定至附近的邏輯單元電晶體的個數被決定。使用任何這些與其他適合之方法，為每一組邏輯單元之電源閘用的所需之必要的累積裝置大小乃被決定。根據此所需之大小，適當的充填開關單元被選擇及在間隙中被佈置。被佈置之充填開關單元的定向〔註1〕被選擇以使虛擬接地淨阻抗最小化。第6b圖顯示結果之組構610。例如，第6a圖之間隙605與606分別用充填開關單元602a與602b被替換。

[註1]具有某一特定電流能力之充填開關單元的多種版本可被提供(如一充填開關單元與其鏡影像)。在一些實施例中，一版本針對另一版本之選擇可形成虛擬接地信號中較低電阻之結果。該差異例如可因用於連接虛擬接地電壓基準之導體位置所致。

用於根據一虛擬接地網所服務之充填開關單元的位置與邏輯單元之位置用於估計該虛擬接地網的配線電阻之一精確的全面路由模型為用於指導佈置的一較佳工具。在一實施例中，在最佳化之際，充填開關以電流需求之下降順序被指定充填開關(即具有最高電流需求之邏輯單元首先被指定讓充填開關)，使得具有最高電流需求之邏輯單元最靠近其被佈置。服務同一邏輯單元或同組邏輯單元之充填開關以並聯被連接以提供單一虛擬接地網，而符合具有較高電流需求之邏輯單元的虛擬接地臨界電壓及使用於充填開關單元佈置之可得可用的空間運用最大化(即服務同一邏輯單元或同組邏輯單元之充填開關可在同一鄰近區中之數個小間隙上分佈)。同樣地，充填開關單元佈置亦可被配線界限規格限制而限制在邏輯單元之真實接地電壓基準與真實接地基準間的電壓下降。該配線界限規格亦可使對結果所得之虛擬接地網的期望電遷移影響最小化。

本發明亦可以「局部電源閘」技術被使用。在此技術中，充填開關單元就算共用同一睡眠信號域或同一真實接地連接，不會以並聯被連接。

例如包括藉由以橫向方向移除邏輯單元來重新調整間隙大小之佈置最佳化技術可被用以允許被要求之充填開關配適於間隙內。在適當的情形中，邏輯單元亦可在列間被移動或被交換以提供充填開關所用之間隙或使之最佳化。該等間隙亦可被重新定大小或重新定位，使得替換間隙之充填開關單元可被限制為特定大小或以目標分佈方式分佈。允許在一列內重新安排邏輯單元佈置或在列間移動邏輯單元之最佳化步驟可被使用以允許充填開關單元之適當分佈。充填單元之此重新分佈例如可藉由避免指定充填開關單元以比充填開關單元為此被指定地服務較多個數之開關單元電晶體及因而影響時機來使效能最佳化。一般而言，其欲使充填開關單元儘可能接近其服務的邏輯單元地被佈置。用於指定邏輯單元至充填單元之一適合的成本函數可考慮虛擬接地電壓基準與真實接地基準間之使用指定的距離限制、配線電阻、估計之電流、期望之電壓下降與關切之信號整合性。其亦欲限制在充填開關單元佈置之際的邏輯單元之運動。在此實施例中，由於充填開關單元之佈置係依邏輯單元之初始佈置而定，充填開關單元因而以相當隨機地及以不規律之方式被佈置。替選的是，邏輯單元之佈置可在決定充填開關單元之大小後被調整，使得充填開關單元以較規律之方式被佈置。在充填開關單元被佈置後，其運動應被限制。

該佈置在可能時可藉由重新定被佈置之充填開關單元的大小以補償因充填開關單元與邏輯單元之運動所形成的被估計之互連電阻與真實互連電阻間的任何變異而進一步地被最佳化。

然後適合之信號路由技術可被使用以在通道中為充填開關路由虛擬接地電壓基準、邏輯單元間之電源電壓基準信號與控制信號。因而，依據本發明之一實施例，就虛擬接地電壓基準而言不需有專用之路由通道。被用以路由虛擬接地電壓基準之導體的寬度可依據被估計之電流與配線電阻被調整，而使在有作用之邏輯電路作業之際對切換速度的影響最小化。為使虛擬接地網中之電壓下降最小化，寬的配線可就虛擬接地網被使用。如上面提及者，本發明不專用於任一路由技術之使用。因而，可被施用於使用無通道路由技術(如在單元上路由)之技術。在另一實施例中，共用之虛擬接地匯流排可被提供。

雖然充填開關單元之佈置未被限制，本發明亦提供一種方法，其對何處可佈置電源閘單元加以要求。此方法(「密封開關」)要求電源閘單元(「密封開關」)在同一睡眠域之一組連續地被佈置的電源閘式邏輯單元的一或二端部被佈置。第7圖顯示依據本發明之一實施例使用密封開關單元。如第7圖顯示者，組構700包括電源閘式邏輯單元(如邏輯單元701與702)與非電源閘式邏輯單元(如邏輯單元707)二者。與充填開關方法對照下，密封開關單元在同一睡眠域之一組連續地被佈置的電源閘式邏輯單元的一或二端部被佈置。在此例中，密封開關單元706a與706b鄰接邏輯單元701與702被提供。若整列邏輯單元(如邏輯單元列703)在同一睡眠信號域中，密封開關可在該列之一或二端部被佈置(如密封開關單元705a與705b在邏輯單元列703之端部被佈置)。

第7圖亦顯示列703之邏輯單元703－n與密封開關單元705b之內部結構。如第7圖中顯示者，導體(如導體723與725)被提供用於分別連接邏輯信號與一睡眠控制信號至邏輯單元703－n與密封開關單元705b。不像充填開關單元的是，虛擬接地電壓基準721以與真實接地及真實電源電壓基準相同之方式被提供。在此方式中，一邏輯單元與其關聯之密封開關單元間的連接在佈置之際生效，而迴避後續之路由步驟。上面針對充填開關單元被討論之最佳化技術可被用以重新安排邏輯單元與間隙而為密封開關單元作出空間。

除了對密封開關相對於其關聯之邏輯單元的佈置限制外，密封開關達成與上面討論之充填開關實質相同的彈性與益處。

依據本發明之一實施例的用於佈置充填開關與密封開關及其最佳化技術可在信號路由前、信號路由後、或二者均是地被實施。

下列之表比較在此說明書所討論的用於MTCMOS之各種設計技術的特徵：

根據上表所評估之特徵，本發明人得到充填開關方法比起習知技藝具有下列優點之結論：

上面之詳細描述被提供以說明本發明之特定實施例且不欲被限制。在本發明之領域內的很多修改與變化為可能的。本發明在下列之如申請專利範圍中被設立。

101．．．電源閘，開關單元

102．．．開關單元

103．．．虛擬接地節點

104．．．電源節點

105．．．真實接地節點

106．．．控制節點

201．．．開關單元

202．．．電源閘

203a．．．接地基準柵格

203b．．．接地基準柵格

204a．．．導體

204b．．．導體

301a－301d．．．邏輯單元

302．．．電源開關凹區

303a．．．導體

303b．．．導體

304a．．．導體

304b．．．導體

401．．．邏輯單元

402．．．電源閘區

501a．．．邏輯單元

501b．．．邏輯單元

502a．．．電源開關區

502b．．．電源開關區

503a－503d．．．導體

505a－505d．．．導體

600．．．組構

601a－601c．．．邏輯單元

602a－602b．．．充填開關單元

603a－603b．．．導體

604a－604b．．．導體

605．．．間隙

606．．．間隙

610．．．組構

620．．．導體

621．．．虛擬接地

622．．．導體

623．．．導體

624．．．部位

625．．．導體

626．．．部位

700．．．組構

701．．．邏輯單元

702．．．邏輯單元

703．．．邏輯單元列

703a,703b．．．導體

704a,704b．．．導體

705a,705b．．．密封開關單元

706a,706b．．．密封開關單元

707．．．邏輯單元

721．．．虛擬接地電壓基準

723．．．導體

725．．．導體

第1圖示意地顯示控制之邏輯單元102對接地的洩漏電流路徑之電源閘或開關單元101。

第2圖顯示集積邏輯單元202之邏輯單元201，邏輯單元201可使用慣常的標準單元設計方法被佈置。

第3圖顯示用於佈置邏輯單元之一第二方法，其中一列邏輯單元(如邏輯單元301a，301b，301c與301d)共用在相鄰專用列(「開關凹區」，如電源開關列302)中被提供之電源開關。

第4圖顯示用於佈置邏輯單元之一第三方法，其中一組邏輯單元(如邏輯單元401)共用以圓圈圍繞邏輯單元之圓形條帶(如邏輯單元區402)中被佈置的電源開關。

第5圖顯示用於佈置邏輯單元之一第四方法(「柵格開關」)，其中電源開關(如電源開關區502a與502b中之電源開關)以相對於各列開關單元之規律間隔在預設位置被佈置。

第6a與6b圖顯示依據本發明之一實施例的一設計方法(「充填開關」)。

第6c圖顯示依據本發明之一實施例的例如邏輯單元601a與充填開關單元602a之結構。

第7圖顯示使用依據本發明之一實施例的密封開關。

600．．．組構

601a－601c．．．邏輯單元

603a－603b．．．導體

604a－604b．．．導體

605．．．間隙

606．．．間隙

Claims (51)

1. 一種積體電路，其包含：一導體用於提供一電壓基準；一列或多列邏輯單元，包括一第一團之邏輯單元，其每一邏輯單元具有一接頭用於耦合一虛擬電壓基準；以及一個或多個電源閘單元，其每一個具有一接頭用於耦合該虛擬電壓基準與一接頭用於耦合用於提供一電壓基準之該導體，該等數個電源閘單元在該等邏輯單元間被佈置，其中用於耦合該第一團之邏輯單元的虛擬電壓基準之該等接頭被連接至用於耦合該等電源閘單元之虛擬電壓基準的接頭。
2. 如申請專利範圍第1項所述積體電路，其中該第一團之邏輯單元連續地在一列中被佈置，及其中該等電源閘單元之一鄰接該第一團之邏輯單元中的該等邏輯單元之一被佈置。
3. 如申請專利範圍第2項所述積體電路，其中在一預設位置之導體在鄰近的邏輯單元與電源閘單元二者均被提供，使得用於耦合該邏輯單元中之虛擬電壓基準的接頭因該佈置之性質被連接至用於耦合該電源閘單元之虛擬電壓基準的接頭。
4. 如申請專利範圍第2項所述積體電路，其中該積體電路包含以數列被配置之邏輯單元，每一列包含位於該列之端部的電源閘單元。
5. 如申請專利範圍第2項所述積體電路，其中該積體電路包含以第一列與第二列被配置之邏輯單元，其中電源閘單元在該第一列之端部被提供，及邏輯單元在該第二列之端部被提供。
6. 如申請專利範圍第5項所述積體電路，其中該第一團之邏輯單元位於該第二列內。
7. 如申請專利範圍第5項所述積體電路，進一步包含一第三列僅包含被連接至用於提供該虛擬電壓基準之導體。
8. 如申請專利範圍第1項所述積體電路，其中該電壓基準為一接地電壓基準。
9. 如申請專利範圍第1項所述積體電路，其中該電壓基準為一電源電壓基準。
10. 如申請專利範圍第1項所述積體電路，其中用於耦合該第一團之邏輯單元的虛擬電壓基準之接頭用在路由通道中之導體被連接至用於耦合該等電源閘單元之虛擬電壓基準的接頭。
11. 如申請專利範圍第1項所述積體電路，其中用於耦合該第一團之邏輯單元的虛擬電壓基準之接頭使用無通道路由技術被連接至用於耦合該等電源閘單元之虛擬電壓基準的接頭。
12. 如申請專利範圍第1項所述積體電路，其中用於耦合該第一團之邏輯單元的虛擬電壓基準之接頭用共用路由通道中之導體被連接至用於耦合該等電源閘單元之虛擬電壓基準的接頭之虛擬電壓基準匯流排。
13. 如申請專利範圍第1項所述積體電路，其中每一電源閘單元包含數個以並聯組構被連接之電晶體。
14. 如申請專利範圍第1項所述積體電路，其中數個電源閘單元以並聯組構被連接。
15. 如申請專利範圍第1項所述積體電路，其中一第二團之邏輯單元的每一個被連接至提供一電壓基準之導體。
16. 如申請專利範圍第1項所述積體電路，其中該等電源閘單元以不規律方式在列中被佈置。
17. 如申請專利範圍第1項所述積體電路，其中該等電源閘在由該等邏輯單元之佈置結果所得的列內之間隙中被佈置。
18. 一種用於佈置電源閘單元之方法，其包含：提供一導體用於承載一電壓基準；佈置一列或多列之數個邏輯單元，其中該等邏輯單元包括一第一團之邏輯單元，其每一邏輯單元具有一接頭用於耦合一虛擬電壓基準；以及佈置多個電源閘單元，其每一個具有一接頭用於耦合該虛擬電壓基準與一接頭用於耦合用於提供一電壓基準之該導體，該等數個電源閘單元在該等邏輯單元間被佈置。
19. 如申請專利範圍第18項所述方法，其中該第一團之邏輯單元連續地在一列中被佈置，及其中該等電源閘單元之一鄰接該第一團之邏輯單元中的該等邏輯單元之一被佈置。
20. 如申請專利範圍第18項所述方法，其中在一預設位置之導體在鄰近的邏輯單元與電源閘單元二者均被提供，使得用於耦合該邏輯單元中之虛擬電壓基準的接頭因該佈置之性質被連接至用於耦合該電源閘單元之虛擬電壓基準的接頭。
21. 如申請專利範圍第18項所述方法，其中該電壓基準為一接地電壓基準。
22. 如申請專利範圍第18項所述方法，其中該電壓基準為一電源電壓基準。
23. 如申請專利範圍第18項所述方法，其中該等數個電源閘單元在由佈置該等邏輯單元結果所得之邏輯單元間的未被佔用的空間中被佈置。
24. 如申請專利範圍第23項所述方法，其中在該未被佔用的空間中被佈置之每一電源閘單元的大小依據將被連接至該電源閘單元之該等邏輯單元中的電流之估計被計算。
25. 如申請專利範圍第24項所述方法，其中該電流之估計使用靜態估計技術被實施。
26. 如申請專利範圍第24項所述方法，其中該電流之估計使用動靜態估計技術被實施。
27. 如申請專利範圍第23項所述方法，其中在該未被佔用的空間中被佈置之每一電源閘單元的大小使用此電源閘單元被連接的該等邏輯單元中之電晶體的個數被計算。
28. 如申請專利範圍第18項所述方法，進一步包含路由該虛 擬電壓基準以連接用於耦合該第一團之邏輯單元的虛擬電壓基準之接頭至用於耦合該等電源閘單元之虛擬電壓基準的接頭。
29. 如申請專利範圍第28項所述方法，其中該路由係使用路由通道中之導體被實施。
30. 如申請專利範圍第28項所述方法，其中該路由係使用非路由通道中之導體被實施。
31. 如申請專利範圍第28項所述方法，其中該路由係使用共用虛擬電壓基準匯流排導體被實施。
32. 如申請專利範圍第18項所述方法，進一步包含藉由沿著橫向方向移動每一列內之該等邏輯單元來重新決定未被佔用空間的大小。
33. 如申請專利範圍第18項所述方法，進一步包含藉由跨過列移動該等邏輯單元來重新決定未被佔用空間的大小。
34. 如申請專利範圍第18項所述方法，其中在佈置該等電源閘單元前，一佈置最佳化步驟被執行以重新安排該等邏輯單元而達成該一或多列中之未被佔用空間之一特定分佈。
35. 如申請專利範圍第34項所述方法，其中該特定分佈藉由以沿著二電源閘單元間之每一列的一特定距離為目標地被達成。
36. 如申請專利範圍第18項所述方法，進一步包含直接連接一第二團邏輯單元至用於提供該電壓基準之導體。
37. 如申請專利範圍第18項所述方法，其中被用於該等邏輯 單元與該等電源閘單元間之連接的導體寬度係依據配線電阻之估計被提供。
38. 如申請專利範圍第18項所述方法，其中具有共同睡眠域之該等邏輯單元以彼此緊密相鄰地被佈置。
39. 如申請專利範圍第38項所述方法，進一步包含橫越一連線清單(Netlist)以定出與每一邏輯單元相關聯之電源閘的一控制信號。
40. 如申請專利範圍第39項所述方法，其中該橫越包括通過多對之緩衝器與反相器向後追蹤該控制信號。
41. 如申請專利範圍第18項所述方法，其中該等邏輯單元與該等電源閘單元係依據有關使用者所指定之距離的限制被佈置。
42. 如申請專利範圍第18項所述方法，其中該等邏輯單元與該等電源閘單元係依據有關被估計之電壓下降的限制被佈置。
43. 如申請專利範圍第18項所述方法，其中該等邏輯單元與該等電源閘單元係依據有關所關切之信號整合性的限制被佈置。
44. 如申請專利範圍第18項所述方法，其中每一電源閘單元依據其根據該電源閘單元之佈置與該電源閘之關聯的邏輯單元的佈置估計配線電阻之一全面路由模型被佈置。
45. 如申請專利範圍第18項所述方法，其中每一電源閘單元依據其根據該電源閘單元之佈置與該電源閘之關聯的 邏輯單元的佈置估計電流之一全面路由模型被佈置。
46. 如申請專利範圍第18項所述方法，其中該等電源閘單元依據電流需求之下降順序被指定至邏輯單元。
47. 如申請專利範圍第18項所述方法，其中該電源閘單元以受到電流限制而被佈置。
48. 如申請專利範圍第18項所述方法，其中該等邏輯單元使用一第一佈置步驟，及該等電源閘單元使用第二佈置步驟被佈置，其中該第一佈置步驟以不關切該等電源閘單元之佈置地被執行。
49. 如申請專利範圍第18項所述方法，其中該等邏輯單元與該等電源閘單元使用多佈置步驟被佈置，其中該等佈置步驟之一以該等電源閘單元被排除地被實施。
50. 如申請專利範圍第49項所述方法，進一步包含為該等電源閘單元指定高的成本函數以在此佈置步驟中排除該等電源閘單元。
51. 如申請專利範圍第49項所述方法，其中該等電源閘單元由在此佈置步驟中被使用之設計館被排除。