TWI389183B - 堆疊半導體晶片之方法與裝置 - Google Patents

堆疊半導體晶片之方法與裝置 Download PDF

Info

Publication number
TWI389183B
TWI389183B TW097137392A TW97137392A TWI389183B TW I389183 B TWI389183 B TW I389183B TW 097137392 A TW097137392 A TW 097137392A TW 97137392 A TW97137392 A TW 97137392A TW I389183 B TWI389183 B TW I389183B
Authority
TW
Taiwan
Prior art keywords
wafer
holes
edge
metal
seal
Prior art date
Application number
TW097137392A
Other languages
English (en)
Other versions
TW200924034A (en
Inventor
Mark A Gerber
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of TW200924034A publication Critical patent/TW200924034A/zh
Application granted granted Critical
Publication of TWI389183B publication Critical patent/TWI389183B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

堆疊半導體晶片之方法與裝置
本發明一般係關於半導體器件及程序；且更特定言之，係關於垂直堆疊及水平接合之半導體晶片的結構及製造方法。
每18個月使半導體產品之功能複雜性加倍的半導體技術("莫耳(Moore)定律")中之長期趨勢已有若干不可明喻的結果。首先，更高產品複雜性應藉由縮小晶片組件之特徵大小而保持封裝尺寸恆定大幅地達到；較佳係甚至封裝應縮小。其次，增加之功能複雜性應藉由產品可靠性中之相等增加平行地進行。第三，每一功能單元之成本應隨複雜性的各產生而降下，使具有其雙倍功能性之產品的成本將僅輕微地增加。
關於半導體封裝方面的挑戰，主要之趨勢係努力使封裝外形縮小，以使當封裝係設置在電路板上時其消耗較少面積及較低高度，及以最小成本(材料及製造成本兩者)達到此等目標。近來，另一需要係新加至此列表，即需要設計封裝以使晶片及/或封裝之堆疊成為增加功能密度及減少器件厚度之一選項。用於堆疊晶片及封裝之一成功策略縮短達到創新產品市場之時間，其利用各種能力之可用晶片(例如處理器及記憶晶片)且無須等待晶片的重新設計。
有利於堆疊半導體晶片及封裝之技術係覆晶方法。覆晶裝配件之廣泛應用係藉由若干事實驅動。首先，當與習知線結合互連技術相關之寄生電感減少時，可改進半導體器件的電性能。其次，覆晶裝配件在晶片及封裝間提供比線結合更高之互連密度。尤其係，缺少迴路線允許與晶片、引線框架及囊封之厚度減少一致地減少封裝高度(輪廓)。第三，覆晶裝配件消耗比線結合更少之矽"佔用面積"，且因此有助於節省矽區域及減少器件成本。及第四，當使用並行成組(gang)結合技術而非持續個別結合步驟時，可減少製造成本。
習知製程使用以錫為基焊球及其回焊特性作為球結合的標準方法。然而，可達到之凸塊間距係受限。對於焊接材料，凸塊或焊球目前係受限於約160μm之中心至中心間距。當欲接觸具有相對較小區域晶片的器件時，此等限制嚴重地限制可在可用晶片表面上製成之連接的數目，且因而限制覆晶技術的使用。
對於矽晶片，係努力用一藉由經修改線球技術附接至鋁頂部接合接墊之金來替換以回焊為基的互連球。藉由此技術提供之金凸塊提供一實質上較精細凸塊間距；25μm直徑係用於目前生產中器件的較低值。
堆疊矽晶片中之最近發展係提出使用藉由延伸穿過半導體晶片厚度之導電通孔的導線或層替換電連接。用於填充通孔之較佳金屬係銅。令人遺憾的係銅(或大多數其他金屬)之熱膨脹係數係比用於矽之係數的量值更高至少一量級；與大量所需通孔結合，可能產生對於主動晶片組件的一嚴重熱機械應力問題。
本案申請人認知發現一用於解決藉由應力及微裂產生(尤其當在半導體晶片之周邊產生時)之可靠度問題的共同方法，而後結合此方法與使用現存完全發展的電路設計之機會用於建構晶片及基板之創新堆疊之現存需要。此等結合器件可(例如)展現記憶體及處理器組件的特性。本申請人進一步認知產生此等器件及縮小最後產品之橫向與垂直尺寸的需要。
本發明藉由在圍繞晶片周邊使用"低衝擊"區以定位金屬填充通孔(較佳係依線性或交錯式陣列)來解決問題。此等區亦包含晶片結合接墊以使通孔可電連接至接墊。同時，係使用一或多個類型密封件之列以遮蔽主動電路防止起源於晶片切割之微裂，及防止藉由金屬填充通孔造成之熱機械應力。
通孔經構造以使其可電連接至其他晶片或基板，其垂直地以形成一三維堆疊，或水平地以形成一二維鏈。
本發明之一具體實施例係一包括一晶片及一工件的半導體系統。該晶片在接近其邊緣處具有一第一接觸墊且遠離其邊緣之主動組件。該晶片進一步具有定位在接墊及個別邊緣間之通孔；各通孔具有一絕緣塗層、一金屬填充芯，且係連接至一接墊。此外，防止微裂及熱機械應力之密封件係位於通孔及主動組件間，且在某些具體實施例亦在通孔及個別最接近邊緣間。該工件可為一第二半導體晶片或一基板；其具有匹配通孔之位置的第二接觸墊。當工件係一第二晶片時，其可具有不同於第一晶片之組件的主動組件。該晶片係在工件上垂直地堆疊，以使各第二接觸墊對齊且與對應通孔電接觸。
本發明之另一具體實施例係一包括兩個晶片的半導體系統。各晶片具有接近其邊緣之接觸墊及遠離其邊緣的主動組件。各晶片進一步具有與一邊緣相鄰之金屬填充通孔，該金屬芯沿晶片側至少部分地曝露。此外，防止微裂及熱機械應力之密封件係位於通孔及主動組件間。第二晶片之通孔係位於匹配第一晶片的通孔位置之位置，且係與該晶片邊緣位置相鄰；該金屬芯沿該晶片側至少部分地曝露。再次，防止微裂及熱機械應力之密封件係位於通孔及主動組件間。第一晶片之曝露通孔係對齊且接觸第二晶片的曝露通孔，因而第一及第二晶片形成一水平鏈。
本發明之另一具體實施例係一製造垂直地堆疊晶片或晶片基板結合的一半導體系統之方法。其提供一具有第一及第二表面的半導體晶圓，該晶圓具有藉由切割道而分隔之複數個晶片。各晶片具有接觸墊、從第一延伸至第二表面之金屬填充通孔，及如以上描述之防止微裂及熱機械應力之密封件。該等晶片較佳係藉由鋸切沿切割道自晶圓上切開。金屬凸塊係附接至各通孔的第二表面，較佳係藉由焊球打線接合。提供如基板或第二晶片之工件，其具有一包括匹配通孔位置之第二接觸墊的第三表面。各晶片係接著在一工件上垂直地堆疊，以使各通孔凸塊對齊且與個別第二接觸墊電接觸。
本發明之又另一具體實施例係一用於製造晶片的一水平鏈的方法。兩個半導體晶圓具有藉由切割道(scribe street)分隔的晶片。該等晶片之主動組件可不同。第一晶片之通孔的至少一部分係與至少一第一切割道相鄰；第二晶片之通孔的至少一部分係在匹配與第一切割道相鄰之第一通孔的位置中與至少一第二切割道相鄰。該等晶片係自晶圓上切開，從而至少部分地曝露與至少一切割道相鄰之通孔的金屬芯。一來自第二晶圓的晶片及一來自第一晶圓的晶片經定向以使第二通孔之曝露金屬芯與第一通孔之個別曝露金屬芯對齊。該等個別金屬芯係接著附接及電連接。
圖1描述本發明之一範例具體實施例；示意性透視圖顯示兩個半導體晶片101及102，以裝配至一大體上指示為100之晶片堆疊內。頂部晶片101及底部晶片102展現根據本發明之特徵，其促進堆疊裝配而無須重新設計任一晶片的電路。結果，晶片堆疊產品100之裝配產生一器件，其結合現存晶片101及現存晶片102之特性而無須花費心力、時間及費用以設計新器件或修改任一晶片的電路。
半導體晶片101具有邊緣110、111、112及113；其進一步具有第一表面101a及第二表面101b。第一表面101a包括接近邊緣110之第一接觸墊120，接近邊緣111之接觸墊121，接近邊緣112之接觸墊122及接近邊緣113之接觸墊123。晶片101具有主動組件，例如積體電路130及131，其遠離邊緣110、111等等。
圖1進一步顯示穿透半導體通孔(TSV)140，其係從半導體晶片101的第一表面101a延伸至第二表面101b。一通孔140之放大斷面係在圖2中說明。通孔具有一直徑210，其有一環形斷面之開口，或一藉由半導體的結晶方位給定的幾何斷面。較佳直徑係在約3及50 μm間。因為通孔芯中之金屬量決定對於半導體材料之CTE差異的大小，故具有小直徑之通孔係較佳。對於矽，其CTE控制在直徑小於約30 μm之通孔中的金屬CTE。對於一圓柱型通孔，直徑210在整個通孔長度中係恆定。通孔140之壁藉由藉由一絕緣層(塗層)201覆蓋。該通孔之芯係用金屬202填充，較佳係銅。在第一晶片表面101a上，通孔140具有一至一特定接觸墊121之布線跡線141(較佳係銅)，且在第二晶片表面101b上，通孔140可具有一金屬端子142(較佳係具有一可接合表面的銅)連同一金屬凸塊220，較佳係藉由一線球接合技術(參見下文)製成一金球(或者成為一銅球)。
晶片101進一步具有密封件，其防止微裂及防止熱機械應力。在圖1中，此等密封件係藉由點概要地指示；在圖2中，係提供一範例用於在一特定配置中之特定密封件結構；及在圖4至13中，係說明許多較佳之密封件結合。
在圖1及2中，指示為150之密封件結構係設計以最小化或甚至消除微裂。密封件150係位於通孔140及個別最接近的晶片邊緣間(在圖1及2的範例中指示為110)；指示為230之半導體區係切割道且表示將由切割作業犧牲的材料。密封件150的作用在於阻止半導體材料中的微裂；此等微裂典型係在晶片切割作業期間當一旋轉鋸片切穿切割道230時產生。甚至在使用雷射之一替代切割技術中，亦會產生微裂。
內嵌於鄰接切割道的半導體中之各種金屬結構150已經發展及運用為有效微裂密封件。一成功的密封件結構之範例係在2002年4月2日核發之美國專利第6,365,958號中描述且在圖2中重製。該等密封件結構沿晶片邊緣(例如圖1中的110)延伸及從表面穿入至半導體材料內如主動組件130等一樣深。該結構包括鄰接主動組件之至少一連續阻障壁251，與一在該阻障壁251及切割道230間之犧牲複合結構252相結合。該複合結構具有使裂紋傳播之相關能量消散的能力：一具有穿透複合結構之足夠能量的裂紋將被轉變成複數個較弱的裂紋，而無法穿透該壁。該複合結構包括相交金屬線之至少兩個格柵，該等格柵藉由金屬填充通孔連接，形成一分佈在複數個氧化物絕緣層內之金屬的三維網路。
進一步如圖1及2中描述，指示為151之密封件結構係設計以最小化或甚至消除熱機械應力。此等應力起源於通孔中之金屬及半導體材料間的熱膨脹係數(CTE)的差異。作為一範例，銅之CTE係約比矽的CTE之量值更高至少一量級。在器件操作或熱測試之溫度急升期間，CTE差異造成(壓縮或拉伸)應力。一較佳密封件係一從晶片表面101a延伸至半導體材料內的溝槽。較佳係，該溝槽窄小，以使其僅耗用少數半導體佔用面積但足夠深以延伸該主動組件深度的至少一明顯部分。優先之蝕刻已在文獻中描述以蝕刻特定用於半導體結晶方位之溝槽。取決於蝕刻技術，溝槽可具有三角形、矩形或其他斷面。溝槽操作以阻抗或甚至阻隔應力，其係藉由器件之溫度循環或操作溫度變動，或藉由機械壓縮、拉伸或剪力造成。
本發明之具體實施例進一步包括一工件，其具有匹配晶片101之通孔140的位置之第二接觸墊。圖1之具體實施例描述用於係一第二半導體晶片的情況之工件，且圖3描述如一以導電跡線層壓之絕緣基板之工件。圖1實際上包括兩個用於第二半導體晶片的選項： 在一選項中，第二晶片(指示為102)具有邊緣160、161等，一具有第二接觸墊之第三表面102a匹配通孔140之位置：接近邊緣160之接觸墊170，接近邊緣161之接觸墊171等等。晶片102具有遠離邊緣之主動組件180、181等等。具有匹配通孔140之位置的接觸墊170、171等等，晶片101可垂直地堆疊在晶片102上以使第三表面102a面對第二表面101b，且使各第二接觸墊170、171等對齊且與通孔140之對應金屬凸塊電接觸。
在另一選項中，第二晶片(指示為103)係類似晶片101製造；其具有定位在第二接墊及個別邊緣間之第二通孔190。與匹配第一晶片101之通孔140的位置之第二接墊不同之處在於，第二通孔190可匹配通孔140的位置。此外，防止微裂之密封件191係位於介於第二通孔190，及個別最接近邊緣間，且防止熱機械應力之密封件(未在晶片103中顯示)可位於第二通孔190及主動組件間。如圖1顯示，各第二通孔190可具有一在第三表面上至一個別第二接墊之布線連接192，且在第四表面上之一金屬端子193適於附接一金屬凸塊(類似圖2中說明的凸塊)。
在一較佳配置中，晶片101可具有在平行於晶片邊緣之規則列中形成陣列之複數個通孔140。在另一較佳配置中，晶片101可具有在交錯位置中形成陣列的通孔。在該情況下，晶片可進一步具有位於交錯式通孔間防止熱機械應力之密封件。
圖3描述大體上指示為300之本發明的另一具體實施例；示意性透視圖顯示一欲在一基板302上裝配的半導體晶片301。晶片301具有類似於圖1中之晶片101製造的一第一表面301a及一第二表面301b。其展現如積體電路之電子組件，其在晶片的中心部分中具有接觸墊，及接近晶片邊緣之金屬填充通孔340。各通孔具有一布線跡線341至一接觸墊及一金屬凸塊(圖3中未顯示)以使其能夠電接觸至在基板302上之接墊。
基板302可由例如用導電跡線層壓之塑膠或陶瓷的絕緣材料製成。基板302具有一包括第二接觸墊320的第三表面302a；此等接墊匹配晶片301之通孔340的位置。各接墊320較佳係藉由一導電跡線321連接至接墊322，其較佳係具有一可焊接表面以提供至焊球之附接。或者，接墊322可具有一可接合表面以提供對於線接合之附接。
可將晶片301垂直地堆疊在基板302上，以使第三表面302a面對第二表面301b。使各第二接觸墊320對齊且與對應凸點通孔320電接觸。
如指出，密封件一般係需要保護晶片的電子組件防止由切割過程所產生之微裂從晶片側向內傳播，及防止起源於溫度急升中之通孔金屬及半導體材料間之CTE失配的熱機械應力。圖4至9顯示藉由本發明之具體實施例的各種較佳密封件配置。圖5及6之斷面圖說明用於圖4之俯視圖中所示的晶片之兩種密封件配置。主動組件的區域401係遠離保留用於切割道之點區域405。作用區域之組件亦具有接合接墊402；各接墊402係藉由跡線404連接至一金屬填充通孔403。在圖4中，通孔403係在平行於切割道之列中形成陣列。
在圖4中，點線410指示在圖5及6中之微裂密封件510；此等密封件係在圖2中更詳細顯示為一在絕緣材料中之金屬結構的三維網路150。實際上，可將圖2視為圖5之密封件配置的擴大及更完整表示法。點線411指示圖5及6中之應力阻抗溝槽密封件511；此等密封件在圖2中更詳細顯示為從晶片表面切入至主動組件區域的多層金屬/絕緣體結構內的溝槽151。在圖6的具體實施例中，額外之溝槽密封件601係實施為電路之保護以進一步使熱機械應力變小。另一方面，在一些具體實施例中，微裂密封件或應力密封件可能不需要。
通孔、密封件及接合接墊的另一具體實施例係在圖7、8及9中說明。圖8及9之斷面圖說明用於圖7之俯視圖中所示的晶片之密封件配置。主動組件的晶片區域701具有接合接墊702。保留用於晶片之切割道的點狀區域係指示為705。複數個金屬填充通孔703係在平行於切割道之列中形成陣列且此外在交錯式位置中。在圖7、8及9中，在較接近切割道之列中的通孔係指示為703a，且在較遠離切割道之列中的通孔係指定為703b。此外，接合接墊702係在平行於切割道之列中形成陣列且亦在交錯位置中。各接墊702係藉由跡線704連接至一金屬填充通孔703。在圖7中，點線710指示在圖8及9中之微裂密封件810；此等密封件係在圖2中更詳細顯示為一在絕緣材料中之金屬結構的三維網路150。點線711指示在圖8及9中之應力阻抗溝槽密封件811；此等密封件係在圖2中更詳細顯示為從晶片表面切入至主動組件區域的多層金屬/絕緣體結構內的溝槽151。
在圖9之具體實施例中，額外之密封件901(微裂密封件及應力密封件)係實施為電路之保護以進一步使熱機械應力變小。另一方面，在一些具體實施例中，微裂密封件或應力密封件可能不需要。
藉由使用金屬填充通孔所堆疊之晶片的完全益處可在例如圖10之基板上封裝器件或圖11之層疊封裝(package-on-package)器件的產品中見到。在圖10中，一信號處理晶片1001在晶片1001之區中具有金屬填充通孔1002，其係未用於主動組件(例如沿晶片邊緣的周邊晶片區)。此外，晶片1001具有接近通孔之防止微裂及熱機械應力的密封件(圖10中未顯示)。在晶片1001之作用表面上係再分佈線1004(較佳係由銅或鋁製成)，其具有接觸墊以附接記憶晶片1010。在晶片1001之被動表面上係附接至通孔1002之金屬凸塊1003(較佳係由金製成)。
晶片1010係藉由金屬凸塊1011附接至晶片1001用於信號及電源，其較佳係由金或銅製成。此外，一些凸塊1012可增加用於平衡構造。較佳係該晶片1010無須額外的再布線跡線。在晶片1001及1010之裝配後，金屬凸塊1011間之間隙可用黏著聚合物底部填充用於熱機械應力的再分佈。
在圖10中，金屬填充通孔1002之凸塊1003係附接至基板1020。較佳係，基板1020係由例如聚合物或陶瓷的絕緣材料製成，與用於凸塊1003之導電跡線與接觸墊及焊料本體1030整合。在晶片1001於基板1020上的裝配後，金屬凸塊1003間之間隙可用一黏著聚合物底部填充用於熱機械應力的再分佈。繼而，焊料本體1030可附接至外部部分1040(例如印刷電路板)。
對於許多產品，經裝配器件之輪廓係藉由圖10中的線1021給定。然而，應注意基板1020可經組態以支援層疊封裝器件的進一步裝配。由於此目的，基板1020可藉由長度1022延伸以提供用於額外接觸墊1023之區域，其適於一額外封裝的焊料附接。此層疊封裝配置之一範例係在圖11中顯示。
在圖11中，金屬填充通孔1102連同再布線跡線1104及金屬凸塊1103係用以裝配晶片1110與晶片1101及與基板1120；兩個晶片1101及1110可執行數位微處理器或類比功能。基板1120具有用於焊點1150至另一封裝1160的接觸墊1123，例如一記憶體產品。基板1120進一步具有焊點1130至外部部分1140(如印刷電路板)。此緊密裝配之一技術優點(例如由市場尋求用於手持產品後)係最後產品之所得低總厚度。晶片1101及1110之厚度可保持至各約0.1mm；金屬凸塊1103可約0.03mm高。對於具有約0.5mm厚度1161的封裝1160，具有約0.13mm厚度1121的基板1120，具有約0.25mm高度1151的焊點1150，及具有約0.12mm高度1131的焊點1130，總產品厚度1170總計約1.0mm。
本發明之另一具體實施例係一至少兩個半導體晶片的水平鏈，其係沿其立方體的個別小側彼此附接。圖12說明一第一半導體晶片1200之一部分的一第一小側1201，其具有一至第一側1201之第一邊緣1202。晶片1200進一步具有一第一表面1200a及一第二表面1200b；第一表面1200a包括接近第一邊緣1202之第一接觸墊1212及遠離第一邊緣之主動組件1220。
複數個第一通孔1241係與第一邊緣1202相鄰。該等通孔具有一直徑1242、一絕緣塗層1243及一金屬填充芯1244。如圖12所示，芯1244係沿第一側1201至少部分地曝露(造成曝露之切割程序係在下文中描述)。各第一通孔1241在第一表面1200a上具有一布線跡線1211至一第一接墊1212。
藉由圖12中之點線1250指示，防止微裂之密封件及防止熱機械應力之密封件係位於第一晶片1200之第一通孔1241及主動組件1220間。
圖13以簡化方式指示第一半導體晶片1200之一部分及第二半導體晶片1300之一部分。此第二晶片1300具有一至第二側1301之第二邊緣1302、一第三表面1300a及一第四表面1300b。類似第一晶片1200，但為了明顯而未在圖13中顯示，第三表面1300a包括接近第二邊緣1302之第二接觸墊及遠離第二邊緣1302的主動組件。
複數個第二通孔1341係與第二邊緣1302相鄰。通孔1341係在匹配第一邊緣1202處之第一通孔1241的位置之位置中。類似通孔1202，通孔1302的芯係沿第二側1301至少部分地曝露。另外，類似晶片1200，各第二通孔1341在第三表面1300a上具有至一第二接墊的一布線跡線(為明顯而未在圖13中顯示)。亦為明顯而未顯示係防止微裂之密封件及防止熱機械應力的密封件，其係位於在第二晶片之第二通孔1341及主動組件之間。
為了在晶片1200及晶片1300間形成水平鏈，使第二側1301面對第一側1201，如圖13中所示。使晶片側1201及1301間之距離減少至零，而將第二側1301附接至第一側1201，以使各第二通孔1341對齊且與個別第一通孔1241電接觸，較佳使用焊料或導電黏著劑。
本發明之另一具體實施例係一用於製造一半導體晶片及一工件之堆疊的方法，該工件可為另一半導體晶片或一基板。該方法首先提供一含有例如積體電路之複數個電子組件("晶片")製成的半導體晶圓；該晶圓具有一第一及一第二表面。該第一表面包括複數個晶片，該等晶片布局為藉由保留作為用於分隔晶片之切割道而會被犧牲的半導體區所分隔。各晶片在第一表面上具有遠離切割道之主動組件、接近切割道的第一接觸墊，及位在第一接墊及切割道間之通孔。
該等通孔具有一直徑、一絕緣塗層、一金屬填充芯及一在第一表面上至一接墊的布線跡線；較佳係各通孔在第二表面上亦具有金屬端子。通孔可藉由化學蝕刻、雷射或電漿製成。
各晶片進一步具有位在通孔及個別最接近切割道間之防止微裂的密封件，及位於通孔及主動組件間之防止熱機械應力的密封件。防止微裂之密封件包含金屬及絕緣體區交替的三維犧牲結構；防止熱機械應力之密封件包含從晶片表面延伸進入至半導體材料內的凹溝或溝槽。
在下一製程步驟中，將該等晶片係沿切割道自晶圓上切開。較佳之切割技術係沿切割道切穿晶圓的藍寶石轉軸鋸。藉由一三維金屬/絕緣體網路構成之密封件結構而阻止在鄰接於切割道之半導體材料中因鋸切過程而可能產生的任何微裂。
除了設在通孔及切割道間防止微裂的金屬/絕緣體密封件以外，進一步之防止微裂之密封件可位於通孔及主動組件間。
一金屬凸塊係接著附接至各通孔的第二表面，較佳係一金或銅之凸塊。較佳之附接方法係一經修改的線球接合技術。
其次，係提供複數個工件。該等工件具有一第三表面，其包括匹配晶片之通孔位置的第二接觸墊。該等工件可為以導電線層壓之絕緣基板。或者，該等工件可為第二半導體晶片；在此情況下，工件接觸墊可透過第二晶片與金屬填充通孔重合。
明確言之，當工件係半導體晶片時，各晶片具有邊緣及一第三及一第四表面；第三表面包括接近個別邊緣之第二接觸墊，及遠離邊緣之主動組件；第二晶片具有定位在第二接墊及個別邊緣間的第二通孔，其係在匹配第一晶片通孔之位置的位置中；及位於第二通孔及個別最接近邊緣間防止微裂之另外密封件，及位於第二通孔及主動組件間防止熱機械應力之密封件。
在下一製程步驟中，一晶片經選擇且在一工件上垂直地堆疊，因此使第二表面面對第三表面，且使各通孔凸塊對齊且與個別第二接觸墊電接觸。通孔之凸塊係以冶金方式附接至第二接墊，較佳係使用一焊料回焊技術，或使用一導電黏著劑。
本發明之另一具體實施例係一用於製造半導體晶片的一水平鏈之方法。該方法以提供一具有一第一及一第二表面之第一半導體晶圓開始；該第一表面包括複數個藉由切割道分隔的晶片。各晶片在第一表面上具有接近切割道之接觸墊，及遠離切割道之主動組件。該晶片進一步具有第一通孔，其具有一直徑、一絕緣塗層、一金屬填充芯，及在第一表面上至一接墊的一布線跡線。第一通孔之至少一部分係與至少一第一切割道相鄰。此外，各晶片具有位在第一通孔及主動組件間防止熱機械應力的密封件。
在下一製程步驟中，該等晶片係沿切割道自第一晶圓上切開。切割半導體材料之較佳方法使用一旋轉鋸。此製程步驟(至少部分地)曝露第一通孔的金屬芯，其係與至少一切割道相鄰。
其次，係提供一第二半導體晶圓，其具有一第三及一第四表面。該第三表面包括藉由切割道分隔之複數個晶片；各晶片在第三表面上具有接近切割道之接觸墊，及遠離切割道之主動組件。
各晶片具有另一第二通孔，其具有一直徑、一絕緣塗層、一金屬填充芯，及在第三表面上至一接墊的布線跡線。第二通孔的至少一部分係與至少一第二切割道相鄰，其係在匹配與第一切割道相鄰之第一通孔的位置之位置中。各晶片進一步具有位在第二通孔及主動組件間防止熱機械應力的密封件。
在下一製程步驟中，該等晶片係沿切割道自第二晶圓上切開。切割半導體材料之較佳方法使用一旋轉鋸。此製程步驟(至少部分地)曝露第二通孔的金屬芯，其係與至少一切割道相鄰。
接著，係選擇來自第二晶圓之一晶片及來自第一晶圓的一晶片；其係彼此相對地定向，以使第二通孔中之曝露金屬芯對齊第一通孔的個別曝露金屬芯。晶片的個別金屬芯係以冶金方式附接及電連接，較佳係使用一焊料回焊技術，或者使用一導電黏著劑。在此方式中，係產生晶片的一水平鏈，其係藉由附接之通孔金屬芯連結。
對於某些切割密封件組態，可能需要二、三、四或更多個密封件結構。此外，可修改微裂及溝槽密封件之結合。另外，金屬填充通孔可以線性方式形成陣列或依任何有序配置形成陣列。另外，除了周邊晶片區以外，通孔可置放在晶片之任何非作用半導體區內。
具有在具有所有或僅一些此等特徵或步驟之範例具體實施例的背景中描述之一或多個特徵或步驟的不同結合之具體實施例係意欲在此涵蓋。
熟習此項技術人士將會瞭解在本發明所宣稱的申請專利範圍之範疇中亦可能有許多其他具體實施例及變化。
100‧‧‧晶片堆疊
101‧‧‧半導體晶片
101a‧‧‧第一表面
101b‧‧‧第二表面
102‧‧‧半導體晶片
102a‧‧‧第三表面
103‧‧‧第二晶片
110‧‧‧邊緣
111‧‧‧邊緣
112‧‧‧邊緣
113‧‧‧邊緣
120‧‧‧第一接觸墊
121‧‧‧接觸墊
122‧‧‧接觸墊
123‧‧‧接觸墊
130‧‧‧主動組件/積體電路
131‧‧‧積體電路
140‧‧‧半導體通孔/金屬填充通孔
141‧‧‧布線跡線
142‧‧‧金屬端子
150‧‧‧密封件/三維網路
151‧‧‧密封件結構/溝槽
160‧‧‧邊緣
161‧‧‧邊緣
170‧‧‧接觸墊
171‧‧‧接觸墊
180‧‧‧主動組件
181‧‧‧主動組件
190‧‧‧第二通孔
191‧‧‧密封件
192‧‧‧布線連接
193‧‧‧金屬端子
201‧‧‧絕緣層/塗層
202‧‧‧金屬
220‧‧‧金屬凸塊
230‧‧‧半導體區/切割道
251‧‧‧連續阻障壁
252‧‧‧複合結構
301‧‧‧半導體晶片
301a‧‧‧第一表面
301b‧‧‧第二表面
302‧‧‧基板
302a．．．第三表面
320．．．第二接觸墊
321．．．導電跡線
322．．．接墊
340．．．通孔
341．．．布線跡線
401．．．主動組件區域
402．．．接墊
403．．．金屬填充通孔
404．．．跡線
405．．．點區域
411．．．點線
510．．．微裂密封件
511．．．應力阻抗溝槽密封件
601．．．溝槽密封件
701．．．晶片區域
702．．．接合接墊
703a．．．通孔
703b．．．通孔
704．．．跡線
705．．．點狀區域
810．．．微裂密封件
811．．．應力阻抗溝槽密封件
901．．．密封件
1001．．．信號處理晶片
1002．．．金屬填充通孔
1003．．．金屬凸塊
1004．．．再分佈線
1010．．．記憶晶片
1011．．．金屬凸塊
1012．．．凸塊
1020．．．基板
1023．．．接觸墊
1030．．．焊料本體
1040．．．外部部分
1101．．．晶片
1102．．．金屬填充通孔
1103．．．金屬凸塊
1104．．．再布線跡線
1110．．．晶片
1120．．．基板
1123．．．接觸墊
1130．．．焊點
1140．．．外部部分
1150．．．焊點
1160．．．封裝
1200．．．第一半導體晶片
1200a．．．第一表面
1200b．．．第二表面
1201．．．第一小側/第一側
1202．．．第一邊緣/通孔
1211．．．布線跡線
1212．．．第一接觸墊
1220．．．主動組件
1241．．．第一通孔
1243．．．絕緣塗層
1244．．．金屬填充芯
1300．．．第二半導體晶片
1300a．．．第三表面
1300b．．．第四表面
1301．．．第二側
1302．．．第二邊緣/通孔
1341．．．第二通孔
範例具體實施例係參考附圖在上文中描述，其中：
圖1及3顯示本發明之具體實施例，其中一半導體晶片經結構化以促進與一工件裝配來產生一堆疊。
圖1描述欲裝配至一晶片堆疊內的兩個半導體晶片的示意性透視圖；頂部晶片展現根據本發明之特徵以促進堆疊裝配。
圖2顯示一在圖1中之頂部晶片的一部分之放大斷面，其說明根據本發明用於促進晶片堆疊裝配之一金屬填充穿透通孔的特徵。
圖3描述欲裝配至一堆疊內之一半導體晶片及一基板的示意性透視圖；該晶片展現根據本發明之特徵以促進堆疊裝配。
圖4至9顯示關於金屬填充通孔及密封件結構之配置的本發明具體實施例。
圖4顯示一描述關於晶片切割道及金屬填充通孔、密封件及接觸墊的某一配置的本發明之具體實施例的半導體晶片之示意性俯視圖。
圖5係圖4中接近切割道之晶片的一部分之示意性斷面，其說明一金屬填充通孔及密封件結構的某一配置。
圖6係圖4中接近切割道之晶片的一部分之示意性斷面，其說明一金屬填充通孔及密封件結構的另一配置。
圖7係顯示一描述關於晶片切割道及金屬填充通孔、密封件及接觸墊的某一配置的本發明之另一具體實施例的半導體晶片之示意性俯視圖。
圖8係圖7中接近切割道之晶片的一部分之示意性斷面，其說明金屬填充通孔及密封件結構的交錯式配置。
圖9係圖7中接近切割道之晶片的一部分之示意性斷面，其說明金屬填充通孔之交錯式配置及密封件結構的另一配置。
圖10說明一藉由本發明的一具體實施例實現之半導體層疊封裝器件的示意性斷面。
圖11說明一藉由本發明的一具體實施例實現之另一半導體層疊封裝器件之一部分的示意性斷面。
圖12描述一半導體晶片的一部分之示意性透視圖，其具有根據本發明另一具體實施例的結構以促進與另一半導體晶片裝配來產生一晶片鏈。
圖13描述兩個半導體晶片的一部分之示意性透視圖，其具有根據本發明之具體實施例的結構以促進兩個晶片之裝配來產生一晶片鏈。
100‧‧‧晶片堆疊
101‧‧‧半導體晶片
101a‧‧‧第一表面
101b‧‧‧第二表面
102‧‧‧半導體晶片
102a‧‧‧第三表面
103‧‧‧第二晶片
110‧‧‧邊緣
111‧‧‧邊緣
112‧‧‧邊緣
113‧‧‧邊緣
120‧‧‧第一接觸墊
121‧‧‧接觸墊
122‧‧‧接觸墊
123‧‧‧接觸墊
130‧‧‧主動組件/積體電路
131‧‧‧積體電路
140‧‧‧半導體通孔/金屬填充通孔
141‧‧‧布線跡線
142‧‧‧金屬端子
150‧‧‧密封件/三維網路
151‧‧‧密封件結構/溝槽
160‧‧‧邊緣
161‧‧‧邊緣
170‧‧‧接觸墊
171‧‧‧接觸墊
180‧‧‧主動組件
181‧‧‧主動組件
190‧‧‧第二通孔
191‧‧‧密封件
192‧‧‧布線連接
193‧‧‧金屬端子

Claims (16)

  1. 一種半導體裝置，其包含：一半導體晶片，其具有邊緣、一第一表面及一第二表面，該第一表面包括接近該等個別邊緣之第一接觸墊及遠離該等邊緣之主動組件；通孔，其係從該第一表面延伸至該第二表面且定位在該等第一接墊及該等個別邊緣間，該等通孔具有一直徑、一絕緣塗層、及一金屬填充芯；各通孔在該第一表面上具有至一接墊的一布線跡線，及在該第二表面上之一金屬凸塊；位在該等通孔及個別最接近邊緣間防止微裂的密封件，及位於該等通孔及該等主動組件間防止熱機械應力的密封件；一工件，其具有一包括匹配該等通孔之位置的第二接觸墊之第三表面；及該晶片垂直地堆疊在該工件上，以使該第三表面面對該第二表面，及使各第二接觸墊對齊且電接觸對應之通孔凸塊。
  2. 如請求項1之裝置，其中該工件係一第二半導體晶片；且其中該第二晶片具有邊緣、一第三及一第四表面，該第三表面包括接近該等個別邊緣之第二接觸墊及遠離該等邊緣之主動組件，該第二晶片進一步具有定位在該等第二接墊及該等個別邊緣間之第二通孔，其係位在匹配第一晶片通孔之位置的位置中，及位在該等第二通孔及 該個別最接近邊緣間防止微裂的密封件，及位於該等第二通孔及該等主動組件間防止熱機械應力的密封件。
  3. 如請求項2之裝置，其中各第二通孔在該第三表面上具有一至一第二接墊的布線連接，且在該第四表面上之一適於附接一金屬凸塊的金屬端子。
  4. 如請求項1之裝置，其中該晶片進一步具有防止微裂的密封件，其係位在該等通孔及該個別最接近邊緣間。
  5. 如請求項1之裝置，其中該等密封件包括以下至少一者：a)金屬及絕緣區交替之犧牲結構；b)自該晶片表面延伸進入至該半導體材料內之溝槽。
  6. 如請求項1之裝置，其中該晶片具有在平行於一晶片邊緣之列中形成陣列的複數個該等通孔。
  7. 如請求項1之裝置，其中該等通孔係在交錯式位置中形成陣列，且其中該晶片進一步具有位在該等交錯式通孔間之防止熱機械應力的密封件。
  8. 如請求項1或2之裝置，其中該等通孔之直徑係在約3至50 μm間。
  9. 如請求項1或2之裝置，其中填充該等通孔之芯的金屬係銅。
  10. 一種半導體裝置，其包含：一第一半導體晶片，其具有一至一第一側之第一邊緣、一第一表面及一第二表面，該第一表面包括接近該第一邊緣之第一接觸墊及遠離該第一邊緣之主動組件；第一通孔，其係與該第一邊緣相鄰，該等通孔具有一 直徑、一絕緣塗層及一金屬填充芯，該芯沿該第一側至少部分地曝露；各第一通孔在該第一表面上具有至一第一接墊的一布線跡線；防止微裂及熱機械應力的密封件，其位在該第一晶片之該等第一通孔及該等主動組件間；一第二半導體晶片，其具有至一第二側之一第二邊緣、一第三表面及一第四表面，該第三表面包括接近該第二邊緣之第二接觸墊及遠離該第二邊緣之主動組件；第二通孔，其係與該第二邊緣相鄰，該等通孔係位在匹配該第一邊緣之該等第一通孔的位置之位置中，該芯沿該第二側至少部分地曝露；各第二通孔在該第三表面上具有至一第二接墊的一布線跡線；防止微裂及熱機械應力之密封件，該等密封件位在該第二晶片之該等第二通孔及該等主動組件間；及該第二側，其附接至該第一側以使各第二通孔對齊且電接觸該等個別第一通孔，從而該第一及該第二晶片形成一水平鏈。
  11. 一種製造一半導體裝置之方法，其包含以下步驟：提供一半導體晶圓，其具有一第一及一第二表面，該第一表面包括藉由切割道分隔之複數個晶片；各晶片在該第一表面上具有遠離該等切割道之主動組件、接近該等切割道之第一接觸墊，及在該等第一接墊及該等切割道間之通孔，該等通孔具有一直徑、一絕緣塗層、一金屬填充芯，及在該第一表面上至一接墊的一 布線跡線；各晶片進一步具有位在該等通孔及該個別最接近切割道間防止微裂的密封件，及位於該等通孔及該等主動組件間防止熱機械應力的密封件；沿該等切割道自該晶圓上切開該等晶片；附接一金屬凸塊至各通孔之該第二表面；提供複數個工件，其具有一包括匹配該等通孔之位置的第二接觸墊之第三表面；在一工件上垂直地堆疊各晶片，以使該第二表面面對該第三表面，及使各通孔凸塊對齊且與該個別第二接觸墊電接觸；及以冶金方式附接該等凸塊至該等第二接墊。
  12. 如請求項11之方法，其中該工件係一第二半導體晶片；且其中該第二晶片具有邊緣、一第三及一第四表面，該第三表面包括接近該等個別邊緣之第二接觸墊及遠離該等邊緣之主動組件；該第二晶片進一步具有：定位在該等第二接墊及該等個別邊緣間之第二通孔，其係在匹配該等第一晶片通孔之該等位置的位置中；位在該等第二通孔及該個別最接近邊緣間的進一步之防止微裂的密封件；及位於該等第二通孔及該等主動組件間防止熱機械應力的密封件。
  13. 如請求項11或12之方法，其中該等晶片進一步具有位在該等通孔及該等主動組件間防止微裂的密封件。
  14. 如請求項12之方法，其中一防止微裂的密封件包括交替 金屬及絕緣體區的犧牲結構。
  15. 如請求項11之方法，其中該晶片包括一防止熱機械應力的密封件，其包括自該晶片表面延伸進入至該半導體材料內的溝槽。
  16. 一種製造一半導體裝置之方法，其包含下列步驟：提供一第一半導體晶圓，其具有一第一及一第二表面，該第一表面包括藉由切割道分隔之複數個晶片；各晶片在該第一表面上具有接近該等切割道之接觸墊，及遠離該等切割道之主動組件；第一通孔具有一直徑、一絕緣塗層、一金屬填充芯，及在該第一表面上至一接墊的一布線跡線；該等第一通孔之至少一部分與至少一第一切割道相鄰；各晶片具有介在該等第一通孔及該等主動組件間防止熱機械應力的密封件；沿該等切割道使該等晶片自該第一晶圓上切開，藉此至少使與該至少一切割道相鄰之該等第一通孔的該等金屬芯至少部分地曝露；提供一第二半導體晶圓，其具有一第三及一第四表面，該第三表面包括藉由切割道分隔之複數個晶片；各晶片在該第三表面上具有接近該等切割道之接觸墊，及遠離該等切割道之主動組件；進一步之第二通孔具有一直徑、一絕緣塗層、一金屬填充芯，及在該第三表面上至一接墊的一布線跡線；該等第二通孔之至少一部分與至少一第二切割道相鄰，該第二切割道係位在匹 配與該第一切割道相鄰之該等第一通孔的該等位置之位置中；各晶片進一步具有位在該等第二通孔及該等主動組件間之防止熱機械應力的密封件；沿該等切割道使該等晶片自該第二晶圓上切開，藉此至少使與該至少一切割道相鄰之該等第二通孔之該等金屬芯至少部分地曝露；定向一來自該第二晶圓之晶片及一來自該第一晶圓之晶片，以使該等第二通孔之該等曝露金屬芯對齊該等第一通孔之該等個別曝露金屬芯；附接及電連接該等個別金屬芯以形成該等晶片之一水平鏈。
TW097137392A 2007-09-26 2008-09-26 堆疊半導體晶片之方法與裝置 TWI389183B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/861,934 US7547630B2 (en) 2007-09-26 2007-09-26 Method for stacking semiconductor chips

Publications (2)

Publication Number Publication Date
TW200924034A TW200924034A (en) 2009-06-01
TWI389183B true TWI389183B (zh) 2013-03-11

Family

ID=40470761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097137392A TWI389183B (zh) 2007-09-26 2008-09-26 堆疊半導體晶片之方法與裝置

Country Status (3)

Country Link
US (1) US7547630B2 (zh)
TW (1) TWI389183B (zh)
WO (1) WO2009042500A2 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006001414A5 (de) * 2005-05-30 2008-03-06 Osram Opto Semiconductors Gmbh Gehäusekörper und Verfahren zu dessen Herstellung
KR100905779B1 (ko) * 2007-08-20 2009-07-02 주식회사 하이닉스반도체 반도체 패키지
JP2010067916A (ja) * 2008-09-12 2010-03-25 Panasonic Corp 集積回路装置
JP2010109269A (ja) * 2008-10-31 2010-05-13 Panasonic Corp 半導体装置
KR20100099573A (ko) * 2009-03-03 2010-09-13 삼성전자주식회사 반도체 장치 및 그 제조방법
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
US7867821B1 (en) 2009-09-18 2011-01-11 Stats Chippac Ltd. Integrated circuit package system with through semiconductor vias and method of manufacture thereof
US8446007B2 (en) 2009-10-20 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform alignment of wafer bumps with substrate solders
US8288849B2 (en) * 2010-05-07 2012-10-16 Texas Instruments Incorporated Method for attaching wide bus memory and serial memory to a processor within a chip scale package footprint
US8598695B2 (en) * 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8362602B2 (en) * 2010-08-09 2013-01-29 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8193039B2 (en) * 2010-09-24 2012-06-05 Advanced Micro Devices, Inc. Semiconductor chip with reinforcing through-silicon-vias
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8437164B1 (en) * 2011-07-27 2013-05-07 Apple Inc. Stacked memory device for a configurable bandwidth memory interface
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US10163877B2 (en) * 2011-11-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. System in package process flow
TWI449152B (zh) 2011-12-21 2014-08-11 Ind Tech Res Inst 半導體元件堆疊結構
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
US20150371930A1 (en) * 2014-06-18 2015-12-24 Texas Instruments Incorporated Integrated Circuit Packaging Method Using Pre-Applied Attachment Medium
CN106298631B (zh) 2015-05-12 2020-07-14 联华电子股份有限公司 半导体元件及其制作方法
US20180166362A1 (en) * 2016-12-14 2018-06-14 Nanya Technology Corporation Semiconductor stacking structure and method for manufacturing thereof
US10825692B2 (en) 2018-12-20 2020-11-03 Advanced Micro Devices, Inc. Semiconductor chip gettering
US11222834B2 (en) 2019-03-22 2022-01-11 Analog Devices International Unlimited Company Package with electrical pathway

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US20070176295A1 (en) * 2006-02-01 2007-08-02 International Business Machines Corporation Contact via scheme with staggered vias
KR100753415B1 (ko) * 2006-03-17 2007-08-30 주식회사 하이닉스반도체 스택 패키지

Also Published As

Publication number Publication date
US20090079067A1 (en) 2009-03-26
TW200924034A (en) 2009-06-01
WO2009042500A2 (en) 2009-04-02
WO2009042500A3 (en) 2009-05-14
US7547630B2 (en) 2009-06-16

Similar Documents

Publication Publication Date Title
TWI389183B (zh) 堆疊半導體晶片之方法與裝置
US9455161B2 (en) Semiconductor device and methods of manufacturing semiconductor devices
US8749077B2 (en) Three-dimensional integrated circuit (3DIC)
KR100497111B1 (ko) 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
TWI662667B (zh) 封裝結構及其製造方法
TWI636545B (zh) 半導體裝置
JP3574450B1 (ja) 半導体装置、及び半導体装置の製造方法
KR20170002599A (ko) 다수의 인터포저 기판을 가진 회로 조립체, 및 제조 방법
KR20010094894A (ko) 반도체패키지 및 그 제조방법
KR100565961B1 (ko) 3차원 적층 칩 패키지 제조 방법
KR20120010616A (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
KR20130109117A (ko) 보강 실리콘 관통 비아를 구비하는 반도체 칩
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
JP2005191436A (ja) 半導体装置およびその製造方法
TWI567894B (zh) 晶片封裝
JP2009152503A (ja) 半導体装置及びその製造方法
US9293440B2 (en) Method for interconnecting die and substrate in an electronic package
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP2007142026A (ja) インターポーザとその製造方法及び半導体装置
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
KR101060118B1 (ko) 칩 적층형 반도체 패키지 및 이의 칩 적층 방법
TWI442522B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
JP2004343123A (ja) 半導体装置
JP4183070B2 (ja) マルチチップモジュール
TWI757864B (zh) 封裝結構及其形成方法