TWI386846B - 利用共享式非揮發性記憶體初始化多個處理元件之方法、系統及快閃記憶體元件 - Google Patents

利用共享式非揮發性記憶體初始化多個處理元件之方法、系統及快閃記憶體元件 Download PDF

Info

Publication number
TWI386846B
TWI386846B TW096111501A TW96111501A TWI386846B TW I386846 B TWI386846 B TW I386846B TW 096111501 A TW096111501 A TW 096111501A TW 96111501 A TW96111501 A TW 96111501A TW I386846 B TWI386846 B TW I386846B
Authority
TW
Taiwan
Prior art keywords
volatile memory
processing
processing element
memory
initial
Prior art date
Application number
TW096111501A
Other languages
English (en)
Other versions
TW200802082A (en
Inventor
Myung-Rai Cho
Dong-Yun Lee
Alan T Ruberg
Original Assignee
Silicon Image Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Image Inc filed Critical Silicon Image Inc
Publication of TW200802082A publication Critical patent/TW200802082A/zh
Application granted granted Critical
Publication of TWI386846B publication Critical patent/TWI386846B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4054—Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Multi Processors (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stored Programmes (AREA)
  • Computer And Data Communications (AREA)

Description

利用共享式非揮發性記憶體初始化多個處理元件之方法、系統及快閃 記憶體元件
本發明係有關於初始化多處理元件之方法與系統，特別是有關於利用共享式非揮發性記憶體以初始化裝置內之多個處理元件之方法與系統。
具有專屬於個別任務之多處理元件之行動裝置係變得逐漸普遍。例如，行動電話通常係內含專屬於處理通話之接通及切斷之基頻處理器以及專屬於顯示使用者介面及從使用者接收要求之獨立多媒體處理器。此樣元件係可能共享一揮發性主記憶體以於操作期間利用，或著每一元件係可能具有一專屬記憶體。每一元件係可具有其特有之用於儲存啟動邏輯及組態資料之非揮發性記憶體。此外，每一元件係可具有其特有之專有介面以與其他之元件溝通。
製造一裝置之成本係與該裝置內所包含之元件數量直接相關。因此，普遍之製造目標係為減少或移除多餘之元件以節省成本。外加之元件亦係增加裝置之電力消耗，其直接影響行動裝置之電池壽命。因此，減少元件亦係延長電池壽命。此外，元件之間之匯流排及其他介面之數量係增加裝置之複雜性。增加之複雜性係提供設計及測試該裝置之困難且增加將新產品導入市場所需時間。
裝置中可能特別昂貴之元件係為用於初始化該裝置之非揮發性記憶體。一般所採用的為可於製造廠快速寫入啟動邏輯及組態資料之電子抹除式可編程唯讀記憶體，有時稱為快閃記憶體。快閃記憶體之分類包含兩種，稱為NAND型以及NOR型，意指由用於儲存資料之快閃記憶體內之主要類型邏輯閘加以分類。NOR型快閃記憶體係快速且具有微秒之存取時間，而NAND型快閃記憶體較慢且一般具有豪秒之存取時間。然而，此速度係伴隨價格，NOR型快閃記憶體較NAND型快閃記憶體昂貴。裝置製造業者係必須於快閃記憶體之速度與其成本之間做取捨。消費者一般係期望消費性電子裝置(例如行動電話及數位影音光碟播放機)有快速之啟動時間，因此使趨勢傾向利於使用較快速之快閃記憶體，因此該快閃記憶體通常係裝置中較昂貴之元件之一。當多個處理元件係予以包含於裝置內，每一元件具有其特有之快閃記憶體時，成本可能係顯著的。
根據本發明有一系統係予以提供以用於在處理元件間共享一非揮發性記憶體，該系統包含一經配置以於該系統之操作期間儲存資料之揮發性記憶體、一經配置以從揮發性記憶體存取初始邏輯之第一處理元件、一經配置以從揮發性記憶體存取初始邏輯之第二處理元件以及一經配置以橫跨該系統之電力循環期間儲存第一及第二處理元件用之初始邏輯之非揮發性記憶體，其中初始邏輯係於第一及第二處理元件開始初始化之前，從非揮發性記憶體複製至揮發性記憶體。
根據本發明之另一觀點有一方法係予以提供以用於利用儲存於一非揮發性記憶體內之資訊而初始化電腦系統內之處理元件，該方法包含接收一請求以初始化該系統、從非揮發性記憶體複製初始資訊至揮發性主記憶體，該揮發性記憶體係可由該系統之至少數個處理元件存取、發出信號通知第一處理元件利用至少一部分儲存於揮發性主記憶體內之初始資訊以初始化其本身，以及發出信號通知第二處理元件利用至少一部分儲存於揮發性主記憶體內之初始資訊以初始化其本身。
根據本發明之再一觀點有一經編進指令之快閃記憶體，該指令係用於控制一行動裝置使其利用儲存於快閃記憶體元件內之資訊藉由一方法初始化該裝置內之多個處理元件，該方法包含接收一請求以初始化該裝置、從快閃記憶體元件複製初始資訊至揮發性記憶體，該揮發性記憶體係可由該裝置之至少數個處理元件存取、發出信號通知第一處理元件利用至少一部分儲存於揮發性記憶體內之初始資訊以初始化其本身，以及發出信號通知第二處理元件利用至少一部分儲存於揮發性記憶體內之初始資訊以初始化其本身。
根據本發明之又一觀點有一系統係予以提供以用於在處理元件間共享一非揮發性記憶體，該系統包含一經配置以於該系統之操作期間儲存資料之揮發性記憶體、一經配置以橫跨該系統之電力循環期間儲存初始邏輯之非揮發性記憶體、一經配置以從非揮發性記憶體存取初始邏輯之第一處理元件，以及一經配置以從揮發性記憶體存取初始邏輯之第二處理元件，其中初始邏輯係於第二處理元件開始初始化之前從非揮發性記憶體複製至揮發性記憶體。
本發明之一優點係為用於在處理元件間共享一非揮發性記憶體之系統。
本發明之另一優點係為用於利用儲存於一非揮發性記憶體內之資訊以初始化裝置內之多處理元件之方法。
本發明之再一優點係為該共享式記憶體系統可減少用於初始化裝置內之多個處理元件之非揮發性記憶體元件之數量。
本發明之又一優點係為用於初始化多處理元件之方法中之初始邏輯從該非揮發性記憶體至該揮發性記憶體之移動可減少該非揮發性記憶體之速度之重要性。
本發明之再一優點係為共享式記憶體系統可允許裝置製造業者選擇較廉價之非揮發性記憶體元件而對於該裝置之啟動速度不會有明顯的影響。
本發明之又一優點係為因該裝置製造業者已須設計可於正常操作期間存取揮發性主記憶體之每一元件，所以當初始邏輯可從揮發性主記憶體獲得時，裝置製造業者不需設計用於存取該非揮發性記憶體之另外之介面。
本發明之再一優點係為儲存於該非揮發性記憶體內之該初始邏輯係利用一私密金鑰加以加密，以及其中該第一及第二處理元件係利用一公開金鑰以解密該初始邏輯。
本發明之又一優點係為該共享式記憶體系統可簡化裝置內每一元件之設計，而導致較小之複雜性及較低之電力消耗。
此類及其他之優點將藉由以下一較佳實施例之敘述與所附之圖式及附加之申請專利範圍而變得顯而易見。
一利用共享式非揮發性記憶體以初始化多個處理元件之方法與系統係予以提供且稱為共享式記憶體系統。該共享式記憶體系統係減少用於初始化裝置內之多個處理元件之非揮發性記憶體元件之數量。在某些實施例中，裝置內之該處理元件用啟動邏輯及組態資料係儲存於單一非揮發性記憶體內。當收到初始化該裝置之指令時，該共享式記憶體系統係從該非揮發性記憶體複製啟動邏輯及組態資料至該揮發性主記憶體。接著每一處理元件係存取該主記憶體以尋找其啟動邏輯及組態資料而開始執行。主記憶體一般係較快閃記憶體大為快速。因此，啟動邏輯從該非揮發性記憶體至主記憶體之移動係減少該非揮發性記憶體之速度之重要性，因其僅為最初複製期間之一因素。以此方式，該共享式記憶體系統係允許裝置製造業者選擇較廉價之非揮發性記憶體元件而對於該裝置之啟動速度不會有明顯的影響。此外，因該裝置製造業者已須設計可於正常運作期間存取主記憶體之每一元件，所以當啟動邏輯可從主記憶體獲得時，裝置製造業者不需設計用於存取該非揮發性記憶體之另外之介面。以此方式，該共享式記憶體系統係簡化每一元件之設計，而導致較小之複雜性及較低之電力消耗。
在某些實施例中，該共享式記憶體系統係利用串聯埠記憶體元件，例如在西元2001年11月7日提出申請之美國第10/045,297號專利申請，標題為「記憶體式裝置之通訊架構」(代理人案號為59472－8812.US00)內所敘述之記憶體連接架構，在此列入一併做為參考。以上參照之專利申請係敘述一串聯埠記憶體，其允許如上述之處理元件之多個裝置存取單一主記憶體裝置。該架構係包含存取記憶體之機制以及裝置間溝通事項之機制以指示運作之完成。在某些實施例中，該處理元件可具有一連接其之獨立介面，而利用該介面協調其活動。
在某些實施例中，該共享式記憶體系統係指定其中一處理元件為主處理元件。該主處理元件係唯一附接於該非揮發性記憶體(例如快閃記憶體)元件之處理元件。在啟動期間，該主處理元件係負責複製該非揮發性記憶體元件之內容至該主記憶體元件。在該主處理元件已複製該非揮發性記憶體元件之內容後，該主處理元件係發出信號通知其他處理元件開始其啟動順序，例如利用上述之信號機制。該主處理元件亦係藉由存取該主記憶體元件開始其啟動順序，該主記憶體元件係內含該非揮發性記憶體元件之複製內容。以此方式，唯獨一個處理元件係經設計而具有一至該非揮發性記憶體元件之獨立介面，但該非揮發性記憶體元件之內容係製成可由每一處理元件獲得。
第一圖係為方塊圖，其說明在某些實施例中該共享式記憶體系統之元件。一利用該共享式記憶體系統之裝置100係包含一快閃記憶體元件110或其他非揮發性記憶體元件、一第一處理元件120、至少一個其他處理元件130以及一主隨機存取記憶體(RAM)140或其他揮發性記憶體元件。該快閃記憶體元件110係內含啟動邏輯及組態資料，該啟動邏輯及組態資料係為了每一處理元件在電力從該共享式記憶體系統移除期間加以儲存。該第一處理元件120係經配置為主處理元件且係附接於該快閃記憶體元件110。在該裝置100之啟動期間，該第一處理元件120係複製該快閃記憶體元件110之內容至該隨機存取記憶體140。每一處理元件120及130係連接至該隨機存取記憶體140。一旦該第一處理元件120已複製該快閃記憶體元件110之內容至該隨機存取記憶體140，每一處理元件120及130遂藉由從該隨機存取記憶體140直接存取啟動邏輯及組態資料而開始其啟動順序。雖然第一圖中只描繪二個處理元件，然而此領域之技藝者將得以領會，任何數量之處理元件或其他元件係可結合至該共享式記憶體系統。該處理元件亦可彼此相異且進行不同之功能。例如，在行動應用中一處理器係可為一基頻處理器及另一處理器係可為一應用處理器。
該系統所實施之裝置係可包含一中央處理器、記憶體、輸入裝置(例如鍵盤及指向裝置)、輸出裝置(例如視覺顯示、音效擴音器)以及儲存裝置(例如磁碟機)。該記憶體及儲存裝置係為電腦可讀媒體，其係可編進電腦可執行之指令，該指令係實施此揭露技術，意指一內含適當指令之電腦可讀媒體。此外，該資料結構及訊息結構係可透過一資料傳輸媒介，例如一通訊鏈路上之信號而加以儲存或傳送。可利用不同之通訊鏈路，例如網際網路、區域網路、廣域網路、點對點撥號連接以及行動電話網路等。
該系統之實施例係可於不同之行動操作環境中實行，包含個人電腦、伺服器電腦、手提或膝上型裝置、多處理器系統、微處理器系統、可程式消費性電子、數位相機、網路電腦、迷你電腦以及包含任何上述系統或裝置之分散式計算環境等。該電腦系統係可為行動電話、個人數位助理、智慧型手機、個人電腦、可程式消費性電子以及數位相機等。
該系統係可敘述於由一或多台電腦或其他裝置所執行之電腦可執行指令之基本上下文中，例如程式模組。程式模組一般係包含進行特定任務或實行特定抽象資料類型之硬體邏輯、常式、程式、物件、元件以及資料結構等。一般該程式模組之功能係可依所需而加以結合或分散成不同之實施例。
第二圖係為流程圖，其說明在一實施例之初始化期間該裝置之處理過程。當電力最初應用至該裝置或當該裝置進行硬體重置時初始化遂發生。在方塊210中，該裝置係啟動該主處理器。在方塊220中，該裝置係指示該主處理器開始執行來自該快閃記憶體元件(或其他非揮發性記憶體元件)之指令，該指令係指示該主處理器複製該快閃記憶體之內容至該隨機存取記憶體(或其他揮發性記憶體)。在方塊230中，該裝置係發出信號通知每一處理器利用該隨機存取記憶體元件開始初始化。在方塊240中，該第一處理器係定位其在該隨機存取記憶體內之初始化指令且開始執行該初始化指令。在方塊250中，其他之處理器係定位其在該隨機存取記憶體內之個別初始化指令且開始執行該初始化指令。在步驟250之後該裝置係已初始化且此類步驟遂結束。
第三圖係為記憶體示意圖，其說明在一實施例之初始化期間該快閃記憶體及該隨機存取記憶體之內容。該示意圖係包含一快閃記憶體305及一隨機存取記憶體350。該快閃記憶體305係包含第一處理元件用之初始邏輯310、另一處理元件用之初始邏輯315、快閃陰影邏輯(flash shadow logic)320以及開機重置向量325。該初始邏輯310係包含該第一處理元件初始其本身所需之資訊。該初始邏輯310係可包含一用於驗證該初始邏輯(以下會更詳細敘述)之完整或來源之簽章312。該初始邏輯315係包含該第二處理元件初始其本身所需之資訊。該初始邏輯315亦可包含一簽章317。該快閃陰影邏輯(flash shadow logic)320係包含該主處理元件所執行之指令，該指令係為複製該快閃記憶體之內容至該隨機存取記憶體。該開機重置向量325係為該主處理單元在重置時開始執行之一已知位置。該開機重置向量325係包含跳位(jump)至該快閃陰影邏輯(flash shadow logic)320之位址。
該隨機存取記憶體350係包含分配給該第一處理元件之區域355以及分配給該第二處理元件之區域375。分配給該第一處理元件之該區域355係包含從該快閃記憶體複製之該初始邏輯360。分配給該第二處理元件之該區域375係包含從該快閃記憶體複製之該初始邏輯380。一旦該快閃陰影邏輯(flash shadow logic)320係完成複製該初始邏輯360及380，該快閃陰影邏輯(flash shadow logic)320遂發出信號通知每一處理單元利用該適當之記憶體區域開始初始化。在某些實施例中，該陰影複製邏輯320係可嵌入於其中一處理元件內且可不包含於該快閃記憶體305內。在某些實施例中，每一區域係可相聯於該隨機存取記憶體350上之一埠。一具有多個串聯埠以存取該記憶體之記憶體架構係揭露於先前參照之專利申請內，標題為「記憶體式裝置之通訊架構」。
在某些實施例中，該共享式記憶體系統係不指定一主處理元件。反之，該共享式記憶體系統係可包含指定之硬體以複製該快閃記憶體元件之內容至該隨機存取記憶體元件，因此不會利用主處理元件。另則，每一處理元件係可連接至該快閃記憶體元件且該處理元件係可決定其中哪一元件將複製該快閃記憶體之內容，例如藉由決定哪一處理單元係最快。
在某些實施例中，該共享式記憶體系統係不發出信號通知每一處理元件開始初始化。例如，該處理元件係可等候一段預定時間而後開始初始化，其係視為對於確保已完成從該快閃記憶體複製啟動邏輯及組態資料至該隨機存取記憶體是有效的。另則，該處理元件係可輪詢(poll)該主記憶體以確定何時該共享式記憶體系統已寫入資料於特定已知之該初始邏輯之最終位址。
在某些實施例中，該共享式記憶體系統係依處理元件之請求而非於初始化期間從該快閃記憶體複製資料。例如，其中之一處理元件係可能從該系統之其餘獨立出單獨被重置，如行動電話內之多媒體處理器，因此在該裝置已初始化後該處理元件係請求資料從該快閃記憶體加以複製。另一舉例，當某些處理元件無在使用時，該共享式記憶體系統係可週期性切斷該處理元件之電源以節省電力。在如此之情況下，該主處理元件係可提供一協定給予該請求處理元件以用於請求複製該請求處理元件用之該快閃記憶體區域。
在某些實施例中，該快閃記憶體元件內之該初始邏輯係包含一雜湊(hash)以驗證其內容之完整。例如，安全雜湊演算法(SHA)或訊息摘要演算法(MD5)係可用以產生一簽章，其係與每一處理元件用之該初始邏輯一起儲存，每一處理元件係利用該簽章以驗證該初始邏輯之完整。另則或另外，一或多個處理元件用之該初始邏輯係可加以加密以防止讀取或竄改該初始邏輯。該處理元件係可包含一公開金鑰，其係用於在執行該內容之前，解碼該快閃記憶體之複製內容。另則，該指定之主處理單元係可負責進行此類驗證。
第四圖係為流程圖，其說明在一實施例之初始化期間初始邏輯之驗證。在方塊410中，一處理元件係識別其複製至主記憶體之初始邏輯。在方塊420中，該處理元件係定位與該初始邏輯相聯之該簽章。在方塊430中，該處理元件係進行該初始邏輯內容之雜湊(hash)。在方塊440中，該處理元件係比對該已定之雜湊值與相聯於該初始邏輯之該簽章。在決策方塊450中，如果該值係符合，接著該元件係繼續方塊470，否則該元件係繼續方塊460。在方塊460中，當該值係不符合，該處理元件遂確定該內容已被修改且採取適當之動作。例如，該處理元件係可發出信號中斷或停止進一步處理。在方塊470中，當該初始邏輯未被修改，該處理元件遂藉由執行該初始邏輯而進行初始化。在步驟470之後此類步驟遂結束。
從以上所述，此領域之技藝者將得以了解該共享式記憶體系統之特定實施例係為說明而於此敘述，然而熟悉此領域之技藝者在不脫離本發明之精神及範圍下係可做若干之修改。例如，雖然已敘述隨機存取記憶體，但可利用任何適當之記憶體裝置。同樣地，雖然已敘述處理元件，但任何一般從非揮發性記憶體裝置讀取資訊之元件，無論該非揮發性記憶體裝置是否包含欲執行之指令，該元件係可從上述之共享式記憶體系統獲得益處。因此，除了如所附之申請專利範圍外，本發明係不受限。
100．．．裝置
110．．．快閃記憶體元件
120．．．第一處理元件
130．．．其他處理元件
140．．．隨機存取記憶體
210．．．方塊
220．．．方塊
230．．．方塊
240．．．方塊
250．．．方塊
305．．．快閃記憶體
310．．．初始邏輯
312．．．簽章
315．．．初始邏輯
317．．．簽章
320．．．快閃陰影邏輯
325．．．開機重置向量
350．．．隨機存取記憶體
355．．．區域
360．．．初始邏輯
375．．．區域
380．．．初始邏輯
410．．．方塊
420．．．方塊
430．．．方塊
440．．．方塊
450．．．決策方塊
460．．．方塊
470．．．方塊
第一圖係為方塊圖，係說明一共享式記憶體系統之元件。
第二圖係為流程圖，係說明在初始化期間含有該共享式記憶體之裝置之處理過程。
第三圖係為記憶體示意圖，係說明在初始化期間該裝置內之快閃記憶體與隨機存取記憶體之內容。
第四圖係為流程圖，係說明在初始化期間初始邏輯之驗證。
100．．．裝置
110．．．快閃記憶體元件
120．．．第一處理元件
130．．．其他處理元件
140．．．隨機存取記憶體

Claims (28)

  1. 一種用於在處理元件間共享一非揮發性記憶體之系統，包含：一揮發性記憶體，其係配置以於該系統之操作期間儲存資料；一第一處理元件，其係配置以從該揮發性記憶體存取初始邏輯，該第一處理元件為用於該系統之主處理元件；一第二處理元件，其係配置以從該揮發性記憶體存取初始邏輯；一非揮發性記憶體，其係配置以橫跨該系統之電力循環期間儲存該第一及第二處理元件用之初始邏輯，該初始邏輯包含用於該第一處理元件及該第二處理元件之啟動邏輯及組態資料，其中該第一處理元件係唯一附接於該非揮發性記憶體之處理元件；以及一陰影邏輯，包含可由該第一處理元件執行之指令，用以在該第一處理元件及該第二處理元件開始初始化之前從該非揮發性記憶體複製該初始邏輯至該揮發性記憶體，並用以發出信號通知該第二處理元件利用該揮發性記憶體中所儲存之該初始邏輯開始初始化。
  2. 如申請專利範圍第1項之用於在處理元件間 共享一非揮發性記憶體之系統，其中該第一處理元件係與該第二處理元件為不同種類。
  3. 如申請專利範圍第1項之用於在處理元件間共享一非揮發性記憶體之系統，其中該第一及第二處理元件係進一步配置以藉由接收信號而確定何時完成該初始邏輯之複製，以開始存取該初始邏輯。
  4. 如申請專利範圍第1項之用於在處理元件間共享一非揮發性記憶體之系統，其中該第一及第二處理元件係進一步配置以藉由輪詢該揮發性記憶體而確定何時完成該初始邏輯之複製，以確定何時可獲得該初始邏輯。
  5. 如申請專利範圍第1項之用於在處理元件間共享一非揮發性記憶體之系統，其中該第一及第二處理元件係進一步配置以藉由等候一段預定時間而確定何時完成該初始邏輯之複製。
  6. 如申請專利範圍第1項之用於在處理元件間共享一非揮發性記憶體之系統，其中該揮發性記憶體係較該非揮發性記憶體為快速。
  7. 如申請專利範圍第1項之用於在處理元件間共享一非揮發性記憶體之系統，其中該第二處理元件係進一步配置以應需求請求從該非揮發性記憶體複製該初始邏輯至該揮發性記憶體。
  8. 如申請專利範圍第1項之用於在處理元件間共享一非揮發性記憶體之系統，其中該非揮發性記憶體包含一開機重置向量，其包含該第一處理元件在重置時開始執行之一位置，該開機重置向量包含跳位至該陰影邏輯之位址。
  9. 如申請專利範圍第1項之用於在處理元件間共享一非揮發性記憶體之系統，其中儲存於該非揮發性記憶體內之該初始邏輯係包含一用於驗證該初始邏輯內容之簽章，其中一處理元件係加以配置以進行該初始邏輯之雜湊，用以決定該雜湊是否符合該簽章。
  10. 如申請專利範圍第1項之用於在處理元件間共享一非揮發性記憶體之系統，其中儲存於該非揮發性記憶體內之該初始邏輯係利用一私密金鑰加以加密，以及其中該第一及第二處理元件係利用一公開金鑰以解密該初始邏輯。
  11. 一種利用儲存於一非揮發性記憶體內之資訊初始化電腦系統內之處理元件之方法，該方法包含：接收一請求以初始化該系統；由第一處理元件執行內含於陰影邏輯之指令，該第一處理元件為用於該電腦系統之主處理元件；以及為響應該第一處理元件對該陰影邏輯所內含之指令的執行，實施下列步驟：從該非揮發性記憶體複製初始資訊至一揮發性主記憶體，該揮發性主記憶體係可由該系統之至少數個處理元件存取，該至少數個處理元件包含該第一處理元件及一第二處理元件；利用至少一部分儲存於該揮發性主記憶體內之該初始資訊初始化該第一處理元件；從該第一處理元件發出信號至該第二處理元件以指示該第二處理元件利用至少一部分儲存於該揮發性主記憶體內之該初始資訊初始化其本身；其中該第一處理元件係唯一附接於該非揮發性記憶體之處理元件。
  12. 如申請專利範圍第11項之利用儲存於一非揮 發性記憶體內之資訊以初始化電腦系統內之處理元件之該系統內方法，其中該第一處理元件係與該第二處理元件為不同之種類。
  13. 如申請專利範圍第11項之利用儲存於一非揮發性記憶體內之資訊以初始化電腦系統內之處理元件之該系統內方法，其中該揮發性主記憶體係較該非揮發性記憶體為快速。
  14. 如申請專利範圍第11項之利用儲存於一非揮發性記憶體內之資訊以初始化電腦系統內之處理元件之該系統內方法，還包含接收一請求以應其中之一處理元件之需求初始化該系統。
  15. 如申請專利範圍第11項之利用儲存於一非揮發性記憶體內之資訊以初始化電腦系統內之處理元件之該系統內方法，更包含於接收一硬體重置已發生之指示後再次從該非揮發性記憶體複製初始資訊至該揮發性主記憶體。
  16. 如申請專利範圍第11項之利用儲存於一非揮發性記憶體內之資訊以初始化電腦系統內之處理元件之該系統內方法，其中儲存於該非揮發性記憶體內之該初始資訊係包含一用於驗 證該初始資訊內容之簽章。
  17. 如申請專利範圍第11項之利用儲存於一非揮發性記憶體內之資訊以初始化電腦系統內之處理元件之該系統內方法，其中儲存於該非揮發性記憶體內之該初始資訊係利用一私密金鑰加以加密，以及其中該第一及第二處理元件係利用一公開金鑰以解密該初始資訊。
  18. 如申請專利範圍第11項之利用儲存於一非揮發性記憶體內之資訊以初始化電腦系統內之處理元件之該系統內方法，其中欲初始化之該請求係為一電力開啟信號。
  19. 如申請專利範圍第11項之利用儲存於一非揮發性記憶體內之資訊以初始化電腦系統內之處理元件之該系統內方法，其中欲初始化之該請求係為一重置信號。
  20. 一種快閃記憶體元件，該快閃記憶體元件以指令編碼，該指令係用於控制一行動裝置使其利用儲存於該快閃記憶體元件內之資訊藉由一方法初始化多個處理元件，該方法包含：接收一請求以初始化該裝置； 由第一處理元件執行內含於陰影邏輯之指令，該第一處理元件為用於一電腦系統之主處理元件；以及為響應該第一處理元件對該陰影邏輯所內含之指令的執行，實施下列步驟：由該第一處理元件從該快閃記憶體元件複製初始資訊至一揮發性記憶體，該揮發性記憶體係可由該裝置之至少數個處理元件存取，該至少數個處理元件包含該第一處理元件及一第二處理元件；利用儲存於該揮發性記憶體內之該初始資訊之至少第一部分初始化該第一處理元件；從該第一處理元件發出信號至該第二處理元件以指示該第二處理元件利用儲存於該揮發性記憶體內之該初始資訊之至少第二部分初始化其本身；其中該第一處理元件係唯一附接於該快閃記憶體元件之處理元件。
  21. 如申請專利範圍第20項之快閃記憶體元件，其中該第一處理元件係與該第二處理元件為不同之種類。
  22. 如申請專利範圍第20項之快閃記憶體元件， 其中該揮發性記憶體係較該快閃記憶體元件為快速。
  23. 如申請專利範圍第20項之快閃記憶體元件，還包含接收另一請求以應其中之一處理元件之需求初始化該裝置。
  24. 如申請專利範圍第20項之快閃記憶體元件，更包含於接收一硬體重置已發生之指示後再次從該快閃記憶體元件複製初始資訊至該揮發性記憶體。
  25. 如申請專利範圍第20項之快閃記憶體元件，其中儲存於該快閃記憶體元件內之該初始資訊係包含一用於驗證該初始資訊內容之簽章。
  26. 如申請專利範圍第20項之快閃記憶體元件，其中儲存於該快閃記憶體元件內之該初始資訊係利用一私密金鑰加以加密，以及其中該第一及第二處理元件係利用一公開金鑰以解密該初始資訊。
  27. 如申請專利範圍第20項之快閃記憶體元件，其中該請求係為一電力開啟信號。
  28. 如申請專利範圍第20項之快閃記憶體元件，其中該請求係為一重置信號。
TW096111501A 2006-03-30 2007-03-30 利用共享式非揮發性記憶體初始化多個處理元件之方法、系統及快閃記憶體元件 TWI386846B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US78840106P 2006-03-30 2006-03-30

Publications (2)

Publication Number Publication Date
TW200802082A TW200802082A (en) 2008-01-01
TWI386846B true TWI386846B (zh) 2013-02-21

Family

ID=38421761

Family Applications (3)

Application Number Title Priority Date Filing Date
TW096111504A TWI353124B (en) 2006-03-30 2007-03-30 Inter-port communication in a multi-port memory de
TW096111501A TWI386846B (zh) 2006-03-30 2007-03-30 利用共享式非揮發性記憶體初始化多個處理元件之方法、系統及快閃記憶體元件
TW096111507A TWI340982B (en) 2006-03-30 2007-03-30 Multi-port memory device having variable port speeds

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096111504A TWI353124B (en) 2006-03-30 2007-03-30 Inter-port communication in a multi-port memory de

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW096111507A TWI340982B (en) 2006-03-30 2007-03-30 Multi-port memory device having variable port speeds

Country Status (7)

Country Link
US (2) US7949863B2 (zh)
EP (2) EP2008164A2 (zh)
JP (2) JP5188493B2 (zh)
KR (2) KR101341286B1 (zh)
CN (3) CN101449262B (zh)
TW (3) TWI353124B (zh)
WO (2) WO2007115227A2 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008070813A2 (en) 2006-12-06 2008-06-12 Fusion Multisystems, Inc. (Dba Fusion-Io) Apparatus, system, and method for a front-end, distributed raid
US9104599B2 (en) 2007-12-06 2015-08-11 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for destaging cached data
US8489817B2 (en) 2007-12-06 2013-07-16 Fusion-Io, Inc. Apparatus, system, and method for caching data
US8443134B2 (en) 2006-12-06 2013-05-14 Fusion-Io, Inc. Apparatus, system, and method for graceful cache device degradation
US8706968B2 (en) 2007-12-06 2014-04-22 Fusion-Io, Inc. Apparatus, system, and method for redundant write caching
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
DE102008011925B4 (de) * 2008-02-29 2018-03-15 Globalfoundries Inc. Sicheres Initialisieren von Computersystemen
US8230180B2 (en) * 2008-06-11 2012-07-24 Samsung Electronics Co., Ltd. Shared memory burst communications
KR20100085564A (ko) * 2009-01-21 2010-07-29 삼성전자주식회사 데이터 처리 시스템과 데이터 처리 방법
US8769213B2 (en) * 2009-08-24 2014-07-01 Micron Technology, Inc. Multi-port memory and operation
JP2011058847A (ja) * 2009-09-07 2011-03-24 Renesas Electronics Corp 半導体集積回路装置
US9021158B2 (en) 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
US8289801B2 (en) * 2009-09-09 2012-10-16 Fusion-Io, Inc. Apparatus, system, and method for power reduction management in a storage device
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8458581B2 (en) * 2009-10-15 2013-06-04 Ansaldo Sts Usa, Inc. System and method to serially transmit vital data from two processors
US8190944B2 (en) * 2009-12-11 2012-05-29 Ati Technologies Ulc Device configured to switch a clock speed for multiple links running at different clock speeds and method for switching the clock speed
US8775856B1 (en) * 2010-03-10 2014-07-08 Smsc Holdings S.A.R.L. System and method for generating clock signal for a plurality of communication ports by selectively dividing a reference clock signal with a plurality of ratios
JP2011227834A (ja) * 2010-04-22 2011-11-10 Sony Corp 信号制御装置及び信号制御方法
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
CN103262054B (zh) 2010-12-13 2015-11-25 桑迪士克科技股份有限公司 用于自动提交存储器的装置、***和方法
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US8966184B2 (en) 2011-01-31 2015-02-24 Intelligent Intellectual Property Holdings 2, LLC. Apparatus, system, and method for managing eviction of data
WO2012109677A2 (en) 2011-02-11 2012-08-16 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
WO2012112618A1 (en) 2011-02-14 2012-08-23 The Regents Of The University Of California Multi-band interconnect for inter-chip and intra-chip communications
WO2012116369A2 (en) 2011-02-25 2012-08-30 Fusion-Io, Inc. Apparatus, system, and method for managing contents of a cache
CN102176138B (zh) * 2011-03-01 2013-04-03 上海维宏电子科技股份有限公司 数控***中硬件端口的对象化管理控制方法
US8543774B2 (en) 2011-04-05 2013-09-24 Ansaldo Sts Usa, Inc. Programmable logic apparatus employing shared memory, vital processor and non-vital communications processor, and system including the same
US9767032B2 (en) 2012-01-12 2017-09-19 Sandisk Technologies Llc Systems and methods for cache endurance
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
CN104123241B (zh) * 2013-04-24 2017-08-29 华为技术有限公司 内存匿名页初始化方法、装置及***
US20140321471A1 (en) * 2013-04-26 2014-10-30 Mediatek Inc. Switching fabric of network device that uses multiple store units and multiple fetch units operated at reduced clock speeds and related method thereof
US8963587B2 (en) * 2013-05-14 2015-02-24 Apple Inc. Clock generation using fixed dividers and multiplex circuits
US9666244B2 (en) 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
US9665432B2 (en) * 2014-08-07 2017-05-30 Microsoft Technology Licensing, Llc Safe data access following storage failure
US9847918B2 (en) 2014-08-12 2017-12-19 Microsoft Technology Licensing, Llc Distributed workload reassignment following communication failure
US9933950B2 (en) 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
US20160378151A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Rack scale architecture (rsa) and shared memory controller (smc) techniques of fast zeroing
US9690494B2 (en) * 2015-07-21 2017-06-27 Qualcomm Incorporated Managing concurrent access to multiple storage bank domains by multiple interfaces
US9996138B2 (en) * 2015-09-04 2018-06-12 Mediatek Inc. Electronic system and related clock managing method
CN105701026A (zh) * 2016-01-04 2016-06-22 上海斐讯数据通信技术有限公司 一种数据采集器及其利用***冗余资源采集数据的方法
KR20180033368A (ko) * 2016-09-23 2018-04-03 삼성전자주식회사 케스-케이드 연결 구조로 레퍼런스 클록을 전달하는 스토리지 장치들을 포함하는 전자 장치
KR102438319B1 (ko) * 2018-02-07 2022-09-01 한국전자통신연구원 공통 메모리 인터페이스 장치 및 방법
CN111142955B (zh) * 2019-12-31 2021-07-16 联想(北京)有限公司 一种信息处理方法及装置
US11567708B2 (en) * 2021-01-05 2023-01-31 Brother Kogyo Kabushiki Kaisha Image forming apparatus having one or more ports to which portable memory is attachable
US20240219955A1 (en) * 2022-12-30 2024-07-04 Arm Limited Multi-Port Circuit Architecture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729091A (en) * 1984-11-13 1988-03-01 International Business Machines Corporation Directing storage requests prior to address comparator initialization with a reference address range
US5764882A (en) * 1994-12-08 1998-06-09 Nec Corporation Multiprocessor system capable of isolating failure processor based on initial diagnosis result
US6313766B1 (en) * 1998-07-01 2001-11-06 Intel Corporation Method and apparatus for accelerating software decode of variable length encoded information
EP1209563A2 (en) * 2000-11-22 2002-05-29 Microsoft Corporation Method and system for allowing code to be securely initialized in a computer
US6665795B1 (en) * 2000-10-06 2003-12-16 Intel Corporation Resetting a programmable processor

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344133A (en) * 1978-07-31 1982-08-10 Motorola, Inc. Method for synchronizing hardware and software
US4449183A (en) * 1979-07-09 1984-05-15 Digital Equipment Corporation Arbitration scheme for a multiported shared functional device for use in multiprocessing systems
IT1184553B (it) 1985-05-07 1987-10-28 Honeywell Inf Systems Architettura di sistema a piu' processori
US5142683A (en) 1987-03-09 1992-08-25 Unisys Corporation Intercomputer communication control apparatus and method
JPH01501660A (ja) * 1987-06-18 1989-06-08 ユニシス・コーポレーシヨン コンピユータ間通信制御装置及びその方法
US5144314A (en) 1987-10-23 1992-09-01 Allen-Bradley Company, Inc. Programmable object identification transponder system
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5175853A (en) * 1990-10-09 1992-12-29 Intel Corporation Transparent system interrupt
JPH04367963A (ja) * 1991-06-15 1992-12-21 Hitachi Ltd 共有記憶通信方法
US5423008A (en) * 1992-08-03 1995-06-06 Silicon Graphics, Inc. Apparatus and method for detecting the activities of a plurality of processors on a shared bus
JP3442128B2 (ja) * 1994-02-21 2003-09-02 松下電工株式会社 プロセッサ間通信方法および装置
US5925099A (en) * 1995-06-15 1999-07-20 Intel Corporation Method and apparatus for transporting messages between processors in a multiple processor system
US6167487A (en) * 1997-03-07 2000-12-26 Mitsubishi Electronics America, Inc. Multi-port RAM having functionally identical ports
US5901309A (en) * 1997-10-07 1999-05-04 Telefonaktiebolaget Lm Ericsson (Publ) Method for improved interrupt handling within a microprocessor
US6118792A (en) 1997-11-21 2000-09-12 Nortel Networks Corporation Method and apparatus for a flexible access rate common-memory packet switch
US6263390B1 (en) * 1998-08-18 2001-07-17 Ati International Srl Two-port memory to connect a microprocessor bus to multiple peripherals
KR100284741B1 (ko) 1998-12-18 2001-03-15 윤종용 로컬클럭 신호 발생회로 및 방법, 내부클럭신호 발생회로 및방법,이를 이용한 반도체 메모리 장치
US6002633A (en) * 1999-01-04 1999-12-14 International Business Machines Corporation Performance optimizing compiler for building a compiled SRAM
US6378051B1 (en) * 1999-06-14 2002-04-23 Maxtor Corporation Interrupt signal prioritized shared buffer memory access system and method
US6396324B1 (en) 2000-05-08 2002-05-28 International Business Machines Corporation Clock system for an embedded semiconductor memory unit
US6845409B1 (en) * 2000-07-25 2005-01-18 Sun Microsystems, Inc. Data exchange methods for a switch which selectively forms a communication channel between a processing unit and multiple devices
GB2370667B (en) * 2000-09-05 2003-02-12 Samsung Electronics Co Ltd Semiconductor memory device having altered clock frequency for address and/or command signals, and memory module and system having the same
EP1358561A1 (en) * 2001-01-31 2003-11-05 International Business Machines Corporation Method and apparatus for transferring interrupts from a peripheral device to a host computer system
US6877071B2 (en) 2001-08-20 2005-04-05 Technology Ip Holdings, Inc. Multi-ported memory
US6795360B2 (en) 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
US7032106B2 (en) 2001-12-27 2006-04-18 Computer Network Technology Corporation Method and apparatus for booting a microprocessor
US7571287B2 (en) * 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
CN1275143C (zh) * 2003-06-11 2006-09-13 华为技术有限公司 数据处理***及方法
KR100606242B1 (ko) * 2004-01-30 2006-07-31 삼성전자주식회사 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치
JP4346506B2 (ja) * 2004-06-07 2009-10-21 株式会社リコー 先入れ先出しメモリ及びそれを用いた記憶媒体制御装置
WO2006029094A2 (en) * 2004-09-02 2006-03-16 Xencor, Inc. Erythropoietin derivatives with altered immunogenicity
US20060072563A1 (en) 2004-10-05 2006-04-06 Regnier Greg J Packet processing
JP2006301894A (ja) * 2005-04-20 2006-11-02 Nec Electronics Corp マルチプロセッサシステム、及びマルチプロセッサシステムのメッセージ伝達方法
JP2006309512A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp マルチプロセッサシステム、及びマルチプロセッサシステムのメッセージ伝達方法
JP4425243B2 (ja) 2005-10-17 2010-03-03 Ｏｋｉセミコンダクタ株式会社 半導体記憶装置
US7433263B2 (en) 2006-02-28 2008-10-07 Samsung Electronics Co., Ltd. Multi-port semiconductor device and method thereof
US7369453B2 (en) 2006-02-28 2008-05-06 Samsung Electronics Co., Ltd. Multi-port memory device and method of controlling the same
KR100909805B1 (ko) 2006-09-21 2009-07-29 주식회사 하이닉스반도체 멀티포트 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729091A (en) * 1984-11-13 1988-03-01 International Business Machines Corporation Directing storage requests prior to address comparator initialization with a reference address range
US5764882A (en) * 1994-12-08 1998-06-09 Nec Corporation Multiprocessor system capable of isolating failure processor based on initial diagnosis result
US6313766B1 (en) * 1998-07-01 2001-11-06 Intel Corporation Method and apparatus for accelerating software decode of variable length encoded information
US6665795B1 (en) * 2000-10-06 2003-12-16 Intel Corporation Resetting a programmable processor
EP1209563A2 (en) * 2000-11-22 2002-05-29 Microsoft Corporation Method and system for allowing code to be securely initialized in a computer

Also Published As

Publication number Publication date
US20070245094A1 (en) 2007-10-18
JP2009532815A (ja) 2009-09-10
TW200818734A (en) 2008-04-16
KR20080104388A (ko) 2008-12-02
EP2008281B1 (en) 2012-01-25
TW200802082A (en) 2008-01-01
CN101438242A (zh) 2009-05-20
CN101449262B (zh) 2012-07-04
TWI353124B (en) 2011-11-21
CN101438242B (zh) 2013-09-18
JP5197571B2 (ja) 2013-05-15
KR101323400B1 (ko) 2013-10-29
CN101449262A (zh) 2009-06-03
KR20090007378A (ko) 2009-01-16
WO2007115226A2 (en) 2007-10-11
US20070234021A1 (en) 2007-10-04
JP5188493B2 (ja) 2013-04-24
TWI340982B (en) 2011-04-21
WO2007115226A3 (en) 2008-10-30
CN101449334B (zh) 2012-04-25
TW200802403A (en) 2008-01-01
EP2008281A2 (en) 2008-12-31
WO2007115227A3 (en) 2007-11-29
US7639561B2 (en) 2009-12-29
EP2008164A2 (en) 2008-12-31
CN101449334A (zh) 2009-06-03
WO2007115227A2 (en) 2007-10-11
US7949863B2 (en) 2011-05-24
KR101341286B1 (ko) 2013-12-12
JP2009532782A (ja) 2009-09-10

Similar Documents

Publication Publication Date Title
TWI386846B (zh) 利用共享式非揮發性記憶體初始化多個處理元件之方法、系統及快閃記憶體元件
KR101343704B1 (ko) 공유된 비휘발성 메모리 아키텍쳐
TWI493460B (zh) 電子裝置以及開機方法
US7543335B2 (en) Method and system for allowing code to be securely initialized in a computer
TWI335536B (en) Information handling system (ihs) method and for updating a non-volatile memory (nvm) included in an information handling system
US20200110869A1 (en) Remote attestation for multi-core processor
US20180373878A1 (en) Secure boot for multi-core processor
US7584374B2 (en) Driver/variable cache and batch reading system and method for fast resume
US7822960B2 (en) Platform management processor assisted resume
TW201502990A (zh) 唯讀記憶體之修補啓動碼
US9886408B2 (en) Data access protection for computer systems
EP3646224B1 (en) Secure key storage for multi-core processor
US20180293080A1 (en) Technology To Facilitate Rapid Booting With High-Speed And Low-Speed Nonvolatile Memory
US20220382873A1 (en) Firmware-based secure tenancy transfer
JP2023020861A (ja) ファームウェアの更新
JP7332083B2 (ja) マルチモード保護メモリ
US11550664B2 (en) Early boot event logging system
US11966748B2 (en) Dynamic boot configuration
TWI726436B (zh) 電腦基本輸入輸出系統bios修復方法及實施該修復方法之電腦系統