TWI385627B - 液晶顯示裝置及電源電路 - Google Patents

Description

液晶顯示裝置及電源電路

本發明係關於液晶顯示裝置，尤其是關於一種具備有電源電路之液晶顯示裝置，該電源電路係產生用以控制像素電晶體的導通(ON)或不導通(OFF)的電源電位。

以往，於利用低溫多晶矽TFT(Thin Film Transistor：薄膜電晶體)製程所製造的主動矩陣型液晶顯示裝置中，為了降低驅動IC(積體電路)的成本，係在液晶面板的TFT基板上形成有產生用以控制像素TFT的導通或不導通之電源電位的電源電路。電源電路一言而言係使用充電泵型的DC－DC變換器(converter)，並將分別使用於液晶面板的水平移位暫存器、垂直移位暫存器的水平傳輸時脈、垂直傳輸時脈予以使用作為其驅動訊號。

該種主動矩陣型液晶顯示裝置已揭示於專利文獻1中。

(專利文獻1)日本特開2004－146082號公報

然而，一般而言由於水平傳輸時脈、垂直傳輸時脈的振幅係小至3V左右，為了獲得用以使像素TFT導通或不導通的足夠電源電位，而必須進行＋3倍昇壓、－2倍昇壓，因此存在電源電路的電路規模變大之問題。

而且，將水平傳輸時脈、垂直傳輸時脈併用作為驅動電源電路用的訊號時，由於輸出水平傳輸時脈、垂直傳輸時脈的放大器之驅動能力較小，所以有必要在TFT基板上設置緩衝電路，而有電路面積變大，且電源電路的效率下降之問題。

再者，將水平傳輸時脈予以分頻而作為電源電路的驅動訊號使用時，亦會有由於分頻時脈的反轉時序(timing)而對顯示帶來不良影響之虞。

更且，使用水平傳輸時脈或垂直傳輸時脈時，因常有必要在玻璃基板上佈設將該等時脈傳送到電源電路用的長配線之情況，而使液晶面板的框緣面積增大，或者在將COG(Chip on glass：玻璃覆晶)安裝在玻璃基板上等時，由於有圖案佈局的限制，而有無法形成該種配線之情形。再者，於使用來自驅動IC的專用時脈時，有液晶面板的端子數增加之問題。

本發明之液晶顯示裝置係有鑑於上述的課題而研創者，該液晶顯示裝置係具備有：切換元件；經由該切換元件被施加影像訊號之像素電極；被施加有反覆高位準與低位準的共用電極訊號之共用電極；依據該共用電極及前述像素電極之間的電場而被配向的液晶；以及產生用以控制前述切換元件的切換的電源電位之電源電路，該液晶顯示裝置之特徵為，前述電源電路係具備：第1及第2電荷傳輸元件，係經串聯連接，並依據前述共用電極訊號互補性地進行切換；以及第1電容器，係結合於第1及第2電荷傳輸元件的連接點，並被施加有前述共用電極訊號。

此外，本發明的液晶顯示裝置係具備有：形成在第1基板上的切換元件；形成在前述第1基板上且經由前述切換元件被施加影像訊號之像素電極；與前述第1基板相向而配置之第2基板；形成在前述第2基板上，且被施加有反覆高位準及低位準的共用電極訊號之共用電極；依據該共用電極及前述像素電極之間的電場而被配向的液晶；以及產生用以控制前述切換元件的切換的電源電位之電源電路，該液晶顯示裝置之特徵為，前述電源電路係具備：第1及第2電荷傳輸元件，係形成在前述第1基板上且經串聯連接；電容器，係具有第1端子及第2端子，且第1端子連接到第1及第2電荷傳輸元件的連接點；緩衝電路，係形成在前述第1基板上，且其輸出被施加在前述電容器的第2端子；以及輸入電容器，係形成在前述緩衝電路的輸入端子與相對向之前述共用電極之間。

再者，本發明的電源電路之特徵為具備：經串聯連接的第1及第2電荷傳輸元件；電容器，係具有第1及第2端子，且第1端子連接到第1及第2電荷傳輸元件的連接點；緩衝電路，其輸出被施加到前述電容器的第2端子；以及輸入電容器，係具有第3端子及第4端子，且第3端子連接到前述緩衝電路的輸入端子，並且第4端子被施加有時脈訊號。

根據本發明的液晶顯示裝置，由於利用了共用電極訊號作為電源電路的驅動訊號，所以只要作＋2倍昇壓、－1倍昇壓即足夠，而可將電源電路的電路規模縮小。再者，輸出共用電極訊號的放大器之驅動能力較大，所以不需要設置緩衝電路，而可削減電路面積並提昇電路效率。而且，由於共用電極訊號的反轉時序(從H位準遷移到L位準的時序，或從L位準遷移到H位準的時序)係在水平返馳期間進行，故亦具有不會對顯示帶來不良影響的優點。此外，供應共用電極訊號的配線係設置在面板的整體外周，所以即使將電源電路配置在面板上的任何處，亦可利用該配線將共用電極訊號供應至電源電路，故也具有圖案佈局上之受限少的優點。

再者，根據本發明的液晶顯示裝置，由於利用輸入電容器所導致之電容耦合將共用電極訊號當作驅動時脈供應至電源電路，所以可減少驅動時脈用配線的圖案佈局之限制，且能防止液晶面板框緣面積的增大及端子數的增加。

再者，根據本發明的電源電路，由於利用電容器所導致之電容器耦合來接受驅動時脈的供應，所以可減少驅動時脈用配線的圖案佈局限制，並能防止電路面積的增大。

以下，一面參照圖式一面說明本發明的實施形態。

(第1實施形態)

第1圖係顯示液晶面板100之圖。於TFT基板上形成有水平驅動電路110、垂直驅動電路120，並於顯示區域矩陣式地配置有複數個像素(在第1圖僅顯示4像素)。水平驅動電路110係為根據水平傳輸時脈CKH而依序轉送水平起動訊號的移位暫存器，並按照其輸出供應RGB的影像訊號至各資料線DL。垂直驅動電路120係為根據垂直傳輸時脈CKV依序轉送垂直起動訊號的移位暫存器，並按照其輸出供應閘極訊號至各閘極線GL。

由各像素的TFT所構成的像素電晶體GT的汲極係連接到對應的資料線DL，像素電晶體GT係藉由閘極訊號控制其導通或不導通。像素電晶體GT的源極係連接到像素電極121。此外，係與TFT基板相對向地設有對向基板，並於對向基板上與像素電極121相對向地形成有共用電極122。於TFT基板與對向基板之間封入有液晶LC。如第2圖所示，為了進行線反轉驅動，從液晶面板100的外部或設置在液晶面板100的TFT基板上的驅動IC200將於每一水平期間反覆高(H)位準與低(L)位準的共用電極訊號VCOM施加至共用電極122。

當將像素電晶體GT設為N通道型時，若閘極訊號變為H位準，像素電晶體GT即導通。藉此，影像訊號從資料線DL經由像素電晶體GT施加到像素電極121，而藉由產生在共用電極122與像素電極121之間的電場使液晶LC被配向，藉此進行液晶顯示。

在此，由於共用電極訊號VCOM係反覆H位準與L位準，所以像素電極121的電位會因為透過液晶LC的電容器耦合而產生變動。因此，為了使像素電晶體GT導通，需要有其振幅兩倍的VCOMH×2之正電源電位作為閘極訊號的H位準，而為了使像素電晶體GT不導通，需要有其振幅負一倍的VCOMH×－1之負電源電位作為閘極訊號的L位準。其中，VCOMH係在4.5V左右。

為了產生上述閘極訊號，在液晶面板100的TFT基板上利用system－on－glass(簡稱SOG，即系統製作在玻璃面板上)技術形成電源電路130，並將其輸出供應至垂直驅動電路120。電源電路130係由：產生正電源電位的DC－DC變換器、以及產生負電源電位的DC－DC變換器所構成。在本發明中，係使用共用電極訊號VCOM作為該等DC－DC變換器的驅動訊號。

第3圖為顯示產生正電源電位的DC－DC變換器電路圖。經由設置在液晶面板100的輸入端子PIN輸入共用電極訊號VCOM。所輸入的共用電極訊號VCOM係經由緩衝電路BF輸入到第1飛馳電容器(flying capacitor)C1的一側端子以作為第1共用電極訊號VCOM1，並將第1共用電極訊號VCOM1經反轉的訊號作為第2共用電極訊號VCOM2輸入到第2飛馳電容器C2的一側端子。又，將N通道型電荷傳輸電晶體M1N及P通道型電荷傳輸電晶體M1P串聯連接，且將第2飛馳電容器C2的另一側端子連接至該等電晶體的閘極。而且，將N通道型電荷傳輸電晶體M2N及P通道型電荷傳輸電晶體M2P串聯連接，且將第1飛馳電容器C1的另一側端子連接至該等電晶體的閘極。第1飛馳電容器C1的另一側端子係連接到電荷傳輸電晶體M1N及電荷傳輸電晶體M1P的連接點，而第2飛馳電容器C2的另一側端子係連接到電荷傳輸電晶體M2N及電荷傳輸電晶體M2P的連接點。

N通道型電荷傳輸電晶體M1N、M2N的共通源極係施加有共用電極訊號VCOM的H位準之VCOMH。若不考慮電晶體導致的電壓損失，則從P通道型電荷傳輸電晶體M1P、M2P的共通汲極會輸出兩倍VCOMH的VCOMH×2之正電源電位、輸出電流Iout。此外，Cout為平流用電容器，R為負載電阻，垂直驅動電路120係對應於此負載電阻R。再者，電荷傳輸電晶體係由TFT所構成。

參照第4圖的波形圖說明此DC－DC變換器的平常狀態之動作。於第1共用電極訊號VCOM1為H位準時，M1N、M2P為不導通，M2N、M1P為導通，M1N與M1P的連接節點電位V1被昇壓至VCOMH×2，其位準經由M1P被輸出。M2N與M2P的連接節點電位V2被充電至VCOMH。其次，當第1共用電極訊號VCOM1成為L位準時，M1N、M2P為導通，M2N、M1P為不導通，電位V2被昇壓至VCOMH×2，其位準經由M2P被輸出。電位V1被充電至VCOMH。亦即，從DC－DC變換器的左右的串聯電晶體電路交替地輸出VCOMH×2。不過，在此係忽略電晶體所導致的電壓損失。

根據此DC－DC變換器，可獲得適於使像素電晶體GT導通用的VCOMH×2之電位。(設VCOMH＝4.5V，若忽略電壓損失則為9.0V)因此，變得不需要如以往的3倍昇壓，而可縮小電路規模且能提高電路效率。再者，由於共用電極訊號VCOM的反轉時序(從H位準遷移到L位準的時序，或從L位準遷移到H位準的時序)係於水平返馳期間進行，故不會對顯示帶來不良影響。而且，由於供應共用電極訊號VCOM的配線係設置在液晶面板100的整個外周，所以即使將電源電路130配置在液晶面板100的TFT基板上之任何處，也可利用該配線將共用電極訊號VCOM供應至電源電路130，因此亦具有圖案佈局上之限制少的優點。

再者，在如上述例所示之於對向基板上相對向於像素電極121形成共用電極122的液晶顯示裝置中，當將第1及第2飛馳電容器C1、C2形成在液晶面板100上時，由於第1飛馳電容器C1的電位變動與對向基板上的共用電極之電位變動係與共用電極訊號VCOM形成同電位，所以可防止因第1飛馳電容器C1所進行的電容分壓所導致的效率下降。另一方面，在如FFS(Field Fringe Switching；邊緣場切換)方式或IPS(In－Plane－Switching；平面切換)方式將像素電極與共用電極形成在同一基板上的液晶顯示裝置的情形中，由於在對向基板沒有電極，所以不會產生電位變動。因此，根據本發明的構成，無論在任何一種方式的液晶顯示裝置中，均可實現不會產生效率下降的良好液晶顯示裝置。

(第2實施形態)

第5圖係顯示產生正電源電位的DC－DC變換器電路圖。於該DC－DC變換器中，由於用以輸出共用電極訊號VCOM的驅動IC200側之放大器的驅動能力大，所以削除了緩衝電路BF。如此一來，可削減電路面積，且能提高電路效率。再者，設成為，削除第2飛馳電容器C2，並僅對第1飛馳電容器C1施加共用電極訊號VCOM。

說明此DC－DC變換器平常狀態的動作。於共用電極訊號VCOM為H位準時，M1N、M2P不導通，M2N、M1P導通，M1N與M1P的連接節點之電位V1被昇壓至VCOMH×2，其位準經由M1P被輸出。M2N與M2P的連接節點之電位V2被充電至VCOMH。其次，當共用電極訊號VCOM變成L位準時，M1N、M2P導通，M2N、M1P不導通。由於M2P導通，電位V2係因來自輸出側的電荷移動而被充電至VCOMH×2。因此，根據此DC－DC變換器，共用電極訊號VCOM僅於H位準時進行昇壓動作。

根據此DC－DC變換器，更可削減電路面積，並提高電路效率。再者，在第2實施形態中，於對向基板上對向於像素電極121而形成有共用電極122的液晶顯示裝置中，由於在液晶面板100上僅形成第1飛馳電容器C1，所以較上述第1實施形態者更能防止因電容分壓所導致的效率下降。

至於其他的構成係與第1實施形態的電路相同，而可獲得相同效果。

(第3實施形態)

第6圖係顯示產生正電源電位的DC－DC變換器電路圖。於該DC－DC變換器中，與第2實施形態相同，削除了緩衝電路BF，不過設置有第2飛馳電容器C2，且設置有將共用電極訊號VCOM予以反轉並施加到第2飛馳電容器C2的反相器INV。在此，第2飛馳電容器C2的電容值以較第1飛馳電容器C1的電容值小為宜。至於其他的構成係與第2實施形態的電路相同，而可獲得相同效果。

(第4實施形態)

在第1至第3實施形態中係顯示產生正電源電位的DC－DC變換器，而在本實施形態中係就產生負電源電位的DC－DC變換器加以說明。如第7圖所示，於此DC－DC變換器中，將共用電極訊號VCOM施加至第1飛馳電容器C1，並將共用電極訊號VCOM的反轉訊號施加至第2飛馳電容器C2。在M1P與M2P的共通源極施加接地電位Vss(0V)，且從M1N與M2N的共通汲極獲得將VCOM乘上負一倍的VCOM×－1之電位。如此一來，可作成適於用以使像素電晶體GT不導通的閘極訊號。因此，不需要如習知進行－2倍的昇壓，而可縮小電路規模並能提高電路效率。至於其他的效果係與第1至第3實施形態的效果一樣。

就此DC－DC變換器的動作予以說明，於共用電極訊號VCOM為H位準時，M1N、M2P不導通，M2N、M1P導通，M1N與M1P的連接節點之電位V3被充電至Vss，M2N與M2P的連接節點之電位V4下降至VCOMH×－1的電位，且其電位經由M2N被輸出。

當共用電極訊號VCOM變成L位準時，M1N、M2P導通，M2N、M1P不導通，電位V3降至VCOMH×－1，且其位準經由M1N被輸出。電位V4被充電至Vss，亦即，從DC－DC變換器的左右的串聯電晶體電路交替地輸出VCOMH×－1的電位。不過，電晶體所導致的電壓損失不加考慮。

(第5實施形態)

在本實施形態中，使用共用電極訊號VCOM作為電源電路130的DC－DC變換器的驅動訊號這點雖與第1至第4實施形態相同，但將共用電極訊號VCOM經由輸入電容輸入到DC－DC變換器這點相異。

第8圖係顯示產生正電源電位的DC－DC變換器電路圖。為了整形驅動時脈的波形，於DC－DC變換器的時脈輸入部設有前段緩衝電路131、後段緩衝電路132，並在前段緩衝電路131的輸入端子133與共用電極122之間形成有輸入電容器Cin。前段緩衝電路131係串聯連接複數個CMOS反相器INV1、INV2、…而構成。

CMOS反相器INV1、INV2、…係如第9圖所示，由P通道型電晶體與N通道型電晶體所構成，並於P通道型電晶體的源極施加有正電源電位PVDD，於N通道型電晶體施加有接地電位PVSS(0V)。P通道型電晶體及N通道型電晶體係由TFT所形成。

輸入電容Cin的構造係顯示於第10圖。第10圖係液晶面板100的局部剖面圖，前段緩衝電路131的輸入端子133係形成在TFT玻璃基板10上。輸入端子133係由鋁等金屬層形成，並由絕緣膜11所覆蓋。在TFT玻璃基板10上配置有對向玻璃基板20並於其間夾置液晶LC。

亦即，輸入電容器Cin係為將輸入端子133作為一方的電容電極、並將形成在對向玻璃基板20上的共用電極122作為另一方電容電極、且將絕緣膜11與液晶LC作為電容絕緣膜的電容器。依據電源電路130的配置位置，亦可在輸入端子133與共用電極122之間介設用以密封液晶LC的密封樹脂12。在此情形下，密封樹脂12係成為電容絕緣膜的一部分。

藉由作成上述構成，由於輸入電容器Cin的耦合作用，與共用電極訊號VCOM同步的訊號係被輸入至輸入端子133。由於不需要用以供應共用電極訊號VCOM的長配線，而且，共用電極訊號VCOM可從形成在對向玻璃基板20大致整個的共用電極122取出，故圖案佈局的限制也較少。再者，由於利用了共用電極訊號VCOM，所以亦可防止液晶面板的端子數增加。

前段緩衝電路131的第1段CMOS反相器INV1係具有寄生輸入電容Cp(主要為P通道型電晶體與N通道型電晶體的閘極電容)。因此，被輸入到輸入端子133的訊號之電位因寄生輸入電容Cp與輸入電容器Cin的電容分壓而衰減其對應份。

因此，輸入電容器Cin的電容值較宜設成較寄生輸入電容Cp足夠地大者。例如，於前述電晶體尺寸為W/L＝20 μm/6 μm時，以設定成Cin>0.5F為宜。為了加大輸入電容器Cin的電容值，只要將輸入端子133的平面性圖案尺寸設計成較大即可。

同步於被輸入到輸入端子133的共用電極訊號VCOM之驅動時脈係經由前段緩衝電路131及後段緩衝電路132被輸入到第1飛馳電容器C1的一方端子以作為第1驅動時脈CPCLK，且被輸入到第2飛馳電容器C2的一方端子而作為將第1驅動時脈CPCLK反轉後之第2驅動時脈XCPCLK。第1驅動時脈CPCLK及第2驅動時脈XCPCLK雖為逆相的時脈，但該等時脈的振幅為PVDD。

於充電泵部中，N通道型的電荷傳輸電晶體MN1與P通道型電荷傳輸電晶體MP1為串聯連接，且在該等電晶體的閘極連接有第2飛馳電容器C2的另一方端子。再者，N通道型的電荷傳輸電晶體MN2與P通道型電荷傳輸電晶體MP2為串聯連接，且在該等電晶體的閘極連接有第1飛馳電容器C1的另一方端子。第1飛馳電容器C1的另一方端子係連接於電荷傳輸電晶體MN1與電荷傳輸電晶體MP1的連接點，第2飛馳電容器C2的另一方端子係連接於電荷傳輸電晶體MN2與電荷傳輸電晶體MP2的連接點。

N通道型的電荷傳輸電晶體MN1、MN2的共通源極係施加有電源電位PVDD。若忽略電晶體所導致的電壓損失，則從P通道型電荷傳輸電晶體MP1、MP2的共通汲極輸出PVDD的兩倍之2PVDD正電源電位及輸出電流IVPP，以作為輸出電位VPP。此外，於P通道型電荷傳輸電晶體MP1、MP2的共通汲極連接有平流用電容器C3。再者，電荷傳輸電晶體係由TFT所形成。

參照第11圖的波形圖說明此DC－DC變換器的平常狀態動作。於第1驅動時脈CPCLK為H位準(PVDD)時，MN1、MP2不導通，MN2、MP1導通，MN1與MP1的連接節點的電位V1係藉由第1飛馳電容器C1的電容耦合而被昇壓至2PVDD，並經由MP1輸出該位準。MN2與MP2的連接節點之電位V2被充電至PVDD。

接著，當第1驅動時脈CPCLK下降至L位準(PVSS)時，MN1、MP2導通，MN2、MP1不導通，電位V2係藉由第2飛馳電容器C2的電容耦合而被昇壓至2PVDD，並經由MP2輸出該位準。電位V1被充電至PVDD。亦即，從DC－DC變換器左右的串聯電晶體電路交替地輸出2PVDD。不過，電晶體所導致的電壓損失未予考慮。

(第6實施形態)

其次，就使用輸入電容器Cin之產生負電源電位的DC－DC變換器加以說明。如第12圖所示，於該DC－DC變換器中，與第5實施形態的電路相同，可獲得同步於被輸入到輸入端子133的共用電極訊號VCOM之驅動時脈，並達到相同效果。驅動時脈係經由前段緩衝電路131及後段緩衝電路132被輸入到第1飛馳電容器C11的一方端子以作為第1驅動時脈CPCLK，並被輸入到第2飛馳電容器C12的一方端子以作為第2驅動時脈XCPCLK。

於充電泵部中，N通道型的電荷傳輸電晶體MN11與P通道型電荷傳輸電晶體MP11雖串聯連接，但MP11與MP12的共通源極係施加有接地電位PVSS之點，係與第5實施形態的電路不同，而從MN11與MN12的共通汲極獲得將PVDD予以乘上－1倍的－PVDD電位。再者，在MN11、MN12的共通汲極連接有平流用電容器C13。

參照第13圖就此DC－DC變換器的動作予以說明。在第1驅動時脈CPCLK為H位準(PVDD)時，MN11、MP12為不導通，MN12、MP11為導通，MN11與MP11的連接節點之電位V3被充電至PVSS，MN12與MP12的連接節點之電位V4係下降至－PVDD，並經由MN12輸出其電位。

當第1驅動時脈CPCLK成為L位準(PVSS)時，MN11、MP12為導通，MN12、MP11為不導通，電位V3下降至－PVDD，且其位準經由MN11被輸出。電位V4被充電至PVSS。也就是說，從負電源產生電路左右的串聯電晶體電路交替地輸出－PVDD電位。

再者，只要DC－DC變換器若為利用飛馳電容器及電荷傳輸元件來轉換輸出輸入電位的電路的話，則不限定於上述實施形態的電路，亦可將其變形，或使用其他型態的電路。再者，DC－DC變換器的前段緩衝電路131、後段緩衝電路132並不限定實施形態者，亦可將其變形，或使用其他型態的緩衝電路。更且，緩衝電路亦可共用於產生正電位的DC－DC變換器、產生負電位的DC－DC變換器。

10．．．TFT玻璃基板

11．．．絕緣膜

12．．．密封樹脂

20．．．對向玻璃基板

100．．．液晶面板

110．．．水平驅動電路

120．．．垂直驅動電路

121．．．像素電極

122．．．共用電極

130．．．電源電路

131．．．前段緩衝電路

132．．．後段緩衝電路

133．．．輸入端子

200．．．驅動IC

BF．．．緩衝電路

C1、C11．．．第1飛馳電容器

C2、C12．．．第2飛馳電容器

C3、C13．．．平流用電容器

Cin．．．輸入電容器

Cout．．．平流用電容器

DL．．．資料線

GL．．．閘極線

GT．．．像素電晶體

LC．．．液晶

INV．．．反相器

INV1、INV2、…．．．CMOS反相器

M1N、M2N．．．N通道型電荷傳輸電晶體

M1P、M2P．．．P通道型電荷傳輸電晶體

MN1、MN2、MN11、MN12．．．N通道型電荷傳輸電晶體

MP1、MP2、MP11、MP12．．．P通道型電荷傳輸電晶體

R．．．負載電阻

VCOM．．．共用電極訊號

第1圖係顯示本發明第1實施形態的液晶顯示裝置之電路圖。

第2圖係本發明第1實施形態的液晶顯示裝置之動作波形圖。

第3圖係本發明第1實施形態的DC－DC變換器之電路圖。

第4圖係本發明第1實施例形態的DC－DC變換器之動作波形圖。

第5圖係本發明第2實施形態的DC－DC變換器之電路圖。

第6圖係本發明第3實施形態的DC－DC變換器之電路圖。

第7圖係本發明第4實施形態的DC－DC變換器之電路圖。

第8圖係本發明第5實施形態的DC－DC變換器之電路圖。

第9圖係本發明第5實施形態的DC－DC變換器之前段緩衝電路的電路圖。

第10圖係顯示輸入電容器的構造之剖面圖。

第11圖係顯示本發明第5實施形態的DC－DC變換器動作之波形圖。

第12圖係本發明第6實施形態的DC－DC變換器之電路圖。

第13圖係顯示本發明第6實施形態的DC－DC變換器動作之波形圖。

100．．．液晶面板

110．．．水平驅動電路

120．．．垂直驅動電路

121．．．像素電極

122．．．共用電極

130．．．電源電路

200．．驅動IC

DL．．．資料線

GL．．．閘極線

GT．．．像素電晶體

LC．．．液晶

VCOM．．．共用電極訊號

Claims (7)

1. 一種液晶顯示裝置，係具備：第1基板；與前述第1基板相對向配置的第2基板；形成於前述第1基板上的切換元件；經由該切換元件被施加影像訊號的像素電極；被施加有反覆高位準與低位準的共同電極訊號的共用電極；封入於前述第1和第2基板之間，且依據前述共用電極與前述像素電極之間的電場而被配向的液晶；以及產生用以控制前述切換元件的切換之電源電位的電源電路；該液晶顯示裝置之特徵為：前述電源電路係具有：第1及第2電荷傳輸元件，係經串聯連接，且依據前述共用電極訊號互補地進行切換；以及電容器，其一方的端子連接於第1及第2電荷傳輸元件的連接點，其另一方的端子被施加有前述共用電極訊號；前述第1電荷傳輸元件的源極，係被施加有前述共同電極訊號的高位準。
2. 一種液晶顯示裝置，係具備： 第1基板；與前述第1基板相對向配置的第2基板；形成於前述第1基板上的切換元件；經由該切換元件被施加影像訊號的像素電極；被施加有反覆高位準與低位準的共同電極訊號的共用電極；封入於前述第1和第2基板之間，且依據前述共用電極與前述像素電極之間的電場而被配向的液晶；以及產生用以控制前述切換元件的切換之電源電位的電源電路；該液晶顯示裝置之特徵為：前述電源電路係具有：第1及第2電荷傳輸元件，係經串聯連接，且依據前述共用電極訊號互補地進行切換；以及電容器，其一方的端子連接於第1及第2電荷傳輸元件的連接點，其另一方的端子被施加有前述共用電極訊號；前述第1電荷傳輸元件的源極，係被施加有前述共同電極訊號的低位準。
3. 如申請專利範圍第1或2項之液晶顯示裝置，其中，前述共用電極訊號係經由緩衝電路而施加於前述電容器。
4. 一種液晶顯示裝置，係具備：第1基板； 與前述第1基板相對向配置的第2基板；形成在前述第1基板上的切換元件；經由前述切換元件被施加影像訊號的像素電極；被施加有反覆高位準與低位準的共用電極訊號的共用電極；封入於前述第1和第2基板之間，且依據前述共用電極與前述像素電極之間的電場而被配向的液晶；以及產生用以控制前述切換元件的切換之電源電位的電源電路；該液晶顯示裝置之特徵為：前述電源電路係具有：第1及第2電荷傳輸元件，係形成於前述第1基板上且經串聯連接；電容器，係具有第1端子及第2端子，且第1端子連接在第1與第2電荷傳輸元件的連接點；緩衝電路，係形成在前述第1基板上，且其輸出被施加在前述電容器的第2端子；以及輸入電容器，係以前述緩衝電路的輸入端子作為其一方的電容電極，而以前述共同電極作為其另一方的電容電極。
5. 如申請專利範圍第4項之液晶顯示裝置，其中，前述緩衝電路係串聯連接複數個反相器而形成，且在第1段反相器的輸入端子與前述共用電極之間形成有前述輸入電容器。
6. 如申請專利範圍第4項之液晶顯示裝置，其中，前述輸入電容器的電容值係大於前述第1段反相器的寄生輸入電容之電容值。
7. 如申請專利範圍第4項之液晶顯示裝置，其中，前述電源電路係具有：第3及第4電荷傳輸元件，係經串聯連接，且依據前述共用電極訊號互補地進行切換；以及第2電容器，係結合於第3及第4電荷傳輸元件的連接點，並被施加有前述共用電極訊號的反轉訊號。