TWI381433B - 結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法 - Google Patents

結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法 Download PDF

Info

Publication number
TWI381433B
TWI381433B TW095127470A TW95127470A TWI381433B TW I381433 B TWI381433 B TW I381433B TW 095127470 A TW095127470 A TW 095127470A TW 95127470 A TW95127470 A TW 95127470A TW I381433 B TWI381433 B TW I381433B
Authority
TW
Taiwan
Prior art keywords
integrated substrate
carrier
dielectric layer
forming
manufacturing
Prior art date
Application number
TW095127470A
Other languages
English (en)
Other versions
TW200807525A (en
Inventor
Chih Kuang Yang
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Priority to TW095127470A priority Critical patent/TWI381433B/zh
Priority to US11/537,625 priority patent/US20080023811A1/en
Priority to KR1020060102357A priority patent/KR100906542B1/ko
Priority to JP2007005660A priority patent/JP2008034790A/ja
Publication of TW200807525A publication Critical patent/TW200807525A/zh
Priority to US12/121,037 priority patent/US7947573B2/en
Priority to US13/018,451 priority patent/US8288246B2/en
Application granted granted Critical
Publication of TWI381433B publication Critical patent/TWI381433B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Wire Bonding (AREA)

Description

結合IC整合基板與載板之結構及其製造方法與電子裝置之製造方法
本發明係關於一種結合積體電路(IC)整合基板與載板之結構及其製造方法、與電子裝置之製造方法。
隨著資訊、通訊及消費性電子等產品朝向輕、薄、短、小及搭配多功能化之趨勢發展，晶片的線寬、線間距與尺寸日益微型化，且晶片所要求的傳輸速度愈來愈快，因此也相對應地提高晶片電連接到外部之構裝技術的要求，以產生高密度細導線與導線間距。因此，晶片構裝的技術從引腳***型漸漸轉進到表面黏著型，從導線架打金線的連接型態漸漸轉進到使用凸塊之方式，電路板從PCB硬板、軟性印刷電路板FPC漸漸轉進到多層薄膜基板。
一般六層BT材質的PCB硬板重約4克，厚度約1mm，因而無法撓曲，而軟性印刷電路板在厚度約50 μ m的情況下，僅能製作2層內連線，相對的，在厚度約50 μ m的情況下，多層薄膜基板可以製作出6層內連線，總重量約0.21克，因此多層薄膜基板的可撓曲性最好，並且最輕薄。此外在內連線密度上，PCB硬板與軟性印刷電路板的通孔最小需為50 μ m，通孔焊墊最小需為100 μ m，線寬與線間距最小需為25 μ m，而相對的，多層薄膜基板的通孔最小需為20 μ m，通孔焊墊最小需為25 μ m，線寬與線間距最小需為20 μ m，因此多層薄膜基板可大幅增加內連線密度。由於其可撓特性，對於體積有特殊限制或結構中有可撓設計的產品尤其適合。
一般而言，上述多層薄膜基板主要是作為IC封裝用之承載基板(IC packaging substrate)，傳統上僅扮演電氣訊號傳送與介面接合的角色。隨著電子產品需求朝向高功能化、訊號傳輸高速化及電路裝置高密度化發展，多層薄膜基板將因具有如電容、電阻等功能性之被動裝置、驅動IC、或TFT等半導體裝置而大幅提昇其功能性，因此賦予多層薄膜基板技術更大的成長空間。以下將以IC整合基板來表示此等高功能性之多層薄膜基板。
在光電、電子、半導體產業中，隨著IC整合基板尺寸的縮小化且所搭配的各種功能性電子裝置數量亦隨之遽增，對於IC整合基板之精密度要求也同時提高，IC整合基板的製造程序也面臨新的挑戰，尤其是在製造程序中如何提高線路密度、或結合各種電子裝置成為具有高功能性之IC整合基板已成為產業競爭力之一環。上述IC整合基板製造之其中一關鍵技術在於製造程序中IC整合基板的尺寸安定性。習知的一種解決方法是在一剛性載板上進行IC整合基板的製作，藉由載板較佳的尺寸安定性而來增加IC整合基板在製程中的尺寸安定性，但是在IC整合基板製作完成後要如何將IC整合基板與載板分離是此類技術的一大課題。
在美國專利第4480288號中，其先將雙層薄膜基板形成於由鋁所組成之載板上，接著再用鹽酸將鋁載板去除。此外，在美國專利第4812191號中，揭露一種以犧牲載板製造技術來製作具有多層內連線結構之多層薄膜基板的方法，其在載板上製作多層內連線結構，載板的熱膨脹係數小於多層內連線結構，接著進行硬化，在升溫、降溫的程序中使得載板與多層內連線結構之間產生足夠的張力，再以支持裝置吸附在多層內連線結構上及酸液浸蝕的方式將多層內連線結構與載板分離開。
在美國專利第5258236號中，揭露一種以雷射剝離法分離載板與具有多層內連線結構之多層薄膜基板的方法，如圖1所示，其中在以聚合物層2、金屬層3與多層內連線結構4的次序依序地形成在透明載板1上之後，再以雷射紫外光透過透明載板1照射在聚合物層2上來分解聚合物層2，而使得透明載板1能夠與其他部分結構分離開。
然而，上述習知技術的分離方法非常繁瑣、複雜。因此，如何提供一個方法與結構，能夠同時製作尺寸精密度高的IC整合基板，又能在不增加生產成本的情況下，輕易使IC整合基板與載板分離，仍是IC整合基板製造工藝目前所努力追尋的目標。
本發明之目的在於提供一種結合IC整合基板與載板之結構及其製造方法、與電子裝置之製造方法，其中IC整合基板與載板的分離是簡單、快速且低成本的。
本發明之一實施態樣提供一種結合IC整合基板與載板之結構，其包含：一載板；及一IC整合基板，形成於載板上，且IC整合基板具有一與載板貼合之第一介電層。
本發明之另一實施態樣提供一結合IC整合基板與載板之結構之製造方法，包含下列步驟：提供一載板；及形成一IC整合基板於載板上，且IC整合基板具有一與載板貼合之第一介電層。
本發明之另一實施態樣提供一電子裝置之製造方法，包含以下步驟：提供一載板；形成一IC整合基板於載板上，且IC整合基板具有一與載板貼合之第一介電層；以及切割IC整合基板，使切割後之IC整合基板與載板自然分離而形成電子裝置。
在上述之結構與製造方法中，可選擇載板與第一介電層之材料，俾藉由載板與第一介電層之間的附著力，使IC整合基板不會在製程中自載板剝離，且在最後切割處理時，使切割後之IC整合基板與載板自然分離，在本發明中所謂「自然分離」意指在不施加外力或施加少許外力的情況下(如以膠帶黏附、夾具夾取、或真空吸附等方式)進行IC整合基板與載板之分離而不破壞其結構。
此外，在本發明中，「IC整合基板」係與傳統封裝用之多層薄膜基板有所不同。具體而言，本發明之IC整合基板可具有用於電氣連接之多層內連線結構、或至少一半導體裝置，例如被動裝置、驅動電子裝置、薄膜電晶體(TFT)裝置及其它電子裝置等、或其組合等。
藉由本發明的技術手段，相較於習知技術須以溶劑、雷射等繁複的方式來將多層薄膜基板與載板分離，本發明可以簡單、快速且低成本的方式將IC整合基板與載板分離，以製作具有多層內連線結構、具有至少一半導體裝置、或其組合之電子裝置。
以下將參照圖式說明本發明之實施例以促進對本發明之徹底瞭解。其中使用適當、相同的參考符號代表相同的特徵部。然而，應該瞭解在此所提出之實施利僅作為說明性、而非限制性之範例。因此，本發明並不僅限於所提出之實施利、更包含熟習此項技藝者所瞭解之任意變化及其同等物。
圖2顯示根據本發明之一實施例，結合IC整合基板8與載板10之結構28、及其製造方法、及電子裝置6之製造方法流程圖。本實施例所例示之IC整合基板8具有一多層內連線結構，此為一雙面基板，即正面與背面皆電氣連接至外部，在此雙面基板之中，基板正面係電連接至基板背面，但多層內連線結構也可以是其他內連接方式，如同面多點的內連接或其他各種情形，此外，多層內連線結構的層數也沒有限制，可依各種應用來作適當的變化。
在本實施例中，在步驟S1中使用八吋矽晶圓作為載板10，其中載板亦可使用任何尺寸之基板、矽晶圓等。
圖2所示之步驟S2至S4，係於載板10上形成具有多層內連線結構之IC整合基板8的流程圖。首先在步驟S2中，在載板10上形成第一介電層14。具體而言，係在未經任何附著處理之情況下，將如圖2所示之IC整合基板8之第一介電層14旋轉塗佈於載板10之全區域上。然後在步驟S3至S4中，在第一介電層14上依序交疊金屬層22、24、26與介電層16、18、20以形成具有多層內連線結構之IC整合基板8。
在如上所述之結合IC整合基板8與載板10之結構28中，可選擇載板10與第一介電層14之材料，俾單純藉由二者之間的附著力(如未經附著強化處理時)，使IC整合基板8既不會因製程中所產生之應力而自載板10剝離，又能在最後切割處理(步驟S5，詳述於後)時，使切割後之IC整合基板8與載板10自然分離。在本實施例及以下將說明之各實施例中，所謂「自然分離」意指在不施加外力或施加少許外力的情況下(如以膠帶黏附、夾具夾取、或真空吸附等方式)進行IC整合基板與載板之分離而不破壞其結構。
此外，附著於載板10與IC整合基板8之邊緣外側之殘餘介電層材料7(圖2所示之粗曲線)亦具有固定兩者且使之貼合之作用。根據本實施例，介電層14、16、18、20係選用低介電係數(小於4)的聚醯亞胺PI(polyimide，杜邦公司所生產之PI－2611)，厚度為8 μ m，上金屬層26與下金屬層22選用Cr/Cu/Ni/Au結構之凸塊底層金屬(UBM，under bump metallurgy)，以作為後續鍚球電連接之用，中間之金屬層24選用Cr/Cu/Cr多層金屬線。或者，各金屬層可為非限於上述之金屬層，可根據所需之應用而選用適當之金屬層。
或者，可於步驟S2之另一實施例中，在載板10上旋轉塗佈第一介電層14之前，若其二者間之附著力較強，可先進行減弱附著處理，舉例來說，如果第一介電層14與載板10之材料均為PI時，可利用Silane系統之附著促進劑降低其二者間之介面附著力。然後將第一介電層14旋轉塗佈於載板10之全區域上。此處需了解，可視第一介電層14與載板10所選擇的材料而決定上述減弱附著處理是否必要或其處理方法，俾藉由載板10與第一介電層14之間的減弱附著力，使IC整合基板8既不會因製程中所產生之應力而自載板10剝離，又能在最後切割處理(步驟S5，詳述於後)時，使切割後之IC整合基板8與載板10自然分離。此外，附著於載板10與IC整合基板8之邊緣外側之殘餘介電層材料7亦具有固定兩者且使之貼合之作用。具體而言，上述殘餘介電層材料7係來自於IC整合基板8中之複數介電層的邊緣多餘部分，可在沒有洗邊處理下而殘留於載板10與IC整合基板8的邊緣外側。
此外，可利用附著強化處理，增加上述IC整合基板8之各介電層14、16、18、20之間的附著力，藉此使IC整合基板8中之各介電層14、16、18、及20之間分別形成全區附著強化區域15、17、及19(圖2所示之粗實線)。此處與以下實施例中所謂附著強化處理，可利用介電層表面的原生特性、或利用提升表面能的方式，如以O2 、Ar電漿處理等方式加以達成。另外，在IC整合基板8上可利用蝕刻方法或雷射鑽孔方法貫通介電層16或18以形成導電介層孔，使得金屬內連線22、24、26可以彼此電氣連接。
最後，如圖2中所示之步驟S5，在適當位置切割載板10上之IC整合基板8，使得IC整合基板8與載板10自然分離而形成具有多層內連線結構之電子裝置6。由於切割後之IC整合基板8與載板10之間僅存在著微弱的附著力，因此兩者可自然分離，舉例來說，可藉由真空吸取、夾具夾取、或膠帶黏附等方式輕易地將其二者分離。相較於習知技術須以溶劑、雷射等繁複的方式將多層薄膜基板與載板分離以形成電子裝置，本實施例可以此簡單、快速且低成本的方式將IC整合基板與載板分離，以製作尺寸精密度高、輕薄、且可撓性佳之具有多層內連線結構之電子裝置。此外，在切割處理後，例如，可在電子裝置6之頂端與底端介電層上，利用蝕刻方法或雷射鑽孔方法形成導電介層孔，而電連接至外部。
圖3顯示根據本發明之一實施例，結合IC整合基板38與載板30之結構40、及其製造方法、及電子裝置36之製造方法流程圖。本實施例所例示之IC整合基板38包含至少一半導體裝置35，例如被動裝置、驅動電子裝置、薄膜電晶體(TFT)裝置、及其它電子裝置其中至少一者、或其組合等。須注意在圖3中，僅顯示具有一半導體裝置之IC整合基板，但熟習此項技藝人士可知，一IC整合基板可包含許多半導體裝置，並可在後續製程利用切割而製作成數百數千個電子裝置，在此僅為了方便表示與說明而將其結構加以簡化。
在本實施例中，在步驟S1′中使用八吋矽晶圓作為載板30，其中載板亦可使用任何尺寸之基板、矽晶圓等。
圖3所示之步驟S2′至S3′，係於載板30上形成具有至少一半導體裝置之IC整合基板38的流程圖。首先在步驟S2′中，於載板30上形成第一介電層34。具體而言，該形成步驟係在未經任何附著處理之情況下，將IC整合基板38之第一介電層34旋轉塗佈於載板30之全區域上。然後在步驟S3′中，在第一介電層34上形成至少一半導體裝置35以形成IC整合基板38。在如上所述之結合IC整合基板與載板之結構40中，可選擇載板30與第一介電層34之材料，俾單純藉由二者之間的附著力(如未經附著強化處理時)，使IC整合基板38既不會因製程中所產生之應力而自載板30剝離，又能在最後切割處理(步驟S4’，詳述於後)時，使切割後之IC整合基板38與載板30自然分離。此外，附著於載板30與IC整合基板38之邊緣外側之殘餘介電層材料37(圖3所示之粗曲線)亦具有固定兩者且使之貼合之作用。在本實施例，介電層34係選用低介電係數(小於4)的聚醯亞胺PI(polyimide，杜邦公司所生產之PI－2611)。
或者，另外在步驟S2′之另一實施例中，在載板30上旋轉塗佈第一介電層34之前，若其二者間之附著力較強，可先進行減弱附著處理，舉例來說，如果第一介電層34與載板30之材料均為PI時，可利用Silane系統之附著促進劑降低其二者間之介面附著力，然後將第一介電層34旋轉塗佈於載板30之全區域上。此處需了解，可視第一介電層34與載板30所選擇的材料而決定上述減弱附著處理是否必要或其處理方法，俾藉由載板30與第一介電層34之間的減弱附著力，使IC整合基板38既不會因製程中所產生之應力而自載板30剝離，又能在最後切割處理時(步驟S4’，詳述於後)，使切割後之IC整合基板38與載板30自然分離。此外，附著於載板30與IC整合基板38之邊緣外側之殘餘介電層材料37亦具有固定兩者且使之貼合之作用。具體而言，上述殘餘介電層材料37係來自於介電層的邊緣多餘部分，在沒有洗邊處理下而殘留於載板30與IC整合基板38的邊緣外側。
另外，可利用附著強化處理增加上述介電層34與半導體裝置35之間的附著力，藉此形成一全區附著強化區域39(圖3所示之粗實線)。另外，在IC整合基板38上可利用蝕刻方法或雷射鑽孔方法貫通介電層與半導體裝置之絕緣層以形成導電介層孔，並以金屬內連線與導電介層孔使半導體裝置之間可以電氣互連、載電氣連接至外部。
最後，如圖3中所示之步驟S4′，在適當位置切割載板30上之IC整合基板38，使切割後之IC整合基板38與載板30自然分離以形成電子裝置36。由於切割後之IC整合基板38與載板30之間僅存在著微弱的附著力，因此兩者可自然分離，舉例來說，可藉由真空吸取、夾具夾取、或膠帶黏附等方式輕易地將其二者分離。相較於習知技術須以溶劑、雷射等繁複的方式將IC整合基板與載板分離以形成電子裝置，本實施例可以此簡單、快速且低成本的方式將IC整合基板與載板分離，以製作尺寸精密度高、輕薄、且可撓性佳之具有至少一半導體裝置之電子裝置。
須注意在本發明中，載板可以是所有的固體材料，包含金屬(如鋁)、玻璃、陶瓷、矽晶圓、藍寶石基板、砷化鎵、聚醯亞胺(如Kapton、PI－2611等商用材料)等。介電層材料可為任何有機材料，包含聚醯亞胺PI(如PI－2611、Durimide 9005等商用材料)、苯并環丁烯BCB(benzo－cyclobutene，如Cyclotene 4024)、聚甲基丙烯酸甲酯PMMA(poly(methyl－methacrylate))、液晶聚合物LCP(liquid crystal polymer)等。就舉例之目的，以下表格1為上述實施例中所採用之減弱附著處理與不同載板及介電層材料的示範性組合。表格2則為上述實施例中在未經附著處理下，不同載板及介電層材料的示範性組合。
材料選擇與處理原則
本發明所述之”選擇”或”處理”載板與介電層材料以控制附著力的原則可參考下列文獻中所提出之附著力理論：1. Berg,J.C.,“Wettability”Marcel Dekker,Inc.,New York,1993.
2. Fowkes,F.M.,“Contact Angle,Wettability,and Adhesion”American Chemical Society,Washington,D.C.,1964.
3.薛敬和,“接著劑全書”高立,台北,1985.
此理論說明附著的3個必要係件：濕潤、回體化、充分變形以減少法合時的彈性壓力，秉持此三項原則即可選擇及控制附著力以達到本發明所需的功效，以下詳述此三原則。
對於濕潤原則可以參考Cooper & Nuttall理論，對於一液體1於一固體s表面的濕潤條件：S＝γs －γl －γs l 濕潤：S>0不濕潤：S<0 γs ＝該固體與飽和蒸汽介面自由能γl ＝該液體與飽和蒸汽介面自由能γs l ＝該固體與該液體介面自由能S＝起始擴散係數
對於以塗佈方式形成的介電層可以根據濕潤原則，S值越大最終的附著力也越大，S值越小最終的附著力也越小，根據此原則可以選擇材料以達到本發明所需要的附著力結果，同樣的，也可以利用表面處理的方式來適當改變自由能，以增強或減弱附著性質，以達到本發明所需要的附著力結果。由於附著力實際數值受製程品質影響甚鉅，所以熟悉此項技藝者應該瞭解：本原則為一定性上的結果，而非以具體S值限定其適用範圍，但依此定性原則與試誤法同時進行，即可在本發明中得到載板與介電層間之適當附著力，俾達成本發明所謂「自然分離」之功效。
對於非塗佈方式形成的介電層，如：壓合、冷鍛等，濕潤原則亦可適用，因為壓合、冷鍛等處理的微觀接觸點會形成所謂的”塑性流動”，濕潤原則亦可適用。
由於本發明產品必為固體，自然符合固體化原則。
對於非塗佈方式形成的介電層需要同時參考充分變形原則，接觸面處理時若能充分變形則附著力較大，反之較小，適當利用此原則也可達成本發明所謂「自然分離」之功效。
雖然以上僅詳述本發明之示範性實施例，但凡熟習此項技藝者應瞭解：上述之說明僅是描述性而非限制性，在不脫離本發明之新穎教示及優點之情況下，可根據上述實施例而進行各種變化修改。因此，所有此類修改應視為包含於本發明之專利範疇內。
S1．．．步驟
S2．．．步驟
S3．．．步驟
S4．．．步驟
S5．．．步驟
S1′．．．步驟
S2′．．．步驟
S3′．．．步驟
S4′．．．步驟
1．．．透明載板
2．．．聚合物層
3．．．金屬層
4．．．多層內連線結構
6．．．電子裝置
7．．．殘餘介電層材料
8．．．IC整合基板
10．．．載板
14．．．第一介電層
15．．．全區附著強化區域
16．．．介電層
17．．．全區附著強化區域
18．．．介電層
19．．．全區附著強化區域
20．．．介電層
22．．．金屬層
24．．．金屬層
26．．．金屬層
28．．．結合IC整合基板與載板之結構
30．．．載板
34．．．第一介電層
35．．．半導體裝置
36．．．電子裝置
37．．．殘餘介電層材料
38．．．IC整合基板
39．．．全區附著強化區域
40．．．結合IC整合基板與載板之結構
圖1 顯示一種習知以雷射剝離法分離載板與電子裝置的方法。
圖2顯示根據本發明之一實施例中，結合具有多層內連線結構之IC整合基板與載板之結構、及其製造方法、及電子裝置的製造方法流程圖。
圖3顯示根據本發明之另一實施例中，結合具有至少一半導體裝置之IC整合基板與載板之結構、及其製造方法、及電子裝置的製造方法流程圖。
S1．．．步驟
S2．．．步驟
S3．．．步驟
S4．．．步驟
S5．．．步驟
6．．．電子裝置
7．．．殘餘介電層材料
8．．．IC整合基板
10．．．載板
14．．．第一介電層
15．．．全區附著強化區域
16．．．介電層
17．．．全區附著強化區域
18．．．介電層
19．．．全區附著強化區域
20．．．介電層
22．．．金屬層
24．．．金屬層
26．．．金屬層
28．．．結合IC整合基板與載板之結構

Claims (18)

  1. 一種結合IC整合基板與載板之結構，包含：一載板；及一IC整合基板，形成於該載板上且具可撓性，該載板用於製程中避免該IC整合基板變形，該IC整合基板具有一與該載板直接貼合之第一介電層，該第一介電層與該IC整合基板中的其他介電層一樣為有機材質，其中選用聚醯亞胺為該第一介電層之材料，而該載板之材料選用金屬、玻璃、矽晶圓或聚醯亞胺，以使該IC整合基板不會在製程中自該載板剝離，且在最後切割處理時，使切割後之IC整合基板與該載板自然分離。
  2. 如申請專利範圍第1項之結合IC整合基板與載板之結構，其中該IC整合基板具有一多層內連線結構，包含：至少一介電層，其包含該第一介電層；及至少一金屬層，其中該至少一介電層與至少一金屬層依序交疊形成於該載板上。
  3. 如申請專利範圍第1項之結合IC整合基板與載板之結構，其中該IC整合基板更包含：至少一半導體裝置，形成於該第一介電層上。
  4. 一種結合IC整合基板與載板之結構之製造方法，包含以下步驟：提供一載板；及形成一IC整合基板於該載板上，該IC整合基板具可撓性，該載板用於製程中避免該IC整合基板變形，該IC整合基板具有一與該載板直接貼合之第一介電層，該第一介電層與該IC整合基板中的其他介電層一樣為有機材質，其中選擇該載板與該第一介電層之材料，以使該IC整合基板不會在製程中自該載板剝離，且在最後切割處理時，使切割後之IC整合基板與該載板自然分離。
  5. 如申請專利範圍第4項之結合IC整合基板與載板之結構之製造方法，在形成該IC整合基板於該載板上的步驟中，該載板與該第一介電層之間未經任何附著處理。
  6. 如申請專利範圍第4項之結合IC整合基板與載板之結構之製造方法，在形成該IC整合基板於該載板上的步驟中，形成該第一介電層前，更包含在該載板與該第一介電層之間進行減弱附著處理的步驟。
  7. 如申請專利範圍第4項之結合IC整合基板與載板之結構之製造方法，其中該IC整合基板具有一多層內連線結構，且形成該IC整合基板之多層內連線結構的步驟包含：形成至少一介電層，其包含該第一介電層；及形成至少一金屬層，俾使該至少一介電層與該至少一金屬層依序交疊形成於該載板上。
  8. 如申請專利範圍第7項之結合IC整合基板與載板之結構之製造方法，其中形成該IC整合基板之多層內連線結構的步驟中，更包含在該多層內連線結構中之各介電層之間進行附著強化處理的步驟。
  9. 如申請專利範圍第4項之結合IC整合基板與載板之結構之製造方法，其中該IC整合基板具有半導體裝置，且形成該IC整合基板之半導體裝置的步驟包含：形成該第一介電層於該載板上；及形成至少一半導體裝置於該第一介電層上。
  10. 如申請專利範圍第9項之結合IC整合基板與載板之結構之製造方法，其中形成該IC整合基板之半導體裝置的步驟中，形成該 至少一半導體裝置前，更包含在該第一介電層與該至少一半導體裝置之間進行附著強化處理的步驟。
  11. 一種電子裝置之製造方法，包含以下步驟：提供一載板；形成一IC整合基板於該載板上，該IC整合基板具可撓性，該載板用於製程中避免該IC整合基板變形，該IC整合基板具有一與該載板直接貼合之第一介電層，該第一介電層與該IC整合基板中的其他介電層一樣為有機材質；及切割該IC整合基板，使切割後之IC整合基板與該載板自然分離而形成電子裝置；其中選擇該載板與該第一介電層之材料，以使該IC整合基板不會在製程中自該載板剝離，且在最後切割處理時，使切割後之IC整合基板與該載板自然分離。
  12. 如申請專利範圍第11項之電子裝置之製造方法，其中切割後之IC整合基板與該載板係藉著膠帶黏附、夾具夾取、或真空吸附而自然分離。
  13. 如申請專利範圍第11項之電子裝置之製造方法，在形成該IC整合基板於該載板上的步驟中，該載板與該第一介電層之間未經任何附著處理。
  14. 如申請專利範圍第11項之電子裝置之製造方法，在形成該IC整合基板於該載板上的步驟中，形成該第一介電層前，更包含在該載板與該第一介電層之間進行減弱附著處理的步驟。
  15. 如申請專利範圍第11項之電子裝置之製造方法，其中該IC整合基板具有一多層內連線結構，且形成該IC整合基板之多層內連線結構的步驟包含： 形成至少一介電層，其包含該第一介電層；及形成至少一金屬層，俾使該至少一介電層與該至少一金屬層依序交疊形成於該載板上。
  16. 如申請專利範圍第15項之電子裝置之製造方法，其中形成該IC整合基板之多層內連線結構的步驟中，更包含在該多層內連線結構中之各介電層之間進行附著強化處理的步驟。
  17. 如申請專利範圍第11項之電子裝置之製造方法，其中該IC整合基板具有半導體裝置，且形成該IC整合基板之半導體裝置的步驟包含：形成該第一介電層於該載板上；及形成至少一半導體裝置於該第一介電層上。
  18. 如申請專利範圍第17項之電子裝置之製造方法，其中形成該IC整合基板之半導體裝置的步驟中，形成該至少一半導體裝置前，更包含在該第一介電層與該至少一半導體裝置之間進行附著強化處理的步驟。
TW095127470A 2006-07-27 2006-07-27 結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法 TWI381433B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW095127470A TWI381433B (zh) 2006-07-27 2006-07-27 結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法
US11/537,625 US20080023811A1 (en) 2006-07-27 2006-09-30 Structure combining an ic integrated substrate and a carrier, and method of manufacturing such structure
KR1020060102357A KR100906542B1 (ko) 2006-07-27 2006-10-20 아이씨 집적 기판과 캐리어를 결합하는 구조 및 이 구조의제조 방법
JP2007005660A JP2008034790A (ja) 2006-07-27 2007-01-15 Ｉｃ整合基板とキャリアとの結合構造、その製造方法、電子デバイスの製造方法
US12/121,037 US7947573B2 (en) 2006-07-27 2008-05-15 Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
US13/018,451 US8288246B2 (en) 2006-07-27 2011-02-01 Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095127470A TWI381433B (zh) 2006-07-27 2006-07-27 結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法

Publications (2)

Publication Number Publication Date
TW200807525A TW200807525A (en) 2008-02-01
TWI381433B true TWI381433B (zh) 2013-01-01

Family

ID=38985340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095127470A TWI381433B (zh) 2006-07-27 2006-07-27 結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法

Country Status (4)

Country Link
US (3) US20080023811A1 (zh)
JP (1) JP2008034790A (zh)
KR (1) KR100906542B1 (zh)
TW (1) TWI381433B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360205B (en) * 2007-06-20 2012-03-11 Princo Corp Multi-layer substrate and manufacture method there
KR101061240B1 (ko) 2009-09-10 2011-09-01 삼성전기주식회사 회로기판 제조방법
US20140342148A1 (en) * 2013-05-15 2014-11-20 Corning Incorporated Glass structures and methods of creating and processing glass structures
MY193261A (en) * 2015-07-01 2022-09-28 Qdos Interconnect Sdn Bhd Integrated circuit package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020115282A1 (en) * 1998-12-21 2002-08-22 Mou-Shiung Lin Chip structure and process for forming the same
US20040140547A1 (en) * 2002-12-19 2004-07-22 Shunpei Yamazaki Semiconductor chip and method for manufacturing the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4480288A (en) 1982-12-27 1984-10-30 International Business Machines Corporation Multi-layer flexible film module
US4812191A (en) 1987-06-01 1989-03-14 Digital Equipment Corporation Method of forming a multilevel interconnection device
US5215598A (en) * 1989-09-06 1993-06-01 Sanyo Electric Co., Ltd. Flexible photovoltaic device and manufacturing method thereof
JP2921223B2 (ja) * 1991-11-21 1999-07-19 日本電気株式会社 ポリイミド多層配線基板の製造方法
CA2059020C (en) 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
US5258236A (en) 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US6036809A (en) * 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP4640878B2 (ja) * 2000-06-21 2011-03-02 富士通株式会社 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法
US6743697B2 (en) * 2000-06-30 2004-06-01 Intel Corporation Thin silicon circuits and method for making the same
JP3544362B2 (ja) 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP4372463B2 (ja) 2003-06-16 2009-11-25 リンテック株式会社 半導体装置の製造方法
JPWO2005036633A1 (ja) * 2003-10-07 2007-11-22 長瀬産業株式会社 電子部材の製造方法、及び、接着材付ｉｃチップ
JP4192772B2 (ja) * 2003-12-02 2008-12-10 日立化成工業株式会社 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
US7273824B2 (en) * 2004-07-08 2007-09-25 United Microelectronics Corp. Semiconductor structure and fabrication therefor
KR100688823B1 (ko) 2004-07-21 2007-03-02 삼성전기주식회사 고밀도 기판의 제조방법
JP2006156863A (ja) * 2004-12-01 2006-06-15 Hitachi Ltd 半導体装置及びその製造方法
KR100782956B1 (ko) * 2005-11-18 2007-12-07 후지쯔 가부시끼가이샤 배선 기판의 제조 방법
EP1801870A1 (en) 2005-12-22 2007-06-27 Princo Corp. Partial adherent temporary substrate and method of using the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020115282A1 (en) * 1998-12-21 2002-08-22 Mou-Shiung Lin Chip structure and process for forming the same
US20040140547A1 (en) * 2002-12-19 2004-07-22 Shunpei Yamazaki Semiconductor chip and method for manufacturing the same

Also Published As

Publication number Publication date
US20080023811A1 (en) 2008-01-31
US20080213944A1 (en) 2008-09-04
US7947573B2 (en) 2011-05-24
JP2008034790A (ja) 2008-02-14
KR20080011017A (ko) 2008-01-31
KR100906542B1 (ko) 2009-07-07
TW200807525A (en) 2008-02-01
US8288246B2 (en) 2012-10-16
US20110129964A1 (en) 2011-06-02

Similar Documents

Publication Publication Date Title
KR100785176B1 (ko) 아이씨 집적 기판과 캐리어를 결합하는 구조 및 이 구조의제조 방법
EP1890326A2 (en) Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
US9691698B2 (en) Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
JP4773167B2 (ja) ハイブリッド金バンプを含む微細電子素子チップ、これのパッケージ、これを含む液晶ディスプレー装置及びこのような微細電子素子チップの製造方法
JP4559993B2 (ja) 半導体装置の製造方法
US20090042336A1 (en) Fabrication method of an organic substrate having embedded active-chips
US20110262762A1 (en) Filling material and filling method using the same
JP2004193497A (ja) チップサイズパッケージおよびその製造方法
Park et al. Millimeter thin and rubber-like solid-state lighting modules fabricated using roll-to-roll fluidic self-assembly and lamination
TWI381433B (zh) 結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法
JP2006261510A (ja) 電子装置及びその製造方法
US20080009095A1 (en) Advanced Thin Flexible Microelectronic Assemblies and Methods for Making Same
EP1890323B1 (en) Method of manufacturing a substrate having a multilayer interconnection structure with separation of the substrate from a carrier
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP2005064203A (ja) 多層配線基板の製造方法
EP1801870A1 (en) Partial adherent temporary substrate and method of using the same
KR100730763B1 (ko) 다층 상호연결 구조를 갖는 기판 및 기판의 제조 방법
US7351608B1 (en) Method of precisely aligning components in flexible integrated circuit module
US20200068721A1 (en) Package structure and manufacturing method thereof