TWI381169B - 電壓穩壓電路 - Google Patents
電壓穩壓電路 Download PDFInfo
- Publication number
- TWI381169B TWI381169B TW098101221A TW98101221A TWI381169B TW I381169 B TWI381169 B TW I381169B TW 098101221 A TW098101221 A TW 098101221A TW 98101221 A TW98101221 A TW 98101221A TW I381169 B TWI381169 B TW I381169B
- Authority
- TW
- Taiwan
- Prior art keywords
- type transistor
- coupled
- voltage
- resistor
- regulator circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本發明是有關於一種電壓穩壓電路,且特別是有關於一種具有省電功能以及多種切換模式的電壓穩壓電路。
在現今消費性電子產品中,電源消耗為其設計的重要考量之一,例如在手持式產品當中,通常會規範產品裡各個電路的電源使用限度,例如當各個電路需要運作時開啟其電源,而當不需要運作時關閉其電源,因此在設計時需要電壓穩壓電路藉以完成電源開關功能。然而設計電壓穩壓電路時基於電路穩定需求,大部份的穩壓電路只有一種模式,此外由於最大的負載電流與穩壓電路的消耗電流成正比,因此在設計穩壓電路時,往往穩壓電路消耗電流是相當大的,這種穩壓電路不管瞬時負載消耗多少電力,其本身消耗的電力是相同的,也就是當負載需要的電流大時,電壓穩壓電路消耗電流固定,但當負載電流變小時,電壓穩壓電路本身消耗電流仍然維持一定,相較於負載消耗電流,比例就顯得太大,因此將沒辦法達到省電的效果。
本發明所提供一種電壓穩壓電路,其技術功效針對高運轉模式(operation mode)、低消耗電力模式(suspend mode)與待機模式(standby mode),可針對各種狀態進行切換以提
供相對應的電流驅動能力,當處於高運轉模式時,電壓穩壓電路可供應較大電流,當處於低消耗電力模式,電壓穩壓電路消耗較低電力,而當處於待機模式時,電壓穩壓電路僅消耗更少電力。
承上述,本發明提供一種電壓穩壓電路,包括比較器、第一電壓輸出單元、第二電壓輸出單元、第一開關以及第二開關,其中比較器具有第一輸入端、第二輸入端與輸出端,第一輸入端用以接收參考電壓。第一電壓輸出單元包括第一P型電晶體、第一電阻以及第二電阻,其中第一P型電晶體的源極耦接於工作電壓,第一P型電晶體的汲極耦接於第一電阻,第一P型電晶體的閘極耦接於比較器的輸出端,第二電阻耦接於第一電阻的另一端與接地端之間,其中第一電阻與第二電阻的共用節點耦接比較器的第二輸入端。
第二電壓輸出單元包括第二P型電晶體、電容以及電流緩衝器,其中第二P型電晶體的源極耦接於工作電壓,第二P型電晶體的汲極耦接於電容,電容的另一端耦接於接地端。電流緩衝器耦接於第一P型電晶體的汲極與第二P型電晶體的汲極之間,且電流緩衝器的輸出端耦接於第二P型電晶體的閘極,並根據第一P型電晶體的汲極電壓與第二P型電晶體的汲極電壓調整第二P型電晶體的閘極電壓。第一開關耦接於第一P型電晶體的閘極與第二P型電晶體的閘極之間;第二開關,耦接於第一P型電晶體的汲極與第二P型電晶體的汲極之間。
在本發明一實施例中,上述一種電壓穩壓電路更包括第三電壓輸出單元,第三電壓輸出單元包括第三電阻與第四電阻,其中第三電阻的一端耦接於第二工作電壓;第四電阻耦接於第三電阻的另一端與接地端之間,其中第三電阻與第四電阻的共用接點耦接於第二P型電晶體的汲極。
在本發明一實施例中,上述第三電壓輸出單元中的第三電阻為可變電阻,而第三電壓輸出單元更包括比較單元,其中比較單元耦接於可變電阻,用以比較第二工作電壓與參考電壓,並輸出調整信號至可變電阻以調整可變電阻的電阻值。
在本發明一實施例中,上述比較單元包括比較電路與儲存元件,比較電路用以比較第二工作電壓與參考電壓,並輸出調整值,儲存元件用以儲存調整值,並根據調整值輸出調整信號至可變電阻以調整可變電阻的電阻值。
在本發明一實施例中,當第一開關與第二開關皆不導通時,上述電壓穩壓電路處於一高運轉模式。
在本發明一實施例中,當第一開關與第二開關導通時,上述電壓穩壓電路處於一低消耗電力模式。
在本發明一實施例中,當電壓穩壓電路處於低消耗電力模式時,電流緩衝器失能。
在本發明一實施例中,當第一電壓輸出單元與第二電壓輸出單元失能且第二開關不導通時,電壓穩壓電路處於一待機模式。
在本發明一實施例中,上述電流緩衝器包括第三P型電
晶體、第四P型電晶體、N型電晶體、第一電流源、第二電流源、第三電流源以及偏壓,其中第三P型電晶體的源極耦接於第一P型電晶體的汲極,第三P型電晶體的汲極耦接於第三P型電晶體的閘極與第一電流源,第四P型電晶體的閘極耦接於第三P型電晶體的閘極,第四P型電晶體的源極耦接於第二P型電晶體的汲極,第四P型電晶體的汲極耦接於第二電流源,N型電晶體的閘極耦接於偏壓,N型電晶體的汲極耦接於第三電流源與第二P型電晶體的閘極,N型電晶體的源極耦接於第四P型電晶體的汲極。
在本發明一實施例中,上述電壓穩壓電路更包括基準電壓產生器,耦接於比較器的第一輸入端,用以產生參考電壓。
在本發明一實施例中,上述電壓穩壓電路其中工作電壓與第二工作電壓相等。
在本發明一實施例中,上述比較器為一運算放大器,比較器之第一輸入端為運算放大器之非反相輸入端,比較器之第二輸入端為運算放大器的反相輸入端,比較器之輸出端為運算放大器之輸出端。
本發明提供另一種電壓穩壓電路,包括比較器、第一電壓輸出單元、第二電壓輸出單元、第三電壓輸出單元、第一開關以及第二開關,其中比較器具有第一輸入端、第二輸入端與輸出端,第一輸入端用以接收參考電壓。
在第一電壓輸出單元部分,第一電壓輸出單元包括第一P型電晶體、第一電阻以及第二電阻,其中第一P型電
晶體的源極耦接於工作電壓,第一P型電晶體的汲極耦接於第一電阻,而第一P型電晶體的閘極耦接於比較器的輸出端。第二電阻耦接於第一電阻的另一端與接地端之間,且第一電阻與第二電阻的共用節點耦接比較器的第二輸入端。
在第二電壓輸出單元部分,第二電壓輸出單元包括第二P型電晶體、電容以及電流緩衝器,其中第二P型電晶體的源極耦接於工作電壓,第二P型電晶體的汲極耦接於電容,且電容的另一端耦接於接地端。
此外電流緩衝器包括第三P型電晶體、第四P型電晶體、N型電晶體、第一電流源、第二電流源、第三電流源以及偏壓,第三P型電晶體的源極耦接於第一P型電晶體的汲極,而第三P型電晶體的汲極耦接於第三P型電晶體的閘極與第一電流源。第四P型電晶體的閘極耦接於第三P型電晶體的閘極,第四P型電晶體的源極耦接於第二P型電晶體的汲極,且第四P型電晶體的汲極耦接於第二電流源。N型電晶體的閘極耦接於偏壓,N型電晶體的汲極耦接於第三電流源與第二P型電晶體的閘極,且N型電晶體的源極耦接於第四P型電晶體的汲極。
在第三電壓輸出單元部分,第三電壓輸出單元包括第三電阻與第四電阻,第三電阻的一端耦接於第二工作電壓。第四電阻耦接於可變電阻的另一端與接地端之間,其中可變電阻與第四電阻的共用接點耦接於第二P型電晶體的汲極。
第一開關耦接於第一P型電晶體的閘極與第二P型電晶體的閘極之間,而第二開關耦接於第一P型電晶體的汲極與第二P型電晶體的汲極之間。
綜合上述,本發明所提出的電壓穩壓電路能夠提供高運轉模式、低消耗電力模式與待機模式等三種操作模式,可針對各種狀態進行切換以提供相對應的電流驅動能力。當處於高運轉模式時,電壓穩壓電路可供應較大電流,當處於低消耗電力模式,電壓穩壓電路消耗較低電力,而當處於待機模式時,電壓穩壓電路僅消耗更少電力。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖1,圖1為依照本發明之一實施例之一種電壓穩壓電路的方塊圖,電壓穩壓電路100包括運算放大器OP1、第一電壓輸出單元104、第二電壓輸出單元106、第一開關SW1、第二開關SW2以及第三電壓輸出單元108,其中運算放大器OP1可為其他類型的比較器,比較器之第一輸入端為運算放大器OP1之非反相輸入端,比較器之第二輸入端為運算放大器OP1的反相輸入端。在本實施例中,運算放大器OP1的非反相輸入端用以接收參考電壓Vref。電壓穩壓電路100操作在工作電壓Vin與接地端Vss之間。電壓穩壓電路100會根據參考電壓Vref產生輸出電壓Vout,並且可依據負載大小調整電壓穩壓電路100的操
作模式以改變其電流供應能力。
第一電壓輸出單元104包含P型電晶體P1、電阻R1以及電阻R2,其中P型電晶體P1的源極耦接於工作電壓Vin,其汲極耦接於電阻R1,其閘極耦接於運算放大器OP1的輸出端。此外,電阻R2耦接於電阻R1的另一端與接地端Vss之間,且電阻R1與電阻R2的共用節點耦接運算放大器OP1的反相輸入端,據此,運算放大器OP1與電壓輸出單元104形成負回授(negative feedback)電路,利用電阻R1與電阻R2所形成的回授電路,將電壓回授至運算放大器OP1的反相輸入端。
第二電壓輸出單元106,包括P型電晶體P2與電流緩衝器1062,其中P型電晶體P2的源極耦接於工作電壓Vin,P型電晶體P2的汲極耦接於電容C1,且電容C1的另一端耦接於接地端Vss。電流緩衝器1062耦接於P型電晶體P1的汲極與P型電晶體P2的汲極之間,且電流緩衝器1062的輸出端T耦接於P型電晶體P2的閘極,並根據P型電晶體P1的汲極電壓與P型電晶體P2的汲極電壓調整P型電晶體P2的閘極電壓。
第一開關SW1耦接於P型電晶體P1的閘極與P型電晶體P2的閘極之間,而第二開關SW2耦接於P型電晶體P1的汲極與P型電晶體P2的汲極之間。
第三電壓輸出單元108包括電阻R3、電阻R4以及比較單元110,其中電阻R3為一可變電阻,其一端耦接於工作電壓Vin,電阻R4耦接於第三電阻R3的另一端與接地
端Vss之間,其中電阻R3與電阻R4的共用接點耦接於P型電晶體P2的汲極。同時,電阻R3與電阻R4的共用接點也是電壓穩壓電路100的輸出端,用以產生輸出電壓Vout以驅動負載。
比較單元110耦接於電阻R3,用以比較工作電壓Vin與參考電壓Vref,並輸出調整信號S1至電阻R3以調整電阻值。其中,比較單元110包括比較電路1102與儲存單元1104,比較電路1102用以比較工作電壓Vin與參考電壓Vref,並輸出調整值RA,而儲存單元1104用以儲存調整值RA,並根據調整值RA輸出調整信號S1至電阻R3以調整電阻值。
電流緩衝器1062包含P型電晶體P3、P型電晶體P4、N型電晶體N1、電流源Ibias1、電流源Ibias2、電流源Ibias3以及偏壓Vbias1,其中P型電晶體P3的源極耦接於P型電晶體P1的汲極,P型電晶體P3的汲極耦接於P型電晶體P3的閘極與電流源Ibias1,P型電晶體P4的閘極耦接於P型電晶體P3的閘極,P型電晶體P4的源極耦接於P型電晶體P2的汲極,P型電晶體P4的汲極耦接於電流源Ibias2。
N型電晶體N1的閘極耦接於偏壓Vbias1,N型電晶體N1的汲極耦接於電流源Ibias3與P型電晶體P2的閘極,N型電晶體N1的源極耦接於P型電晶體P4的汲極。其中,P型電晶體P3與P4的架構例如為電流鏡(current mirrors)結構,由於電流源Ibias1、Ibias2的電流固定,因此在第二開關SW2不導通的情況下,當P型電晶體P1或P型電晶體P2的汲極電壓改變時,電流緩衝器1062的輸出端T的電壓也會
隨之改變,進而調整P型電晶體P2的閘極電壓以調整輸出電壓Vout。
在本實施例中,電壓穩壓電路100可針對各種狀態進行切換以提供相對應的電流驅動能力,依照電路操作模式,電壓穩壓電路100可分成三種工作模式,分別為高運轉模式、低消耗電力模式以及待機模式。當第一開關SW1與第二開關SW2皆不導通時,第一電壓輸出單元104、第二電壓輸出單元106以及第三電壓輸出單元108皆處於正常工作狀態。此時,電壓穩壓電路100處於高運轉模式,可供應較大電流至負載端(電阻R3與R4共用接點),例如100毫安培(mA)。電流緩衝器1062可視為一電流回授電路,當耦接於輸出電壓Vout的負載所需的負載電流增加時,可藉由電流回授來調整輸出電壓Vout的電壓值,使其接近P型電晶體P1的汲極電壓(即第一電壓輸出單元104的輸出電壓)。
當第一開關SW1與第二開關SW2導通時,電壓穩壓電路100處於低消耗電力模式,此時,電壓穩壓電路100會讓電流緩衝器1062會失能(例如停止供應電源),此時電流緩衝器1062不耗電。由於第一開關SW1與第二開關SW2導通,因此P型電晶體P1、P2的閘極電壓與汲極電壓相同。因此,在電路分析上,可將P型電晶體P1、P2是為一個尺寸較大的P型電晶體。當處於低消耗電力模式,電壓穩壓電路100消耗較低電力,可供應較小電流至負載端,例如1毫安培(mA)電力。同時,在低消耗電力模式下,也可以將基準電壓產生器102與運算放大器OP1設計為低電流狀態以降低
電力消耗。
在待機模式下,第一電壓輸出單元104與第二電壓輸出單元1062失能,僅剩第三電壓輸出單元108處於正常工作狀態。輸出電壓Vout由電阻R3與R4的分壓決定,其負載所需的負載電流也是由第三電壓輸出單元108所供應。由於電壓穩壓電路100中僅剩第三電壓輸出單元108需要消耗電流,因此其消耗電流可控制於5微安培(uA)以下。在待機模式下,第三電壓輸出單元108中的比較單元110會依照先前所儲存的調整值來調整電阻R3(可變電阻)的電阻值,以維持輸出電壓Vout的電壓值在一定的範圍裡。此外,值得注意的是,關於使第一電壓輸出單元104與第二電壓輸出單元106失能的方式則例如關閉其工作電壓Vin。若採取此一方式,則可將第一電壓輸出單元104與第二電壓輸出單元106的電壓源與第三電壓輸出單元108的電壓源分開,如此便可分別控制,更進一步來說,為了要達成第一電壓輸出單元104與第二電壓輸出單元106失能,除了上述不同電壓源設計方式外,亦可以用相同電流源的設計,並在第一電壓輸出單元104與第二電壓輸出單元106設計失能機制即可,例如設計關閉電路藉以使得第一電壓輸出單元104與第二電壓輸出單元106設計失能。
根據本實施例的設計,電壓穩壓電路100可針對各種狀態進行切換以提供相對應的電流驅動能力,當負載端需要較大電流時,電壓穩壓電路100可選擇高運轉模式,藉
以提供較大電流至負載端,而當負載端不需要較大電流時,電壓穩壓電路100可選擇低消耗電力模式,藉以降低電壓穩壓電路100消耗電力,而當負載端幾乎不需要消耗電力時,電壓穩壓電路100可選擇待機模式,除了僅消耗微量電流外,且維持輸出電壓Vout的電壓值。
接下來,進一步說明上述低消耗電力模式與待機模式的等效電路,請參照圖2,圖2為本實施例中電壓穩壓電路100在低消耗電力模式下之等效電路圖,其中低消耗電力模式之等效電路200為電壓穩壓電路100在低消耗電力模式之等效電路,此時第一開關SW1與第二開關SW2將會導通,P型電晶體P1之閘極連接至P型電晶體P2的閘極,而P型電晶體P1之汲極連接至P型電晶體P2的汲極,藉以提高低消耗電力模式之等效電路200的可供應負載電流能力。就電路分析而言,P型電晶體P1、P2可等效為一尺寸較大的P型電晶體。
電壓穩壓電路100在低消耗電力模式時可將電流緩衝器1062失能,亦即將P型電晶體P3、P型電晶體P4、N型電晶體N1、電流源Ibias1、bias2、Ibias3以及偏壓Vbias1失能以進一步降低電力消耗。
參照圖3,圖3為本實施例中電壓穩壓電路100在待機模式之等效電路圖,其中待機模式之等效電路300為電壓穩壓電路100在待機模式之等效電路,此時第一電壓輸出單元104與第二電壓輸出單元106失能且第二開關不導通SW2。因此電壓穩壓電路100可等效為單純的電阻分壓
電路。
此時待機模式之等效電路300將消耗更少電力,只需透過第三電壓輸出單元108維持輸出電壓Vout,換句話說,此時輸出電壓Vout的電壓可為接近高運轉模式與低消耗電力模式時的輸出電壓Vout之電壓,但電壓穩壓電路100卻可降至最低。
綜合上述,本發明所提出的電壓穩壓電路能夠提供高運轉模式、低消耗電力模式與待機模式等三種操作模式,可針對各種狀態進行切換以提供相對應的工作電流。當處於高運轉模式時,電壓穩壓電路可供應負載較大電流,例如100毫安培(mA),當處於低消耗電力模式,電壓穩壓電路消耗較低電力,可供應負載較小電流,例如1毫安培(mA)電力,而當處於待機模式時,電壓穩壓電路僅消耗更少電力,例如於5微安培(uA)以下。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電壓穩壓電路
102‧‧‧基準電壓產生器
104‧‧‧第一電壓輸出單元
106‧‧‧第二電壓輸出單元
1062‧‧‧電流緩衝器
108‧‧‧第三電壓輸出單元
110‧‧‧比較單元
OP1‧‧‧運算放大器
SW1‧‧‧第一開關
SW2‧‧‧第二開關
Vin‧‧‧工作電壓
Vss‧‧‧接地端
Vref‧‧‧參考電壓
Vout‧‧‧輸出電壓
S1‧‧‧調整信號
C1‧‧‧電容
T‧‧‧電流緩衝器的輸出端
N1‧‧‧N型電晶體
Vbias1‧‧‧偏壓
RA‧‧‧調整值
1102‧‧‧比較電路
1104‧‧‧儲存單元
P1、P2、P3、P4‧‧‧P型電晶體
R1、R2、R3、R4‧‧‧電阻
Ibias1、Ibias2、Ibias3‧‧‧電流源
200‧‧‧低消耗電力模式之等效電路
300‧‧‧待機模式之等效電路
圖1是依照本發明之一實施例之一種電壓穩壓電路的方塊圖。
圖2是圖1在低消耗電力模式之等效電路圖。
圖3是圖1在待機模式之等效電路圖。
100‧‧‧電壓穩壓電路
102‧‧‧基準電壓產生器
104‧‧‧第一電壓輸出單元
106‧‧‧第二電壓輸出單元
1062‧‧‧電流緩衝器
108‧‧‧第三電壓輸出單元
110‧‧‧比較單元
OP1‧‧‧運算放大器
SW1‧‧‧第一開關
SW2‧‧‧第二開關
Vin‧‧‧工作電壓
Vss‧‧‧接地端
Vref‧‧‧參考電壓
Vout‧‧‧輸出電壓
S1‧‧‧調整信號
C1‧‧‧電容
T‧‧‧電流緩衝器的輸出端
N1‧‧‧N型電晶體
Vbias1‧‧‧偏壓
RA‧‧‧調整值
1102‧‧‧比較電路
1104‧‧‧儲存單元
P1、P2、P3、P4‧‧‧P型電晶體
R1、R2、R3、R4‧‧‧電阻
Ibias1、Ibias2、Ibias3‧‧‧電流源
Claims (22)
- 一種電壓穩壓電路,包括:一比較器,具有一第一輸入端、一第二輸入端與一輸出端,該第一輸入端用以接收一參考電壓;一第一電壓輸出單元,包括:一第一P型電晶體,該第一P型電晶體的源極耦接於一工作電壓,該第一P型電晶體的汲極耦接於一第一電阻,該第一P型電晶體的閘極耦接於該比較器的該輸出端;以及一第二電阻,耦接於該第一電阻的另一端與一接地端之間,其中該第一電阻與該第二電阻的共用節點耦接該比較器的該第二輸入端;一第二電壓輸出單元,包括:一第二P型電晶體,該第二P型電晶體的源極耦接於該工作電壓,該第二P型電晶體的汲極耦接於一電容,該電容的另一端耦接於該接地端;以及一電流緩衝器,耦接於該第一P型電晶體的汲極與該第二P型電晶體的汲極之間,且該電流緩衝器的一輸出端耦接於該第二P型電晶體的閘極,並根據該第一P型電晶體的汲極電壓與該第二P型電晶體的汲極電壓調整該第二P型電晶體的閘極電壓;一第一開關,耦接於該第一P型電晶體的閘極與該第二P型電晶體的閘極之間;以及一第二開關,耦接於該第一P型電晶體的汲極與該第 二P型電晶體的汲極之間。
- 如申請專利範圍第1項所述之電壓穩壓電路,更包括:一第三電壓輸出單元,包括:一第三電阻,該第三電阻的一端耦接於一第二工作電壓;以及一第四電阻,耦接於該第三電阻的另一端與該接地端之間,其中該第三電阻與該第四電阻的共用接點耦接於該第二P型電晶體的汲極。
- 如申請專利範圍第2項所述之電壓穩壓電路,其中該第三電阻包括一可變電阻,該第三電壓輸出單元更包括:一比較單元,耦接於該可變電阻,用以比較該第二工作電壓與該參考電壓,並輸出一調整信號至該可變電阻以調整該可變電阻的電阻值。
- 如申請專利範圍第3項所述之電壓穩壓電路,其中該比較單元包括:一比較電路,用以比較該第二工作電壓與該參考電壓,並輸出一調整值;以及一儲存元件,用以儲存該調整值,並根據該調整值輸出該調整信號至該可變電阻以調整該可變電阻的電阻值。
- 如申請專利範圍第2項所述之電壓穩壓電路,其中當該第一開關與該第二開關皆不導通時,該電壓穩壓電路處於一高運轉模式。
- 如申請專利範圍第2項所述之電壓穩壓電路,其中 當該第一開關與該第二開關導通時,該電壓穩壓電路處於一低消耗電力模式。
- 如申請專利範圍第6項所述之電壓穩壓電路,其中當該電壓穩壓電路處於該低消耗電力模式時,該電流緩衝器失能。
- 如申請專利範圍第2項所述之電壓穩壓電路,其中當該第一電壓輸出單元與該第二電壓輸出單元失能且該第二開關不導通時,該電壓穩壓電路處於一待機模式。
- 如申請專利範圍第2項所述之電壓穩壓電路,其中該電流緩衝器包括:一第三P型電晶體,該第三P型電晶體的源極耦接於該第一P型電晶體的汲極,該第三P型電晶體的汲極耦接於該第三P型電晶體的閘極與一第一電流源;一第四P型電晶體,該第四P型電晶體的閘極耦接於該第三P型電晶體的閘極,該第四P型電晶體的源極耦接於該第二P型電晶體的汲極,該第四P型電晶體的汲極耦接於一第二電流源;以及一N型電晶體,該N型電晶體的閘極耦接於一偏壓,該N型電晶體的汲極耦接於一第三電流源與該第二P型電晶體的閘極,該N型電晶體的源極耦接於該第四P型電晶體的汲極。
- 如申請專利範圍第2項所述之電壓穩壓電路,更包括:一基準電壓產生器,耦接於該比較器的該第一輸入 端,用以產生該參考電壓。
- 如申請專利範圍第2項所述之電壓穩壓電路,其中該工作電壓與該第二工作電壓相等。
- 如申請專利範圍第1項或第10項所述之電壓穩壓電路,其中該比較器為一運算放大器,該比較器之該第一輸入端為該運算放大器之一非反相輸入端,該比較器之該第二輸入端為該運算放大器的一反相輸入端。
- 一種電壓穩壓電路,包括:一比較器,具有一第一輸入端、一第二輸入端與一輸出端,該第一輸入端用以接收一參考電壓;一第一電壓輸出單元,包括:一第一P型電晶體,該第一P型電晶體的源極耦接於一工作電壓,該第一P型電晶體的汲極耦接於一第一電阻,該第一P型電晶體的閘極耦接於該比較器的該輸出端;以及一第二電阻,耦接於該第一電阻的另一端與一接地端之間,其中該第一電阻與該第二電阻的共用節點耦接該比較器的該第二輸入端;一第二電壓輸出單元,包括:一第二P型電晶體,該第二P型電晶體的源極耦接於該工作電壓,該第二P型電晶體的汲極耦接於一電容,該電容的另一端耦接於該接地端;以及一電流緩衝器,該電流緩衝器包括:一第三P型電晶體,該第三P型電晶體的源極 耦接於該第一P型電晶體的汲極,該第三P型電晶體的汲極耦接於該第三P型電晶體的閘極與一第一電流源;一第四P型電晶體,該第四P型電晶體的閘極耦接於該第三P型電晶體的閘極,該第四P型電晶體的源極耦接於該第二P型電晶體的汲極,該第四P型電晶體的汲極耦接於一第二電流源;以及一N型電晶體,該N型電晶體的閘極耦接於一偏壓,該N型電晶體的汲極耦接於一第三電流源與該第二P型電晶體的閘極,該N型電晶體的源極耦接於該第四P型電晶體的汲極;一第三電壓輸出單元,包括:一第三電阻,該第三電阻的一端耦接於一第二工作電壓;以及一第四電阻,耦接於該第三電阻的另一端與該接地端之間,其中該第三電阻與該第四電阻的共用接點耦接於該第二P型電晶體的汲極;一第一開關,耦接於該第一P型電晶體的閘極與該第二P型電晶體的閘極之間;以及一第二開關,耦接於該第一P型電晶體的汲極與該第二P型電晶體的汲極之間。
- 如申請專利範圍第13項所述之電壓穩壓電路,其中該第三電阻包括一可變電阻,該第三電壓輸出單元更包括:一比較單元,耦接於該可變電阻,用以比較該第二工作 電壓與該參考電壓,並輸出一調整信號至該可變電阻以調整該可變電阻的電阻值。
- 如申請專利範圍第14項所述之電壓穩壓電路,其中該比較單元包括:一比較電路,用以比較該第二工作電壓與該參考電壓,並輸出一調整值;以及一儲存元件,用以儲存該調整值,並根據該調整值輸出該調整信號至該可變電阻以調整該可變電阻的電阻值。
- 如申請專利範圍第13項所述之電壓穩壓電路,其中當該第一開關與該第二開關皆不導通時,該電壓穩壓電路處於一高運轉模式。
- 如申請專利範圍第13項所述之電壓穩壓電路,其中當該第一開關與該第二開關導通時,該電壓穩壓電路處於一低消耗電力模式。
- 如申請專利範圍第17項所述之電壓穩壓電路,其中當該電壓穩壓電路處於該低消耗電力模式時,該電流緩衝器失能。
- 如申請專利範圍第13項所述之電壓穩壓電路,其中當該第一電壓輸出單元與該第二電壓輸出單元失能且該第二開關不導通時,該電壓穩壓電路處於一待機模式。
- 如申請專利範圍第13項所述之電壓穩壓電路,更包括:一基準電壓產生器,耦接於該比較器的該第一輸入端,用以產生該參考電壓。
- 如申請專利範圍第13項所述之電壓穩壓電路,其中該工作電壓與該第二工作電壓相等。
- 如申請專利範圍第13項或第20項所述之電壓穩壓電路,其中該比較器為一運算放大器,該比較器之該第一輸入端為該運算放大器之一非反相輸入端,該比較器之該第二輸入端為該運算放大器的一反相輸入端。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098101221A TWI381169B (zh) | 2009-01-14 | 2009-01-14 | 電壓穩壓電路 |
US12/400,809 US7906952B2 (en) | 2009-01-14 | 2009-03-10 | Voltage regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098101221A TWI381169B (zh) | 2009-01-14 | 2009-01-14 | 電壓穩壓電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201027082A TW201027082A (en) | 2010-07-16 |
TWI381169B true TWI381169B (zh) | 2013-01-01 |
Family
ID=42318582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098101221A TWI381169B (zh) | 2009-01-14 | 2009-01-14 | 電壓穩壓電路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7906952B2 (zh) |
TW (1) | TWI381169B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI413881B (zh) * | 2010-08-10 | 2013-11-01 | Novatek Microelectronics Corp | 線性穩壓器及其電流感測電路 |
US8878513B2 (en) * | 2011-02-16 | 2014-11-04 | Mediatek Singapore Pte. Ltd. | Regulator providing multiple output voltages with different voltage levels |
JP5950591B2 (ja) * | 2012-01-31 | 2016-07-13 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
US9107246B2 (en) | 2012-09-05 | 2015-08-11 | Phoseon Technology, Inc. | Method and system for shutting down a lighting device |
JP6168864B2 (ja) * | 2012-09-07 | 2017-07-26 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
JP2014168199A (ja) * | 2013-02-28 | 2014-09-11 | Toshiba Corp | 入力回路および電源回路 |
TWI575352B (zh) * | 2016-05-16 | 2017-03-21 | 瑞昱半導體股份有限公司 | 具有寬共模電壓操作範圍的電壓調整器及其操作方法 |
US11616505B1 (en) * | 2022-02-17 | 2023-03-28 | Qualcomm Incorporated | Temperature-compensated low-pass filter |
CN114578890B (zh) * | 2022-03-10 | 2023-06-20 | 中国电子科技集团公司第五十八研究所 | 一种具有分段线性补偿的基准电压源电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW281826B (zh) * | 1992-10-14 | 1996-07-21 | Electronic Power Conditioning Inc | |
TW546925B (en) * | 2001-01-16 | 2003-08-11 | Ibm | Analog unidirectional serial link architecture |
TW200528956A (en) * | 2003-10-24 | 2005-09-01 | Pf1 Inc | Method and system for low-cost and high-performance power factor correction |
TW200824314A (en) * | 2006-11-22 | 2008-06-01 | Ind Tech Res Inst | Differential bidirectional transceiver |
US20090009252A1 (en) * | 2005-11-28 | 2009-01-08 | Via Technologies Inc. | RF Variable Gain Amplifier |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI942753A (fi) * | 1994-06-10 | 1995-12-11 | Nokia Mobile Phones Ltd | Menetelmä jänniteregulaattorin sisältävän elektronisen laitteen tehonkulutuksen pienentämiseksi |
TW520562B (en) | 2002-01-25 | 2003-02-11 | Macronix Int Co Ltd | Voltage regulated circuit with well resistor divider |
JP2004118411A (ja) * | 2002-09-25 | 2004-04-15 | Seiko Instruments Inc | ボルテージ・レギュレータ |
US7262586B1 (en) * | 2005-03-31 | 2007-08-28 | Cypress Semiconductor Corporation | Shunt type voltage regulator |
JP2007128454A (ja) | 2005-11-07 | 2007-05-24 | Sanyo Electric Co Ltd | レギュレータ回路 |
TW200836037A (en) * | 2006-12-08 | 2008-09-01 | Seiko Instr Inc | Voltage regulator |
US7629711B2 (en) * | 2007-03-23 | 2009-12-08 | Freescale Semiconductor, Inc. | Load independent voltage regulator |
-
2009
- 2009-01-14 TW TW098101221A patent/TWI381169B/zh active
- 2009-03-10 US US12/400,809 patent/US7906952B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW281826B (zh) * | 1992-10-14 | 1996-07-21 | Electronic Power Conditioning Inc | |
TW546925B (en) * | 2001-01-16 | 2003-08-11 | Ibm | Analog unidirectional serial link architecture |
TW200528956A (en) * | 2003-10-24 | 2005-09-01 | Pf1 Inc | Method and system for low-cost and high-performance power factor correction |
US20090009252A1 (en) * | 2005-11-28 | 2009-01-08 | Via Technologies Inc. | RF Variable Gain Amplifier |
TW200824314A (en) * | 2006-11-22 | 2008-06-01 | Ind Tech Res Inst | Differential bidirectional transceiver |
Also Published As
Publication number | Publication date |
---|---|
TW201027082A (en) | 2010-07-16 |
US7906952B2 (en) | 2011-03-15 |
US20100176775A1 (en) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI381169B (zh) | 電壓穩壓電路 | |
TWI447553B (zh) | 適用於邏輯系統的線性電壓調節電路 | |
US20150091542A1 (en) | Regulator circuit | |
US20100289472A1 (en) | Low dropout voltage regulator with low quiescent current | |
US8148962B2 (en) | Transient load voltage regulator | |
US20230229182A1 (en) | Low-dropout regulator for low voltage applications | |
US9651958B2 (en) | Circuit for regulating startup and operation voltage of an electronic device | |
JP5241523B2 (ja) | 基準電圧生成回路 | |
WO2005101156A1 (ja) | 基準電圧発生回路 | |
US7928708B2 (en) | Constant-voltage power circuit | |
US20070132436A1 (en) | Mcu with on-chip boost converter controller | |
US9606558B2 (en) | Lower power switching linear regulator | |
JP2008033461A (ja) | 定電圧電源回路 | |
JP2017126259A (ja) | 電源装置 | |
US20120062197A1 (en) | Electronic device and method for discrete load adaptive voltage regulation | |
TW201310186A (zh) | 電壓穩壓裝置 | |
CN101825909B (zh) | 电压稳压电路 | |
US11625057B2 (en) | Voltage regulator providing quick response to load change | |
KR20200123348A (ko) | 전압 제너레이터 | |
US20090160410A1 (en) | Real time clock (rtc) voltage regulator and method of regulating an rtc voltage | |
US11442480B2 (en) | Power supply circuit alternately switching between normal operation and sleep operation | |
TW201715326A (zh) | 具有經調節偏壓電流放大器的穩壓器 | |
US11703899B2 (en) | Voltage regulator | |
CN115378115A (zh) | 一种多模式低功耗电源管理***和集成片上*** | |
KR102232908B1 (ko) | 시퀀스 제어가 가능한 멀티 전원 공급 장치 |