TWI359463B - Technique for forming transistors having raised dr - Google Patents

Technique for forming transistors having raised dr Download PDF

Info

Publication number
TWI359463B
TWI359463B TW093132487A TW93132487A TWI359463B TW I359463 B TWI359463 B TW I359463B TW 093132487 A TW093132487 A TW 093132487A TW 93132487 A TW93132487 A TW 93132487A TW I359463 B TWI359463 B TW I359463B
Authority
TW
Taiwan
Prior art keywords
semiconductor
region
regions
semiconductor region
layer
Prior art date
Application number
TW093132487A
Other languages
English (en)
Other versions
TW200520106A (en
Inventor
Ralf Van Bentum
Scott Luning
Thorsten Kammler
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW200520106A publication Critical patent/TW200520106A/zh
Application granted granted Critical
Publication of TWI359463B publication Critical patent/TWI359463B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1359463 九、發明說明： 【發明所屬之技術領域】 本發明大致關於積體電路之製造，更詳言之，係關於 局部升高之半導體區域之製造，該半導體區域諸如具有極 淺PN接面之場效應電晶體之升高的汲極和源極區域。 【先前技術】 — 依據特定電路佈局，積體電路之製造必須在給定區域 上製造大量電路元件。一般而言，目前對諸如微處理器、 儲存晶片之類的邏輯電路皆實行複數個製程技術，互補金 氧半導體（CMOS)技術因錢作速師/或電路祕之優異 •特性成為當前最大有可為的技術。在使用CM〇s技術進行 複雜的積體電路製造時，數百萬的互補電晶體（亦即n通 道=晶體和P通道電晶體）在合適的基板上形成。典型地， 無論是N通道電晶體或p通道電晶體之金氧半導體（则） 電晶體皆具有所謂的PN接面，PN接面形成於高度推雜沒 極和源極區域之介面，在汲極區域和源極區域間具有相反 摻雜通道區域。藉由在通道區域上形成並由薄絕緣層將其 與之分開的閘極電極控制通道區域之導電率。通道區域之 導電率端視摻雜濃度、主要電荷载子之移動率以及對於在 電晶體寬度方向之通道區域給定延展部分之源極和汲極區 域間之距離而定，此距離亦可稱為通道長度。因此，對間 極電極施加特定控制電屢以迅速在絕 之能力而言，通道區域之導電率實質上決定二 之特性。因而’通道長度顯示支配設計標準而通道長度縮 5 92689(修正本） 1359463 減提升積體電路之操作速率。 解決=問：縮:出現許多伴隨的問題，必須 之通道長度所獲得的優點。 A MOS電晶體 之一問題是對於極淺PN接面之需求。亦 區域二=縮減時’必須縮減舆由閉極絕緣層和通道 域所开4之接面相關的源極和汲極之深度， 迢所需的可控制。源極和汲極之深度實質上決1 =率’而薄電阻率不太可能任意地藉由在:二
加推雜濃度而降低，因極高的捧雜滚度將L 電抓的增加。此外，藉由在源極和沒極區域中進行習 區：t退火循環而完全活化以高濃度摻雜佈植進入這些 ^的摻雜物’無法避免整體摻雜分布產生負面的影塑。 二、對於由PN接面定義之所需通道長度，增加摻雜濃 又而要較㊅溫度和/或延長對應的退火循 :物不可避免的熱擴散影響形接面之推雜；布而彳 最終可導致最後達叙料長度具有無法接受之變動。-為了進一步縮減汲極和源極區域之薄電阻，源極和汲 極的導電率通常藉由形成金屬石夕化物而增加，此金屬石夕化 ，比高掺雜石夕有較優越的導電率。然而，因金屬石夕化物之 穿透深度受PN接面之深度限制’使得改善這些區域之導 電率與對應PN接面之s度相關。此外，在許多cm〇s技 術中’同時在閘極電極上形成對應金屬矽化物，其中非常 淺的接面深度因此亦在閘極電極中生成非常淺的金屬石夕化 92689(修正本) 物而在獲得優越的閘極電 善。 电極導電率方面只造成有限的改 之界：：方法’’藉由在間極絕緣層/通道區介面上之升高 源極r D及極區域形成極淺源極和汲極區域，维持沒極 源極摻雜濃度於可接受之士 ㉗料汲極- 率金屬石夕化物區域同時’並提供形成高導電 加的尺+ π 不又因為升高之汲極和源極區域所增 加収寸而限制ΡΝ接面之實際深度。 源極1=第ia至第1d圖’在此將對形成升高之汲極和 在、制二1知製程流程作詳細之說明。第1a圖概略地顯示 之場效^體Μ0之剖面圖。電晶體100包括 之绍续思石夕基板（硫Sili_ _伽⑻或具有埋藏絕緣層 ^邑緣層上、覆邦01)等之基板1()卜在基板ι〇ι上形成具 有適於在其中形成PN接面和通道區域之厚度的實質結晶 層M2。例如，電晶體1〇〇為具有厚度範圍大約2〇至_ 奈米（nm)之石夕層102的s〇I電晶體。具有多晶石夕的問極電 極103形成於矽層102上且其間由閘極絕緣層ι〇4分隔。 閘極絕緣層104可藉由厚度大約〇 6至4奈米之含氮二氧 化矽層在複雜的裝置中形成。在其上之側壁l〇3B與矽層 102其餘之表面亦由氧化物襯裡1〇6覆蓋的同時，抗反射 塗層之殘餘物105覆蓋閘極電極103之上表面1〇3A。 如第la圖所示之電晶體100可依據後述之製程流程 而形成。以矽塊體基板或SOI基板形式之各別製造的基板 做為基板101，其中SOI基板包括依據廣為接受之晶圓接 合技術形成之結晶矽層。藉由諸如化學機械研磨法之相應 7 92689(修正本) 1359463 的製程技術，以薄化S0I基板之給定石夕層至所需厚度和/ . 或藉由在SOI基板或塊體基材之暴露表面上進行矽之磊晶 矽生長（epnaxial growth of silicon)，而產生 . 之石夕層·1〇2。半導體材料之A晶生長技術為一種 術，只要沉積之材料可形成與下詹材料具有充分相似之結 構以及晶格間距之晶格，則沉積之材料層可以形成與下層 材料之結晶結構-致的結晶層。在石夕層1〇2之形成後，^ 成具有適於形成閘極絕緣層1〇4之厚度與材料之絕緣層。/ 在此方面，係使用在此技術領域中廣為接受之複雜的氧化鲁 作用和/或沉積技術。此後’藉由低M化學氣相沉積法沉積 .合適厚度之多晶石夕層。接著，沉積諸如由氧氮化石夕構成之 抗反射塗層以及抗蝕層，並藉由複雜的微影法 (photolithography)形成圖樣（patterned)，為接下來的非等向 性餘刻製程形成钱刻遮罩以從沉積之多晶石夕層將閑極電極 1〇3圖樣化。之後，將閘極絕緣層1〇4圖樣化並接著藉由 5適5又汁之氧化製程形成氧化物襯裡106。 第lb圖概要地顯示其上具有諸如由氮化矽之材料所籲 構成之側壁間隔件元件107之電晶體1〇〇，其顯現對於下 層氧化物襯裡106之適度地高蝕刻選擇性，使間隔件 可幸二易地在選擇性蟲晶生長製程之後移除。側壁間隔件 107之形係藉由廣為接受的技術例如，電漿增強化學氣相 ，積法（plasma enhanced chemical vapor dep〇sti〇n)具有特 定厚度之氮化石夕層’以及後續能可靠地停止於氧化物概裡 106上或中之非等向性蝕刻法，而留下間隔件忉7。可藉由 8 92689(修正本） 1359463 合適地調整氮化石夕層之厚度而輕易控制間隔件1〇7之寬卢 107A。因此，鄰近閘極電極1〇3之磊晶生長區域之側向： 展實質上由間隔件寬度107A決定。 第1c圖概略地顯示石夕層1〇2上具 域⑽=置100,其中自間極電極103之區* = 向延展只貝上對應於間隔件107A(第lb圖)之寬度加上 化物概裡106之最小厚度。由以下製程可獲得如第le圖所 不之電晶體刚。由如同第1]3圖所示之裝置開 襯裡心係經過選擇性姓刻，使石夕層102暴露出未受間隔 件107、閘極電極1〇3和任何絕緣結構（未圖示）覆罢之部 =在氧化物_ 1G6移除前和/或後，進行 潔步驟以移除氧化殘餘物以及其他會積聚在石夕層 2域的污染物。之後，切層1()2之暴露部分選擇 接具有符合設計要求之特定厚度㈣區域 巧選熱磷酸㈣二氧切和⑭具有良好姓 間==製程將間隔件107移除。在此钱刻製程期 著，進二:!除間極電極103頂部之殘餘物1〇5。接 的區域108之 =衣程程序如同在不具有額外的選擇性生長 側壁間隔件，接著兄進之:二體裝置。亦即’形成適當數目的 建立所需二…設計的佈植程序，以切層⑽ 經上示在使用諸如三個不同側壁間隔件 氧化石夕t第的電晶體100。在第1d圖中，如以二 、、成弟-側壁間隔件109係緊鄰於氧化物襯裡 92689(修正本） 9 1359463 電極在後續之佈植程序時在閘極 =1〇3之鄰近區域中分布摻賴度。第二間隔件⑴位 於第-間隔件K)”’並且由附加襯裡祕從中奸， :序為氧化物襯裡m和第三間隔件112。這些間隔件：9 112之寬度係經過恰當之選擇以獲得所需之摻雜延伸區 域113和汲極和源極區域114，並因此定義在延伸區域⑴ 間具有特定通道長度ιι6之通道區域115。
在間隔件1G9之製造期間1其由二氧切組成，概 裡106係典型地姓刻掉半導體層1〇2之表面部分。因此， 通常在間隔件11G之製造前先沉積附加的襯裡1G6A。若第 一間隔件109由氮化矽組成，在製造間隔件1〇9之非等向 性钱刻期間，會保留襯裡⑽，然而襯裡1G6可能會因钱 刻導致的破壞而產生不均勻的厚度。因此，在此情況中， 會移除襯裡106而亦同時沉積附加襯裡1〇6A。一般而言， 間隔件109、110和112之製造係藉由諸如參閱間隔件^^ 之製造方法所述廣為接受的間隔件製造技術而完成，其中 係藉由各別由如氮切所構成間隔件層之對應沉積厚度控 制對應間隔件寬度’其t第-間隔件1G9和氧化物襯裡⑴ 在非等向性圖樣化間隔件時提供所需之钱刻選擇性。 。因此，上述之製程流程使所需之淺pN接面可以延伸 區域113之方式形成，然而其藉由提供用於獲高導電率之 金屬矽化物之額外選擇性生長矽區域1〇8，而提供對於汲 極與源極區域114之低接觸電阻，其令石夕化物化製程既非 不利於延伸區域113 ’也非藉由延伸區域113以及汲極和 92689(修正本） 10 源極區域m之深度來限财化物化製程。 極之製程流程提供對於形成升高之沒極和源 極&域有顯者之改昱， 以改I的ΛΛ、而其製程之靈活度依然有許多可 ^ ^ 9進其裝置效能。例如，在利用離子佈植 衣成沒極和源極區域u . —^ — Α % 14期間’一般亦對閘極電極103進 仃南度摻雜，因而梯4 Λ > 曰加其導電率。在Ρ通道電晶體中，通 吊使用硼做為摻雜物，麸 與^ …、而硼在退火製程期間顯現高度擴
曰口此’用於摻雜源極和汲極區域114之最大佈植能 I ’無法選擇為如同期望其具備在没極和源極區域ιΐ4中 :得所需穿透深度所施加之能量一樣高，當選擇佈植參數 時’取而代之的是將閘極絕緣層104之完整性和通道區域 關於鄉離子之擴散和/或穿透可能性列人考慮，因此才能妥 協於汲極和源極之特性。 鑒於這些問題，對於局部升高半導體區域之製造技術 種需求因應而生，#中包含增加靈活度，例如係關於 猫日日生長區域之高度和/或摻雜濃度。
【發明内容】 治一般而言，本發明係針對具有不同高度和/或不同摻雜 /辰度之猫Β曰生長半導體之製造技術，其中亦保持與習知製 程程序高度相容之技術。在第—蟲晶生長製程期間，藉由 屋晶生長料遮蔽-個或多個特定區域，同時選擇性地暴 露-個或多個其他半導體區域，而獲得不同高度之升高^ 導體區域。之後’暴露—個或多個其他半導體區域，而進 行第二蟲晶生長製程以進-步增加先前形成之蠢晶生長區 92689(修正本） 11 ，要，f新恭路之半導體區域中再形成蟲晶生長區域。若 2要魏個不同尺寸的蟲晶生長半導體區域尺寸，則可重 娀丌二f在此方法中’兩個或兩個以上之升高半導體區 笋明之…：： 裝置之特殊需求。此外，在本 貫施例中，升高之半導體區域可藉由^ ' &擇性地形成’且之後—個或多個這些升高之半導 2 =之選擇部分可選擇性崎低厚度，例如藉由氧化這 二區域’後續藉由移除氧化部分而精蜂地降低其高度。 依據本發明m範實施例，其方法包括於維持覆 半導體區域之同時，形成暴露第-半導體區域之_ 7之第-蟲晶生長遮罩。接著，在第—半導體區域之暴 分形成第一升高之半導體區域，且在第二半導體區域 第：：2二蟲晶生長遮罩’其中第二蟲晶生長遮罩暴露 ^ +導體區域之-部分。最後，在第二半導體區域之暴 路錯中磊晶生長第二升高之半導體區域。 、 依據本發明之另—示範實施例，其方法包括在第一和 ，半導體區域上方分別屋晶生長第-和第二升高之半導 品域μ並在第—升⑧半導體區域上方形成氧化作用遮 古、。接著’選擇性地氧化第二升高半導體區域以在第二升 :半，體區域上方形成氧化部分。最後’選擇性地移除 —升南半導體區域之氧化部分。 ’ 依據本發明之另一示範實施例，半導體裝置包括形成 在第-半導體區域上方之第一閘極電極區域，並由 極絕緣層從中分隔。第-升高之汲極和源極區域形成心 92689(修正本) 12 1359463 一閘極絕緣層上方細第—高度延伸。此外 /體區域上方形成第二閉極電極，並由第二閉極== 二開。另外，第二升高汲極和源極區域形成 曰_ ，上方並以不同於第-高度之第二高度延伸’極絕 【實施方式】 以下將對本發明之示範實施例做敛述。為求 本 =5所有特徵不會在此說明書中敘述。當然：任何： =際貫施例之發展中，必須做出各種完成 決-以達成開發者的特定目標，例如與 關的限制，其將因不同的目的而異。此外，1=相 =;:;力:複雜且耗時的，_成為那揭 中獲侍好處之技術領域人員之日常工作。 本發明將伴隨圖示做詳細之說明。雖然在圖中所鈔 置=導财置之區域和結構具有相當精確、清楚的西曰己 :和輪靡，在此技術領域之人員了解這些區域 掺雜區域的相關1::"!，各種在圖中插繪的特徵和 大或缩？：製造之裝置上的該特徵或區域誇 實施Γ、:Γ ’所附之圖係為描述及解釋本發明之示範 衍人員接用使用的字和詞句皆與相關技術領域中之技 ;=:同。沒有特別定義的字或詞句，意義亦即 意義不相同者，音圖一干盘和慣用之 特殊意義，即與技術人員任之不相同= 寺殊思義將會明顯的以定義的方式直接且不含糊地在說明 92689(修正本） 13 1359463 書中提供該字或詞句的特殊意義。 ^發明係依據—概念，即選擇㈣晶生長半導體區域 敕依不H電路元件或半導體基板之不同區域做調 正。上述概念可有利使用之電路元件的一範例係微縮尺寸 之场效電晶體元件，其中，因其縮小的特徵尺寸，即使々 殊設計的概念之極微小變化將會在最後獲得的電晶體效能 上產生顯著的影響。例如，调炻 b a❹/原極和汲極接面之電容在不 裝置區域須有不同值，其可藉由對應地調整升高之沒極和 =極之㊣度列人考慮。此外’關於形成升高之半導體源極 和沒極區域之半導㈣駭義之祕和源極 種的位置，需要滿^各別不同電料件和/或裝置區域=
求。另一個設計的標準即石夕化物介面的距離，係關於PN “之位置或是關於半導體層底部的距離’通常形成用以 降低汲極和源極區域的接觸電阻。因此，這些距離可為半 導體基板之各種區域做個別調整，以分別增進裝置效能。 此外、，如先前所述，P通道電晶體需要降低高度之升高源 極和及極，以考1到增加的穿透深度和硼的擴散率。因此， 藉由降低的高度’將選擇佈植參數，在具有降低高度之源 極和汲極區域中提供最理想的摻雜分布時，避免閘極絕緣 層過分地降解。 在此必須另外注意到，在下列的示範實施例中，第一 和第二電晶體元件係形成於各別半導體區域上，這些半導 體區域係接受蟲晶生長半導體區域。然而’本發明並不限 於電晶體元件，其亦可應用於任何需要不同特性之選擇性 92689(修正本) 14 1359463 生長猫日日生長區域製程的電路元件。本發明亦非限於兩個 不同的半導體區域，此處所揭露之實施例可應用於需要磊 生長半導體區域之適宜特性的複數個不同半導體區域。 睛參閱第2a至2e圖和第3a至3b圖，本發明進一步 的示範實施例將以更詳細的方式做敘述。第2a圖概要地顯 示在早期製程之半導體裝置2〇〇的剖面圖。半導體襄置2⑸ 包括可為任何適於在其上形成電子元件之基板2〇1。在一 些實施例中，基板201可為如矽基板之塊體半導體基板， 其上形成如實質結晶矽層之半導體層2〇2。在另一實施例 中，基材201可為任何在其上形成絕緣層之合適的絕緣基 板，例如二氧化矽層’半導體層2〇2以如結晶層之方式形 成於基材201上。在此必須注意到，在依據cm〇s技術之 進階邏輯電路，絕緣層上詩則)技 術為目前最適於形成高微縮電晶體裝置 senuconductor device)。因此’在特定實施例中，半導體層 202為形成於通本指稱為埋藏氧化物之絕緣層上厚度大約 5至50奈米之結晶矽層。丰 千導體裝置200復包括由絕緣結 構220電性絕緣且彼此分 壯班r••丄 ϋ刀離之第一裝置區域240A和第二 裝置區域2 4 0 Β。絕续 έ±·槐λ λ λ 邑緣結構220可為向下延伸至基板201 之溝槽絕緣結構之形式，每 ^以貫質上使第一和第二裝置區域 240Λ、240Β完全絕绦。产lL 衣直l埤 ^ ^ 〇/|Λ 、’在此必須注意到，第一和第二裝 置區域240Α、240Β传甚g ; Α Β ^ 'Τ' 不為鄰近裝置區域，以形成例如 %效電晶體之互補對，右1 ^ J如 區域240Α、240Β為在星—曰 衣直 晶片區域上明顯彼此分離之區 92689(修正本） 15 1359463 域，或位於基板201上之不同晶·片區域。例如，半導體晶 圓之不同區域可能需要不同尺寸蟲晶生長之製造，以提供 具有不同於形成在其他區域之積體電路之效能特性。 第一和第二裝置區域240A、240B包括形成於各別閘 極絕緣層204A、204B上之閘極電極203A、203B。此外， 如二氧化矽構成之各別襯裡206A、206B形成於閘極電極 203A、203B之側壁以及半導體層202之表面部分上。藉 由各別的覆蓋層205A、205B覆蓋閘極電極203A、203B 之頂部表面，覆蓋層205 A、205B可為抗反射塗層之殘餘 物。另外，由例如氮化矽組成之間隔層221形成在第一和 第二裝置區域240A、240B上。此外，在半導體裝置200 上形成蝕刻遮罩222,使其實質上完全覆蓋第二裝置區域 240B，以在後續之非等向性蝕刻製程中避免或至少減緩在 第二裝置區域240B中之間隔層221之材料移除。 形成半導體裝置200之典型製程流程係如第2a圖所 示，該流程實質上包括相同於上文參閱第la圖所述之相同 製程步驟，其中絕緣結構220之製造可藉由廣為接受之微 影法（photolithography)、沉積法和#刻技術完成。此外， 執行各遮罩步驟之對應佈植循環，以在半導體層202中為 第一和第二裝置區域240A、240B依裝置規格建立所需之 垂直摻雜分布。除如第la圖所述之習知製程流程之外，在 本發明中，由如抗蝕材料所構成之蝕刻遮罩222係在第一 非等向性蝕刻製程前形成，以在第一裝置區域240A中由 間隔層221形成側壁間隔件207A。 16 92689(修正本) 1359463 第2b圖概要地顯示在非等向性蝕刻製程完成後之半 導體裝置200，在非等向性蝕刻期間，側壁間隔件207A緊 鄰閘極電極203 A而形成。此外，在第2b圖中，係移除蝕 刻遮罩220且部分移除第一裝置區域240A中之襯裡 206A，以暴露半導體層202之表面部分223A。藉由任何 合適的蝕刻程序完成選擇性移除之襯裡206A，且特別在襯 裡206A由二氧化矽構成之實施例中可藉由使用氟化氫 (HF)之濕钱刻製程達成，此將生成底蝕刻（under-etch)區域 224A。之後，可執行合適的清潔製程以從暴露之表面部分 223 A移除任何材料殘餘物和/或移除任何在半導體層202 之表面區域中之污染物，其中剩餘間隔層221可靠地維持 第二裝置區域240B之完整。接著，進行第一磊晶生長製 程，其中，剩餘間隔層221做為第二裝置區域240B之”整 體的”磊晶生長遮罩，以避免在第二裝置區域240B上生長 任何半導體。同樣地，側壁間隔件207A和蓋層205A做為” 區域的’’生長遮罩，並且將磊晶生長限制於在部分移除襯裡 206A期間已經形成之表面區域223A和底蝕刻區域224A。 第2c圖概要地顯示在第一裝置區域240A中具有選擇 性生成磊晶生長半導體區域208A之半導體裝置200。磊晶 生長半導體區域208A之厚度或高度係在磊晶生長製程期 間調整，結合在第二裝置區域240B中之磊晶生長半導體 區域之進一步磊晶生長製程，可能結合在複數個不同尺寸 磊晶生長半導體區域進行額外的磊晶生長步驟，最後造成 半導體區域208A所需之最終高度。此外，在一些實施例 17 92689(修正本) 1359463 中，在半導體區域208A之磊晶生長期間可引入一個或多 個之摻雜物種，因此在後續藉由離子佈植形成没極和源極 之佈植步驟中提供製程之靈活度。在一實施例中，磊晶生 長半導體區域208 A之初始高度約為1至10奈米。 在第2c圖中，顯示第二蝕刻遮罩225實質上覆蓋第 一裝置區域240A，以實質上避免為將第二裝置區域240B 中剩餘間隔層221圖樣化而執行之後續非等向性蝕刻製程 將在第一裝置區域240A中之任何材料移除和/或破壞。 第2d圖概要第顯示在非等向性蝕刻製程之後之裝置 200，其結果為側壁間隔件207B鄰近閘極電極203B而製 成。此外，部分移除在第二裝置區域240B中之襯裡206B， 以部分露半導體層202之表面部分223B，其中，底)银刻部 分224B根據移除製程而可能已經形成，其亦可以參照關 於第一裝置區域240A部分之解釋。在任何對於從暴露表 面部分2 2 3 B和從蠢晶生長區域2 0 8 A移除材料殘餘物或污 然物之後，執行進一步（第二）磊晶生長製程，其中製程參 數係經過選擇，若此磊晶生長製程為裝置200之最後一製 程，以在第二裝置區域240B中獲得所需之磊晶生長區域 高度。在其他實施例中，當為其他裝置區域（未圖示）進行 進一步磊晶生長製程時，此其他裝置區域在第一磊晶生長 步驟期間由各別之蟲晶生長遮罩覆盖且在第二蠢晶生長步 驟期間亦由蟲晶生長遮罩覆蓋，則上述製程參數係經過選 擇以獲得中間高度，此中間高度經過後續磊晶生長，造成 第一和第二裝置區域240A、240B和該其他裝置區域之最 18 92689(修正本) 1359463 後所需之高度。 第2e圖概要地顯示在第二磊晶生長製程之後之裝置 2〇〇,第二磊晶生長製程係形成鄰近於閘極電極2〇3b之升 高之半導體區域218B並在先前生長區域2〇8a之頂部上形 成額外的磊晶生長區域218A。因此，磊晶生長區域2〇8a、 218A之結合造成最終厚度219a，其大於在第二裝置區域 240B中對應之最後高度21 9B。例如，第二裝置區域24〇B 為P通道電晶體，其中較厚度219A具有降低厚度之升高 半導體區域218B提供重度佈植硼離子進入半導體層2〇2 中之可能性，並同時維持具有增加高度219A之N通道良 好效能以及避免因穿透和滲透之硼離子造成的閘極絕緣層 204B過分降解。在其他態樣中，選擇各別的高度2i9A、 19B以各別調整半導體裝置之沒極和源極區域之整體電 容，或對應調整在金屬矽化物間與半導體層2〇2間之距 離，金屬矽化物區域典型地為增強尚未形成之源極和汲極 區域的導電率而形成。 在第一蟲晶生長製程之後，繼續進行進一步生產製 私’其方法實質上如同前述之第lc圖和第ld圖。亦即， 間隔件207A、207B以及覆蓋層205B可由如熱磷酸移除， 且執行使用所需之對應間隔件之對應循環，以獲得對應汲 極和源極需要之摻雜分布，並包括個別之延伸區域.^之後， 依據設計之要求至少在升高之半導體區域218A和21 8B中 形成對應金屬矽化物區域。 在此必須注意到，在上述之實施例中，第一和第二裝 19 92689(修正本） =、240B係由絕緣結構22。分隔。在其他實施 方4 固不，f置區域之分隔並非-定以溝槽絕緣之 特’其可簡單藉由任何物理邊界，或可簡單由依據
類似之方式。因此，分隔:ί 一=電ΠΤ力能或其他 及Α α 弟和第二裝置區域240Α、240Β
=貝上由第一和第二钱刻遮罩222、225之製造而獲得， :中因形成第-和第二_遮罩咖⑵之微影法的校準 ::差‘致在圖樣化侧壁間隔件2〇7α和圖樣化側壁間隔 〜208Α期間令間區域會經歷非等向性蝕刻氣體。在此狀 =，襯裡206Α較佳為形成合適之厚度，以具有能力反 ^次非等向㈣刻程序而實f上不會使任何下層材料暴 咸於非等向性钱刻環境中。
^在參閱第2a至2e圖描述之實施例中，間隔層221在 第裝置區域240A中被非等向性圖樣化，且被覆於第二 裝置區域240B中，因此間隔層221係以間隔件2〇7A形式 在第一裝置區域240A做為，，區域的，，蟲晶生長遮罩。另一 方面，未圖樣化之間隔層221在第二裝置區域24〇B(第几 圖）中做為’’整體的’’遙晶生長遮罩。在其他實施例中，在第 一和第二裝置區域240A、240B之間隔層221以習知之方 法同時文到圖樣化，並且在第一和第二裝置區域24〇A、 24〇B形成對應之侧壁間隔件2〇7A、2〇7B後，在這些區域 上將形成如遮罩222之對應的蝕刻遮罩，使接下來用於移 除如襯裡206A之後續製程中，對應襯裡2〇6B係維持於第 二裝置區域240B中。然後，襯裡206B係用於後續磊晶生 20 92689(修正本) 1359463 長製程中，與間隔件207B和覆蓋層205B —起做為整體生 長遮罩，在第二裝置區域240B上實質防止半導體材料之 磊晶生長。後續製程可參閱第2d圖之說明。若襯裡206B 做為磊晶生長遮罩，其係有益地提供襯裡206A和206B具 有高於習知方法之厚度，當先於第一磊晶生長製程前執行 對應清潔製程以從暴露表面部分223A(第2b圖）移除任何 殘餘材料時，實質上維持襯裡206B之整體。此外，因襯 裡206B之如二氧化矽之襯裡材料與矽的黏結特性會與由 如氮化矽構成之間隔層221之黏結特性不同，所以可能需 要磊晶生長參數之對應調適。例如，磊晶生長製程之溫度 要對應調適，以實質上避免在暴露襯裡206B上之任何半 導體沉積。 請參閱第3a至3b圖，在此將描述進一步實施例，其 中磊晶生長半導體區域之厚度或高度係藉由選擇性氧化製 程各別地降低。 在第3a圖中，半導體裝置300包括第一裝置區域340A 和第二裝置區域340B。第一裝置區域340A包括形成於半 導體層302上之閘極電極303A，半導體層302係依序形成 於適當基板301上。關於基板301和半導體層302，在裝 置200之敘述中已指出應用在此的相同標準。此外，閘極 絕緣層304A將閘極電極303A與半導體層302分開。於閘 極電極303A之側壁旁形成可棄式側壁間隔件307A，且以 概裡306A從中分隔。蠢晶生長半導體區域308A以特定厚 度或高度3 19鄰近可棄式側壁間隔件307A而形成。磊晶 21 92689(修正本） 1359463 生長區域308A可具有襯裡309A，襯裡309A例如為氧化 部分之形式。第二裝置區域具有與第一裝置區域除”B”之 外的同樣元件符號之對應電路構件。尤其，雖然在第二裝 置區域340B上形成之各種構件的尺寸可能與在第一裝置 區域340A上對應之各種構件的尺寸不同，但因為區域 308A與308B藉由共同磊晶生長製程形成，使得磊晶生長 區域308B之高度實質上與第一裝置區域340A的相同，此 對於襯裡309B亦是相同的事實。此外，裝置300包括具 有氮化矽之遮罩層321，其中遮罩層321之厚度係經過選 擇，使之在暴露於氧化環境時得以實質上避免或至少特別 減少下層材料之氧化。例如，當遮罩層3 21由氮化碎構成 時，其具有大約少於1奈米至幾奈米的厚度。此外，蝕刻 遮罩332形成於第二裝置區域340B之上。蝕刻遮罩332 包括抗蝕層或任何其他可抵抗對於從第一裝置區域340A 移除遮罩層3 21之特定姓刻化學藥劑之合適材料。 形成裝置300之典型製程流程係如第3a圖所示，其 具有與先前參閱第2a至2e圖相同描述之流程，致使選擇 性形成磊晶生長區域308A、308B。與習知之製程流程不 同的是，襯裡309A、309B可藉由例如氧化裝置300而形 成。之後，可藉由例如電漿增進化學氣相沉積法（plasma enhanced chemical vapor deposition)沉積遮罩層 321，接 著，蝕刻遮罩322可藉由廣為接受之微影法形成。之後， 從第一裝置區域340A選擇性移除遮罩層321，其方法如藉 由選擇性等向或非等向性蝕刻製程停止於襯裡309A中或 22 92689(修正本) 1359463 上H層321係高度均勻地沉積於第一裝置區域MOA 上，右貫仃實質非等向性钱刻法移除遮罩321，則可棄式 間隔件如“蓋層觸係實質上無作用。在使用非等^ 性敍刻製程之情況中，可睾式 T』棄式間隔件307A之厚度係藉由 遮罩層321之層厚度以韻刻製程對應增高。因層切 度係經過選擇而為相對較薄，可棄式間隔件3〇7八之寬产 的增加實質上不影響進—步的製程。在選擇性移除遮^ 21後，同時蝕刻遮罩322以及其後將裝置·暴露於氧 =境中，氧化環境例如在升高溫度之含氧空氣中以開始 晶生長區域308A中高度可控制選擇性氧化製程，同 =猎由留在第二裝置區域3備上之剩餘遮罩層321以實 貝上避免或減緩區域308B之氧化。在其他實施例中，可 =加氧化溶液於裝置_，可能在第—次移除襯裡309A之 f ’其_㈣如以氟化氫（HF)為基底所進行之濕式 蝕刻法。 夕=3b圖概要地顯示在高度可控制選擇性氧化製程後 、300、’其中具有良好控制之厚度311A之氧化部分 310A已形成於蟲晶生長區域3()8a上。之後， 部分則A或降低氧化部分31GA之厚度部分，例如至與第 一裝置.區域340B之德趣4 二二 之襯裡3〇9B相似的值。氧化部分之 減了猎由以例如HF為基底之濕蝕刻 H接著’可棄式間隔件3G7A與蓋層3G5A連同 剩餘遮罩層321以及可棄式間隔件難與蓋層305B = 例如使用熱彻之—般_製程而移除。最後，襯裡3Γβ 23 92689(修正本） ^59463 分3l〇A之可能剩餘部分可選擇性移除至下層 才枓’因而提供具有有效高度319 3:中:及區域_具有高度_在第二裝置區域 巾目用於形成氧化部分31GA之選擇性氧化梦程具 ϋ典型非等向性或等向㈣方法更優異的可控制性，使 什束終獲，的高度319Α可做高料度之調整，致使對應 裝置特性得以細微地調整。 w g而裝置300之進-步製程可由先前參閱第2b 圖而解釋之方式進行。 因此，本發明提供一種對於形成具有 區域的電路構件之改盖姑淋甘长千^體 /之改。技術’其南度將藉由選擇性提供整 體猫曰曰生長遮罩或藉由選擇性減少蟲晶生長區域之厚产以 各別地調整兩個或兩個以上之不同裝置區域。在一些：施 二舌：結合兩種方法，以在複數個裝置區域中提供【好 的篮活度以調整蟲晶生長區域厚度。因蟲晶生長升高之源 極區域是目前認為最理想之形成極微縮電晶體裝置 ::::本發明尤其有益於關鍵尺寸為大約％奈米或更低 ^述揭露之特殊實施例僅為示範之用，由此教授而獲 之該項領域之技術人員可以不同但是等效 =貫行本發明。例如，前述之製程步驟可以不同之順序 :此外纟此敘述之結構及設計細節並無意圖限制， :應限制於後述之申請專利範圍之内。因此，在此 疋’可改變或修改上文揭露之特定實施例，而所有料改 92689(修正本) 24 1359463 變係認為是在本發明之料與㈣τ。@此，在此 6、保護係在後附之申請專利範圍之中。 【圖式簡單說明】 藉由參閱下列圖示伴隨詳細敘述將可了解本發明，其 中相似之元件符號定義相似元件，其中： 、第1a至ld圖概要地顯示在各種製程階段具有升高之 汲極和源極區域之習知電晶體裝置的剖面圖； '第2a至2e圖概要地顯示在各種製程階段之兩個不同 的半導體區域之剖面圖，其中依據本發明之示範實施例， 選擇性升高之半導體區域係形成於第—和第二半導體區域 且具有不同高度；以及 第ja至3b圖概要地顯示接受一般磊晶生長製程而形 成之升南蟲晶生長區域的第一和第二半導體區域，其甲個 別南度係藉由選擇性氧化製程而調整。 因本發明易於以各種修改和替換形式出現，本發明之 特定實施㈣以示祕之圖式顯現並加料細之糾。然 而’在此必須了解到’此處對於特定實施例之敘述並非（ 於限制本發明於特定之揭露形式，相反地，本發明是由戶^ 有後附之申請專利範圍所定義之精神與範疇下涵蓋所有修 改、均等和替換之形式。 〆 【主要元件符號說明】 100 場效電晶體 101 基板 結晶層 92689(修正本) 25 102 1359463 103 閘極電極 103A 上表面 103B 側壁 104 閘極絕緣層 105 殘餘物 106 氧化物襯裡 106A 襯裡 107 間隔件 107A 寬度 108 石夕區域 109 第一侧壁間隔件 110 第二側壁間隔件 111 氧化物襯裡 112 第三側壁間隔件 113 摻雜延伸區域 114 汲極和源極區域 115 通道區域 116 通道長度 200 、 300 半導體裝置 201 、 301 基板 202 ' 302 半導體層 203A、203B、303A、303B 閘極電極 204A、204B、304A、304B 閘極絕緣層 205A、205B、305A、305B 覆蓋層 26 92689(修正本) 1359463 206A 207A 208A 2Γ9Α 319A 220、 221 222 > 223A 224A 225 240A 240B 307A 308A 310A 311A 321 、206B 、 306A 、306B、309A、309B 、207B 側壁間隔件 、218A、218B 蟲晶生長區域 厚度 、319B 、 219B 高度 330 絕緣結構 間隔層 322 #刻遮罩 、223B 表面部分 > 224B 底兹刻區域 第二蝕刻遮罩 、340A 第一裝置區域 、340B 第二裝置區域 、307B 可棄式側壁間隔件 、308B 蟲晶生長之半導體區域 氧化部分 厚度 遮罩層 襯裡 27 92689(修正本）

Claims (1)

  1. U59463 十、申請專利範園： —種半導體裝置之製造方法，包括·· 形成暴露第-半導體區域之—部分同時保持覆蓋 弟二半導體區域之第一磊晶生長遮罩； 晶生長第 在該第一半導體區域之該暴露部分中磊 —升高半導體區域； 形成暴露該第二半導體區域之一部分之第二磊晶 生長遮罩；以及 在該第二半導體區域之該暴露部分中磊晶生長第 二升高半導體區域， 其中，該第一和第二升高半導體區域具有不同高 度。 2·如申請專利範圍帛w之方法，其中，形成該第一蟲晶 生長遮罩包括在該第一和第二半導體區域之上沉積間 隔層，並在該第二半導體區域上方覆蓋間隔層的同時， 將在該第一半導體區域上方之該間隔層圖樣化。 3. 如申請專利範圍第2項之方法，其中，形成該第二磊晶 生長遮罩包括在該第一半導體區域上方形成覆蓋層，並 將在該第二半導體區域上方之該間隔層圖樣化。 4. 如申請專利範圍第2項之方法，其中，該第一和第二半 導體區域包括閘極電極結構，且圖樣化該第一磊晶生長 遮罩包含對該間隔層進行非等向性蝕刻。 5. 如申請專利範圍第1項之方法，復包括在形成該第一和 第二升尚半導體區域後，移除該第一和第二磊晶生長遮 28 92689(修正本） 第93132487號專利申請案 罩。 L 100年8月24日修正替換頁 1 =範圍::項之方法，其中，該第-和第二半. ,.Γ ^之至夕一者包括閘極電極結構，且該方法復‘ 除該第—和第m長遮罩後，鄰近該閉極 电極、、力構形成汲極和源極區域。 7.如=專利範圍第5項之方法，復包括在藉由移除該第 和弟一磊晶生長遮罩所暴露出之該第一和第二半導 體區域之部分上形成閘極電極結構。 8·如專利範圍第丨項之方法，復包括在該第—和第二 升同半導體區域中之至少一者蟲晶生長的同時，引入一 個或多個摻雜物種。 9.如申請專利範圍第8項之方法，其卜 種引入該第二升高半導體區域中。 “雜物 瓜如申請專利範圍第6項之方法，其令，該沒極和源極區 域係藉由佈植P型摻雜物種而形成於該第二半導體區 域中。 11·如:請專利範㈣6項之方法，復包括在該第一和第二· 升面半導體區域中形成金屬矽化物。 12. 如申請專利範圍第^之方法，其中，在該蟲晶生長 的過程中’控制該第一和第二升高半導體區域中之至少 一者的高度，以調整該金屬矽化物至形成於該汲極和源 極區域中之PN接面的距離。 13. —種半導體裝置之製造方法，包括·· 在第一和第二半導體區域上方分別磊晶生長第一 92689(修正本) 29 13^9463
    和第二升高半導體區域； 在該第一升高半導體區域上方形成氧化遮罩； 選擇性地氧化該第二升高半導體區域以在該第 升高半導體區域上方形成氧化部分；以及 八選擇性地移除該第二升高半導體區域的該氧化部 請專利_第13項之枝，其中，形成氧化遮罩 ^沉積遮罩層，以及從該第二半導體區域上 地移除該遮罩層。 ·^伴f王 i 15.2請專·圍第13項之方法，其中，該第—和第二 2體區域中之至少一者包括在該第一和第二半導體 品域之表面上方延伸的結構性元件。 17.Π=圍第16項之方法，復包含梅生長該 形成域之前’鄰近該閘極電極結構 七成可棄式側壁間隔件。 1δ==圍；16項之方法，其中，該選擇性地移 第-和第—體區域的該氧化部分的步驟導致該 b -種丰墓—升咼半導體區域具有不同高度。 種+導體裝置，包括： 第極電極，形成於第—半導體區域上方，且由 ^極、遇緣層從中分隔； 第™升高线極和源極區域，在該第—閘極絕緣層 92689(修正本） 30 1359463 第93132487號專利申請案 100年8月24日修正替換頁 上方延伸第一高度，· …第二閘極電極，形成於第二半導體區域上方，且由 第二閘極絕緣層從甲分隔；以及 第二升高之沒極和源極區域，在該第m緣層 上方延伸與該第一高度不同之第二高度。 曰 20. 如申請專利範圍第19項之半導體裝置其中，該第一 呵度係小於该第二尚度，且該第一閘極電極和該第一升 面之汲極和源極區域代表P通道電晶體。 21. 如申請專利範圍第19項之半導體裝置，其中，該第一 和第一半導體區域係位於形成在絕緣層上之半導體拜 中。 曰
    92689(修正本） 31 1359463 七、指定代表圖： (一） 本案指定代表圖為：第（2e )圖。 (二） 本代表圖之元件代表符號簡單說明： 200 半導體裝置 201 基板 202 半導體層 203A ' 203B 閘極電極 204A 204B 閘極絕緣層 205A、205B 覆蓋層 206A、206B 襯裡 208A、218A 蠢晶生長區域 219A 厚度 219B 南度 220 絕緣結構 240A 第一裝置區域 240B 第二裝置區域 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 本案無化學式。 4 92689(修正本)
TW093132487A 2003-10-31 2004-10-27 Technique for forming transistors having raised dr TWI359463B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10351008A DE10351008B4 (de) 2003-10-31 2003-10-31 Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
US10/862,518 US7176110B2 (en) 2003-10-31 2004-06-07 Technique for forming transistors having raised drain and source regions with different heights

Publications (2)

Publication Number Publication Date
TW200520106A TW200520106A (en) 2005-06-16
TWI359463B true TWI359463B (en) 2012-03-01

Family

ID=34530003

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093132487A TWI359463B (en) 2003-10-31 2004-10-27 Technique for forming transistors having raised dr

Country Status (4)

Country Link
US (1) US7176110B2 (zh)
CN (1) CN100459104C (zh)
DE (1) DE10351008B4 (zh)
TW (1) TWI359463B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683852B1 (ko) * 2004-07-02 2007-02-15 삼성전자주식회사 반도체 소자의 마스크롬 소자 및 그 형성 방법
US7718500B2 (en) * 2005-12-16 2010-05-18 Chartered Semiconductor Manufacturing, Ltd Formation of raised source/drain structures in NFET with embedded SiGe in PFET
DE102006015090B4 (de) * 2006-03-31 2008-03-13 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung unterschiedlicher eingebetteter Verformungsschichten in Transistoren
US7998821B2 (en) * 2006-10-05 2011-08-16 United Microelectronics Corp. Method of manufacturing complementary metal oxide semiconductor transistor
US8008157B2 (en) * 2006-10-27 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device with raised source and drain regions
US8569837B2 (en) * 2007-05-07 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices having elevated source/drain regions
JP5222520B2 (ja) * 2007-10-11 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100864930B1 (ko) * 2007-11-30 2008-10-23 주식회사 동부하이텍 액정 표시 소자용 구동 소자의 제조 방법
US8361871B2 (en) * 2008-12-24 2013-01-29 Intel Corporation Trigate static random-access memory with independent source and drain engineering, and devices made therefrom
DE102009010847B4 (de) * 2009-02-27 2012-12-27 Advanced Micro Devices, Inc. Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwendung eines gemeinsamen Ätzprozesses für Aussparungen
JP5465907B2 (ja) * 2009-03-27 2014-04-09 ラピスセミコンダクタ株式会社 半導体装置
DE102010063296B4 (de) * 2010-12-16 2012-08-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
US8592916B2 (en) 2012-03-20 2013-11-26 International Business Machines Corporation Selectively raised source/drain transistor
US20130292766A1 (en) * 2012-05-03 2013-11-07 International Business Machines Corporation Semiconductor substrate with transistors having different threshold voltages
KR20140016008A (ko) 2012-07-30 2014-02-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN103632929B (zh) * 2012-08-23 2016-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件双外延层的形成方法
CN103779277B (zh) * 2012-10-18 2017-06-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9252014B2 (en) 2013-09-04 2016-02-02 Globalfoundries Inc. Trench sidewall protection for selective epitaxial semiconductor material formation
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
US9716160B2 (en) * 2014-08-01 2017-07-25 International Business Machines Corporation Extended contact area using undercut silicide extensions

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030582A (en) * 1988-10-14 1991-07-09 Matsushita Electric Industrial Co., Ltd. Method of fabricating a CMOS semiconductor device
US5268324A (en) * 1992-05-27 1993-12-07 International Business Machines Corporation Modified silicon CMOS process having selectively deposited Si/SiGe FETS
JP2964925B2 (ja) * 1994-10-12 1999-10-18 日本電気株式会社 相補型ｍｉｓ型ｆｅｔの製造方法
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
JP3329640B2 (ja) * 1995-10-10 2002-09-30 株式会社東芝 半導体装置の製造方法
US5875665A (en) * 1996-02-29 1999-03-02 Aisin Seiki Kabushiki Kaisha Apparatus and method for bending a workpiece
JP3304803B2 (ja) * 1997-02-07 2002-07-22 ヤマハ株式会社 多電源半導体装置の製造方法
US5856225A (en) * 1997-11-24 1999-01-05 Chartered Semiconductor Manufacturing Ltd Creation of a self-aligned, ion implanted channel region, after source and drain formation
US6235568B1 (en) * 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
TW497120B (en) * 2000-03-06 2002-08-01 Toshiba Corp Transistor, semiconductor device and manufacturing method of semiconductor device
JP3492973B2 (ja) * 2000-03-30 2004-02-03 株式会社東芝 半導体装置の製造方法
JP2002026313A (ja) 2000-07-06 2002-01-25 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002043567A (ja) 2000-07-27 2002-02-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002231908A (ja) 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置の製造方法
US7176109B2 (en) * 2001-03-23 2007-02-13 Micron Technology, Inc. Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
JP2003168740A (ja) * 2001-09-18 2003-06-13 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
KR100438788B1 (ko) * 2002-06-12 2004-07-05 삼성전자주식회사 반도체 장치 및 그의 제조방법
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
US6906360B2 (en) * 2003-09-10 2005-06-14 International Business Machines Corporation Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions
US7018891B2 (en) * 2003-12-16 2006-03-28 International Business Machines Corporation Ultra-thin Si channel CMOS with improved series resistance

Also Published As

Publication number Publication date
DE10351008B4 (de) 2008-07-10
CN100459104C (zh) 2009-02-04
DE10351008A1 (de) 2005-06-09
US7176110B2 (en) 2007-02-13
TW200520106A (en) 2005-06-16
US20050095820A1 (en) 2005-05-05
CN1875475A (zh) 2006-12-06

Similar Documents

Publication Publication Date Title
TWI359463B (en) Technique for forming transistors having raised dr
TWI289895B (en) A silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
TWI353054B (en) Tri-gate and gate around mosfet devices and method
JP3782021B2 (ja) 半導体装置、半導体装置の製造方法、半導体基板の製造方法
TW567609B (en) Semiconductor device
TWI300271B (en) Semiconductor device and method for forming the same
TWI240417B (en) Self-aligned isolation double-gate FET
JP4202563B2 (ja) 半導体装置
TWI302355B (en) Method of fabricating a recess channel array transistor
JP2005501424A (ja) 縦型デュアル・ゲート電界効果トランジスタ
US6593618B2 (en) MIS semiconductor device having an elevated source/drain structure
TW200908325A (en) Semiconductor device and method for manufacturing semiconductor device
TW201115734A (en) Nanowire mesh FET with multiple threshold voltages
TW201142928A (en) A self-aligned multiple gate transistor formed on a bulk substrate
TW200522359A (en) Semiconductor apparatus and manufacturing method thereof
TW200411928A (en) Vertical transistor and method of manufacturing thereof
JPH08204191A (ja) 電界効果トランジスタ及びその製造方法
TW200845394A (en) Semiconductor device and method of fabricating the same
JP2008124423A (ja) 半導体装置の製造方法及び半導体装置
JP4929538B2 (ja) 半導体装置の製造方法
KR100507856B1 (ko) Ｍｏｓ트랜지스터 제조방법
JP2008153685A (ja) 半導体装置の製造方法
JP2005064031A (ja) 半導体装置
CN105359260B (zh) 替代栅极流中的部分凹陷沟道核心晶体管
TWI255530B (en) Transistor device and forming method thereof and CMOS device manufacturing method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees