TWI345718B - Computer readable media executed for causing a computer to act as a placement and routing tool for an analog ic - Google Patents
Computer readable media executed for causing a computer to act as a placement and routing tool for an analog ic Download PDFInfo
- Publication number
- TWI345718B TWI345718B TW096138261A TW96138261A TWI345718B TW I345718 B TWI345718 B TW I345718B TW 096138261 A TW096138261 A TW 096138261A TW 96138261 A TW96138261 A TW 96138261A TW I345718 B TWI345718 B TW I345718B
- Authority
- TW
- Taiwan
- Prior art keywords
- layout
- component
- group
- winding
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
九、發明說明: 【發明所屬之技術領域】 本發明係有關於-種產生積體電路(int聊tedeircuit,⑵之 佈局的线,尤指-種類比積體魏的自動佈局系統。 【先前技術】 電路設計者通常會·—連線_表(⑽丨ist)來產生一積體 電路設計,其t該連、_縣係參相龍電路所包含的電路元 件並指示由哪-個連接線來連接每—元件端點嗜位積體電路的 設計者通常會利用-佈局與繞線(placementand酬㈣,P&R) 工具軟體來處理-積體電路的連線_表所職的連線描述,以 自動地產生-賴電路柄⑽ay⑽)_指補積體電路内每 一元件的位置及定位和用來指科線如何繞線以產生連接線來連 結該積體電路内部的元件端點。於產生一數位積體電路之佈局 時,該佈局與繞線玉具賴會將每—元件視為—個擁有預定内部 佈局的獨立單元’該軟體會反覆地改變單元的位置並重新繞線, 直到達到献尺寸、有效柄面躺外觀比例、喊路徑延遲、 連接線之寬度(W_ )與間距(spacing )、功率密度以及其它限制 等限制條件的最佳佈局方案。 雖然自動佈局與繞線軟體已廣泛應用在產生數位積體電路的 1345718 ,佈局上’但健並不經常絲產生類比積體電路的佈局。一 個典型的類比機體電路包含以電晶體和被動元件所組成的電路, .為了讓電路可以正常運作,必須以某些特定圓樣(_牆^ ._咖)來佈局,舉例來說,以一對電晶體所組成的差動對 、(雜_tia丨pair)電路必須達職配,且為了使他們的差動電流 達到平衡’該絲對電路必須具有對制佈局,㈣了產生一差 動對電路的佈局,僅僅針對每一電晶體選擇個別的佈局是不夠 #的:必須讓每-電晶體靠近彼此並用連接線來連接彼此,因此, 將差動對電路視為—個整體來產生獅的佈局係為必要的,其中 該兩電晶體所包含的間極(gatc)、祕(drain)”原極(謙a) 等元件必須要兩兩匹配、_地分佈和連接。由於針對數位電路 而開發的佈局與繞線演算法並不適用於滿足類比電路佈局中的匹 配、對稱性等限制或是其他的限制條件,此外,人工手製的佈局 可能既費時又容易有誤’因此設計者通常還是會藉著手動來產生 .類比積體電喊者混合峨(mixed signal)積體電路之類比部分 的佈局。 在過去的十年當中,學術界以及企業界已經針對類比電路提出 基於模板(template-driven)」以及「基於限制條件 (c〇nstraint-dHven)」的自動佈局與繞線軟體,但是這些系統的缺 點使得他們無法被廣泛地應用。一個「基於模板」的自動佈局與 ’、χ>線π統係透過處理一連線關係表(netlist)來判斷其所描述的類 比电路疋否有住何部分可以符合任何先前設計好的手製佈局模板 之任何個’來產生積體電路的佈局,而每一模板會詳細說明— 個獨立類比電路的完整佈局,例如—電流鏡(___或者 一差動對(diff_tialpai0,雖然在具有合適的模板之下這個方 2但很快速也很簡單,還而且可以產生出最簡潔的佈局,但是 田電路佈局中的佈局限制條件需要做很小的變動時,它並不允許 佈局°又1者依照不同的設計麵易較改佈局,因此十分缺乏佈 局上的彈性。舉例來說,即使兩個電流鏡電路可能圖樣上都很相 似’倘若這兩個電流鏡電路需要不同m係數(m-fa_,亦即擁 有不同數目的間極指又㈣咖㈣)的電晶體,如此一來,他們 …法使,相同的模板來佈局,即使設計者之前可能已經產生好— 個使用第種01係數之電晶體的電流鏡模板,但是他必須手動產 ^另/卜—個在圖樣上很相似卻使用第二種m係數之電晶體的電流 板另外雖然兩個電路在圖樣上很相似也是由相同m係數 之电曰日㈣喊’倘若他們必須符合不同的技術關他們同樣 ^法使用同-個佈局圖樣;此外,技術限制上的差異也可能會影 厂件_、、·且的佈局圖樣(丨办〇以p⑽em)。用來連接一電路中不 同凡件的το件的連接線必須符合寬度和間距魏槪件,由於過 去:來製造積體電路的製造技術不同’其寬度和間距等限制條件 也會因為每-個積體電路而有所差異,因此,允許—個「基於模 板」的佈局與繞線系統㈣佈局—個具有多種電路並且符合多種 限制條件的類比積體電路’又不需要使用到太多人力的介入,其 所需要的模板數目會變得相纽大。 八 1345718 個基於限制條件」的自動佈局與繞線 =局模絲產生滿足佈局上的各舰懈件的龍電路佈局預 =像疋讀匹配以及對稱性等_條件等。第丨_示先前技 二丁基於限娜件之佈局軟制流程圖。首先,絲體分析包含 (perforcespeclficat1〇n) 和ΪΙΓ蝴彻IG ’料狀物贿有符合元件 來:=配以及對稱性等限制條件(步驟丨G)。該軟體產生用 母①件或者凡件群組之限制條件的資料庫14,接著在資 2 M中產生每―元件或者狀群組的佈局(_6),里必須 的足^有讀匹配和對稱性等限娜件。接著,該軟體將所產生 將凡Μ及兀件群組之佈局擺放在積體電路佈局中,並用連接線 ^件端點連接起來(步驟⑻以產生最终的佈局20。即使「基 性佈^法比「基城板」之佈狀法較為具有彈 產生的佈局_嘛,最後所 【發明内容】 I發明之μ腦域礎祕局與繞線工具會彳 样、、 …S儲存一組電路圖 ’觀她佈樣錢—組繞線,該佈局與繞線工 1345718 *具允許使用者可以新增、聯並修改這些桃ffi樣、元件群組佈 局圖樣以及繞線規格(r〇uting办丨a )。 . 每—電路圖樣係對應於-組可以容納於-類比積體電路中的 獨立元件群組’並透過參考該元件群組的每—元件以及透過指示 k些7C件中的哪—個元件驗由喊來彼此溝通來描述該元件群 組。 每-繞線規格係對應於—積體電路佈局内之元件的一特定佈 局圖樣且在女排,亥特定佈局圖樣令的元件的一條或者多條繞線 時,可以當作該佈局與繞線工具的標準。 一母-it件群組佈局圖樣係對應於所儲存的電路圖樣的其中之 在k放开/成相對應之元件群組的元件時,可以營作贫欲民
圖樣,但並不需要任何用來連接這些元件之連接 元件的一裝群 連接線的繞線 10 規格。 表、使用者所M 雜局與繞線工具會處職連線關係 制條件1佈H的輸〜x及其他資絲決私賴足的各種限 電路_2。。繞紅具也會處職連線_細及所儲存的 2樣切認錢積體電路内任何元料 的電路圖樣糾件群組描述吻合,並產生要求每-已定義的= :::=局的限制條件,以符合對應於該電路圖樣的-元件群 名佈局與魏I具縣t產纽鋪體電 2定義树軸叹加以元件群組觸未涵蓋的每^^ .列每:面二广佈局與繞線工具會根據該元件群組佈局圖樣來估 剃母一 7L件群組的平面空間需求。 在產生該平面圖之後,該佈局與繞線工具便會根據所選擇 群組佈局·以及該佈局_所指定的繞線規格來替每—元件群 組產生一個獨立的佈局。當該元件群組佈局_係、為-「純佈局 圖樣」或者—「柄與部分繞線·」時,該佈局與繞線工il 選擇適當的舰規格給該元件群組佈局_尚未指定魏線規ς 的所有連接線’絲據輯擇的麟規則來鋪每—元件群 繞線。該佈局舰駐具會輕每—元件群組佈局叫足任何佈 1345718 局限制條件,_來說,該佈局與繞駐具會調伽來形成每一 1群組佈局㈣件_近所f要的環繞空間,來滿足最小 線見^及間轉限制條件。該佈局與繞線工具也㈣並未包含於 -已疋義的7L件群組的每—個元件產生—個佈局。 接著,該佈局與繞線工具會根據該平面圖在該積體電路佈局中 擺放所產生的元件以及元件群_局,並以—種符麵有佈局限 制條件的方絲在侧的元件以及元件群組佈局之間繞線。 -個符合本發明的佈局魏駐具,可以提供—種元件群_ 局,其不但具有先前技射「受模板所驅策技術」的高品質,還 具有先前技術_「受限制條件所驅策技術」的彈性。 本發明所減之料m圍特難出且清楚地主張本發明的目 的與方法’然而,本發明之保圍t視後附之申請專利範圍所 界定者為準’任何熟知此項聽者,在顿縣發明之精神和範 圍内所作之任何變化與修改,均屬於本發明之保護範圍。 a 【實施方式】 本發明係相關於一種包含軟體之電腦可讀取媒體(c〇mputer readable media) ’當由一傳統電腦所讀取與執行時,該電腦模擬— 積體電路的佈局與繞線工具(P&Rt00丨)以產生—類比積體電路 12 1345718 、(an一1c)或者一混合訊號積體電路(mixedsignalIC)之類比 部分的佈局。合適的電腦可讀取媒體包含有(但不紐於)光碟 .片、硬碟、軟碟、⑽碟、隨機存取記憶體以及唯讀記憶體等^ •透過本發日狀-較佳實關的敘軌及料·,灿此項技藏 者應可了解,較佳實施例的細節之各種變化皆是可行的,且本; 明之涵蓋範圍及本發明之精神亦詳細贿於本發明之申請專利範 圍中。 〃第2圖為說明本發明以電腦為基礎之佈局與繞線工具來加以實 •施的方法之-較佳實施_流程圖。該佈局與繞線工具係處理積 體電路的設計資料22以及儲存在電腦記紐組資料庫所包 含的資訊喊生-龍電路佈局24,錢細該積體電路内所實 作之每-電路元件(例如電晶體、電阻、電容或者其它元件)的 每-元件在該《電路⑽位置,並具體_时連接元件的連 • 接線的繞線。積體電路設計資料22包含用來指示該積體電路所包 含的兀件以朗來赫哪個元件端點需以連接線相連接的一連線 關係表、-效能規格以及包含製程細參數與其它資訊的一技術 檔案。 資料庫 本發明之佈局與繞線工具所存取之資訊可能儲存於一個或者 多個資料庫,在後續發明朗情討論_子當巾,該佈局與繞 線工具會將該歸訊組織成—碰㈣庫(sim_Qn d她_) 丄州718 L —電路㈣庫(drcuitpattemdatabase) %以及—佈局與 、-線圖樣貧料庫(p|aee_t and _ing帅咖伽板)34。、 輪組讀庫25制來齡輯_絲所贿之電路以 2運用電職擬的結果,其中該雜_表會細出訊號行為 :其他電路待性。如τ所述’該佈局與繞線工具會處理模組資 25中的胃絲躺該積體電路所欲產生的各種限制條件。 電路圖樣資料庫26係儲存—組電路圖樣,每—電路圖樣係對 …於該積體電_所實作之元件_立群組(卿—元 電路圖樣則係依照該群組中每1件的每—祕並指示哪 些赠係透過訊號而彼此溝通以據此描述其相對應㈣件群組。 4佈局與繞線卫具包含—祕雜編輯器Μ,其允許使用者可以 新增、刪除或者修改在電路雜f料庫26中的電路圖樣。 佈局與繞線圖樣資料庫34包含—組「繞線規格(咖㈣响」 =及-組「元件群組佈局圖樣(devicegr〇叩㈣⑽⑽㈣」,其中」 每-繞線規格鑛應於在該·電路佈局⑽元件之—特定佈局 圖,’且在規_特定佈局__元件_—條或者多條連接 复t可以引導遺佈局與繞線工具如何繞線,雖然每一繞線規格 係對應於-特定元件佈局,佈局與繞線_資料庫%對於同 =種元件佈局圖樣可以包括不只一種繞線規格,且可以採用不只 —種方絲描述-特定圖樣中的元件間的繞線。 Μ 1345718 、 電路圖樣資料庫26可以儲存-個或者多似件群組佈局圖 樣,其係對應於在電路圖樣f料庫26中以電路圖樣所描述之每— γ件f,.且每Α件群組佈局圖樣係指示元件如何組成相對應的 凡件鮮組’使其可以容納於—積體電路佈局巾,每—元件群组佈 局圖樣可以選擇:個或者多個繞線規則以作為需要用來連接相對 應的7L件群組之TL件的繞線標準(guide)。元件群組佈局圖樣中的 佈局與凡整繞線(placemcm andc(_ctcr〇uting)」規格,會選擇 #用⑽接相對應的元件群組以及其它的裝群組的所有連接線所適 合的繞線規格;而元件群組佈局圖樣中的「佈局與部分繞線 __enund_al咖mg)」規格,會選擇用來連接相對應的元 件群組的各元件的—條或者錯(但並非全部)連接線所適合的 繞線規格,而凡件群組佈局圖樣中的「純佈局(啊咖譲㈣」規 格,包含用來組成其相對應之元件群組的元件的一元件群組圖 樣’但亚不需要選擇任何用來逑接這些元件之連接線的繞線規 •格。透過使用佈局與繞線圖樣編輯器(Placement and routing pattern edUor) 35 ’使用者可以新增、删除或者修改繞線規格以及佈局與 繞線圖樣資料庫34中的元件群組佈局圖樣。 佈局程序 ,。月參考第2圖’首先該佈局與繞線工具會處理積體電路設計資 .=^以及模«料庫25 (步驟36)㈣認元件以及連接線是否 1口各種佈局限制條件,並將資料寫入限制條件資料庫%之中來 述這二限制條件’此外,使用者也可以使用限制條件編輯器 1345718 (⑶績ainicd㈣32來新增、修改或者刪除限制 中的資料以新增、修改或者爾不輸局_件=庫% ^者所訂定的_條件可能指明可㈣積體電路邮來 寸大小、I/O料料他树想魏朗㈣叹其積1尺 ^或者,制者所提供的_條㈣料也可以辨識體: 7狀元件群組衫㈣合錢關樣轉庫%電電路 :二可姑科些元料_柄舰顧歸料;^内 所匕含的特定7L件群組佈局圖樣來進行佈局。 …=與繞線工具可以根據該連線關係表以及其他積體電路 4貝料22,包含像是電晶體尺寸、m係數電路及 以及連接等關條件’來自動確認元件佈局上的限制條件,而兮 佈局與繞線工具也可以處理積體電路設計資料22來確認連接線的 限制條件’例如連鱗大小、間距、差㈣、等長連接線、連接 線特性、輪域、(shie丨ding)以及_性(_吻)等限制條 件。該柄氣線工具會制傳統的方法讀_财料庫^, 舉例而言,透過分析每-訊號連接線的電流密度(e_tdensity) 以及透過判斷哪-些傳送高頻職的連接線需要屏蔽效應,來自 動取得個別連接線的佈局限制條件(例如最小線寬以及屏蔽效應等 限制條件)。進-步雜述如下,該佈局與繞紅具可以在步驟% 中處理該連線關係表,來碟認每—元件群組與電路圖樣㈣庫26 中所描述的任何-個並非使用者所提供的_條件資料所辨識出 之電路圖樣是否彼此吻合,而針對每一個已確認過的元件群組, 限制條件資料庫30之中 該佈局與繞線軟體會將_條件資料寫入 以確認這些元件群組。 庫3:===-祕綱條刪 彳日不出沒些限制條件之後,該佈局與繞 電路佈會產生—積體電路平面圖以保留空間給該積體 母一元件群組以及-元件群組沒有涵蓋到的每一元 料庫30,°奸_ ’該佈局錢紅賤錄錄制條件資 大小繼,並確認在限制條 何已定擇適當的元件群組佈局圖樣給任 7疋義的几件群組。假使該限制條件資料尚未選擇一特定开件 給—個以躺树雜,_局舰線工具會從 聰师解34讀應於該元件群㈣魏路圖樣中 k擇個讀群組佈局圖樣,接著,該佈局與 干 铸組佈局_及__ _3G所包含的 像疋取小連接線大小以及連接線的間距 ::::,生 _電__平:::)局: 件。 ,存的 積肚電路柄6積的尺相絲 積^丨疋。玄 W朱件、積體電路輸出/輸 1345718 y車龍放处_猶件、需魏祕元核者元件群組擺放 疋位置上的限制條件以及任何其他在限制條件資料庫如中所 疋義的相關限制條件。 選擇^平關讀,雜局錢紅具會根據其所 件雜佈局_來產生―獨立柄給每—元件群组,並 產生-佈局給依照該連線關係表所描述但並未 =群組内的每—元件(步剩。當提供給—元鱗^ μ佈局圖樣係為-「佈局與完整繞線圖樣(ρΐ__ _pletero_gpattcrn)」時,亦即其係具體 咖爾吻細—= 二接件群組佈局嶋安排該元件群組的所有元 件接者將樣繼作咖物犧物準4 一 讀群組的元件群組佈局圖樣係為—「單純佈局圖樣(_田 繞線規格給該元件群_=樣====具會選擇適當的 據峨的物_顺==;:=^根 在完成步驟42中產生每—元件以及每 後’該佈局與繞線工具會依據該平面圖來擺放每— 兀件群組的佈局於該積體電路佈局之 母 18 丄345718 ' 心件群組以及其他元件的連接線的繞祕徑。假使該佈局與繞 線工具無法在步驟44中根據目前的平面圖與元件群組佈局產生適 虽的佈局24,則可以重複執行步驟40、42、44,也可以回到步驟 42來修改一個或者多個元件群組佈局或者回到步驟4〇來修改該 平面圖。 / 電路圖樣 # 在第2圖所示的步驟36中,該佈局與繞線工具會處理該連線 關係表來辨識①件群組是否符合儲存在電關樣資料庫%的電路 "羡例如匹配晶體對、電流鏡(⑶汀⑶丨Μ爪以及其他電路。 :付s所儲存的電路圖樣的其中之一的每一元件群組而言,該 佈局與繞線工具會在限制條件資料庫3〇中產生一儲存襴位㈣⑺ 以要求该凡件群組根據儲存在佈局與繞線圖樣資料庫34中所對應 的佈局與繞線@樣來佈局該元件群組。 電路圖樣㈣庫26係描述—組f路圖樣,例如對應於一獨立 ^凡件群組’每―電路圖樣餘述其賴躺群組的每-元件並 才曰不組成心件群組的每―元件彼此如何透過訊號來溝通,由電 路元件所組摘元件群組可以包含電晶體、電容、電感、電阻以 及其他可以實現於—積體電路_元件。電路圖樣㈣庫26會根 :元件群朗匹配元件的數量和種類、根據每—電晶體元件的 ’⑺係數(閘極區的個數)以及根據匹配元件的元件彼此連接的方 .式來將電路圖樣進行分類’然而,電路圖樣並沒有指示連接線 1345718 如何連接這些元件,舉例而言,第3圖顯示包含兩電晶體A、B 的-匹配對電關樣,其中該兩電晶體A、B包含—般的閉極以 及源極連接端,兩電晶體a、b的閘極元件係透過—訊號G】來彼 此溝通’它們的源極元件則是透過一訊號S1來彼此溝通,它們的 汲極元件則是分別透過兩獨立訊號D]、D2進行溝通,為了讓這 個電路可以正常運作’則兩電晶體A、B敝極至源極路徑: (drain-to-source path )和用來傳遞訊號G卜s卜D丨以及D2的連 接線都必須是對_ ’以便它靖傳遞的電流可以保持平衡。 元件群組佈局圖樣 如上所述,佈局與繞線圖樣資料庫34儲存一組元件群組佈局 圖樣以及-組繞線規格,每一元件群組佈局圖樣包含一佈局圖 樣’以作為雜佈局與繞線工频放元件群組之元件的標準,使 其符合電路圖樣純庫26中所儲存的電路圖樣,每—元件群組佈 局圖樣可能會或者可料會料要連接元件群組元㈣連接線選 擇合適的繞線規格》 』第4圖至第6圖分別為一個可以被合併到對應於第$圖所示之 該匹配對電路圖樣之一元件群組佈局圖樣的佈局圖樣的不同示意 圖’其中電晶體的4數等於4。第4圖為佈樣的棋盤格圖, 匕只有指示出每-元件的位置、定位以及一個或者多個佈局列 (Placement _),而在每—電晶體角落的灰色三角形表示域極 凡件的姆位置。第5圖為顯示每一電晶體上的每一元件以及包 20 電晶體元件所接收的訊號的概要圖 含元件上的符號來標示每一 “圖則為顯示該佈局圖樣的實際佈局的簡化圖,其包含每一元 件貫際的大小與形狀。 八第圖至第6圖所描逑的佈局圖樣中,每一電晶體a』包 =個排列成兩條獨立列的_、沒極、源抵件,該閘極元件 的丨1庄財心ABBA」的順序出現,且在第二列中細「BAAB」 :序出現,這種元件群組佈局圖樣稱為「細ABAAB」圖樣, 其中遠兩電晶體係為彼此對 匹配對電路圖樣,以种佈^^以 第3圖所示的該 地連接該電路元件中不同二能夠經由連接線來正確 •、及極、源極元件與其它電路元 平衡的汲極源極電流。使用者可以第2圖所示的電 料―特“關财生—柄_(如產生第4 分配::=呈==已經將所有的元件 之佈局_及二::=:- 當無法在佈局與繞線資料庫Μ令取得 、扁軏器36來產生一個新的元件 布局 並將其齡在佈賴騎件群組, 元件群組佈糾,州_元_=⑽群組的 1345718 如此-來,在佈局與繞線®樣資料庫34中的每—秘群_ 局圖樣會包含-個佈局圖樣,來指示形成一元件群組的元件的列 數1 ’並指她成該元件群組之每—電晶體或者其U件的每一 =之數量、大小、雜以及_序,_提供—標準給該佈局 敗線軟體來產生包含—特定電關樣的元件群組之佈局平面。 ^件群_局會指示元件在—元件群組佈局_—列或者 夕列中以-特定方式排列’並指示元件列彼此如何對齊,但是它 無法詳細說明每—列關能夠用來容納連接it件之連接線的「周 圍環繞空間(hak)sp咖)」的數4。_元件群組佈局圖樣會將在這 以件之_每-_近需魏線之「環繞空間」的數量視 為—變數,_賴數量不只與峨_觀雜錢,而且還 =、在限制條件㈣庫3G所描述的魏_距與大小等限制條件有 胃’且會隨著所㈣的鋪㈣體電_造技術的需求以及其他 係數而改變,因此’依照第6_示的佈局平面來佈局之元件群 組^佔用區域的長度(L)與寬度(w)會隨著每一列周圍所需要 之每繞空間的數量而改變。當在第2圖所示的步驟40中產线平 面圖時’該佈局與繞線工具不只會根據該元件群組所選擇的树 ^_局_,還會根據在限制條件資料庫3G中會影響到元件群 =轉間需要繞線的環繞空間的數量的各種限制條件,來估測每 =牛群組所需要的空間的長度與宽度,由於該佈局與繞線工具 。'周正在&件群組佈局中各凡件列(deviceelementrow)間的 二可以將同—個元件群組佈局圖樣當作-個標準來佈局在連 線寬度與間距上具有不同限制條件之積體電路内的元件群組。 22 1345718 繞線規格 八當儲f在佈局與魏圖樣資料庫34 +的每-元㈣局圖樣包 3用來^柳成-凡件群纟且的元件之佈局的佈局圖觸,益須直 接指!:在這些元件_如何齡,然而,—元件群組佈局圖樣也 ΙΓ=說明繞線規格以作為相對應之元件群財元件間繞線的 γ W it件群組佈局圖樣沒有替一元件群組中需要彼此連接 的π件之-條或者多條連接線選擇—繞線規格時,該佈局與繞線 工具會自動替這些連接、線選擇適合由這些^件來表 的繞線规棬。 第7圖至第9圖為三個例子說明在佈局與繞線圖樣資料庫34 中所G5的%線規格,其係按照不同的元件佈局圖樣來連接元 件第7圖顯不—骨幹繞線規格(backb〇nciO〜响)77以連 接位於相鄰列的相鄰元件’第8圖則顯示—交叉繞線圖樣 • r〇Utmg _Γη) 78以連接位於相鄰列的不相鄰元件,而第9圖則 '.、、員示匹配骨幹繞線規則(matchcd以灿咖__ s㈣以連 接位在同-壯的元件。當用來連接以—特定圖騎制之—組 讀的繞線規格無法從佈局魏制樣㈣庫%中取得時,該佈 局與繞線工具會要求使时彻繞線圖樣編輯器36來產生針對這 種凡件排列之適當繞線規格,並將其儲存在佈局與繞線圖樣資^ 庫34中’之後每贫在一元件群組佈局中遇到類似的元件佈局圖樣 時’該佈局與繞線工具便可以將該佈局規格運用在其它的 路佈局方案中。 23 1345718 電路圖樣識別 第10圖為進-步說明第2圖所示之步驟36的流程圖,其顯示 該佈局與繞線工具如何著手處理一連線關係表5〇,來辨 圖樣中的元件群組,其中電路圖樣資料庫26包含其相對應的佈 局。首先(步驟52),該佈局與繞線工具會處理用來描述該電路之 連線關係表50’以產生用來辨識元件群組的二部圖(邮郝把 抑Ph)’該二·包含有代表每—元相及每—連接線的獨立節點 鄉减e node)以及代表每一元件〜連接線之連接關係的獨立側 邊(哪她喻)。第】1圖為由連線關係表50所描述之一範例 f路6〇的簡單示意圖,而第12圖則說明該佈局與繞線工具在步 =|2。中之相對應的:部圖62’以提供—個基準給電路圖樣 :|。—部圖62中’長方形的元件節點㈤㈣也)代表電 件 Μ〗.—M11,_形的訊_ (s_。 電路60的連接線NET1 — NET8以乃儉r Λ,η 節點與—訊號節點之間的每—側邊以—字:SS =^件 表示讀哪-個接腳係用來傳送或者接 像疋HI分別代表紅件接腳係為—源極、沒極或 請參考第10圖’在步驟52中 線工罝拉父,. . 。4一#圖之後’該佈局與繞 具接者(步驟54)會判斷限制 、·凡 係表之任何一組元件是否有指矛如;^/4庫3〇中參照該連線關 下如何根據從佈局與繞線圖樣資料 24 =^所選取之—71輪料嶋佈局—_組。使用者 制:_輯器32(第2圖)來產生限制條件: 義的-株鮮、且的趟讀,對於每一個限制條件資料庫30所定 ^凡件群崎,該佈局與繞線,修晴54中的1疋 ==個代她元件物㈣取代代表這組树的 線工代表匕們連接線的連接線節點,接著,該佈局與繞 其他=理該二部圖以搜尋根據電路圖樣㈣庫26所排列的任何 純7^群組(步驟56)。假如能夠找到這個元件群組(步驟58), 2局與繞駐具會更賴二,如單—個代表狀件魏 =來取姆成咖⑽件節點以及代表它們連接線的連 — '即點。雜局與繞線王具也會更新關條件㈣庫,以指 y成元件群組的元件依照電路圖樣資料庫%所儲存的元件 組佈局圖樣來佈局,並指示如何連接it接線以符合對稱性的限 ,件(步驟59)。該佈局與繞線工具會重複步驟%、%、%直到 母-凡件群組皆已被定義,並將正確的限制條件加人限制條 料庫30中。 、貝 為了在步驟56中經由第12圖之二部圖來辨識τΐ件群組,該佈 局與繞線卫具首先會處理該二部圖並查出從-電源(VDD)流至 另-電源(vss)的所有祕—源極電流流向。以第12圖中的二 部圖62為例’該佈局與繞線工具會辨識以下四個電流流向:
1. VDD>M5>KHT6>M11 >VSS 25 1345718
2. VDD >M6>NET1 > Ml >NET2 >M3 > NET4> M8 > VSS
3. VDD>M6>NET1>M2>NET3>M4>NET5>M9>VSS
4. VDD>M7>NET7>M10>VSS 接著,該佈局與繞線工具會研究這些電流流向來辨識哪兩個電 流流向作為一「對稱群組(symmetry group)」,其中以下的敘述皆成 立: a. 這兩個電流流向包含相同數目的元件; b. 相似的元件會佔用每一電流流向中相似的位置;以及 c. 這兩個電流流向會共用除了 VDD與VSS之外的至少一個連 接線節點或者元件節點。 該連線關係表會指示每一元件的尺寸以及種類,此外,假如電 流流向2所包含的一組電晶體(M6、μ卜M3、M8)分別與電流 流向3所包含的一組電晶體(Μ6、M3、Μ4、Μ9)匹配,且這兩 個電&向共用除了 VDD與VSS之外的相同的連接線節點 (NET1) ’由於每一電流流向的電流路徑包含四個電晶體,該佈 局與繞線工具一開始就可以確認電流流向2、3為—對稱群組 (symmetry group ) 〇 在已經確認電流流向2、3為-對稱群組之後,該佈局與繞線 工具便會確認在該對稱群組内的所有對稱元件對,—個「對稱元 26 ^/18 ==^y_et㈣」係為任何擁有與該對稱群 的對稱兀件對:(MI,Μ2)、(]νπ _下 對係為顯示電路圖樣資料庫2可^)、(Μ8,Μ9),每一對稱 電路圖樣的元件群組。了“供—相對應的佈局圖樣之- -元it與繞線’在」切% _路_料庫26中替每 件對%對選擇-適當的元件群組佈局圖樣,假使可 ===圖樣(步驟58) ’則修改二部圖成為如同第13圖所 的節‘個群組節點「GG」來取代對稱對mi/m2 -個群植〜辟組即點「G1」來取代對稱對M3/M4,且以單 合乂 ’”即點G2j來取代對稱對罐M9。該佈局盥繞線工且也 料庫3Q>以指示出電晶體對(Μ】, 以實作。M4)、(M8 ’ M9)係由所選取的元件群組佈局來加 —已^^1^56_嶋資料庫26中替每 可以找__ 元件群組佈局圖樣,假使 節ΓΓ。以單一個群組節點「G〇」來取代對稱對Μ讀的 個群組來取代對稱對㈣刚,且以單一 在步㈣中更對瞧9。該佈局與繞線工具也會 * ,〃、件貝料庫30,以指示出電晶體對(Ml, 1345718 M2) ' (M3 > M4) ' (M8 > M9) 佈局。 係根據所選擇的元件群組佈局來 回到步驟56,接著’該佈局與繞線工具會考慮到在第^圖戶 示之二部圖中的電流流向,如下: 斤 1. VDD>M5>NET6>M11 >yss
2. VDD > M6 > NET1 > GO > ΝΚΓ2 > G1 > NET4 > G2 > VSS 3. VDD>M6>NET1 >G0>NET3>G1 >NET5>G2>Vss 4. VDD>M7>NET7>Ml〇>yss 電路圖樣資料庫26可以提供電路圖樣給各種不同的元件群 組’舉例而言’像是電流鏡。當電晶體M5、M6 尺寸,由於挪娜嫩_ ,增的== 到其中-個汲極’它們可以形成—個眾所皆知的電流鏡電路。假 如電路圖樣資料庫26包含這類電流鏡圖樣之—儲存欄位,接著, 在執订步驟56當中,雜騎繞駐具會奴元件M5、M6、 M7係為根據對應於該電路圖樣之一元件群組佈局圖樣來加以佈 局的同-個元件群組’因此,在執行步驟59時,該佈局與繞線工 具會修改第13圖所不的二部圖,並以單—個元件群組節點⑺來 取代兀件M5、M6、M7 ’如同第14圖所示,且將限制條件加入 P艮制條件貝料庫30中來指不元件M5、廳、M7必須根據在電路 貪料庫26中所選擇的元件群組佈局圖樣來佈局,其中,第14 28 J^7l8 圖的電流流向列舉如下:
1· VDD>G3>NET6>M11>VSS
2. VDD>G3>NET1>G0>NET2>G1>NET4>G2>VSS
3. VDD>G3>NET1>G0>NET3>G1>NET5>G2>VSS
4. VDD>G3>NET7>M10>VSS 接到對應於任何對稱元件對之端點的任何連接線對係具有一 連接線對稱對(net symmetry pair)」圖樣,於第M圖所示之該二 =圖中’該佈局與繞線ji具會在步驟59巾確認該組連接線對稱對 、(NET2 ’町3)、(IN+ ’ IN-)」,並且更新限制條件資料庫3〇 以指示這些連接線對稱對應該具有對稱性的佈局,且可以更新該 =部圖並用第15圖中的連接線對稱群組節點來取代連接線對稱的 即點。第15圖的電流流向列舉如下:
l VDD>G3>NET6>M】1>VSS 2. VDD > G3 > NET1 > GO > NG! > G J > Nm > 〇2 > yss 3. VDD>G3>NET1>G〇>ng1>G]>NET5>g2>vss
4. VDD>G3>NET7>Ml〇>VSS 當該佈局舰•具無法從該二㈣中確認任何額外的 群組係與齡在電賴樣 ^ Λ J电塔圖樣匹配時’第 圖的限制條件分析流程36便終止於步驟%。 29 6 U45718 • 元件尺寸評估及其平面圓 一個之步驟38巾’轉局舰線卫具會評估在每 的每 君爷組以及在一已定義的元件群組内沒有涵蓋到 中要的鐘電路㈣之聽以及寬度,而在步驟如 及元件V: 1紅具會產生—平_以保留空間給這些元件以 合針斜=估Γ個元件群組的尺寸,該佈局與繞線工具
圖樣,接佈局與繞線資料庫以找出-個適當的佈局 ⑽接者根板-讀群組的元件 r的尺寸與相關連接線尺寸、最小線間:與::= =條件_3ϋ巾的财__糾,㈣該元件群組 百了 % 丨谓沒有涵蓋鱗-树㈣翻每一元件 1=彻彳到的長度以及寬度,該佈局與繞線工具(步驟40)便 傳統平關演算法來產生—積體電路平面圖,以指示在 ^局中母—元件以及每—元件群組佈局的位置與定位,來符人 =制條件資料庫32中的所有的平面圖限制條件,而平面: :制條件可純減積體·佈局面積之尺相及形狀的 件、積體電路輸入/輸出之擺放位置的限制條件、預定電源/接地的 拓撲型怨、擺放面積外觀比例的限制條件以及其他的限制條件 先前技術中適用的平面圖演算法,舉例而言,像是熟知此項 者所知悉的B*-咖方法的各種版本,為了發明說 - 於此便不再贅述。 ⑦、兄, 30 佈局圖樣識別與元件佈局產生 驟4G產生該平面圖之後,該佈局與繞線工具(第6圖的 ^一,會根據群組所選擇的佈局圖樣來產生—個獨立的佈局 、” 6母一已定義的元件群組,其中該佈局圖樣係符合_條件資料 庫3〇中所儲存的任何限制條件,其係相關於用來形成該元件群組 的凡件以及連接線。第16圖(概略地)描述-佈局圖樣所包含之 讀群組的-佈局圖樣,其中各個讀7Q係沿著兩列72、% ,雜局舰駐料⑽局雜線圖樣資 中&擇5適的繞線規格來設置連接元件的連接線76,並正 雄地估算元件_近的環繞空間以將所聰的繞線規格容納於在 限制條件資料庫3〇戶斤/ ^ 疋我的連接線尺寸、間距以及其他繞線限制 第17圖則(約略地)描述該元件群組的最後佈局。 、當4定元件群組所選擇的元件群組佈局圖樣沒有指示出用 來連接7L件群組的元件的—條或者多條連接線的繞線規格時,該 佈局與繞線工具便會在步驟42巾使用匹配分析以依據欲連接之元 件的元件群、_局圖樣Μ佈局減(__邮。㈣)來選 擇一個適當的繞線規格,舉例來說,第1δΑ圖顯示由連接至連接 复2 6的兩個%30體Α、Β所形成的—^件群組的電路圖樣,第 8Β圖則,、.|〜佈局興繞線工具所選擇之相對應的雙列饰局圖樣 來控制就件群組佈局,而第】8C_係為第贈圖所示之佈局 圖樣的圖像示意®,其顯示出元件係以一 ΑΒΒΑΑΒΒΑ/ΒΑΑΒΒΑΑΒ」的圖樣來進行佈局。在第應圖中 1345718 -的每,70件職以連接至該元件的連接制編號來標註 ,在這個 例子當中,因為連接線2、3這兩條線較連制電晶體A或B 的源極跟;及極’且他們在這個佈局巾都具有相同數量的連接點, 又該些連接點符合常見的轴心拓撲(ccntrOid邮⑽^亦即上列 為曰23232 ’且下列為32323),該佈局與繞線工具會認為連接線2、 3是匹_ (轉的)連贿’因此該佈局舰線工具會據此選擇 繞線規格給連接線2、3以便符合這種拓撲。同樣地,該佈局與繞 • •線工具會將兩電晶體A、B之閘極連接端的連接線5、6視為匹配 的連接線’並替這些接線選擇適當的繞線規格。 第圖為在水平通道(h〇nz〇ntalch細⑴⑽以及垂直通道 一ica丨.一 82制不_繞線規格之—邮群組的簡化描 述圖。百先’該佈局與繞線工具會選擇適當的繞線規格給水平通 ^ 〇所*要的連接線,接著產生跟所有繞線限制條件相符的一水
Γ通道繞線平面,並輕每—元件物崎的空間尺寸來 2這些連接線,該佈局與繞線工具接著會替由垂直通道所連接 的水平連接端點建立-垂直接腳群組,並卿 尺寸與間距、接·的間距、連接_伸規格以及从 線參數所控制的變數。 都疋由一組繞 貧料庫30中的繞線 該佈局與麟二#會根御#存在限制條件 32 限制條件’來針對—繞線規格的每一種情況選擇適當的來數數 ,中=繞線_條件可由制者所提供或者在元件群組飾局流 = '拍_局與繞缸具來產生,舉例而言,第Μ至Μ _ 不月幹繞線圖線的各種不同連接線延伸式樣。在㈣圖中的「的 阿J連接線延伸式樣+,用來連接元件卜3的連接線72、74尸
76 ’而在第21圖_的「__」連接線 ==:連接線7V74只能延伸到通道78在該元件群組佈 :’而在第22圖中的「alignment」連接線延伸式樣 :母一連接線72、74的延伸長度都#長且可以延伸遠到甚至於 比70件接腳76更遠,其係與其他連接線相對應的職排成一直 良第9圖户的佈局則包含表示每—延伸式樣的繞線圖樣。 及佈局與繞線工具會根據—組預先定義的優先權吻)來 -元件群組中_序’透過—條具有使用者定義之繞線規 •彳的連接線來加以連接的—_腳(―接腳群組)會比沒有使用 者定義之繞賴袼擁妓純優先權,會先進行繞線;一匹 配連接線對的接腳群組會比一非匹配連接線對的接腳群組擁有更 门的優先權,以父叉規格(cr〇sss㈣來繞線的接腳君♦組會比以基 本規格(baC_nc响來繞線的接腳群組擁有更高的優先權,·需土要 較短的基本連接_接腳群組會比轉較長的基本連接線的接腳 群組擁有更高的優先權。該佈局與繞線工具在替垂直通道進行繞 線前,會先適當地替水平通道進行繞線,並且最後才替防護環 (guard nng)的連接線進行繞線u 33 1345718 元件(群組)間的繞線 的每在產t獨立佈局給每—元件群組以及未包含在元件群組内 ::轉之後,以及在根據第2_步驟42中所產生的平面圖 元件以及每一元件群組於該積體電路佈局之後,該佈 體電會根據該平面圖來擺放元件以及元件群組佈局於積 =路佈局24中,接著產生一元件間繞線平面圖,用來指示連接 7件群組以及未包含在元件群組中的元件的連接線(步驟⑷以 凡成積體電路佈局24。該元件間繞線平面圖,舉例而言,係由傳 統的以格子為基礎之無網格式繞線器⑽ 來加以實作,其係梅婦在_條件:#料庫%中的繞線限制 條件’包含像是差麟繞線、等長繞線、連接線遮蔽效應、對稱 性等繞線關條件。在完成以—贱定義或者—使用者定義的繞 線順序的賴綱接線雜線讀,才能進行未受限連接線的繞 線’舉例來說,未受限連接線係於傳統的無網格式繞線之後才經 由傳統的障礙考量式(bk)ckagc_awarc)繞線演算法來加以繞線。假 如該佈局與繞線工具無法在步驟Μ中根據目前的平面圖產生一個 適當的元件間繞線平面圖,步驟4〇、42、44是可以重複執行的, 亦即可以回到步驟42以修改一個或者多個元件群組佈局或者可以 回到步驟40來修改該平面圖。 本發明所揭露之智慧型佈局產生系統可以自動整合電路與模 擬資料分析、限制條件選取、依佈局而定之基於圖樣的元件生成 (placement-driven pattern-based device generation)以及基於形狀 .34 (shape-based)的繞線技術,來產生客制化(⑽⑽)的積體電 f, 〇 戶以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍 所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 弟。1圖為說明先前技術中基於限制條件之類比電路佈局系統的流 程圖。 =2圖為說明本發鴨比f路佈局方法之—較佳實_的流程圖。 * 3圖為說明一電路圖樣之一範例的簡單示意圖。 為符合第3圖所示之1關樣之—元件群組佈局圖樣的棋 =圖為符合第3騎权電路隱之—元料_局圖樣的概 2圖為對應於第4圖與第5圖所示之該元件群組佈局圖樣之佈 句方法的簡化圖。 2 7圖至第9圖為說明不同的繞線圖樣之平面圖。 =圖為國2雜之方法侧條件分析與電路圖樣識別 ^ ‘蛛之—部份的流程圖。 第U圖為說明-類比電路之—範例的簡單示意圖。 12圖至第15為代表第8圖所 \ 連續變化。 ㈣料流流向的二部圖的 弟ιο圓两很脲域存在第2蔭 來排列的元件的平面圖。 第17圖為採用内含有元件達接線之第% _ 圖樣的元件馳之佈局料_。 不之7L件群組佈局 第Ι8Α圖為一類比電路的簡單示意圖。
Ά件群組佈局圖樣 :圖侧她8Λ騎__料_局平面的簡化 第18C圖為第18{3圖 Μ . 佈局圖樣的ffil像示意圖。 第19圖為根據所選接一 圖樣來佈/^— +佈如及各接線繞線 α樣木佈局的-赠群組的簡化平面圖。 "至22圖為讀,用於—繞線騎之範例延伸式樣的簡化平面 圖。 【主要元件符號說明】 18 、 20 、 32 、 30 、 10 、 12 、 14 、 ]6 、 22、36、40、4)、 44、24、28、26、 步驟 25、34、35、52、S4 ^ 54 ' 56 > 58 ' 59 A、Β CH、D2、G 卜 $】 電晶體 訊號 W 寬度 L 長度 77 骨幹繞線規格 78 交叉繞線規格 36 1345718
79 匹配骨幹繞線規則 50 連線關係表 VDD 第一電源 vss 第二電源 60 範例電路 Ml — Mil 元件 NET1-NET8 > 76、2 — 6 s 源極 d 汲極 g 閘極 62 二部圖 GO、G卜 G2 群組節點 70 元件 72、74 元件列 80 水平通道 82 垂直通道 連接線 37
Claims (1)
1345718 - 十、申請專利範圍: 1. 一種包含軟體並由一電腦所讀取與執行時可透過執行用以產生 一類比積體電路(analogic)之佈局的方法而作為一佈局與繞 線工具(pla_cnt and routing tool)的電腦可讀取媒體(c⑽ρ_ readable media)’該類比積體電路係透過包含一組由連接線彼此 相連接的元件的連線關係表(netlist)來描述,其中每一元件包 含至少-個元件元素(deviceclement),該方法包含以下的步驟: • (a)提供一組繞線規則(routing sty丨e)以作為當元件元素係以某 些特定圖樣(particularpattern)佈局時元件元素之間連接線 的繞線標準; ⑻提供-組元件群組佈局圖樣(dcvice gr()up㈣⑽p齡n), 每一元件群組佈局圖樣係提供一標準給每一元件群組用來 在-元件群組佈局中擺放組成該元件群組的各元件元素; (c)產生’立元件群組佈局給觸比積體電路中透過該連線 離 _、表來描述的每-元件群組,其中每—元件群組佈局中之 各元件的擺放位置係由複數個佈局圖樣的其中之一所規
;座王_關蘭,射該嶋積體電路的佈局 包含步-¾ (e)巾所產生的每—元件群組佈局。
中’至少一元件群組佈局圖樣會選擇至少— 媒體’其中於步驟(c) 一繞線規則以作為繞 38 丄州718 =準,其係用來決定用以連接組成—树群組之至少— 樣所ς連赌之麟,且該元件群_由其相對應之電路圖 3. 如申凊專利範圍第1項所述之電腦可讀取媒體,其中: X ’且元件群組佈局圖樣係指示組成元件群組的各元件以元件列 (device ciemcntrow )的方式排列;以及 該組繞線規則包含: —骨幹繞線規則,用來連接位於不同列之各元件; —父叉繞線規則,用來連接位於不同列之各元件;以及 一匹配骨幹繞線規則,用來連接位於單一列之各元件。 4. 如申請專利範圍第丨項所述之電腦可讀取媒體,其中該方法另 包含: (e)依據使用者的輸入來建立步驟(a)中所提供的該組繞線 規則。 5. 如申請專利範圍第1項所述之電腦可讀取媒體,其中該方法另 包含: (e)依據使用者的輸入來更改步驟(c)中所提供的該組繞線 規則中至少—繞線規則。 6. 如申請專利範圍第1項所述之電腦可讀取媒體,其中該方法另 3() /ίο 包含: 路難’射每—電路嶋述一獨立元件群 之中的每,並藉由指示所參考 ⑴在二=接線所連接;以及 Hi辨熾该類比積體電路中以任一電 路圖樣所描述之-元件群組令的每一組元件。 7.如申請專利範圍第6項所述之 包含: 電腦可讀取媒體,其中該方法另 (g)依據㈣者_人來建立步驟(e) f所提㈣該組電路 圖樣。 8.如申請專繼,6項所述之電腦可魏媒體,其中該方法另 包含: (g)依據錢者_人來建立步驟(b)中所提供的該組元件 群組佈局圖樣。 9‘如申請專利範圍第6項所述之電腦可讀取媒體,其中該方法另 包含: (g)依據使用者的輸入來更改步驟(c)中所提供的該組電路 圖樣中至少一電路圖樣。 10.如申請專利範圍第1項所述之電腦可讀取媒體,其中該方法另 40 1345718 包含: (e)依據使用者的輸入來更改 ^ 乂知(b)中所提供的該組元件 群組怖局圖樣中至少-元件群組佈局圖樣。 11 ·如申請專利範圍第6項所述之雷 。『讀取媒體,其中步驟(f) 包含: 當形成由任何電路圖樣所描述的— J 70件群組時,接收來自一使
用者的輸入以確認該類比積靜茄 t ®包路令以該連線關係表來描 述的至少一組元件。 ^申請專利綱第6餐述之電腦可讀取制,其⑴ 包含: 當料由任何電路圖樣所描述的—元件群組時,處理該連線關 知表以確認該類比積體電路中的至少一組元件。 13.如申請專利範圍第6項所述之電腦可讀取媒體,其 包含: ' ⑻處理該連._絲,以辨識元件與連接線於—第一電源 (VD⑴以及一第二電源(VSS)之間提供電流路徑所形成 的電流流動(current flow ); )辨趣成-匹配群組的兩電流流動,該 相似數量的元件,在每-電流流動中相似的元件係=相 似的位t,以及該兩電流流動制至少—元件或者連接線; 4\ 以及 樣中任 (β)判斷每—個確認過的匹配群組是否由該組電路圖 何一電路圖樣所描述。 4.2凊專概_1項所述之電腦可讀取髓,射該方法另 (e)產生獨立的元件佈射該連線關係表所描述的所有元件, =她l件係位於步驟(e)中顧姻所有元件群組之外 =)==產生之該類比積體電路的佈局包含在步 的元件佈如及在I讀佈局,亚知連接線如何連接不同 在μ類比積體電路内該些元件佈局如何繞線。 申4利㈣第Μ項所述之·可讀取舰,其令: Χ”且^群組佈局圖樣係指示各元件於元件群組佈局中以元件 1的方式排列;以及 編德鴨於紐的元件群 _以用來連接元件的連接線容納於該元件群組佈局 之X。 ^局"^範圍第14項所述之電腦可讀取媒體,其中該元件群 來連=件步驟(C)中進行調整,以滿足在元件群組佈局中用 之連接線的預定最小寬度以及最小間距等限制條 件 ^專利㈣第14項所述之電腦可讀取, 建立限制條件於該類比積體電路的佈局/,1、包含: 所產生的該類比積體電路的佈局以甚中步驟⑷ 的限制條件。 艰仃^以滿足所建立 鲁 8.如申清專利範圍第 佈局係在步驟(c) 限制條件。 17項所述之電腦可錄媒體,射元件群组 中進行調整以滿足在步驟⑺中所建立的 々申π專利钯圍第17項所述之電腦可 ω處理描述該頻比矜^跋η 系體其另包含: ⑺心期緣"路之订為的模擬資料’以建立步驟 Ρ的至少一限制條件。
,其中步驟(f) 々申。月專利feu第丨7項所述之電腦可讀取媒㉒ 包含: ' 接收使用者的輸入以確認至少一限制條件。 2l.如申4專概圍第M項所述之電腦可讀取職,其巾該方法 包含: ⑺於進行步.驟⑷、⑷、⑷之前,產生-平面圖,其中該 +面圖係作為將步驊(c)令所產生的每—元件群組佈局以 43 1345718 及步驟(c)中所產生的每一元件佈局擺放於步驟(d)所產 生的佈局内的標準。 22.如申請專利範圍第21項所述之電腦可讀取媒體,其中該平面圖 會影響到在步驟(c)中所產生的元件群組佈局。
Η—、圖式:
44
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US85184006P | 2006-10-12 | 2006-10-12 | |
US11/839,042 US7739646B2 (en) | 2006-10-12 | 2007-08-15 | Analog and mixed signal IC layout system |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200817959A TW200817959A (en) | 2008-04-16 |
TWI345718B true TWI345718B (en) | 2011-07-21 |
Family
ID=39304479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096138261A TWI345718B (en) | 2006-10-12 | 2007-10-12 | Computer readable media executed for causing a computer to act as a placement and routing tool for an analog ic |
Country Status (2)
Country | Link |
---|---|
US (1) | US7739646B2 (zh) |
TW (1) | TWI345718B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI470463B (zh) * | 2012-04-19 | 2015-01-21 | Ncku Res & Dev Foundation | 類比積體電路布局的平面設計方法 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7735036B2 (en) * | 2007-05-08 | 2010-06-08 | Cadence Design Systems, Inc. | System and method enabling circuit topology recognition with auto-interactive constraint application and smart checking |
US7873928B2 (en) * | 2007-10-31 | 2011-01-18 | Springsoft Usa, Inc. | Hierarchical analog IC placement subject to symmetry, matching and proximity constraints |
US7861193B2 (en) * | 2008-02-21 | 2010-12-28 | Oracle America, Inc. | Reuse of circuit labels for verification of circuit recognition |
US8788990B2 (en) * | 2008-02-21 | 2014-07-22 | Oracle America, Inc. | Reuse of circuit labels in subcircuit recognition |
US7958468B2 (en) * | 2008-02-21 | 2011-06-07 | Oracle America, Inc. | Unidirectional relabeling for subcircuit recognition |
US7900179B2 (en) * | 2008-05-27 | 2011-03-01 | Globalfoundries Inc. | Method for prioritizing nodes for rerouting and device therefor |
US8261228B1 (en) * | 2008-10-01 | 2012-09-04 | Cadence Design Systems, Inc. | Technique for modeling parasitics from layout during circuit design and for parasitic aware circuit design using modes of varying accuracy |
US8775979B2 (en) * | 2010-01-30 | 2014-07-08 | Synopsys. Inc. | Failure analysis using design rules |
JP2011186625A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 半導体集積回路のレイアウト装置及びレイアウト方法 |
TWI410819B (zh) * | 2010-05-10 | 2013-10-01 | Univ Nat Chiao Tung | 考量元件與佈線對稱之類比佈局方法 |
US8893069B2 (en) * | 2011-10-07 | 2014-11-18 | Synopsys, Inc. | Method of schematic driven layout creation |
US8453093B2 (en) | 2011-10-17 | 2013-05-28 | International Business Machines Corporation | Alignment net insertion for straightening the datapath in a force-directed placer |
US8726218B2 (en) | 2011-12-19 | 2014-05-13 | Freescale Semiconductor, Inc. | Transistor-level layout synthesis |
WO2015021209A1 (en) * | 2013-08-06 | 2015-02-12 | Ess Technology, Inc. | Constrained placement of connected elements |
US9256706B2 (en) * | 2013-09-03 | 2016-02-09 | Synopsys Taiwan Co., LTD. | Knowledge-based analog layout generator |
US9064081B1 (en) * | 2013-12-11 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Generating database for cells routable in pin layer |
CN105653744A (zh) * | 2014-11-13 | 2016-06-08 | 中芯国际集成电路制造(上海)有限公司 | 版图布局的设计方法及装置 |
WO2016118039A1 (en) * | 2015-01-21 | 2016-07-28 | Cadence Design System, Inc. | System and method for implementing and validating star routing for power connections at chip level |
KR102230503B1 (ko) * | 2015-04-14 | 2021-03-22 | 삼성전자주식회사 | 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법 |
US10783292B1 (en) | 2015-05-21 | 2020-09-22 | Pulsic Limited | Automated analog layout |
US9747403B2 (en) * | 2015-07-13 | 2017-08-29 | Synopsys, Inc. | Power-and-ground (PG) network characterization and distributed PG network creation for hierarchical circuit designs |
US9817932B2 (en) * | 2015-12-03 | 2017-11-14 | Mentor Graphics Corporation | Recognizing and utilizing circuit topology in an electronic circuit design |
US10528696B2 (en) * | 2016-02-29 | 2020-01-07 | Synopsys, Inc. | Creating and reusing customizable structured interconnects |
US10380307B1 (en) | 2016-03-30 | 2019-08-13 | Silicon Technologies, Inc. | Analog design tool, cell set, and related methods, systems and equipment |
TWI653543B (zh) * | 2017-04-21 | 2019-03-11 | 瑞昱半導體股份有限公司 | 電路編碼方法與電路架構的辨識方法 |
DE102019124928A1 (de) * | 2018-09-28 | 2020-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integriertes schaltungsdesign unter verwendung von fuzzy-maschinenlernen |
US11392748B2 (en) * | 2018-09-28 | 2022-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design using fuzzy machine learning |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040153982A1 (en) * | 2003-01-27 | 2004-08-05 | Pengfei Zhang | Signal flow driven circuit analysis and partition technique |
US7418683B1 (en) * | 2005-09-21 | 2008-08-26 | Cadence Design Systems, Inc | Constraint assistant for circuit design |
US7543262B2 (en) * | 2005-12-06 | 2009-06-02 | Cadence Design Systems, Inc. | Analog layout module generator and method |
-
2007
- 2007-08-15 US US11/839,042 patent/US7739646B2/en active Active
- 2007-10-12 TW TW096138261A patent/TWI345718B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI470463B (zh) * | 2012-04-19 | 2015-01-21 | Ncku Res & Dev Foundation | 類比積體電路布局的平面設計方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200817959A (en) | 2008-04-16 |
US20080092099A1 (en) | 2008-04-17 |
US7739646B2 (en) | 2010-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI345718B (en) | Computer readable media executed for causing a computer to act as a placement and routing tool for an analog ic | |
US8296708B1 (en) | Method of constraint-hierarchy-driven IC placement | |
US11748538B1 (en) | Automated analog layout | |
CN105095561B (zh) | 掩膜感知布线及所产生的设备 | |
CN103544333B (zh) | 半导体器件设计方法、***和计算机程序产品 | |
CN100555602C (zh) | 用于生成选择连线表的方法、装置 | |
US9251299B1 (en) | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs | |
CN106886623A (zh) | 用于设计具有布局前rc信息的集成电路的*** | |
CN104657537B (zh) | 设计基于鳍式场效应晶体管(finfet)的电路的方法及其实施*** | |
TWI598758B (zh) | 用於積體電路佈局產生的方法、裝置以及計算機程式產品 | |
US20190042684A1 (en) | Schematic Driven Analog Circuit Layout Automation | |
TW201218005A (en) | Methods, systems, and articles of manufacture for implementing electronic circuit designs with electro-migration awareness | |
US7665050B2 (en) | Semiconductor device verification system and semiconductor device fabrication method | |
Chou et al. | Heterogeneous B∗-trees for analog placement with symmetry and regularity considerations | |
TW201520802A (zh) | 以知識為基礎之類比電路佈局產生器 | |
CN103093020A (zh) | 访问设计规则和设计特征库的方法、***和软件 | |
CN105431790B (zh) | 编程装置 | |
TW200534132A (en) | Delta information design closure in integrated circuit fabrication | |
US10346579B2 (en) | Interactive routing of connections in circuit using auto welding and auto cloning | |
US20050155006A1 (en) | Constraint data management for electronic design automation | |
JP6915766B2 (ja) | 半導体集積回路のレイアウト方法 | |
CN115329713A (zh) | 一种布局模块、生成布线文件以及布线的方法、装置 | |
Sherman | VLSI placement and routing: the PI project | |
CN117610491A (zh) | 一种芯片设计方法、装置、设备及计算机可读存储介质 | |
CN101373490A (zh) | 具有注解的设计库以确保良率意识的设计流程 |