TWI330383B - A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure - Google Patents

A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure Download PDF

Info

Publication number
TWI330383B
TWI330383B TW93101401A TW93101401A TWI330383B TW I330383 B TWI330383 B TW I330383B TW 93101401 A TW93101401 A TW 93101401A TW 93101401 A TW93101401 A TW 93101401A TW I330383 B TWI330383 B TW I330383B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
germanium
content
substrate
Prior art date
Application number
TW93101401A
Other languages
English (en)
Other versions
TW200425293A (en
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW200425293A publication Critical patent/TW200425293A/zh
Application granted granted Critical
Publication of TWI330383B publication Critical patent/TWI330383B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

1330383 玖、發明說明： 發明所屬之技術領域 本發明係關於在絕緣體上製造應變結晶層的方法、用 於製造應變結晶層於絕緣體上的半導趙結構，以及藉此所 製造的半導體結構。 先前技術 應變薄半導體層（諸如矽層）具有良好的電子與電洞 移動率性質。因此，幾乎所有的微電子元件對於該薄層皆 極感興趣，因為使用其便可形成高速且低電源消耗的高性 能装置。倘若將應變半導體層轉置於絕緣層上而形成類似 砂在絕緣體上（SOI，silicon-on-insulator )的結構時（該 結構的優點為微電子與微機械所熟知），則可更有效地使用 該應變半導體層。
Cheng 等人在 2001 IEEE International SOI Conference 上發表論文 “SiGe-on-Insulator ( SGOI ) : Substrate Preparation and MOSFET Fabrication for Electron Mobility Evaluation”，該論文係有關製造鍺化矽在絕緣體上 (SiGe-on-insulator )之結構的方法。在該方法中，具有梯 享的鍺化矽層係成長於單晶矽施體晶圓。在鍺化矽成長期 間，鍺化矽中的鍺含霣會逐漸增加，直至到達約25%的鍺 百分率為止。在該百分率下，一鬆散的鍺化矽層係成長於 該具有梯度的鍺化矽層上。此外，氫離子會植入鬆散的鍺 化矽層中，而於該鬆散的鍺化矽層中形成預弱化水平面。 1330383 其次，該經植入的結構會與經氧化的矽晶圓接合。在退火 後，該接合結構會沿著預弱化水平面***成二個部分，而 產生鍺化矽在絕緣體上的結構及殘餘結構。其次，將應變 矽層成長於鍺化矽層上，而產生矽在鍺化矽上且鍺化矽在 絕緣體上（Si-on-SiGe-on-insulator)的結構。 前揭方法之結構所具有的缺點為在鍺化矽層頂端之應 .變矽層的應變無法增加到具有商業價值。此乃因鍺化矽層 的鍺含量為受限的，其必須冒著在鍺化矽層中形成高差排 密度的風險（該高差排密度對於應變矽層的電性有相當大 的影響）才能將鍺含量增加至超過25%。 發明內容 本發明之目的在於提供一種半導體結構，以及一種用 於製造具有高結晶品質並具有高應變結晶半導體層形成於 絕緣體頂端之半導體結構的方法。 該目的係藉由一種用於製造應變結晶層於絕緣醴上的 方法而達成，該方法包含有：提供含有鍺和/或A(III)-B(V) 半導體的半導體施體基板；在第一個步驟中提供至少_個 第一結晶晶晶層，其中該第一層之緩衝層的緒和/或 A(III)-B(V)半導體含量係於該第一個步驟期間成比例地降 低；在第二個步驟中提供至少一個絕緣層，其中該第一層 設於該基板與該絕緣層之間；在第三個步驟中***該第一 層；以及在第四個步驟中提供至少一個第二結晶磊晶層於 該經***的第一層上。 6 1330383 賁施方式 藉由本發明的方法便得以製造鍺和/或A(m)_B(v)半導 體含霣在由基板向第二層之方向上遞減的半導體結構。藉 此方法便可使第一層中具有極高含量的鍺和/或a(ni)-b(v) 半導體，並形成具有高應變的第二層。鍺和/或 半導體的增加允許至少部分的第一層具有低缺陷密度，以 形成具有高結晶品質的第二層。該高應變且高品質的第二 層可藉由本發明的方法而輕易地轉置於絕緣層，以形成結 合SOI結構與應變結晶層極佳電性之優點的半導體結構。 根據本發明的另一個實施例，在第一個步驟中，該第 -層係設於單晶鍺晶圓、單晶A〇ll)-B(V)半導體晶圓、磊 晶鍺層或磊晶A(m)_B(V)半導體層上。該第一層可以高鍺 含量與高結晶品質成長於這些基板上。鍺晶圓和/或 A(III)-B(V)半導醴晶圓為穗定的基板，其允許在製程中妥善 地處理絕緣體上的應變結晶層。 在本發明之一有益的賁施例中，第一個步驟中之緩衝 層的鍺和/或A(III)-B(V)半導體含量係降低至約40%- 80% 的比率，最好為約50%- 80%或約60%- 80%。該高鍺和/或 A(MI)-B(V)半導體含量可產生高應變的第二層。 在本發明之一較佳賁施例中，第一個步驟中之緩衝層 的矽含量係增加至30%- 60%的比率，最好為約20%- 50% 或20%- 40%。第一個步驟中之矽的比例增加得使緩衝層 (特指矽化鍺層）具有良好的鬆散性。 在本發明之一較佳實施例中，該第二層係成長至低於 1330383 50奈米的厚度。該層厚低於臨界厚度，以便可避免該薄層 具有熱力學不穗定。在本發明的薄層中，可有效地累積應 變。 該目的更藉由一種用以製造應變結晶層於絕緣體上的 半導體結構來達成，該半導體結構包含有：含有鍺和/或 A(m)-B(v)半導體之第一種材料的半導體施體基板；至少一 個結晶磊晶層；以及至少一個絕緣層，其中該至少一個結 晶磊晶層為位於該施體基板與該絕緣層之間的中間層，且 該至少一個結晶磊晶層包含有緩衝層，該緩衝層為含有鍺 和/或A(III)-B(V)半導體的組成物，以及該鍺和/或A(NI)_B(V) 半導體的含量係於基板至絕緣層的方向上遞減。 本發明的結構為用於製造應變結晶層於絕緣層上的中 間製品。由於結晶磊晶層中之鍺和/或A(NI)-B(V)半導體由 基板開始遞減的結果，所以可將具有低缺陷密度但具有高 鍺和/或A(m)-B(V)半導體含量（此為妥適成長高應變且高 品質結晶層的必要基礎）的結晶磊晶層成長於諸如本發明 結構的結晶幕晶層上β 在本發明的一較佳變化中，該施體基板為單晶鍺晶 圓、單晶A(III)-B(V)半導體晶圓、晶晶錯層或晶晶A(IN)-B(V) 半導體層。該晶圓及磊晶層含有高含量的鍺和/或 半導體，而使高含量的鍺和/或A(III)-B(V)半導體結晶磊晶 層得以妥善地成長於基板上，其中該結晶磊晶層具有低缺 陷密度。 在本發明的一較佳實施例中，該結晶磊晶層的鍺和/或 1330383 A(III)-B(V)半導體含量降低至約40%-80%的鍺比率，最好為 約50%-80%或約60%-80%β約40%-80%百分率的鍺和/或 A(III)-B(V)半導體使得應變結晶層能妥善地成長於結晶磊 晶層的頂端，而約50%-80%的百分率對於在頂端結晶層中 獲得較高的應變而言為有助益的，以及約60%-80%的鍺範 圍對於在結晶磊晶層頂端的結晶層中產生極高應變而言為 最佳的範圍。 根據本發明之一有益的責例，結晶磊晶層的矽含量係 於由基板至絕緣層的方向上遞增。矽比率的遞增會產生良 好匹配的晶格，而形成低缺陷密度的結晶磊晶層。 在本發明的另一個較佳實施例中，矽含量係增加至約 20%- 60%的矽比率，最好為約20%- 50%或約20%- 40%。 約20%- 60%的矽百分率使其得以獲得低缺陷密度的結晶 晶晶層及諸如砂層之良好匹配的頂端結晶晶晶層；而20%-50%的矽百分率對於結晶磊晶層的高結晶性而言為較佳， 以形成具有極佳特性的頂端結晶層（諸如矽層）；以及20%-40%的矽百分率為最佳的範圍，以製造高品質的結晶磊晶 層，其中該高品質的結晶磊晶層對於該結晶磊晶層頂端上 的高品質應變結晶層而言為極佳的基礎。 在本發明的又另一個較佳實例中，第一層和/或第二層 包含有碳。較佳方式係數個百分比的碳濃度（甚至低於1% 的碳）可在第一層和/或第二層中產生極佳的摻質穩定度及 高應變水平。 本發明的目的更藉由一種半導體結構來達成，該半導 1330383 體結構包含有：半導體基材基板；至少一個絕緣層；以及 至少一個第一結晶晶晶層；其中該絕緣層為位於該基材基 板與該第一層之間的中間層，且該第一層包含有緩衝層， 該緩衝層為含有鍺和/或a(iii)-b(v)半導體的組成物，以及 該鍺和/或A(IM)-B(V)半導體的含量係由第二層向絕緣層的 方向上遞減。 由於緩衝層中之鍺和/或Α(ΙΝ)-Β(ν)半導體遞減的結 果，至少部分的該第一層具有極低的缺陷密度，因而可形 成具有局品質結晶性的次一層於該第一層頂端上。 在本發明的另一個較佳實施例中，該結構更包含有至 少一個應變第二結晶磊晶層，其中該第一層為位於絕緣層 與第二層之間的中間層。本發明的結構結合SOI結構與應 變結晶層之良好導電性的優點。該應變層可具有極高的應 變，因為該第一層的鍺和/或A(IM)-B(V)半導體含量可調整 至極高的含量。 在本發明之另一個較佳的變化中，該緩衝層中之鍺和/ 或A(III)_B(V)半導體含量係降低至約40°/。_ 80%的鍺比率， 最好為約50%- 80°/。或約60%- 80%。40°/。- 80%的鍺和/或 A(NI)-B(V)半導體含量係相當高，其可形成諸如矽層之高應 變結晶磊晶層於該第一層的頂端；而50%·80%的百分率對 於在該第一層上的頂端結晶磊晶層中獲得較高的應變而言 為較佳的，且60%-80%的百分率對於在該第一層頂端上之 結晶磊晶層（諸如矽層）中產生極高應變而言為最佳的範 1330383 根據本發明之另一個賁施例，該緩衝層的矽含量係由 第二層向絕緣層的方向上遞增。矽的遞增會在該第二層的 方向上產生具有良好匹配的緩衝層晶格，以使至少部分的 該第一層具有高品質的結晶性（此為第二層具有高品質結 晶性的基礎）。 在本發明的又另一個較佳實例中，矽含量係增加至約 20%- 60%的矽比率，最好為約20%- 50%或約20%- 40%。 約20%- 60%的矽量使應變矽層得以妥善地成長於該第一 層的頂端上，而20%- 50%的百分率對於在該第一層上獲得 較高應變的矽層而言為較佳的，以及20%- 40%的百分率對 於在該第一層頂端上獲得高應變的矽層而言為最佳的。 在本發明之另一個有益的實例中，該應變層具有低於 50奈米的厚度。該薄層厚度會產生具有良好熱力學穩定性 的第二層，以使得應變可輕易地累積於該薄層中。 在本發明之又另一個有益的實施例中，該第一層和/或 第二層包含有碳。碳含量使該第一層和/或第二層得以更穗 定，並呈現較佳的應變水平。 本發明之目的更藉由一種用於製造應變結晶層於絕緣 體上的方法而達成，該方法包含有：提供含有鍺和/或 A(III)-B(V)半導體的半導體施體基板；在第一個步驟中提供 至少一個第一結晶磊晶層，其中該第一層之緩衝層的鍺和/ 或Α(ΙΙΙ)-Β(\/)半導體含量係於該第一個步驟期間降低；在 第二個步驟中提供至少一個第二結晶磊晶層於該第一層 上，其中該第一層設於該施體基板與該第二層之間；在第 1330383 三個步驟中提供至少一個絕緣層，其中該第二層設於該第 一層與該絕緣層之間；以及在第四個步驟中於該第一層與 該第二層之間***該結構。
由於緩衝層中之鍺和/或A(MI)-B(V)半導體含量遞減的 結果，至少部分的該第一層可具有極佳的結晶性舆極低的 缺陷密度，因而可在該第一層頂端形成具有高品質的第二 結晶層。由作為半導體施體基板的鍺和/或半導 體開始，緩衝層中的鍺和/或A(NI)-B(V)半導體含量可降低 至相當高的鍺和/或A(III)-B(V)半導體量，而形成具有高應 變的第二結晶層（諸如矽層）於該第一層頂端。本發明的 方法更具有下列優點：因為第二應變層可設於絕緣層上， 所以應變第二層的極佳電性可與SOI層的優點結合。本發 明的方法包含有簡易的步驟順序，而可輕易地製造本發明 的半導體結構。
在本發明的另一個賁施例中，係於第一個步驟中將該 第一層設於單晶鍺晶團、單晶A(m)-B(V)半導體晶圓、磊 晶鍺層或磊晶A(III)-B(V)半導體層上。這些基板提供高含 量的鍺和/或A(NI)-B(V)半導體（諸如砷化鎵），因而可妥適 地成長高含量鍺和/或A(NI)-B(V)半導體第一層於該個別的 基板上。 在本發明之一有益的實例中，該第二層成長至小於50 奈米的厚度。在該厚度下，該第二層為熱力學穩定，且該 第二層可以高應變的方式成長。 根據本發明的另一個較佳賁施例，第一個步驟中之緩 12 1330383 衝層的鍺和/或A(m)-B(V)半導體含量係降低至約40%-80%的比率，最好為約50%- 80%或約60%- 80%。40%- 80% 鍺和/或A(III)-B(V)半導體百分率的緩衝層對於高應變第二 層而言為良好的基礎，而50%- 80%鍺百分率的第一層對於 在第二層中獲得較高的應變而言為較佳的，以及約60%-80%鍺百分率對於在第二層中獲得極高應變而言為最佳的 範圍。 在本發明之又另一個有益的實施例中，緩衝層的矽含 量係於第一個步驟中增加至約20%-60%的矽比率，最好為 約20°/。- 50%或約20%- 40%。在約20%- 60%的矽百分率便 可將高應變矽層成長於第一層的頂端上，而20%- 50%的矽 百分率對於在該第一層頂端上之諸如矽層的第二層中獲得 高應變而言為較佳的，以及約20%- 40%的矽百分率對於在 諸如矽層之該第二層中獲得極高應變而言為最佳的範圍。 該目的更藉由一種用以製造應變結晶層於絕緣體上的 半導體結構來達成，該半導體結構包含有：含有鍺和/或 A(III)-B(V)半導體之第一種材料的半導體施體基板；至少一 個第一結晶磊晶層；至少一個第二結晶磊晶層；以及至少 一個絕緣層，其中該第一層為位於該施體基板與該第二層 之間的中間層，該第二層為位於該第一層與該絕緣層之間 的中間層，且該第一層包含有緩衝層，該緩衝層為含有鍺 和/或A(MI)-B(V)半導體的組成物，以及該鍺和/或A(m)-B(V) 半導體的含量係於基板至第二層的方向上遞減。 本發明的結構為用於製造應變結晶層於絕緣層上的中 13 1330383 間結構。由於緩衝層中之鍺和/或A(III)-B(V)半導體含量由 基板至第二層遞減的結果，所以可將緩衝層中之鍺和/或 A〇M)-B(V)半導體含量降低至相當高的鍺和/或A(IN)-B(V) 半導體含量，因而可將高應變的第二層形成於第一層頂 端。鍺和/或A(IN)-B(V)半導體百分率的降低更能使至少部 分的該第一層具有低缺陷密度，因而成高品質的第二層。 本發明之結構更具有的優點為該第二應變層可形成於絕緣 層上，以使一 SOI結構可輕易地由本發明的結構開始形成。. 在本發明之另一個較佳的實施例中，該施體基板為單 晶鍺晶圓、單晶A(丨ll)-B(V)半導體晶圓、晶晶錯層或晶晶 A(III)-B(V)半導體層。這些基板含有高含量的鍺和/或 半導體，其有助於組成第一層之鍺和/或 A(m)-B(V)半導體的高品質成長。 在本發明之又另一個有益的賁施例中，該第一層的鍺 和/或A(III)-B(V)半導體含量降低至約40%-80%的鍺比率， 最好為約50%-80%或約60%-80%。40%-80%百分率的鍺和/ 或A(III)-B(V)半導體使得高應變第二層能成長於該第一層 的頂端，而約50%-80%的百分率對於在該第二層中獲得較 高的應變而言為較佳的，以及約60%-80%的百分率對於在 該第一層頂端的第二層中獲得極高應變而言為最佳的範 圍。 在本發明之另一個較佳的實例中，該緩衝層的矽含量 係於由基板至絕緣層的方向上遞增。該矽遞增得以在基板 上產生匹配良好的第一層晶格，而使至少部分的該第一層 1330383 具有低缺陷密度。 在本發明之另一個有益的賁施例中，矽含量係增加至 約20%- 60%的矽比率，最好為約20°/。- 50%或約20°/〇-40%。約20%- 60%的矽百分率使諸如矽層之高應變第二層 得以妥善地成長，而約20%- 50%的矽百分率對於獲得較高 應變之諸如矽層的第二層而言為較佳的，以及約20%- 40% 的矽百分率對於獲得極高應變之諸如矽層的第二層而言為 最佳的範圍。 在本發明之又另一個有益的實施例中，該第一層和/或 第二層包含有破。碳（諸如低於數個百分率或甚至低於1% 的低碳含量為較佳）將使該第一層和/或第二層具有高摻質 穩定性及良好的應變特性。 本發明的較佳實施例將參考附圖而說明如下，其中： 第1圖係示意表示用於根據本發明第一個實施例之方 法的第一個步驟中的半導體基板1。半導體基板1為單晶 鍺晶圓，且該單晶鍺晶圓最好具有通用的尺寸與電性。鍺 晶圓或施體晶團1具有經拋光及清洗的上表面11。 在本發明的另一個賁施例中，該半導體施體基板可為 諸如砷化鎵晶圓之A(III)-B(V)半導體晶圓，且基板頂端具 有磊晶鍺層或諸如砷化鎵層之磊晶A(III)-B(V)半導體層。 例如，該基板可包含有為鍺層所覆蓋的砷化鎵晶團或砷化 鎵層。 第2圖係示意表示本發明第一個寅施例的第一個步 驟。在第一個步驟中，第一結晶晶晶層2係成長於第1圖 15 1330383 所示的半導體施體基板1上。第一結晶磊晶層2由形成矽 化鍺層之鍺與矽的組成物所組成。矽化鍺層2直接形成於 鍺晶圓1的上表面11上方。 在本發明的又另一個實施例中，可在成長矽化鍺層2 之前便將鍺的種子層形成於上表面11上。 矽化鍺層2由具有梯度的緩衝矽化鍺層21及鬆散的矽 化鍺層22等二層所組成。靠近鍺晶圓1表面11之具有梯 度的緩衝矽化鍺層21含有約0%的矽濃度，而緩衝矽化鍺 層21的矽含量係由鍺晶圓1表面11開始逐漸增加至鍺化 矽層的矽含量約為20%至60%的水平面23。相對地，緩衝 矽化鍺層21的鍺含量係由位於表面11的約100%開始降低 至位於水平面23的約40%-80%鍺百分率。 矽化鍺層2摻有低於1%百分率的碳。 鬆散的矽化鍺層位於水平面23上，並具有約相當於緩 衝層21之最大矽對鍺比率的矽對鍺比率。特別地是，該鬆 散的矽化鍺層22具有約10cm_2的極低缺陷密度。 第3圖係示意表示本發明第一個實施例的第二個步 驟。在該第二個步驟中，絕緣層3係沈積於第一層2上， 以使得第一層2為位於基板1與絕緣層3之間的中間層。 絕緣層3由二氧化矽和/或氮化矽所組成。在所示的賁施例 中，絕緣層3係於低於900°C的溫度進行沈積。在本發明的 另一個實例中，絕緣層3可為熱氧化物。絕緣層的厚度係 調整成將轉置於基材晶圓上之鍺化矽/應變矽層的目標層 厚。絕緣層3具有上表面13。 1330383 第3圖所示的半導體結構為根據本發明第三個實施例 的本發明結構，其為用於製造應變結晶層於絕緣體上的中 間製品。
第4圖係表示施加於第3圖所示之結構上的植入步 驟。在該植入步驟中，係在低於約180 keV的適當能量下， 使用高於5xl016cm_2植入劑量的氫物種4植入第3圖的結 構。氫物種4穿經上表面13與絕緣層3,進入第一層2, 而到達第一層2中的水平面24。較佳方式係水平面24相 當於第一層2中的水平面23，其中該水平面23位於緩衝 矽化鍺層21與鬆散矽化鍺層22之間。水平面24係因該植 入而被預弱化，並形成預定的***區。 在未表示於圖式的次個步驟中，絕緣層3的表面13係 以標準矽積體電路製造的後植入處理進行清洗。若有必 要，則可移除絕緣層3，並沈積新的絕緣層。 第5圖係表示施加於第4圖所示之結構上的接合步 驟。在該接合步驟中，將由矽、鍺、A(III)-^(V)半導體、石 鲁 英、玻璃等所組成的基材晶圓6進行表面處理，再接合於 第4圖之結構的經表面處理絕緣層3。接合前的表面處理 可使用化學機械拋光、表面洗滌、氧電漿處理及其他可用 的表面處理技術來完成。根據本發明的另一個實施例，基 材晶圓6可具有介電層於將與絕緣層3表面13接合的接合 面上。 第6圖係表示根據本發明第一個實施例之方法中的第 三個步驟。該第三個步驟為***步驟，其中第5圖所示的 17 1330383 結構***成二個半導體結構部分31，32。部分31，32係沿 著已於第4圖所示之植入步驟期間形成的預定***線24進 行剝離。所形成的部分31係由絕緣層3形成於其上的基材 晶圓6所組成，且矽化鍺層2的一部分7位於該部分31頂 端。部分7最好由鬆散的矽化鍺材料所組成。
藉***步驟所形成的另一個部分32係由矽化鍺層2之 殘留部分8形成於其上的施體鍺晶圓1所組成。殘留部分 8最好含有具有梯度的緩衝矽化鍺層21及鬆散矽化鍺層22 的殘留物。 在第6圖所示的***製程中，所使用的參數基本上為 普遍使用於所謂Smart Cut®製程中的參數，其中該Smart Cut®製程係說明於諸如WO00/24059中，且該WO00/24059 係以引用的方式納入本文中。例如，可將第5圖所示的結 構進行熱或震動處理而發生***。 在未表示於圖式之進一步的步驟中，矽化鍺層2的部 分7係以化學機械拋光並視需要而選用熱處理進行最後加 工。 第7圖係示意表示根據本發明第一個實施例之方法的 第四個步驟。在該第四個步驟中，第二結晶磊晶層係成長 於***部分31的表面17上。第二層9為厚度小於50奈米 且碳含量低於1%的應變矽層。該應變矽層具有極高應變與 低缺陷密度。 第7圖所示的半導髏結構為本發明的結構，其相當於 根據本發明第一個實施例之方法所製造的最終製品。該結 18 1330383 構由基材晶圓6、絕緣層3、矽化鍺層2的部分7及第二層 9所組成，其中絕緣層3為基材晶圓6與部分7之間的中 間層，且部分7為絕緣層3與第二層9之間的中間層。在 本發明的另一個實施例中，諸如種子層的附加薄層可置於 第7圖所示之結構的諸層之間。 砂層9的應變為當厚度小於50奈米的結晶砂層晶晶成 長於鍺含量約40-80%的矽化鍺層上時所產生的應變，該應 變較成長於鍺含量低於40%之矽化鍺層上之厚度小於50奈 米的習知技藝矽層的應變為高。 在應變矽層9成長後，可將第7圖所示的結構進行熱 退火。 第8圖至第13圖係示意表示根據本發明第二個實施例 之方法的步驟。參考第8圖至第15圖，已於參考第1圖至 第7圖時使用的相同參考數字係用於標示與第1圖至第7 圖中相同的部分及元件。 第8圖係示意表示用於本發明第二個寅施例之第一個 步驟中的半導體基板U半導體基板1為單晶鍺晶圓，並 具有上表面11。 第9圖表示本發明第二個賁施例的第一個步驟。在第 —個步驟中，第四結晶磊晶層係成長於鍺晶圓1的上表面 11上。如參考第1圖至第7圖之說明，在另一個實施例中， 頂端具有磊晶鍺或A(m)-B(V)半導體層的A(m)-B(V)半導 體或基板可用於取代鍺晶圓。 第一結晶磊晶層2由具有梯度的緩衝矽化鍺層2 1及鬆 1330383 散的矽化鍺層22所組成。具有梯度的緩衝矽化鍺層21係 以矽含量逐漸增加的方式成長於鍺晶圓1的上表面11上。 矽含量係由約 0%百分率的表面11開始增加至約20% 至60%矽百分率之第一層2中的水平面23。在水平面3上 方，鬆散的矽化鍺22係以幾近固定的矽對鍺比率進行成 長，且該矽對鍺比率約等於該具有梯度之緩衝矽化鍺層21 的最大矽對鍺比率。相對地，該具有梯度之緩衝層21的鍺 含量係由鍺含量約100%的表面11開始降低至鍺含量約 40%-80%的水平面23。 矽化鍺層2摻有低於1%百分率的碳。第一層2具有上 表面1 2。 第10圖係示意表示根據本發明第二個實施例之方法 的第二個步驟。在該第二個步驟中，碳含量低於1%的第二 結晶磊晶層9係成長於第一層2上。第二結晶磊晶層9為 厚度小於50奈米的應變矽層。應變矽層9具有極低晶體缺 陷密度與高應變。第二層具有上表面19。 第11圖係示意表示根據本發明第二個實施例之方法的 第三個步驟。在該第三個步驟中，絕緣層3沈積於應變矽 層9的表面19上。絕緣層3由二氧化矽和/或氮化矽所組 成。絕緣層3的厚度係取決於必須轉置在基材晶圓上之鍺 化矽/應變矽層的目標層訊號。絕緣層3具有上表面13。 第12圖表示施加於第11圖所示之結構40上的植入步 驟。在該植入步驟中，氫物種4穿經上表面13與絕緣層3 而植入至約先前表面12的水平面（該水平面形成矽化鍺層 1330383 2與應變矽層9之間的界面）。界面12係因該植入而被預 弱化，因而在該界面12產生預定的***區。 在低於約180 keV的適當能量下，以大於5xl014 cm·2 的氫劑量進行植入。 在植入後，表面13係以標準矽積體電路製造的後植入 處理進行清洗。若有必要，則可移除絕緣層3,並沈積新 的絕緣層。這些步驟並未表示於圖式中。
其次，將第12圖所示且平行於基材晶圓的結構進行表 面處理，其中該基材晶圓係由矽、鍺、A(NI)-B(V)半導體、 石英或玻璃所組成。該表面處理可使用化學機械拋光、表 面洗滌、氧電漿處理或類似的製程來完成。 第13圖係表示將第12圖所示之結構接合於基材晶圓 6的接合步驟。基材晶圓6接合於絕緣層3的表面13上。 根據本發明的另一個實施例，基材晶圓6的接合面可包含 有絕緣層，且該接合面係接合於絕緣層3的表面13。
第14圖係表示根據本發明第二個實施例之方法的第 四個步驟。在該第四個步驟中，第13圖所示的結構***成 二個部分41與42〇該***步驟係以類似於Smart Cut®製程 的***方式進行，其中係藉由熱或震動處理而使結構沿著 預定的***線***成二個部分。 在第14圖中，部分41與42間的***線相當於位在第 一層2與第二應變矽層9間之界面12上的預定***區。第 一***部分41係由具有絕緣層3形成於基材晶圓6上且應 變矽層9形成於絕緣層3上的基材晶圓6所組成，以使絕 21 1330383 緣層3成為基材晶圓6與應變層9之間的中間層。在本發 明的另一個賁施例中，可將一附加的薄層安置於基材晶圓 6與絕緣層3之間和/或絕緣層3與應變層9之間。***部 分42係由具有矽化鍺層2形成於其上的施體鍺晶圓1所組 成。
第1 5圖係示意表示根據本發明第二個賁施例之方法 所製造的最終製品，其中該最終製品相當於第14圖所示的 ***部分41。可將該結構41進行熱退火，並可移除應變 矽層9上的矽化鍺殘留物。 第15圖所示之結構41的應變矽層9具有極高的應變 及低於104 cm_2的極低缺陷密度。矽層9的應變為當厚度 小於50奈米的結晶矽層磊晶成長於鍺含量約40-70%的矽 化鍺層上時所產生的應變，該應變較成長於鍺含量低於 40%之矽化鍺層上之厚度小於50奈米的習知技藝矽層的應 變為高。
第16圖係示意表示第2圖與第9圖所示之半導體結構 的濃度分佈對厚度的關係。第16圖的參考數字等同於參考 第2圔及第9圖時所使用的參考數字，並用於標示與第2 圖及第9圖中相同的元件。 在第16圖中，賁線51代表第2圖與第9圖所示之半 導體結構的鍺含量，其中鍺基板1中的鍺含量約為100%。 虛線52代表第2圖與第9圖之半導體結構的矽含量，其中 鍺基板1中的矽含量約為〇%。具有梯度之緩衝矽化鍺層 21中的矽含量52係由0%增加至約30%，而緩衝層21中 22 1330383 的鍺含量51則降低至約70%的數值。在第16圖中，所示 之矽52的增加及鍺51的降低為連縝性的。緩衝層21中可 使用逐漸或逐步變化的矽和/或鍺含量取代連級變化的矽 和/或鍺含量。再者，緩衝層21中可具有一個或多個鍺和/ 或砂含量無變化的區域。
位於緩衢層21頂端的鬆散矽化鍺層22具有幾近固定 的鍺對矽比率：約30至60%的矽對約40至70%的鍺。鬆 散層22的晶體缺陷密度低於104cm_2。 雖然前揭的較佳實施例係使用Smart Cut®技術於薄層 轉置，惟亦可應用諸如Bond-and-Etchback技術之任何其他 的薄層轉置技術或使用孔隙層形成的其他弱化技術。 圖式之簡單說明 第1圖係示意表示用於根據本發明第一個賁施例之方 法的第一個步驟中的半導體基板； 第2圖係示意表示本發明第一個實施例的第一個步 驟； 第3圖係示意表示本發明第一個實施例的第二個步 驟，其用於形成根據本發明第三個實施例的半導體結構； 第4圖係示意表示施加於第3圖所示之結構上的植入 步驟； 第5圖係示意表示第4圖之結構的接合步驟； 第6圖係示意表示根據本發明第一個賁施例之第三個 步驟中之第5圖的結構的***步驟； 23 1330383 第7圖係示意表示藉由第1至6圖所示之根據本發明 第一個賁施例的方法所製造的本發明半導體結構； 第8圖係示意表示用於本發明第二個賁施例之第一個 步驟中的半導體基板； 第9圖係示意表示本發明第二個實施例的第一個步 驟； 第10圖係示意表示本發明第二個賁施例的第二個步 驟； 第11圖係示意表示本發明第二個實施例的第三個步 驟，其用於形成根據本發明第四個實施例的半導體結構； 第12圖係示意表示施加於第11圖所示之結構上的植 入步驟； 第13圖係示意表示施加於第12圖所示之結構上的接 合步驟； 第14圖係示意表示本發明第二個寅施例的第四個步 驟，其中該步驟係施加於第13圖所示的結構上； 第15圖係示意表示藉由第8至14圖所示之根據本發 明第二個實施例的方法所製造的本發明結構； 第16圖係示意表示第2圖與第9圖所示之半導體結構 的濃度分佈對厚度的關係。 主要元件之符號說明 1..基板；2、22..矽化鍺層；3..絕緣層；4..氫物種；6..基材晶圓； 8.. 殘留部分；9..矽層；11、17..表面；12..界面；13..上表面； 19.. 表面；21..緩衝層；23..水平面；24..***線；51..鍺；52..砂含量

Claims (1)

1330383 拾、申諝專利範圍： 1. 一種用於製造應變結晶層於絕緣體上的方法，該方法包 含有： 提供含有鍺和/或a(iii)-b(v)半導趙的半導體施體基板 (1); 在第一個步驟中提供至少一個第一結晶晶晶層（2); 其中該第一層（2)之緩衝層（21)的鍺和/或A(III)-B(V)半 導體含量係於該第一個步驟期間降低； 在第二個步驟中提供至少一個絕緣層（3); 其中該第一層（2)設於該基板（1)與該絕緣層（3)之間； 在第三個步驟中***該第一層（2);以及 在第四個步驟中提供至少一個第二結晶磊晶層（9)於 該經***的第一層（7)上。 2. 如申請專利範圍第丨項之方法，其特徵在於： 在第一個步驟中，該第一層（2)係設於單晶鍺晶圓（1)、 單晶A(NI)-B(V)半導體晶圓、磊晶鍺層或磊晶Α(ΙΙΙ)·Β(ν；) 半導體層上。 3. 如申請專利範圍第1項之方法，其特徵在於： 第一個步驟中之該緩衝層（21)的鍺和/或A(III)-B(V)半 導體含量係降低至40°/。- 80%的比率。 4. 如申請專利範圍第1至3項中任一項之方法，其特徵在 25 1330383 於： 第一個步驟中之該緩衝層（2)的矽含量係增加至20% -60%的比率。 5.如申請專利範圍第1項之方法，其特徵在於： 該第二層（9)係成長至低於50奈米的厚度。
6.—種用以製造應變結晶層於絕緣體上的半導體結構，該 半導體結構包含有： 含有鍺和/或A(丨丨l)-B(V)半導體之第一種材料的半導體 施體基板（1); 至少一個結晶嘉晶層（2);以及 至少一個絕緣層（3)， 其中該至少一個結晶磊晶層（2)為位於該施體基板（1) 與該絕緣層（3)之間的中間層，且該至少一個結晶磊晶層（2) 包含有緩衝層（21),該緩衝層（21)為含有鍺和/或A(m)-B(V) · 半導體的組成物，以及該鍺和/或A(川半導體的含量 係於該基板（1)至該絕緣層（3)的方向上遞減。 7.如申請專利範圍第6項之結構，其特徵在於： 該施體基板為單晶鍺晶圓（1)、單晶a(hi)-b(v)半導體 晶圓、磊晶鍺層或磊晶A(III)-B(V)半導體層。 8·如申請專利範圍第6項之結構，其特徵在於： 26 1330383 該緩衝層（21)的鍺和/或A(IN)-B(V)半導體含量降低至 40%-80%的比率。 9.如申請專利範圍第6至8項中任一項之結構，其特徵在 於： 該第一層（2)的矽含量係於由該基板（1)至該絕緣層（3) 的方向上遞增。 # 10. 如申請專利範圍第9項之結構，其特徵在於： 矽含量係增加至20% - 60%的矽比率。 11. 如申請專利範周第6項之結構，其特徵在於： 該第一層（2)和/或該第二層（9)包含有碳。 12. —種半導體結構，該半導體結構包含有： 半導體基材基板（6); · 至少一個絕緣層（3);以及 至少一個第一結晶晶晶層（2); 其中該絕緣層（3)為位於該基材基板（6)與該第一層（2) 之間的中間層，且該第一層（2)包含有緩衝層（21),該緩衝 層（21)為含有鍺和/或A(III)-B(V)半導體的組成物，以及該 鍺和/或A(III)-B(V)半導體的含量係由第二層（9)向該絕緣 層（3)的方向上遞減。 27 1330383 13.如申請專利範圍第12項之結構，其特徵在於： 該結構更包含有至少一個應變第二結晶磊晶層（9),其 中該第一層（2)為位於該絕緣層（3)與該第二層（9)之間的中 間層。 14. 如申請專利範圍第12項之結構，其特徵在於： 該緩衝層（2)中之鍺和/或A(III)-B(V)半導體含量係降 低至40% - 80%的鍺比率。 15. 如申請專利範圍第12或14項中任一項之結構，其特徵 在於： 該緩衝層（2)的矽含量係於由該第二層（9)向該絕縁層 (3)的方向上遞增。 16. 如申請專利範圍第15項之結構，其特徵在於： 矽含量係增加至20% - 60°/。的矽比率。 17. 如申請專利範圍第13項之結構，其特徵在於： 該應變層（9)具有低於50奈米的厚度。 18. 如申請專利範圍第13項之結構，其特徵在於： 該第一層（2)和/或第二層（9)包含有碳。 19. 一種用於製造應變結晶層於絕緣體上的方法，該方法包 1330383 含有： 提供含有鍺和/或a(ni)-b(v)半導體的半導體施體基板 ⑴； * 在第一個步驟中提供至少一個第一結晶磊晶層（2); 其中該第一層（2)之緩衝層（21)的鍺和/或A(NI)-B(V)半 導體含量係於該第一個步驟期間降低； 在第二個步驟中提供至少一個第二結晶晶晶層; 其中該第一層（2)設於該施體基板（1)與該第二層（9)之 間； 在第三個步驟中提供至少一個絕緣層（3); 其中該第二層（9)設於該第一層（2)與該絕緣層（3)之 間；以及 在第四個步驟中於該第一層（2)與該第二層（9)之間分 裂該結構。 20. 如申請專利範圍第19項之方法，其特徵在於： 係於第一個步驟中將該第一層（2)設於單晶鍺晶圓 (U單晶A(m)-B(V)半導體晶圓、磊晶鍺層或磊晶A(IN)-B(V) 半導體層上。 21. 如申請專利範圍第19項之方法，其特徵在於： 該第二層（9)成長至小於50奈米的厚度。 22. 如申請專利範圍第19項之方法，其特徵在於： 29 1330383 第一個步驟中之該緩衝層（21)的鍺和/或A(III)-B(V)半 導體含量係降低至40% - 80%的比率。 23. 如申請專利範圍第19至22項中任一項之方法，其特徵 在於： 該緩衝層（21)的矽含量係於第一個步驟中增加至20%-60%的矽比率。 24. —種用以製造應變結晶層於絕緣體上的半導體結構，該 半導體結構包含有： 含有鍺和/或A(III)-B(V)半導體之第一種材料的半導體 施體基板（1); 至少一個第一結晶磊晶層（2); 至少一個第二結晶晶晶層（9);以及 至少一個絕緣層（3); 其中該第一層（2)為位於該施體基板（1)與該第二層（9) 之間的中間層，該第二層（9)為位於該第一層（2)與該絕緣層 (3)之間的中間層，且該第一層（2)包含有緩衝層（21)，該緩 衝層（21)為含有鍺和/或A(m)-B(V)半導體的組成物，以及 該鍺和/或半導體的含量係於該基板（1)至該第 二層（9)的方向上遞減。 25. 如申請專利範圍第24項之結構，其特徵在於： 該施體基板為單晶鍺晶圓（1)、單晶A(III)-B(V)半導體 1330383 晶圓、磊晶鍺層或磊晶A(丨丨l)-B(V)半導髏層。 26. 如申請專利範圍第24項之結構，其特徵在於： 該緩衝層（2 1)的鍺和/或A(III)-B(V)半導體含量降低至 40%-80%的鍺比率。 27. 如申請專利範圍第24至26項中任一項之結構，其特徵 在於： 該緩衝層（21)的矽含量係於由該基板（1)至該絕緣層（3) 的方向上遞增。 28. 如申請專利範圍第27項之結構，其特徵在於： 該矽含量係增加至20% - 60%的矽比率。 29. 如申請專利範圍第24項之結構，其特徵在於： 該第一層（2)和/或該第二層（9)包含有碳。
TW93101401A 2003-01-29 2004-01-19 A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure TWI330383B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03290231A EP1443550A1 (en) 2003-01-29 2003-01-29 A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure
US48599703P 2003-07-09 2003-07-09

Publications (2)

Publication Number Publication Date
TW200425293A TW200425293A (en) 2004-11-16
TWI330383B true TWI330383B (en) 2010-09-11

Family

ID=32605430

Family Applications (1)

Application Number Title Priority Date Filing Date
TW93101401A TWI330383B (en) 2003-01-29 2004-01-19 A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure

Country Status (2)

Country Link
EP (1) EP1443550A1 (zh)
TW (1) TWI330383B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348260B2 (en) * 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
JP5128781B2 (ja) * 2006-03-13 2013-01-23 信越化学工業株式会社 光電変換素子用基板の製造方法
FR2943174B1 (fr) * 2009-03-12 2011-04-15 Soitec Silicon On Insulator Adaptation du parametre de maille d'une couche de materiau contraint
WO2016109502A1 (en) * 2014-12-31 2016-07-07 Sunedison Semiconductor Limited Preparation of silicon-germanium-on-insulator structures
FR3051596B1 (fr) 2016-05-17 2022-11-18 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
FR3098643B1 (fr) * 2019-07-09 2023-01-13 Commissariat Energie Atomique Fabrication d'un dispositif photosensible à semiconducteur

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス

Also Published As

Publication number Publication date
EP1443550A1 (en) 2004-08-04
TW200425293A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
US7232743B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
EP1763069B1 (en) Method for forming a semiconductor heterostructure
EP1933384B1 (en) Semiconductor heterostructure
JP4602475B2 (ja) 歪み半導体材料から成る層の転移方法
TWI282117B (en) High-quality SGOI by oxidation near the alloy melting temperature
TWI237412B (en) Method for manufacturing semiconductor wafer
CN105684132B (zh) 缓和应力的无定形SiO2中间层
JP6085371B2 (ja) 半導体デバイス用基板
JP4926077B2 (ja) 溶融層を用いた歪み層の歪み緩和
JP2005311367A (ja) ハイブリッド結晶方位上の歪みシリコンｃｍｏｓ
JP2006173577A (ja) 高い熱放散を伴う複合構造
JP2006524426A5 (zh)
JP2003249641A (ja) 半導体基板、その製造方法及び半導体装置
TWI330383B (en) A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure
JP4853990B2 (ja) 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
WO2005067053A1 (ja) Soiウェーハの作製方法
TW201729339A (zh) 絕緣體上半導體型基板
JP2011029594A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP7224325B2 (ja) 半導体基板の製造方法及び半導体基板
TWI252514B (en) Strained germanium field effect transistor and manufacturing method thereof
KR100797210B1 (ko) 다층구조의 제조방법
WO2019239763A1 (ja) 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
TWI447785B (zh) 對接合基板進行植入以增進其導電性的方法和結構
US20050023610A1 (en) Semiconductor-on-insulator structure having high-temperature elastic constraints
JP2981777B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent