TWI314762B - Method for controlling a recess etch process - Google Patents

Method for controlling a recess etch process Download PDF

Info

Publication number
TWI314762B
TWI314762B TW092122018A TW92122018A TWI314762B TW I314762 B TWI314762 B TW I314762B TW 092122018 A TW092122018 A TW 092122018A TW 92122018 A TW92122018 A TW 92122018A TW I314762 B TWI314762 B TW I314762B
Authority
TW
Taiwan
Prior art keywords
substrate
reflectance spectrum
trench
dimension
net reflectance
Prior art date
Application number
TW092122018A
Other languages
English (en)
Other versions
TW200405501A (en
Inventor
Andrew J Perry
Vijayakumar C Venugopal
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/286,409 external-priority patent/US7399711B2/en
Priority claimed from US10/286,410 external-priority patent/US7019844B2/en
Priority claimed from US10/401,118 external-priority patent/US6979578B2/en
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200405501A publication Critical patent/TW200405501A/zh
Application granted granted Critical
Publication of TWI314762B publication Critical patent/TWI314762B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0683Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating measurement during deposition or removal of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0625Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Description

1314762 玖、發明說明 【發明所屬之技術領域】 本發明一般係有關用以監視及控制用於形成圖案化基 底上之特徵的製程之方法。更明確地,本發明係有關一種 用以檢測凹槽蝕刻製程之一終點的方法。 【先前技術】 凹槽蝕刻製程被使用於製造半導體裝置,諸如動態隨 機存取記憶體(DRAM )及嵌入的 DRAM ( eDRAM )。 DRAMs及eDRAMs儲存資訊於其含有電容之積體電路中 。圖1A顯示DRAM胞之一典型儲存節點1〇〇。儲存節點 100包含一形成於圖案化半導體基底104中之深溝槽102 。一多晶矽柱106被形成於深溝槽102中,而一凹槽1〇8 被設於多晶矽柱106之上。凹槽108可襯入以一絕緣材料 (未顯示)以將多晶矽1 06隔離自上述結構(諸如轉移裝 置)。溝槽102通常具有高的縱橫尺寸(aspect)比。於 當前科技中,例如,溝槽102之深度通常爲數微米深,而 溝槽102之寬度通常爲3 00 nm之等級。隨著整合技術之 進步,溝槽之寬度預期會變得更小,例如,縮小至90至 1 00 nm ° 圖1B顯示半導體基底1〇4,在形成溝槽(圖1A中之 102)之前。於一典型架構中,半導體基底1〇4包含—基 底層110(通常由矽所製)、一介電層112(通常由二氧 化矽所製)、及一遮罩層1 1 4 (通常由氮化矽所製)。半 1314762 溝 域 入 底 16 1 B 被 晶 上 凹 如 圖 程 多 1 A 槽 介 入 層 導體基底104被塗敷以光阻遮罩116之一薄膜。在形成 槽之前,其除其中將形成溝槽之光阻遮罩116的一區 115,以致使底下的層暴露。半導體基底104接著被置 一處理室(未顯示),諸如電漿室,且溝槽被蝕刻通過 下層並進入基底。在蝕刻溝槽之後,剩餘的光阻遮罩1 被移除。 圖1C顯示在蝕刻溝槽1〇2並移除光阻遮罩(圖 中之116)後之半導體基底1〇4。於圖形中,溝槽1〇2 塡充以多晶矽106。隨著溝槽102被塡充以多晶矽,多 矽120之一敷層亦被形成於半導體基底104之頂部表面 ,亦即,在遮罩層114之上。通常,一小的凹處(dish) 或凹陷(depression)) 122亦出現在溝槽102之開口上方 由於塡充製程。爲了協助溝槽102之多晶矽106柱中的 槽蝕刻,多晶矽1 20之敷層被接著移除(或平坦化), 圖1D中所示。平坦化的表面123可藉由一製程而產生 諸如平坦層蝕刻或化學-機械硏磨。應注意其多晶矽( 1 C中之1 2 0 )之敷層的全部或僅僅一部分可於平坦化製 期間被移除。在平坦化多晶矽之敷層以後,溝槽1 02之 晶矽1 06柱被朝下蝕刻至一預定深度以形成凹槽(圖 中之1 08 )。 可對上述製程之順序進行各種修飾以形成不同的凹 結構。例如,如圖1中所示’溝槽102可最初襯入以一 電材料1 2 4 (諸如氧化物)。多晶矽1 0 6可接著被沈積 溝槽102且於遮罩層114之頂部上,如先前所述。遮罩 -6 - 1314762 1 14上之多晶矽120的敷層可被平坦化,且多晶矽i〇6柱 可被朝下蝕刻以形成一線列的凹槽(圖1 F中之126 )。 此製程可被使用以產生一埋入的多晶矽帶,舉例而言。於 另一範例中,如圖1 G中所示,溝槽1 〇 2中之多晶矽1 〇 6 柱可被蝕刻以形成一凹槽128。凹槽128可接著被塡充以 一介電材料1 3 0,諸如氧化物。另一鈾刻製程可被使用以 移除介電材料130之一部分而形成一介電襯墊(圖1H中 之132 ),其部分地朝溝槽1〇2之下延伸。 鲁 於大部分應用中,相對於半導體基底中之一參考點( 諸如犧牲遮罩層)的凹槽深度爲一關鍵尺寸。因此,正確 地決定應朝下蝕刻多晶矽柱多深於溝槽中以達到所欲之凹 槽深度的能力是極重要的。各種因素使得欲形成理想深度 於溝槽中變得極具挑戰性。例如,通過其將被蝕刻之凹槽 的溝槽之開口是極細小的,而溝槽中之多晶矽柱上方的凹 陷尺寸可能容易成爲與待蝕刻凹槽之準確度或甚至絕對深 度相同的等級。或許更具挑戰性的是其隨基底而不同之外 φ 來材料改變,例如,遮罩層之厚度及溝槽中的多晶矽柱上 _ 方之凹陷深度的變化。若不瞭解這些變化,則將難以決定 應向下蝕刻多少以達成所需的凹槽深度。 因此希望有一種得以檢測一凹槽蝕刻製程之終點的方 法’藉由監視絕對凹槽深度,其將諸如外來材料變化等因 素列入考量。 【發明內容】 1314762 於一型態中,本發明係有關一種控制凹槽鈾刻製程之 方法。對於一具有溝槽於其中及一沈積於溝槽中之材料柱 的多層基底,此方法包含:藉由獲得其包含溝槽之基底的 至少一部分之量測的淨反射比光譜以決定從基底之一表面 至基底中之一參考點的第一尺寸、由構成基底之部分的 η 21個不同區,計算基底之部分之模型化的淨反射比光譜 以成爲反射比的加權非相干總和、決定能於量測淨反射比 光譜與模型化淨反射比光譜間提供緊密匹配之一參數組、 及從參數組提取第一尺寸。此方法進一步包含計算凹槽蝕 刻製程之一終點以成爲第一尺寸與一從參考點量測之想要 凹槽深度的函數、及從材料柱之表面朝下蝕刻直到終點到 達。 於另一型態中,本發明係有關一種控制凹槽蝕刻製程 之方法,其包含平坦化一具有溝槽於其中及一沈積於溝槽 中之材料柱的多層基底之表面。此方法進一步包含決定從 基底之表面至平坦化後之基底中之一參考點的第一尺寸。 第一尺寸之決定係藉由:獲得其包含溝槽之基底的至少一 部分之量測的淨反射比光譜、由構成基底之部分的ηΗ個 不同區,計算基底之部分之模型化的淨反射比光譜以成爲 反射比的加權非相干總和’其中n個不同區的每一個之反 射比係來自構成區之k 21橫向個別區域的反射場之一加權 相干總和、決定能於量測淨反射比光譜與模型化淨反射比 光譜間提供緊密匹配之一參數組、及從參數組提取第一尺 寸。此方法進一步包含計算凹槽蝕刻製程之一終點以成爲 1314762 第一尺寸與一從參考點量測之想要凹槽深度的函數、及從 材料柱之表面朝下蝕刻直到終點到達。 於又另一型態中,本發明係有關一種控制一多層基底 之凹槽鈾刻製程的方法,此多層基底具有一溝槽於其中及 一沈積於溝槽中之材料柱。此方法包含:決定從基底之一 表面至基底中之一參考點的第一尺寸及從基底之表面至材 料柱之一表面的第二尺寸。第一及第二尺寸之決定係藉由 :獲得其包含溝槽之基底的至少一部分之量測的淨反射比 光譜、由構成基底之部分的η >1個不同區,計算基底之部 分之模型化的淨反射比光譜以成爲反射比的加權非相干總 和、決定能於量測淨反射比光譜與模型化淨反射比光譜間 提供緊密匹配之一參數組、及從參數組提取第一及第二尺 寸。此方法進一步包含計算凹槽蝕刻製程之一終點以成爲 第一及第二尺寸與一從參考點量測之想要凹槽深度的函數 、及從材料柱之表面朝下鈾刻直到終點到達。 本發明之這些及其他特徵及優點將配合下列圖形而被 更詳細地討論於以下本發明之詳細敘述中。 【實施方式】 現在將參考一些實施例(如後附圖形中所示)以詳細 地描述本發明。於下列敘述中,提出數個特定細節以提供 本發明之透徹瞭解。然而,熟悉此項技術人士將瞭解本發 明可被實施而無須某些或所有這些特定細節。於其他範例 中,熟知的製程步驟及/或特徵未被詳細描述以免非必要 -9 - 1314762 地混淆本發明。本發明之特徵及優點可參考下列圖形及討 論而更能被瞭解。 本發明提供一種健全且可靠的方法,以供決定一凹槽 蝕刻製程中之一終點。本發明之方法可被劃分爲兩個主要 步驟。於一實施例中,第一步驟包含現場地預估外來的材 料變化。此預估步驟補償各種變化,諸如遮罩層厚度、開 始蝕刻深度、及基底之位置與定向或基底間之圖案密度差 異。第一步驟容許待移除材料柱之決定垂直尺寸的決定。 第二步驟包含使用單一或多重波長干涉儀以監視凹槽之實 際蝕刻。干涉儀終點檢測方法涉及決定欲達到理想凹槽深 度所需的條紋(fringes )數。一旦知道了待移除材料柱之 絕對垂直尺寸及開始蝕刻深度,則條紋數可被準確地決定 〇 於本發明之一實施例中,本發明使用寬頻反射法以預 估外來的材料變化。於一實施例中,用以預估外來材料變 化之方法涉及量測半導體基底之一反射比光譜。相關物理 參數之預估係藉由匹配量測反射比光譜至半導體基底之模 型化反射比光譜。依據本發明之一實施例,提供一用以計 算半導體基底之反射比光譜的模型。有利地,此模型並未 對半導體基底上之特徵的配置設定任何限制,亦即,此模 型不限定於具有特殊測試特徵之半導體基底且可被應用於 具有隨機特徵之複雜陣列的半導體基底。 雖然不希望被理論所限制,但本案發明人於此相信一 圖案化基底可被分割爲η個橫向個別區域且每一個別區域 -10- 1314762 可被模型化爲一等向性、均勻的薄膜堆疊。爲說明之目的 ’圖2顯不一具有二個膜層202、204、206之堆疊於一基 底層208上。例如,層202可由多晶矽所製,層204可由 氮化矽所製,層206可由二氧化矽所製,而層208可由矽 所製。每一層202、204、206、208具有一厚度(t )、一 折射指數(η )、及一消光係數(k )。反射比量測係藉由 以一光束209垂直入射地照射薄膜堆疊200並收集垂直地 從薄膜堆疊200反射之光束211而執行。對於垂直入射反 射法,一等向性、均勻薄膜堆疊之響應係無關於極化的。 本案發明人相信其薄膜堆疊2 0 0可被假設爲具有一額定無 關極化的反射比,其大大地簡化了模型之計算需求。 界定橫向差別之主要因素爲其構成薄膜堆疊之層的差 異以及薄膜堆疊之高度的差異。爲說明之目的,圖3A顯 示一具有遮罩層302、氧化物層3 04、及基底層306之典 型圖案化基底300的橫斷面圖。一溝槽308被形成於基底 3 00中並塡入多晶矽310。由於塡入製程及/或平坦化製 程,一小凹陷(或凹處)3 1 4被形成於溝槽3 08中之多晶 矽柱310的頂部上。圖3B顯示其分割爲兩橫向個別區域 或薄膜堆疊316、318之圖案化基底300。薄膜堆疊316 包含遮罩層302、氧化物層3 04、及基底層部分3 06a。薄 膜堆疊318包含多晶矽柱310及基底層部分3 0 6b。 圖案化基底300之反射比係來自薄膜堆疊316、318 之反射場的組合。由已知強度及極化之平面波所照射的一 既定薄膜堆疊之反射場可藉由使用Fresnel方程式或設定 -11 - 1314762 及解答一邊界問題加以計算。例如,使用Fr e snel方程式 則層介面(圖3C中之320 )的反射比被假定爲·· Γη =
(1) 單一層(圖3D中之322)之反射場被假定爲: 回到圖3B,爲了計算圖案化基底300之淨反射比的 目的,薄膜堆疊316、318之高度應相同。一空氣或真空 層3 24被加至多晶矽柱3 1 0之頂部以補償薄膜堆疊3 1 6、 3 1 8之高度的差異。 本案發明人於此認爲假定構成一典型圖案化基底之特 徵橫向範圍的分佈,則來自圖案化基底之反射場很可能相 干地加至圖案的某些區之上及非相干地加至圖案的某些其 他區之上。本案發明人認爲相干及非相干地結合之場的相 對分佈可隨自由空間波長(λ〇)之函數改變,而不一定 相應於圖案化基底上之實際區域分數。因此,一旦來自每 —個別薄膜堆疊之反射場已被計算,則來自一圖案化基底 之淨反射比可由來自其構成圖案之η個不同區計算爲反射 比之加權非相干總和。 R = w,(^) |E, |2 +w2(20) IE212 +··· + wn(^)I En I2 (3) 其中R係量測的淨反射比,Ei爲個別非相干相加場 項,而Wi( λ 〇)爲非相干相加項之加權因數。| Ei |2之使用 代表電磁場理論之頻率領域表示中的複場Ei的量。 方程式(3)中之每一個別非相干相加項可爲來自其構 -12- 1314762 成基底上之第i區之k個橫向個別區域的場之加權的、相 干的總和: Ε; =α,(Λ)Ε〇ι+α2(Λι)Εο2 +--- + ak(^,)Eck (4) 其中a i( λ 0)爲相干相加場項Eei之加權因數。應注意 其方程式(3)及(4)中, ''區(region) 〃並不相同與 '"個 別區域(area) 〃 。 爲了進一步說明模型如何作用,考量圖3B中所示之 圖案化基底300。圖案化基底3 00已被分割爲兩橫向個別 區域或薄膜堆疊 316、318。於操作時,一入射光束 3 26 照在圖案化基底300上且被反射,如328所示。圖3E顯 示圖案化基底3 00之一頂視圖。令Γι代表由於薄膜堆疊 316之反射場而r2代表由於薄膜堆疊318之反射場。本案 發明人於此提議有一覆蓋邊界3 32之區33 0介於薄膜堆疊 3 1 6、3 1 8之間(由虛線3 3 4所區分),其中反射場r i及 r2將相干地相加,由於橫向干擾效應。來自虛線3 3 4以外 之區336的反射比被預期係由於僅來自薄膜堆疊316之反 射場。 從方程式(3 ),來自圖案化基底3 0 0之淨反射比爲: ^300 = W336 (^〇) I ^336 I +W33〇(^〇) I ^330 I ⑺ 其中R3Qq係來自圖案化基底3 00之淨反射比,E 3 3 0 ' E 3 3 6爲個別來自區3 3 0、3 3 6之各自非相干相加場項,而 W33Q(A〇)、W336(A〇)爲非相干相加項之加權因數。從方程 式(4 ),E 3 3 〇 爲: Ε33〇 =α(Λ))^336 +G — C):(A ))^318 ⑹ -13- 1314762 應注意其E336爲n'Em爲r2,而w33Q可被重寫爲 (1 -W336)。因此,方程式(6)可被重寫爲:
Raoo = I2 +(1-w336(A ))|α(Λ)Γ, +(1-α(Λ))Γ2 1' ⑺ 方程式(3)及(4)提供一簡化的模型,其中來自一圖案 化基底之反射比可被相關於有關的數個量參數化,諸如遮 罩層厚度及開始蝕刻深度。於一實施例中,本發明使用垂 直入射反射法當作一種用以量測反射比之技術,其表示圖 案化基底係被一垂直於基底之入射光束所照射且僅有垂直 於基底之反射光被收集,亦即,僅有鏡面反射的光被收集 。然而,因爲在任何圖案中均可觀察到取向的範圍,所以 並非照在圖案上之所有光將會以垂直入射角反射。由於, 例如’凹陷(圖3 Α中之3 1 4 )而將有非鏡面反射。由於 此非鏡面反射之反射損失不應被忽略。於本發明之一實施 例中’一散射損失因數被應用於方程式(3)中之相加項的 部分或者於方程式(3)中之整個反射比。散射損失因數可 爲又〇之函數。 圖4A係一依據本發明之一實施例之系統4〇〇之簡化 槪圖’用以現場地預估引入材料變化。此系統4〇〇包含一 光源4 0 2 ’用以產生一光束、一光譜儀4 0 4,用以檢測及 分析一光束、及一光學系統406’用以傳送光進出一處理 室410之頂部上的埠408。例如,光學系統406可包含一 先學纖維412’其從光源402傳送光至一準直儀414,其 中準直儀414被安裝於埠408之上;以及一光學纖維416 ’其從準直儀414傳送光至光譜儀404。一半導體基底 14- 1314762 418被安裝於處理室410內部。爲了避免模糊本發明,未 顯示處理設備的細節。然而,熟悉此項技術人士將清楚需 何種設備以執行蝕刻。例如,假如欲經由電漿鈾刻以形成 凹槽,則基底418將被安裝於處理室41〇中之一夾盤(未 顯示),且將提供用以產生電漿之適當設備。 操作時’一控制半導體基底418之處理的製程模組 420傳送一信號至一資料收集單元422以觸發光源4〇2之 操作。當光源4 02被觸發時,其產生一光束,其被傳送透 過光學纖維412而至準直儀414。光源402之操作波長頻 帶係被選擇,使其處在對應興趣參數敏感度較高的範圍中 。通常,較寬的範圍較爲有用。於一範例中,光源之波長 範圍爲190至1〇〇〇 nm。光束424離開準直儀414、通過 埠408、並以垂直入射角照在基底418上。準直儀414收 集垂直地自基底418反射的光束426。反射光束426通過 光學纖維4 1 6而行進至光譜儀4 0 4。光譜儀4 0 4分析反射 光束426並傳送代表基底418之反射比光譜的資料至一電 腦428以供進一步分析。 電腦428包含一模型,以供計算一圖案化基底(諸如 基底4 1 8 )之反射比;及一常式,其搜尋一組最佳參數以 提供介於模型化的反射比光譜與接收自光譜儀404的量測 淨反射比光譜之間的匹配。於一實施例中,搜尋常式係一 非線性回歸常式。然而,其他型式的搜尋常式,諸如多變 數回歸分析或神經網路匹配亦可被使用。一種用以計算一 圖案化基底之反射比的模型已被描述如上。所獲得的參數 -15- 1314762 組可被映射至相關的數個關鍵量,諸如遮罩層厚度及開始 蝕刻深度。感興趣的量可接著被用以決定凹槽蝕刻製程中 之終點,如以下將進一步描述。 圖4B係一用以從一基底收集垂直反射比資料之程序 的槪要。目標之一係增進高品質的反射比信號,即使存在 有顯著的背景光位準,諸如來自一發光電漿之放射。於程 序開始時’製程模組(圖4 A中之4 2 0 )通知資料收集控 制單元(圖中之422 )有關反射比資料應如何被收集及校 正(43 0 )。例如,製程模組告知資料收集控制單元有關 反射比光譜之數目及光譜應被收集之時間長度。製程模組 亦提供一基準反射比光譜(通常爲裸矽反射比光譜)給資 料收集控制單元,以供量測反射比光譜之校正。裸矽反射 比光譜於處理基底之前被收集。當資料收集控制單元接收 指令以開始收集資料時,則光源(圖4A中之402 )被開 啓以產生一光束,其被導引以照在基底上,且光譜儀(圖 4A中之404 )收集來自基底之反射比資料(43 2 )。接著 ,光源被關閉且反射比資料被再次收集(4 3 4 )。當光源 被關閉時’光譜儀所收集之資料係由於背景光源,諸如電 漿放射、及檢測器雜訊。下一步驟係從步驟432所獲得之 反射比資料中減去步驟434所獲得之反射比資料,以去除 背景光源之影響。 校正後反射比光譜係藉由基準光譜而被正規化(438 )。接著’系統檢查是否已收集所欲的光譜數(440)。 假如尙未收集到所欲的光譜數,則系統回到步驟432並開 -16- 1314762 始收集另一反射比光譜之資料(422 )。假如已收集到所 欲的光譜數,則系統計算所收集的光譜之平均以獲得一平 均的、正規化的、反射比光譜(444)。平均的反射比光 譜被傳送至電腦(圖4A中之42 8)以供與基底之模型匹 配( 446)。在傳送平均反射比光譜至電腦之後’系統等 待指定時間長度之結束,之後便終止(44 8 )。 圖4 C係一使用非線性回歸技術以決定感興趣物理參 數之程序的槪要。目標之一係藉由在整個參數空間適當方 向上逐步地遞增參數値,以快速地達到一組收斂之參數値 ,直到求得解答。在非線性回歸分析開始之前,非線性回 歸常式接收使用者輸入(450 )。使用者輸入包含待藉由 匹配反射比光譜至模型化的光譜而決定之參數組的初始猜 測。非線性回歸常式接著獲得平均的量測反射比光譜( 452 )。接下來,使用方程式(3)及(4)及啓始精測値計算模 型化的反射比光譜(454 )。接著,非線性回歸常式被使 用以計算對方程式(3)及(4)中之參數組的增量,以移動更 接近介於量測反射比光譜與模型化反射比光譜之間的最佳 匹配(456 )。方程式(3)及(4)中之參數爲反射場、加權因 數w、及耦合因數〇:,其可爲自由空間波長(Λ〇)之函 數。 系統檢查步驟45 6中所計算之增量是否小到可忽略( 4 5 8 )。假如增量並非小到可忽略,則系統遞增參數之値 ( 460)並回到步驟454,以使用新的參數値再次計算模 型化的反射比光譜(462 )。假如增量小到可忽略,則系 -17- 1314762 統輸出最佳參數値(464 )。然後從最佳參數値中提取出 感興趣的物理參數( 466 )。雖然先前未提及,於步驟 450所接收之使用者輸入亦包含有關如何將基底次分割爲 橫斷面或薄膜堆疊的資訊。使用者輸入亦包含各薄膜堆疊 之光學性質以致其各薄膜堆疊之反射場可被計算,如先前 所述。 於一實施例中,本發明使用一種非線性回歸技術之修 改版,稱爲「Levenberg-Marquardt Compromise」,以從 參數値之初始猜測開始快速地且正確地找出關鍵參數値之 最佳値。雖然 Levenberg-Marquardt Compromise 技術爲較 佳的技術,但其他技術(諸如多變數回歸分析及神經網路 方式)亦可被使用以提取有關的關鍵參數。 爲了說明非線性回歸常式如何工作,圖4D顯示一量 測的反射比光譜470,而圖4E顯示一模型化的反射比光 譜472,其係使用來自使用者輸入之初始猜測所計算。非 線性回歸常式中之第一步驟係計算介於兩反射比光譜470 、4 72之間的最小平方差誤差度量。圖4F顯示其疊置於 模型化反射比光譜472之上的量測反射比光譜470。最小 平方差之計算係藉由:取其涵蓋波長範圍之數個點、計算 介於各點上的光譜470、472之間的垂直差、及加總所有 點上之差的平方。接著使用最小平方差誤差量度以決定參 數値之增量》 至此,上述非線性回歸分析之描述是標準的。現在, 於許多情況下所發生的是其許多非感興趣參數造成整個模 -18- 1314762 型化光譜中之顯著改變,而感興趣參數僅造成 之小部分區的改變。爲了容許感興趣參數値被 地找到’則在所有點上差値平方求和之前,將 可能關係重大的光譜區域之差用例如(1+T i 大。因此’假如感興趣區中之差異較大的話, 差誤差是較大的。亦可應用一常數或加權因數 因數以進一步偏移最小平方差誤差。 圖5A係依據本發明之一實施例之用以檢 製程中之終點的製程之槪要。程序之開始係由 (500 )。當程序開始時,製程模組(圖4A中 送適當的製程方法參數至所有感應器( 502 ) 參數可包含,例如,相對於基底上之一參考點 罩層之底部的目標凹槽深度。感興趣的半導體 轉移至處理室(圖4A中之410),或者可能 中(504 )。爲說明之目的,圖5B顯示此製程 一預鈾刻模型506。預蝕刻模型506包含一圖 基底508,其具有一基底層510。於基底層51 —或更多層,例如,一遮罩層514及一氧化物 溝槽518被形成於基底5〇8中並塡入以多晶砍 此模型中,一先前覆蓋遮罩層514之多晶矽層 的全部已被平坦化。然而,並不一定需如此, 槽蝕刻之前可餘留某量之多晶矽於遮罩層514 回到圖5A,在安裝半導體基底於處理室( 4 1 0 )中之後,進入處理室之氣體流便穩定化( 模型化光譜 快速且正確 感興趣參數 )的因數放 則最小平方 上,至放大 測凹槽蝕刻 使用者觸發 之4 2 0 )傳 。製程方法 ,諸如一遮 基底被接著 已於處理室 中所假設之 案化半導體 〇之上形成 層 5 1 6。一 柱520 。於 (未顯示) 亦即,在凹 之上。 圖4A中之 :522)。接 -19- 1314762 著執行一種穿透製程以移除任何由於將矽暴露至空氣而聚 積於半導體基底上之原有氧化物( 524 )。此穿透製程可 爲一種計時的蝕刻製程且通常應僅持續數秒鐘。應注意其 穿透製程可能導致半導體基底上面材料之損失’其可能需 於稍後階段補償。在穿透製程之後’進入處理室之氣體流 被再次穩定化(5 2 6 )。下一步驟係現場地預估引入的材 料變化(528)。此步驟將包含預估一或更多層(諸如遮 罩層)以及開始飩刻深度(例如,溝槽中之多晶矽柱上方 的凹陷深度)。此步驟可被執行於穩定化步驟526期間或 之後。與穩定化步驟526同步地執行預估步驟528將省下 基底處理時間。 於圖5B所示之預蝕刻模型5 06中,遮罩層514之底 部5 14a被使用爲一參考點。應注意其基底5 08上之其他 點(例如,基底層5 1 0之頂部)亦可被使用爲一參考點。 從參考點5 1 4a所量測之理想凹槽深度(D )將爲一已知的 量。感興趣的第一垂直尺寸(H)則將是從基底508之頂 部508a至參考點514a的垂直距離,其在此例中係相應於 遮罩層514之厚度。感興趣的第二垂直尺寸(d)將是從 基底508之頂部508a至多晶矽柱5 20之頂部的垂直距離 (亦即,多晶矽柱520之頂部上的凹陷521之深度)。一 旦尺寸Η及d爲已知,則待自多晶矽柱520之頂部移除 的材料之厚度(T)可被決定,亦即,T= H + D - d。回 到圖5A,感興趣的物理參數例如,Η及d,可使用上述的 寬頻反射法而被預估於步驟528,亦即,藉由決定能於基 -20- 1314762 底的量測反射比光譜與基底的模型化反射比光譜間提供緊 密匹配之參數組、並從該參數組提取想要的尺寸。 一旦待從多晶矽柱移除之材料厚度及開始蝕刻深度爲 已知,則可開始凹槽蝕刻製程。任何適當的蝕刻方法(諸 如電漿蝕刻)均可被使用以自多晶矽柱移除材料。於一實 施例中,使用一種干涉儀終點檢測法以控制多晶矽柱之餓 刻(5 3 0 )。干涉儀終點檢測法涉及計算蝕刻期間所造成 之條紋數目。當已計算到一相應於待移除材料之厚度的條 紋預定數目時,則停止凹槽蝕刻製程。 干涉儀方式涉及將一光束導引至多晶矽柱。當多晶矽 柱被鈾刻時,光束係部分地由多晶砂柱之表面反射,部分 地透光通過多晶矽柱,並由底下的基底層所反射。反射信 號係相長或相消地結合以產生一週期性的干涉條紋。干涉 條紋之最大及最小値係取決於其通過處理中多晶矽柱之厚 度的光束之路徑長度。於鈾刻期間,一量測干涉條紋之觀 察到的週期性最大及最小値被相關聯至多晶矽柱厚度之計 算的減少,以預估製程中之終點。因爲待自多晶矽柱移除 之材料的絕對厚度是已知的,亦即,從上述的寬頻反射法 技術,所以干涉儀方式可被使用以監視凹槽蝕刻製程。 雖然以上討論一種干涉儀方式爲用以監視凹槽蝕刻之 一較佳方法(在準確地決定多晶矽柱之初始厚度後),但 應清楚瞭解其他的技術亦可被使用。例如,上述寬頻反射 法技術可被現場地使用以決定多晶矽之絕對厚度,當其被 朝下蝕刻以形成凹槽時。此將涉及持續地量測基底之一淨 -21 - 1314762 反射比、找出一提供介於量測淨反射比光譜與 化反射比光譜之間的最佳匹配之參數組、及從 多晶矽柱之厚度。當達到多晶矽柱之理想厚度 止凹槽蝕刻製程。可使用一種計時的蝕刻製程 決定從多晶矽柱朝下蝕刻一預定材料量所需的 矽柱可接著被蝕刻以預定的時間。 圖5 A所述之製程順序可進行各種修改。 中之製程順序假設一預蝕刻模型(圖5 B中之 中一覆蓋(例如)遮罩層之多晶矽層已使用( 機械硏磨製程而被平坦化。於本發明之另一實 程順序可包含一平坦化步驟。例如,圖6A顯 模型600,其包含一圖案化半導體基底602, 底層604。於基底層604之上形成一或更多層 遮罩層608及一氧化物層610。一溝槽614被 602中並塡入以多晶矽柱 616。由於塡充製 618被形成於多晶矽柱616之頂部上。一多晶 於塡充製程期間被形成在遮罩層608之上。 圖6B係一用以檢測凹槽蝕刻製程中之終 槪要,其採用預蝕刻模型(圖6A中之600 ) 發製程之開始(622 )。當製程開始時,製程趕 中之420 )傳送適當的製程方法參數至所有提 )。製程方法參數可包含,例如,從基底上之 量測的目標凹槽深度,諸如遮罩層之底部。相 基底被接著轉移至處理室(圖4A中之410) 基底的模型 參數組提取 時,則可停 。亦即,可 時間。多晶 例如,圖A 506),其 例如)化學 施例中,製 示一預蝕刻 其具有一基 ,例如,一 形成於基底 g,一凹陷 砍層620亦 點的方法之 。使用者觸 [組(圖4 A ί應器(624 一參考點所 關的半導體 ,或者可能 -22- 1314762 已於處理室中( 626 )。在安裝半導體基底於處理室 後,進入處理室之氣體流便穩定化(628)。接著執 種芽透製程以移除任何由於將砂暴露至空氣而聚積於 體基底上之原有氧化物(630)。在穿透製程之後, 處理室之氣體流被再次穩定化(63 1 )。多晶矽層(屬 中之62 0 )被接著使用,例如,電漿蝕刻而平坦化! )。多晶矽層之全部或僅一部分可被移除。假如多晶 之全部被移除’則多晶矽層底下之遮罩層(圖6A 6 0 8 )會有某些材料損失,其可能需於稍後階段補償 使用一種干涉儀方式或其他適當的方法來決定何時終 坦化製程。 在平坦化製程之後,進入處理室(圖4中之410 氣體流被再次穩定化(634)。下一步驟係現場地預 入的材料變化(63 6 ),亦即,預估從基底之頂部表 基底上之一參考點(諸如遮罩層之底部)的垂直尺寸 從基底之頂部表面至多晶矽柱之頂部(亦即,開始蝕 度)的垂直尺寸。此預估將影響任何由於平坦化或穿 程所致之材料損失。引入材料變化之預估(亦即, 636)可被執行同步與穩定化步驟634或在其之後。 種類似於上述圖5 A中之步驟5 2 8的方式,相關的物 數被決定於步驟6 3 6。這些物理參數被接著使用以驅 槽餓刻製程(63 8 )’以一種類似於上述圖5 A中之 530的方式。 本發明提供一或更多優點,例如,本發明之方法 中之 行一 半導 進入 a 6A :632 砂層 中之 〇 可 止平 )之 估引 面至 、及 刻深 透製 步驟 於一 理參 動凹 步驟 可被 -23- 1314762 使用以檢測當形成一凹槽於溝槽中之材料柱中時的終點。 此方法可應用於任何先前技術中所述之凹槽結構以及未說 明之凹槽結構。基本上,本案發明人瞭解將有隨基底而不 同之材料變化,其將影響欲移除自溝槽中之材料柱的材料 厚度以達成一理想的凹槽深度。一般觀念則是決定欲移除 之材料的絕對厚度(在開始蝕刻製程之前)並接著使用此 厚度以驅動蝕刻製程。本發明使用一種寬頻反射法(包含 基底之一健全的模型及一偏移的非線性回歸技術)以準確 地預估待經由蝕刻而移除之材料的厚度。以此種準確的預 估’則可接著使用干涉儀方式、或其他適當方法以決定何 時終止凹槽蝕刻製程。 雖然已參考數個較佳實施例以描述本發明,但仍有其 他變異、替換、及同等物落入本發明之範圍內。例如,圖 5 A及6 B中所示之製程順序僅個別爲根據圖5 B及6 A中 所示之預蝕刻模型的範例。製程順序一般而言將需被調整 ,根據基底之預蝕刻狀態及理想的凹槽結構。如先前所述 ,基本槪念係獲取待移除材料之厚度及鈾刻前之開始蝕刻 深度的準確預估。這些參數可接著被使用以驅動蝕刻製程 〇 再者,於預估外來材料變化時,除了 Levenberg-Marquardt Compromise以外之其他的技術可被使用以匹配 量測反射比光譜至基底之模型化反射比光譜。例如,多變 數回歸分析及神經網路匹配方式亦可被使用。 再者,凹槽蝕刻製程之監視並不限定於干涉儀方式。 -24- 1314762 例如,亦可使用一種計時的鈾刻製程。 再者’本發明並不限定於製造溝槽電容。例如,本發 明亦可用於監視其形成晶片互連時所使用之凹槽蝕刻製程 〇 因此以下後附的申請專利範圍應被解讀爲包含所有此 等落入本發明之真實精神及範圍內之變異、替換、及同等 物。 【圖式簡單說明】 本發明係以範例方式(而非以限制方式)被說明於後 附圖形之圖示中,且其中類似的參考數字係指類似的元件 ,而其中: 圖1A顯示一典型儲存節點之橫斷面圖。 圖1B顯示圖1A之半導體基底,在形成一溝槽於其 中之前。 圖1C顯示圖1B之半導體基底,在形成一溝槽於其 中並以多晶矽塡充溝槽之後。 圖1D顯示圖1C之半導體基底,在平坦化多晶矽之 一上方敷層以後。 圖1E顯示圖1B之半導體基底,在形成一溝槽於其 中、以一介電材料襯入溝槽、及以多晶矽塡充線列溝槽之 後。 圖1F顯示一形成於圖1E之溝槽中的凹槽。 圖1G顯示一凹槽,位於一塡入介電材料之溝槽中的 -25- 1314762 多晶砂柱之上。
圖1H顯示圖1G之介電材料,其係部分地襯入圖1G 之溝槽。 圖2係一薄膜堆疊之一般性槪圖。 圖3A係一典型圖案化基底之橫斷面圖。 圖3B顯示其分割爲兩橫向個別區域或薄膜堆疊之圖 3 A的圖案化基底。 圖3C顯示一層介面之反射比模型。 圖3 D顯示一單一層之反射比模型。 圖3 E係圖3 A中所示之圖案化基底的頂視圖。 圖4A係依據本發明之一實施例的一製程設定。 圖4B係一用以收集垂直入射反射比資料之製程的槪 要,依據本發明之一實施例。 圖4C係一用以匹配量測反射比光譜至模型化反射比 光譜之製程的槪要,依據本發明之一實施例。 圖4D係一描繪量測反射比光譜之槪圖。 圖4E係一描繪模型化反射比光譜之槪圖。 圖4F比較圖4D中所示之量測反射比光與圖4E中所 示之模型化反射比光譜。 圖5A係一用以檢測一凹槽蝕刻製程中之終點的製程 之槪要,依據本發明之一實施例。 圖5 B係依據本發明之一實施例的預蝕刻模型。 圖6A係依據本發明之另一實施例的預蝕刻模型。 圖6B圖5A係一用以檢測一凹槽蝕刻製程中之終點 -26- 1314762 的製程之槪要,依據本發明之另一實施例 主要元件對照表 100 102 104 106 108 110 112 114 115 116 120 122 124 126 128 130 132 200 202, 204, 206 208 儲存節點 溝槽 半導體基底 多晶石夕 凹槽 基底層 介電層 遮罩層 區域 光阻遮罩 多晶石夕 凹陷 介電材料 凹槽 凹槽 介電材料 介電襯墊 薄膜堆疊 層 基底層 209 光束 -27- 1314762 2 11 反射光束 3 00 圖案化基底 3 02 遮罩層 3 04 氧化物層 3 06 基底層 308 溝槽 3 10 多晶砂 3 14 凹陷 316, 318 薄膜堆疊 324 空氣層 326 入射光束 3 3 0 丨品. 332 邊界 334 虛線 336 丨品. 400 系統 402 光源 404 光譜儀 406 光學系統 408 埠 4 10 處理室 4 12 光學纖維 4 14 準直儀 4 16 光學纖維
-28- 1314762 4 18 半 420 製 422 資 424 光 426 反 428 電 470 量 472 模 506 預 508 基 5 08a 頂 5 10 基 5 14 遮 5 14a 參 5 16 氧 5 18 溝 520 多 52 1 凹 600 預 602 基 604 基 608 遮 6 10 氧 6 14 溝 導體基底 程模組 料收集單元 束 射光束 腦 測的反射比光譜 型化的反射比光譜 鈾刻模型 底 部 底層 罩層 考點 化物層 槽 晶矽柱 陷 蝕刻模型 底 底層 罩層 化物層 槽
-29- 1314762 6 16 多晶矽柱 6 18 凹陷 620 多晶矽層
-30-

Claims (1)

1314762 拾、申請專利範圍 1 一種控制凹槽蝕刻製程之方法,包含: 對於一具有溝槽於其中及一沈積於溝槽中之材料柱的 多層基底,藉由以下步驟以決定從基底之一表面至基底中 之一參考點的第一尺寸: 獲得包含溝槽之基底的至少一部分之量測的淨反 射比光譜; 從構成基底之部分的η >1個不同區,計算基底之 部分之模型化淨反射比光譜以成爲反射比的加權非相干總 和; 決定能於量測淨反射比光譜與模型化淨反射比光 譜間提供緊密匹配之一參數組;及 從該參數組提取第一尺寸; 計算凹槽蝕刻製程之一終點以成爲該第一尺寸與一從 參考點量測之想要凹槽深度的函數;及 從材料柱之表面朝下蝕刻直到終點到達。 2. 如申請專利範圍第1項之方法,其中獲得量測的 淨反射比光譜包含以一垂直入射光束照射基底之部分。 3. 如申請專利範圍第1項之方法,其中每一 η個不 同區之反射比係來自其構成區之k 21橫向個別區域的反射 場之一加權相干總和。 4. 如申請專利範圍第3項之方法,其中各橫向個別 區被模型化爲一薄膜堆疊。 5. 如申請專利範圍第4項之方法,其中計算模型化 -31 - 1314762 淨反射比光譜包含模型化基底爲具有額定地無關極化的反 射比。 6. 如申請專利範圍第1項之方法,其中決定參數組 包含計算介於量測淨反射比光譜與模型化淨反射比光譜之 間的最小平方差量度及找出使誤差量度最小化之參數組。 7. 如申請專利範圍第6項之方法,進一步包含放大 第一尺寸之改變對誤差量度之影響。 8 .如申請專利範圍第7項之方法,其中計算模型化 淨反射比光譜包含接收參數組之一初始猜測組爲輸入。 9-如申請專利範圍第1項之方法’其中終點係根據 寬頻反射法及干涉儀終點方式之組合。 10. 如申請專利範圍第9項之方法’其中計算終點包 含計算欲達到終點所需之條紋數。 11. 如申請專利範圍第1 0項之方法,其中朝下餓刻 包含計算於蝕刻期間從基底之部分所形成之干涉條紋並於 基底之部分所形成的干涉條紋已達到條紋數時,停止蝕刻 0 1 2.如申請專利範圍第1項之方法,進—步包含決定 從基底之表面至材料柱之表面的第二尺寸。 1 3 ·如申請專利範圍第1 2項之方法,其中決定第二 尺寸包含從參數組提取第二尺寸。 14.如申請專利範圍第13項之方法,其中計算終點 進一步包含以與第二尺寸成比例之量調整終點。 15_如申請專利範圍第1項之方法,進一步包含在決 -32- 1314762 定第一尺寸前,平坦化基底之表面。 16.如申請專利範圍第1項之方法,進一步包含在決 定第一尺寸前,移除基底之表面上所聚積之所有原有氧化 物。 1 7 . —種控制凹槽蝕刻製程之方法,包含: 平坦化一具有溝槽於其中及一沈積於溝槽中之材料柱 的多層基底之表面; 在平坦化之後,以下列步驟決定從基底之表面至基底 中之一參考點的第一尺寸: 獲得包含溝槽之基底的至少一部分之量測的淨反 射比光譜; 由構成基底之部分的nU個不同區,計算基底之 部分之模型化淨反射比光譜,以成爲反射比的加權非相干 總和,其中η個不同區的每一個之反射比係來自構成區之 k 21橫向個別區域的反射場之一加權相干總和; 決定能於量測淨反射比光譜與模型化淨反射比光 譜間提供緊密匹配之一參數組;及 從參數組提取第一尺寸; 計算凹槽餓刻製程之一終點以成爲第一尺寸與一從參 考點量測之想要凹槽深度的函數;及 從材料柱之表面朝下蝕刻直到終點到達。 1 8 ·如申請專利範圍第1 7項之方法,進一步包含決 定從基底之表面至材料柱之表面的第二尺寸,其中決定第 二尺寸包含從參數組提取第二尺寸,及其中計算終點進_ -33 - 1314762 步包含以與第二尺寸成比例之量調整終點。 1 9 .如申請專利範圍第1 7項之方法,其中該反射比 的加權非相干總和爲 R = w1(A0)|E112 +w2(A0)|E2 I2 +- + wn(A0)|En |2 其中R爲量測得之淨反射比,En爲各個非相干場相 加項,及W η ( λ 〇)爲非相干相加項的加權因數。 20.如申請專利範圍第1 7項之方法,其中該反射場 的加權相干總和爲 Ej = α](/ί.0)Ε(!ΐ +a2(A0)Ec2 ί Ηαΐ£(Α0)Ε<;|£ 其中α i ( λ Q )爲相干場相加項Ε。k的加權因數。 2 1 . —種控制一凹槽鈾刻製程之方法,包含: 對於一具有溝槽於其中及一沈積於溝槽中之材料柱的 多層基底,藉由以下步驟以決定從基底之一表面至基底中 之一參考點的第一尺寸及從基底之表面至材料柱之一表面 的第二尺寸: 獲得其包含溝槽之基底的至少一部分之量測的淨 反射比光譜; 從構成基底之部分的η 個不同區,計算基底之 部分之模型化淨反射比光譜以成爲反射比的加權非相干總 和; 決定能於量測淨反射比光譜與模型化淨反射比光 譜間提供緊密匹配之一參數組;及 -34- 1314762 從參數組提取第一及第二尺寸; 計算凹槽蝕刻製程之一終點以成爲第一及第二尺寸與 一從參考點量測之想要凹槽深度的函數;及 從材料柱之表面朝下蝕刻直到終點到達。
-35- 1314762 附件 3 :第 92122018 中文圖式替換頁 號專利申請案 民國98年1月22日修正 Γ一-................ 丨瞥1 Ά- 430 432
圖4B 1314762 附件 3 :第 92122018 中文圖式替換頁 號專利申請案 民國98年1月22日修正 爷年I月心日犮:更)正_奐頁
圖4C 1314762 附件3 : 第 92122018 號專利申請案 中文圖式替換頁 民國98年1月22曰修正 ~TTr .^fafcLIJ.MIL J.W.,) lt|. I_______
圖5A 1314762 附件3 :第 92122018 號專利申請案 中文圖式替換頁 民國98年1月22日修正 ! ; ^ —
圖6B 1314762 柒、 (一)、本案指定代表圖為:第4A圖 (二)、本代表圖之元件代表符號簡單說明: 400系統 402光源 404光譜儀 406光學系統 408 璋 4 1 0處理室 4 1 2光學纖維 4 1 4準直儀 4 1 6光學纖維 418半導體基底 420製程模組 422資料收集單元 424光束 426反射光束 4 2 8 電腦 捌、 本案若有化學式時,請揭示最能顯示發明特徵的化學 式: 無
-4-
TW092122018A 2002-08-13 2003-08-11 Method for controlling a recess etch process TWI314762B (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US40321302P 2002-08-13 2002-08-13
US40861902P 2002-09-06 2002-09-06
US10/286,409 US7399711B2 (en) 2002-08-13 2002-11-01 Method for controlling a recess etch process
US10/286,410 US7019844B2 (en) 2002-08-13 2002-11-01 Method for in-situ monitoring of patterned substrate processing using reflectometry.
US10/401,118 US6979578B2 (en) 2002-08-13 2003-03-27 Process endpoint detection method using broadband reflectometry

Publications (2)

Publication Number Publication Date
TW200405501A TW200405501A (en) 2004-04-01
TWI314762B true TWI314762B (en) 2009-09-11

Family

ID=31721852

Family Applications (3)

Application Number Title Priority Date Filing Date
TW092122018A TWI314762B (en) 2002-08-13 2003-08-11 Method for controlling a recess etch process
TW092122019A TWI276802B (en) 2002-08-13 2003-08-11 Process endpoint detection method using broadband reflectometry
TW092122020A TWI303090B (en) 2002-08-13 2003-08-11 Method for in-situ monitoring of patterned substrate processing using reflectometry

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW092122019A TWI276802B (en) 2002-08-13 2003-08-11 Process endpoint detection method using broadband reflectometry
TW092122020A TWI303090B (en) 2002-08-13 2003-08-11 Method for in-situ monitoring of patterned substrate processing using reflectometry

Country Status (9)

Country Link
EP (3) EP1546650B1 (zh)
JP (3) JP4679364B2 (zh)
KR (3) KR20050028057A (zh)
CN (4) CN100595899C (zh)
AT (1) ATE445141T1 (zh)
AU (3) AU2003255272A1 (zh)
DE (1) DE60329602D1 (zh)
TW (3) TWI314762B (zh)
WO (3) WO2004015365A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006224B2 (en) * 2002-12-30 2006-02-28 Applied Materials, Israel, Ltd. Method and system for optical inspection of an object
US20050020073A1 (en) * 2003-07-22 2005-01-27 Lam Research Corporation Method and system for electronic spatial filtering of spectral reflectometer optical signals
US7444197B2 (en) 2004-05-06 2008-10-28 Smp Logic Systems Llc Methods, systems, and software program for validation and monitoring of pharmaceutical manufacturing processes
US7799273B2 (en) 2004-05-06 2010-09-21 Smp Logic Systems Llc Manufacturing execution system for validation, quality and risk assessment and monitoring of pharmaceutical manufacturing processes
JP4531465B2 (ja) * 2004-07-06 2010-08-25 株式会社フジクラ ブラインドビアの深さ評価方法および深さ評価装置ならびに基板の研磨装置
EP2309533A1 (en) * 2006-10-30 2011-04-13 Applied Materials, Inc. Endpoint detection for photomask etching
US7521332B2 (en) * 2007-03-23 2009-04-21 Alpha & Omega Semiconductor, Ltd Resistance-based etch depth determination for SGT technology
CN101599433B (zh) * 2008-06-03 2012-05-23 中芯国际集成电路制造(北京)有限公司 半导体刻蚀方法及刻蚀***
JP5027753B2 (ja) 2008-07-30 2012-09-19 東京エレクトロン株式会社 基板処理制御方法及び記憶媒体
FR2960340B1 (fr) 2010-05-21 2012-06-29 Commissariat Energie Atomique Procede de realisation d'un support de substrat
CN102954903B (zh) * 2011-08-22 2015-02-04 上海华虹宏力半导体制造有限公司 锗硅薄膜监控片的制备方法及采用该片进行监控的方法
CN102426421B (zh) * 2011-11-30 2014-08-13 上海华力微电子有限公司 用于等离子体刻蚀的先进工艺控制方法
CN102519364B (zh) * 2011-11-30 2014-10-15 上海华力微电子有限公司 用于等离子体刻蚀结构的光学探测方法及计算机辅助***
JP5789275B2 (ja) * 2012-02-03 2015-10-07 エーエスエムエル ネザーランズ ビー.ブイ. 3dレジストプロファイルのシミュレーション用のリソグラフィモデル
NL2010163A (en) * 2012-02-07 2013-08-08 Asml Netherlands Bv Substrate-topography-aware lithography modeling.
CN103575703B (zh) * 2012-08-09 2016-03-09 中国科学院微电子研究所 利用反射光谱测量单晶硅基太阳能表面增透膜的方法
BR112015029784A2 (pt) 2013-07-09 2017-07-25 Halliburton Energy Services Inc sistema, ferramenta de medição e método
US10718881B2 (en) 2013-07-09 2020-07-21 Halliburton Energy Services, Inc. Integrated computational elements with laterally-distributed spectral filters
MX361644B (es) 2013-12-24 2018-12-13 Halliburton Energy Services Inc Monitorización en tiempo real de la fabricación de elementos computacionales integrados.
MX359927B (es) 2013-12-24 2018-10-16 Halliburton Energy Services Inc Fabricacion de capas criticas de elementos computacionales integrados.
MX362272B (es) 2013-12-24 2019-01-10 Halliburton Energy Services Inc Ajuste de la fabricacion de elementos computacionales integrados.
WO2015099711A1 (en) 2013-12-24 2015-07-02 Halliburton Energy Services, Inc. In-situ monitoring of fabrication of integrated computational elements
US11274365B2 (en) 2013-12-30 2022-03-15 Halliburton Energy Services, Inc. Determining temperature dependence of complex refractive indices of layer materials during fabrication of integrated computational elements
BR112016011904A2 (pt) 2013-12-31 2017-08-08 Halliburton Energy Services Inc Sistema fabricação de um elemento computacional integrado
US9727052B2 (en) 2014-02-14 2017-08-08 Halliburton Energy Services, Inc. In-situ spectroscopy for monitoring fabrication of integrated computational elements
EP2943774A4 (en) 2014-03-21 2016-05-11 Halliburton Energy Services Inc MONOLITHIC, BAND-LIMITED, INTEGRATED CALCULATION ELEMENTS
MX2016015788A (es) 2014-06-13 2017-04-25 Halliburton Energy Services Inc Elemento computacional integrado con multiples superficies selectivas de frecuencia.
KR101844203B1 (ko) * 2014-11-02 2018-05-14 노바 메주어링 인스트루먼츠 엘티디. 패턴처리 구조물의 광학적 계측 방법 및 시스템
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9792393B2 (en) * 2016-02-08 2017-10-17 Lam Research Corporation Methods and apparatuses for etch profile optimization by reflectance spectra matching and surface kinetic model optimization
US10032681B2 (en) * 2016-03-02 2018-07-24 Lam Research Corporation Etch metric sensitivity for endpoint detection
KR102455343B1 (ko) * 2016-07-13 2022-10-17 에바텍 아크티엔게젤샤프트 광대역 광학 모니터링
US10262910B2 (en) * 2016-12-23 2019-04-16 Lam Research Corporation Method of feature exaction from time-series of spectra to control endpoint of process
US10861755B2 (en) * 2017-02-08 2020-12-08 Verity Instruments, Inc. System and method for measurement of complex structures
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US10763083B2 (en) 2017-10-06 2020-09-01 Lam Research Corporation High energy atomic layer etching
US10784174B2 (en) * 2017-10-13 2020-09-22 Lam Research Corporation Method and apparatus for determining etch process parameters
CN111937122A (zh) 2018-03-30 2020-11-13 朗姆研究公司 难熔金属和其他高表面结合能材料的原子层蚀刻和平滑化
US10572697B2 (en) 2018-04-06 2020-02-25 Lam Research Corporation Method of etch model calibration using optical scatterometry
CN111971551A (zh) 2018-04-10 2020-11-20 朗姆研究公司 机器学习中的光学计量以表征特征
KR20200131342A (ko) 2018-04-10 2020-11-23 램 리써치 코포레이션 레지스트 및 에칭 모델링
KR102200662B1 (ko) * 2019-10-23 2021-01-12 충남대학교 산학협력단 비침습형 플라즈마 공정 진단 방법 및 장치
JP7288553B1 (ja) * 2021-07-14 2023-06-07 株式会社日立ハイテク プラズマ処理装置、データ解析装置及び半導体装置製造システム
KR102630373B1 (ko) * 2022-05-02 2024-01-30 세메스 주식회사 기판 처리 장치 및 기판의 부상량 측정 방법
US20230417682A1 (en) * 2022-06-23 2023-12-28 Onto Innovation Inc. Metrology solutions for complex structures of interest
CN115996031B (zh) * 2023-03-24 2023-06-13 武汉敏声新技术有限公司 谐振器的制作方法以及谐振器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US271047A (en) 1883-01-23 Geoege b
US4147435A (en) * 1977-06-30 1979-04-03 International Business Machines Corporation Interferometric process and apparatus for the measurement of the etch rate of opaque surfaces
DE19640273C1 (de) * 1996-09-30 1998-03-12 Siemens Ag Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
US5900633A (en) * 1997-12-15 1999-05-04 On-Line Technologies, Inc Spectrometric method for analysis of film thickness and composition on a patterned sample
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
JP2000241126A (ja) * 1999-02-25 2000-09-08 Nikon Corp 測定装置及び測定方法
US6271047B1 (en) * 1998-05-21 2001-08-07 Nikon Corporation Layer-thickness detection methods and apparatus for wafers and the like, and polishing apparatus comprising same
US6166819A (en) * 1998-06-26 2000-12-26 Siemens Aktiengesellschaft System and methods for optically measuring dielectric thickness in semiconductor devices
US6275297B1 (en) * 1998-08-19 2001-08-14 Sc Technology Method of measuring depths of structures on a semiconductor substrate
JP2000292129A (ja) * 1999-04-09 2000-10-20 Toshiba Corp エッチング深さ測定方法および装置
US6160621A (en) * 1999-09-30 2000-12-12 Lam Research Corporation Method and apparatus for in-situ monitoring of plasma etch and deposition processes using a pulsed broadband light source
US6340602B1 (en) * 1999-12-10 2002-01-22 Sensys Instruments Method of measuring meso-scale structures on wafers
US6413867B1 (en) * 1999-12-23 2002-07-02 Applied Materials, Inc. Film thickness control using spectral interferometry

Also Published As

Publication number Publication date
CN1675518A (zh) 2005-09-28
TWI303090B (en) 2008-11-11
KR20050047097A (ko) 2005-05-19
AU2003258170A1 (en) 2004-02-25
WO2004015727A3 (en) 2004-04-29
DE60329602D1 (de) 2009-11-19
CN100370221C (zh) 2008-02-20
JP4679365B2 (ja) 2011-04-27
AU2003255273A8 (en) 2004-02-25
EP1546649A1 (en) 2005-06-29
CN100376864C (zh) 2008-03-26
CN101221917A (zh) 2008-07-16
TW200405501A (en) 2004-04-01
TWI276802B (en) 2007-03-21
JP4841953B2 (ja) 2011-12-21
AU2003255273A1 (en) 2004-02-25
CN1675516A (zh) 2005-09-28
CN100595899C (zh) 2010-03-24
CN1675517A (zh) 2005-09-28
TW200405011A (en) 2004-04-01
EP1546650A1 (en) 2005-06-29
ATE445141T1 (de) 2009-10-15
KR20050028057A (ko) 2005-03-21
WO2004015365A1 (en) 2004-02-19
TW200403785A (en) 2004-03-01
EP1529193B1 (en) 2009-10-07
CN100353140C (zh) 2007-12-05
WO2004015364A1 (en) 2004-02-19
JP2005536074A (ja) 2005-11-24
EP1546650B1 (en) 2012-10-03
JP2005536076A (ja) 2005-11-24
JP4679364B2 (ja) 2011-04-27
JP2005536075A (ja) 2005-11-24
AU2003255272A1 (en) 2004-02-25
KR20050047098A (ko) 2005-05-19
WO2004015727A2 (en) 2004-02-19
EP1529193A2 (en) 2005-05-11

Similar Documents

Publication Publication Date Title
TWI314762B (en) Method for controlling a recess etch process
US6979578B2 (en) Process endpoint detection method using broadband reflectometry
TW516075B (en) Method and apparatus for controlling operation of a substrate processing chamber
US6476920B1 (en) Method and apparatus for measurements of patterned structures
TW200818364A (en) Neural network methods and apparatuses for monitoring substrate processing
JP4563584B2 (ja) プラズマ・エッチング工程の精度を改善する方法および装置
US7399711B2 (en) Method for controlling a recess etch process
US7019844B2 (en) Method for in-situ monitoring of patterned substrate processing using reflectometry.
US6836324B2 (en) Method and apparatus for measurements of patterned structures
TW200426344A (en) Methods for determining the depth of a buried structure
US20090122321A1 (en) Method of Measuring Deep Trenches with Model-Based Optical Spectroscopy
EP1037012B1 (en) Method and apparatus for measurements of patterned structures
JP4487375B2 (ja) パターンのモデル化方法、膜厚測定方法、工程状態判定方法、膜厚測定装置、工程状態判定装置、研磨装置、及び半導体デバイスの製造方法
JP2005303088A (ja) プラズマ処理装置及びレジストトリミング方法
Rathsack et al. Inline sidewall angle monitoring of memory capacitor profiles

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees