TWI309351B - Method and apparatus to monitor power consumption of processor - Google Patents

Description

1309351 (1) 九、發明說明 【發明所屬之技術領域】 本發明有關於一種監控處理器電源消耗的方法與裝 置。 【先前技術】 一中央處理單元（CPU )可以將多個處理能力整合在 # 單一晶粒上。CPU的性能可能爲受限於熱的，且可以依據 「外部」冷卻能力以及「內部」電源控制機構而定，前者 例如：被動式與主動式組件（例如：散熱器、風扇等 等），後者例如：軟體應用程式。電源控制機構可以包含 電源偵測機構以及電源降低機構。電源偵測機構可以偵測 高電源狀態且可以引動該電源降低機構。 電源控制機構可以使用電源監控方法，其可以基於類 比溫度量測而定。電源監控方法可能需要使用相對而言較 • 大的晶粒上組件，該些晶粒上組件可被設置於一有限數量 的預設「熱點」，以告知CPU的電源消耗。 【發明內容】 根據本發明係提供一種監控處理器電源消耗的方法與 裝置。該方法可以包含：計數一處理器之一組件的一微架 構事件；基於已計數之微架構事件的一加權値，估量該處 理器的一電源消耗値；以及，過濾已計數之微架構事件的 該加權値。 -4- (2) 1309351 本發明的一些較佳實施例將詳細描述如下。本發明的 其他特點、目的以及優點將詳細描述如下且伴隨著圖式而 更加清楚敘述，其中在所有的圖式中，相同之參考數字係 標明相同或類似的元件。 【實施方式】 於以下說明中，爲了解釋而非限制之目的，例如··特 • 定結構、架構、介面、技術等之特定細節係被加以說明， 以提供對本發明各種態樣的完全了解。然而，爲熟習於本 技藝者所了解的，本案之各種態樣可以在沒有特定細節的 情形下加以實施。於部分例子中，已知裝置、電路及方法 的說明被省略，以避免不必要的細節阻礙本發明之說明。 在下述詳細說明中的一些部分，係以一電腦記憶體內 的資料位元或二進位數位訊號上的運作之演算法與符號表 示法的方式加以呈現。這些演算法敘述與表示法可以爲熟 # 悉資料處理相關技藝的人士所使用的技術，以將其硏究成 果的實質運用至熟悉此技術的其他人是。 除了特別敘述以外，由下述的討論可顯然知道的，在 整份說明書中所使用的用語，例如：「處理」、「運 算」、「計算」、「決定」，或是其他係有關於一電腦或 電腦系統，或是其他相類似的電子運算裝置之動作及/或 運作，其運用及/或將位於電腦系統的暫存器及/或記億 體內表示爲實體的量（例如電子的量）轉換爲電腦系統的 記憶體、暫存器或其他資訊儲存、轉換或顯示裝置內表示 -5- (3) 1309351 爲實體的量之其他資料。再者，「複數個」可以用於整份 說明書，以敘述二或多個組件、裝置、單元、參數以及其 他。舉例而言，「複數個指令」敘述二或多個指令。 應該可以了解的是，本發明可使用於各種的應用。然 而本發明的範圍並不侷限於此，此處所揭示的電路與技術 可用於各種裝置，例如：電腦系統、處理器、CPU或是其 他。意欲包含於本發明範圍之內的處理器包含，僅藉由例 • 子加以說明，縮減指令集電腦（reduced instruction set computer ; RISC )、具有一管線的處理器、複雜指令集電 腦（complex instruction set computer ； CISC)以及其 他。 本發明的一些實施例可以使用一機器可讀取媒體或物 件（舉例而言）而加以實施，其可以儲存一指令或一組指 令，當藉由一機器（例如：藉由一處理器及/或其他合適 的機器）執行時，其導致該機器執行根據本發明實施例的 • 一方法及/或運作。舉例而言，此種機器可以包含任何和 是的處理平台、運算平台、運算裝置、處理裝置、運算系 統、處理系統、電腦、處理器或是其他，且可以使用任何 合適的硬體及/或軟體之組合而加以實施。舉例而言，該 機器可讀取媒體或物件可以包含任何合適類型的記憶體單 元、記憶體裝置、記憶體物件、記憶體媒體 '儲存裝置、 儲存物件、儲存媒體及/或儲存單元，例如：記憶體、可 移除或不可移除的媒體、可抹除或不可抹除的媒體、可寫 入或可覆寫的媒體、數位或類比媒體、硬碟、軟碟、CD- -6 - 1309351

I ⑷ ROM、CD-R、CD-RW、光碟、磁性媒體、各： DVD、磁帶、卡匣或是其他。該些指令可以包含 類型的碼，舉例而言，來源碼、編譯碼、直譯碼 碼、靜態碼、動態碼，或是其他，且可以使用任 高階、低階、物件導向、視覺化、已編譯及/或 式語言，例如：C、C + +、Java、BASIC、 Fortran、Cobol、組合語言、機械碼，或是其他。 • 參考第1圖，如圖所示係爲根據本發明一範 例的一電腦系統1 〇〇之方塊圖。然而本發明的範 限於此，電腦系統1 〇〇可以爲個人電腦（PC )、 助理（PDA )、網際網路設備、手機及/或其 置。在一例子中，電腦系統1 〇〇可以包含由電 120所供應電源的主處理單元110。於本發明 中，主處理單元110可以包含一處理器2 00，其 互連135而電性地耦接至一記憶體裝置140以及 ® 介面電路150。舉例而言，該系統互連135可以 /資料匯流排（假如需要的話）。應該可了解的 匯流排以外的其他互連亦可以用以將處理器200 憶體裝置140。舉例而言，一或多個專用線及/ 式機構（crossbar)可用以將處理器200連接至 置 1 4 0。 根據本發明的一些實施例，其可以包含任何 央處理器（CPU )。根據本發明的一些實施例 2 00可以包含一或多個核心220以及事件處理單 種類型的 任何合適 、可執行 何合適的 直譯的程 Pascal 、 例式實施 圍並不侷 個人數位 他運算裝 源供應器 的實施例 藉由系統 ~或多個 爲一位址 是，除了 連接至記 或一縱橫 記憶體裝 類型的中 ，處理器 元 240 〇 -7- (5) 1309351 再者’處理器200可以包含一快取記憶體（圖未示），舉 例而言：靜態隨機存取記憶體（SRAM )以及其他，或是 任何其他類型的內部積體型記憶體。記憶體裝置1 40可以 包含一動態隨機存取記憶體（DRAM )、非揮發性記憶 體’或是其他。在一例子中，記憶體裝置140可以儲存由 處理器200所執行的軟體程式（假如需要的話）。 然而本發明的範圍並不侷限於此，介面電路150可以 # 包含乙太網路介面及/或通用序列匯排流（USB )介面， 及/或其他。在本發明的一些範例式實施例中，一或多個 輸入裝置〗60可以連接至介面電路150，用以將資料與指 令鍵入至主處理單元110。舉例而言，輸入裝置160可以 包含一鍵盤、滑鼠、觸控螢幕、軌跡板、軌跡球、等位 點、語音辨識系統，及/或其他。 然而本發明的範圍並不侷限於此，輸出裝置170可經 由一或多個介面電路150而可操作地耦接至主處理單元 # 1 1 〇，且可以包含一或多個顯示器、印表機、喇叭，及/ 或其他輸出裝置（假如需要的話）。舉例而言，輸出裝置 之一可以爲顯示器。顯示器可以爲CRT顯示器、液晶顯 示器（LCD)，或任何其他類型的顯示器。 然而本發明的範圍並不侷限於此，電腦系統1 00可以 包含一或多個儲存裝置180。舉例而言，電腦系統1〇〇可 以包含一或多個硬碟機、一或多個CD裝置、一或多個 DVD裝置，及/或其他電腦媒體輸入輸出裝置（假如需要 的話）° -8 - (6) 1309351 然而本發明的範圍並不侷限於此，電腦系統丨〇〇可經 由連接至網路190而與其他裝置交換資料。上述網路連接 可以包含任何類型的網路連接，例如：乙太網路連接、 DSL、電話線、同軸電纜線等等。網路19〇可以爲任何類 型的網路，例如：網際網路、電話線網路、電纜線網路' 無線網路，舉例而言’符合IEEE標準802.1 la/b/g (1999)的網路，及/或其他。 ^ 然而本發明的範圍並不偈限於本發明的範例式實施 例’事件處理單元240可以計數來自核心220的—或多個 微架構事件’且可以基於一或多個已計數之微架構事件的 —已加權値估量處理器200的一電源消耗値。事件處理單 元24 0可以分別提供一或多個已加權値至—或多個事件。 事件處理單元24 0可以加總該一或多個已加權的事件，且 可以過濾已加權事件的總和。舉例而言，事件處理單元 240可以藉由計算一指數加權移動平均値（EWMA )而過 ® 濾已加權事件的總和（假如需要的話）。應該可了解的 是’事件處理單元240可以藉由硬體，或藉由軟體，或藉 由硬體及/或軟體的任意組合而加以實施。再者，處理器 200可以藉由輸出裝置170及/或藉由網路190而提供對 應於已估量之電源消耗値的一輸出訊號，舉例而言，以使 得一或多個電腦可以讀取已估量之電源消耗値。該一或多 個電腦可以執行一電源消耗應用程式，其可以傳送指令以 平衡處理器200的電源（假如需要的話）。在本發明的一 些實施例中，處理器200可以接收來自該一或多個電腦的 (7) 1309351 指令，以基於已估量的電源消耗値而平衡處理器200的電 源，然而本發明的範圍並不侷限於此。 然而本發明的範圍並不侷限於此，在一些實施例中， 微架構事件可以具有微架構指令（例如：load、 STORE、ADD、SUBTRACT、MULT、SHIFT、AND 等等） 的特徵。再者，此些指令可以包含輸入値與輸出値，例 如：登錄値及/或常數。 φ 參考第2圖，如圖所示係爲根據本發明一範例式實施 例的第1圖中之處理器200的詳細方塊圖。然而本發明的 範圍並不偈限於此，如上所述，處理器2 0 0可以包含一或 多個核心220以及事件處理單元240。根據本發明的一些 實施例，一或多個核心220可以包含一微架構計數器 222。舉例而言，微架構計數器222可以包含一或多個埠 解碼器223、一或多個累加器224，以及一或多個事件計 數器225 。 ® 然而本發明的範圍並不侷限於此，事件處理單元240 可以包含一或多個可程式化的預除器單元245、一組合器 250、一過濾器255、一比較器260、一臨界値電路265、 一記億體270，以及一電源控制器2 80。記憶體270可以 包含該處理器的基本輸入輸出系統（BIOS ) 275。 然而本發明的範圍並不侷限於此，解碼器223可以將 來自處理器200之核心，例如：一或多個核心220的不同 組件（例如：埠）的微架構事件解碼。累加器224可以累 加已解碼的事件，且可以提供一埠的活動指示至計數器 -10- (8) 1309351 1 2 2 5。舉例而言，該些事件可以由埠〇、1與N的解碼器所 偵測。微架構事件可以由單一累加器，例如：累加器224 所累加，且可以由計數器225所計數，以提供微架構事件 的計數値至事件處理單元240 (假如需要的話）。 根據本發明的一實施例，事件處理單元240可以包含 一或多個可程式化的預除器單元24 5。可程式化的預除器 單元245之數量可以基於由該系統所解碼的事件類型之數 # 量而定，然而本發明的範圍並不侷限於此。可程式化的預 除器單元245可以依據一權數而預除已計數之微架構事 件。舉例而言，假如一事件對應至5個單元之電源，指派 至該事件的權數可以爲5，然而本發明的範圍並不侷限於 此。根據本發明的範例式實施例，可程式化的預除器單元 245可以自記憶體270載入權數，且該權數可以被指派至 已計數之微架構事件。根據本發明的一些實施例，該權數 可以由處理器200的BIOS 275提供（假如需要的話）。 • 然而本發明的範圍並不侷限於此，組合器2 5 0可以組 合來自可程式化的預除器24 5的已加權且已計數微架構事 件，且可以藉由組合核心220的微架構事件之已加權値而 產生一電源估量値。在本發明的一些實施例中，過濾器 25 5可以過濾已加權的微架構事件且可以提供已過濾的事 件至比較器260。舉例而言，過濾器2 5 5可以爲低通過濾 器、移動平均過濾器、Alpha Beta過濾器，其亦爲已知的 指數加權移動平均（EWMA )過濾器，或其他。 然而本發明的範圍並不侷限於此，比較器260可以比 -11 - (9) 1309351 較該電源估量値以及臨界値電路265的値。舉例而言，臨 界値可以爲由處理器200的電源降低機制所處理的電源單 元之最大數量。根據本發明的一實施例，假如該比較結果 是大於臨界値電路265的値時，電源控制器280可以控制 參數以平衡處理器200多個組件的電源消耗。舉例而言， 電源控制器280可以變動處理器200的電壓或頻率，或是 電壓與頻率，及或可以週期性地延遲處理器200的運作， # 以降低處理器200的電源消耗（假如需要的話）。 參考第3圖，如圖所示係爲根據本發明一範例式實施 例的一方法之流程圖。然而本發明的範圍並不侷限於此， 處理器200可以包含一或多個核心，例如：核心220。核 心220可以包含組件、埠等等，其可以實行微架構事件， 例如：核心之多個組件的運作可藉由軟體指令而觸發（假 如需要的話）。解碼器（例如：解碼器22 3 )可以將微架 構事件解碼（文字方塊3 05 )且計數器（例如··計數器 • 225 )可以計數該處理器核心之多個組件的微架構事件 (文字方塊3 1 5 )。 根據本發明的一些實施例，計數器可以提供多個値， 其可以用於估量該處理器的電源消耗，以偵測在處理器核 心以及其他裝置中的「熱點」。根據本發明的一些實施 例’該處理器的電源消耗之估量可藉由自該處理器BIOS 載入加權値（文字方塊3 25 )、藉由將該加權値指派至已 計數之微架構事件而預除已計數之微架構事件（文字方塊 3 3 5 )’以及假如需要的話，組合已加權的微架構事件以 -12- (10) 1309351 提供一電源消耗値（文字方塊3 4 5 )而完成。在本發明的 —些實施例中，加權値可以依據基於量測的實際矽佈局而 加以程式化（假如需要的話）。 附加地或另外可選擇地，可以藉由計算在一預設時間 期間的該些事件之移動平均値而產生電源消耗値（文字方 塊355)。舉例而言，在一些實施例中，該預設的時間可 以爲1毫秒（假如需要的話）。應該可以了解的是，移動 • 平均法僅爲可用以過濾微架構事件的組合値之方法的例子 之一；其他過瀘的方法，例如：指數加權移動平均法可使 用於本發明的不同實施例（假如需要的話）。 然而本發明的範圍並不侷限於此，該電源消耗估量値 可以與一臨界値加以比較（文字方塊3 6 5 )，例如：與臨 界値電路265的値比較。在本發明的一些實施例中，該臨 界値可以大致上等於處理器的最大電源消耗位準，舉例而 言，對應於與該處理器有關的冷卻裝置，例如：一外部被 # 動式及/或主動式冷卻裝置的最大冷卻容量之電源消耗位 準。 根據本發明的一些實施例，假如該電源消耗估量値在 該臨界値以上（文字方塊3 75 )，一電源控制器（例如： 電源控制器280 )可以平衡該處理器組件上的負載，以降 低該處理器的電源消耗（文字方塊385)。舉例而言，該 電源控制器可以變動該處理器的電壓位準及/或該處理器 的頻率位準，及/或該處理器的電壓與頻率位準，且可以 週期性地延遲該處理器的運作，或其他。 -13- (11) 1309351 然而本發明的範圍並不侷限於此，應該可以了解的 是’此處所述的「電源」亦可以稱爲能量，舉例而言，電 源降低亦可以稱爲能量降低。 本發明的一些較佳實施例已詳細描述如上。然而，除 了如上描述外，本發明還可以廣泛地在其他的實施例施 行’且本發明的範圍並不受實施例之限定，其以之後的專 利範圍爲準。任何熟習此技藝者，在不脫離本發明之精神 • 和範圍內，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 【圖式簡單說明】 本發明的一些較佳實施例將加以詳細描述。然而，除 了所述，本發明還可以廣泛地在其他的實施例施行，且本 發明的範圍並不受實施例之限定，其以之後的專利範圍爲 準。本發明的許多觀點可以參考以下的圖式而更加清楚的 Φ 了解。相關圖式並未依比例繪製，其作用僅在清楚表現本 發明有關定理。 第1圖係爲根據本發明一範例式實施例的電腦系統之 方塊圖； 第2A與2B圖係爲根據本發明一範例式實施例的處理 器之方塊圖的說明；以及 第3圖係爲根據本發明一範例式實施例之用以降低一 處理器的電源消耗之方法的流程圖。 再者，爲提供更清楚的描述及更易理解本發明，圖式 -14- (12) 1309351 內各部分並沒有依照其相對尺寸繪圖，某些尺寸與其他相 關尺度相比已經被誇張；不相關之細節部分也未完全繪 出，以求圖式的簡潔。此外，使用數字來表示圖式中相對 應的部分。 【主要元件符號說明】

1 〇 〇 :電腦系統 1 1 0 :主處理單元 1 2 0 :電源供應器 1 3 5 :系統互連 140 :記憶體裝置 1 50 :介面電路 1 6 0 :輸入裝置 170 :輸出裝置 1 8 0 :儲存裝置 1 9 0 :網路 200 :處理器 2 2 0 :核心 222 :微架構計數器 2 2 3 :解碼器 2 2 4 :累加器 225 :事件計數器 240 :事件處理單元 245 :可程式化的預除器 -15- (13)1309351

250 ： 25 5 ： 260 ： 265 ： 270 ： 275 ： 280 ： 3 05 ： 3 15: 325 ： 3 3 5 ： 構事件 345 ： 3 5 5 ：

而產生電 3 65 ： 3 75 ： 3 85 ： 組合器 過濾器 比較器 臨界値電路 記憶體 BIOS 電源控制器 將微架構事件解碼 計數來自處理器核心的微架構事件 自BIOS載入加權値 藉由將該加權値指派至微架構事件以預除微架 組合微架構事件 藉由計算一預設時間期間的事件之移動平均値 源消耗估量値 比較電源消耗估量値與臨界値 超過臨界値？ 平衡該處理器上的電源消耗 -16-

Claims (1)

1309351 .¾

十、申請專利範圍 附件2A : 第094 1 3 1 1 67號專利申請案 中文申請專利範圍替換本 民國98年1月6日修正 1.一種用以監控電源消耗的方法，該方法包含： 解碼來自處理器的核心之ί阜的一微架構事件，以形成 已解碼之微架構事件； 藉由該已解碼之微架構事件來產生至少一軟體中斷； 計數該至少一軟體中斷，以形成該已解碼微架構事件 的計數； 藉由將一加權値指派至該已解碼微架構事件的該計 數’而預除該已解碼微架構事件的該計數；以及 藉由計算一預設時間期間之該已解碼微架構事件的該 計數的二或多個之移動平均値，而產生一電源消耗估量 値。 2.如申請專利範圍第1項所述之方法，其中該估量步 驟包含： 自該處理器的一基本輸入輸出系統載入一加權値。 3 .如申請專利範圍第1項所述之方法，包含： 計數二或多個微架構事件； 藉由將二或多個可程式化的權數分別地指派至該已計 數的微架構事件，以預除該二或多個已計數之微架構事 件；以及 組合該二或多個已加權的微架構事件以產生一電源估 1309351 ^ mi. 6', . ..，乂:\.'，.： ' \ ... ·. ., 量値。 4.如申請專利範圍第1項所述之方法，其中該處理器 包含二或多個核心，該方法包含： 計數該二或多個核心的二或多個組件的二或多個微架 構事件；以及 基於該二或多個已計數的微架構事件之加權値，估量 該處理器的電源消耗値。 φ 5 .如申請專利範圍第4項所述之方法，包含： 基於該二或多個已計數的微架構事件之加權値，平衡 通過二或多個核心的一負載。 6 ·如申請專利範圍第4項所述之方法，更包含： 將該電源估量値與一臨界値作比較；以及 假如該電源估量値超過該臨界値時，降低該處理器的 電源消耗。 7 .如申請專利範圍第6項所述之方法，其中該降低步 蠊驟包含： 變動該處理器的一電壓位準與一頻率。 8 .如申請專利範圍第6項所述之方法，其中該降低步 驟包含： 變動該處理器的一頻率以及週期性地延遲該處理器。 9·—種處理器，包含： 一解碼器，用以解碼來自該處理器的核心之埠的一微 架構事件以及形成已解碼之微架構事件； 一微架構事件計數器，用以計數該已解碼之微架構事 -2- 1309351 「H七 件； 一基本輸入輸出系統，用以儲存一權數；以及 一可程式化的預除器，用以自該基本輸入輸出系統載 入該權數以及將該權數指派至該已計數之微架構事件，和 用以藉由將一加權値指派至該已解碼微架構事件，而預除 該已解碼微架構事件的該計數；以及 一電源估量器，用以藉由計算一預設時間期間之該已 φ 解碼微架構事件的該計數的二或多個之移動平均値，而產 生一電源消耗估量値。 1 0·如申請專利範圍第9項所述之處理器，包含： 二或多個核心，其中該二或多個核心中的一核心包含 一解碼器，用以解碼該核心的一組件之微架構事件；以及 一組合器，用以藉由分別地組合該二或多個核心的二 或多個微架構事件之已加權値以產生一電源估量値。 1 1.如申請專利範圍第9項所述之處理器，包含： # 一比較器，用以將該電源估量値與一臨界値作比較； 以及 一電源控制器，用以依據該臨界値平衡該處理器的電 源消耗。 12_如申請專利範圍第11項所述之處理器，其中該電 源控制器可藉由變動該處理器的一電壓與一頻率，以平衡 該電源消耗。 1 3 . —種電腦系統，包含： 一處理器，其至少包含： -3-

1309351 一解碼器，用以解碼來自該處理器的核心之埠的 一微架構事件以及形成已解碼之微架構事件； 一微架構事件計數器，用以計數該已解碼之微架 構事件； 一記憶體，其具有一基本輸入輸出系統以儲存一 權數；以及 一可程式化的預除器，用以自該記憶體載入該權 φ 數以及將該權數指派至該已計數之微架構事件，和用以藉 由將一加權値指派至該已解碼微架構事件，而預除該已解 碼微架構事件的該計數；以及 一電源估量器，用以藉由計算一預設時間期間之 該已解碼微架構事件的該計數的二或多個之移動平均値， 而產生一電源消耗估量値。 1 4 .如申請專利範圍第1 3項所述之電腦系統，其中該 處理器包含至少二或多個核心，該二或多個核心中的一核 # 心、包含： 一解碼器，用以解碼該核心的一組件之微架構事件； 以及 一組合器，用以藉由分別地組合該二或多個核心的二 或多個微架構事件之已加權値以產生一電源估量値。 1 5 ·如申請專利範圍第1 3項所述之電腦系統，其中該 處理器包含： 一比較器，用以將該電源估量値與一臨界値作比較； 以及 -4- 1309351

一電源控制器，用以依據該臨界値平衡該處理器的電 源消耗。 1 6.如申請專利範圍第1 5項所述之電腦系統，其中該 電源控制器可藉由變動該處理器的一電壓與一頻率，以平 衡該電源消耗。 1 7 .如申請專利範圍第1 5項所述之電腦系統，其中該 電源控制器可藉由變動該處理器的一頻率以及週期性地延 φ 遲該處理器，以平衡該電源消耗。 1 8 . —種電腦系統，包含： 一處理器，其至少包含： 一解碼器，用以解碼來自該處理器的核心之埠的 一微架構事件以及形成已解碼之微架構事件； 一微架構事件計數器，用以計數該已解碼之微架 構事件； 一記憶體，其具有一基本輸入輸出系統以儲存一 φ 權數； 一可程式化的預除器，用以自該記憶體載入該權 數以及將該權數指派至該已計數之微架構事件，和用以藉 由將一加權値指派至該已解碼微架構事件，而預除該已解 碼微架構事件的該計數； 一電源估量器，用以藉由計算一預設時間期間之 該已解碼微架構事件的該計數的二或多個之移動平均値， 而產生一電源消耗估量値；以及 一液晶顯示器。 -5- 1309351

1 9 .如申請專利範圍第1 8項所述之電腦系統，其中該 處理器包含至少二或多個核心，該二或多個核心中的一核 心包含： 一解碼器，用以解碼該核心的一組件之微架構事件； 以及 一組合器’用以藉由分別地組合該二或多個核心的二 或多個微架構事件之已加權値以產生一電源估量値。 φ 20.如申請專利範圍第1 8項所述之電腦系統，其中該 處理器包含： 一比較器，用以將該電源估量値與一臨界値作比較； 以及 一電源控制器，用以依據該臨界値平衡該處理器的電 源消耗。 2 1 .如申請專利範圍第20項所述之電腦系統，其中該 電源控制器可藉由變動該處理器的一電壓與一頻率，以平 φ 衡該電源消耗。 22.如申請專利範圍第1 8項所述之電腦系統，其中該 電源控制器可藉由變動該處理器的一頻率以及週期性地延 遲該處理器，以平衡該電源消耗。 23 . —種電腦系統，其包含一儲存媒體且該儲存媒體 具有儲存於其上的指令，當執行時，該些指令導致： 解碼來自處理器的核心之埠的一微架構事件，以形成 已解碼之微架構事件； 藉由該已解碼之微架構事件來產生至少一軟體中斷； -6- 1309351

計數該至少一軟體中斷，以形成該已解碼微架構事件 的計數； 藉由將一加權値指派至該已解碼微架構事件的該計 數，而預除該已解碼微架構事件的該計數；以及 藉由計算一預設時間期間之該已解碼微架構事件的該 計數的二或多個之移動平均値，而產生一電源消耗估量 値。 0 2 4 ·如申請專利範圍第2 3項所述之電腦系統，其中當 執行時，該些指令導致： 自該處理器的一基本輸入輸出系統載入一加權値。 25 .如申請專利範圍第23項所述之電腦系統，其中當 執行時，計數的指令導致： 計數二或多個微架構事件且進一步導致： 藉由將二或多個可程式化的權數分別地指派至該 已計數的微架構事件，以預除該二或多個已計數之微架構 # 事件；以及 組合該二或多個已加權的微架構事件以產生一電 源估量値。 2 6 .如申請專利範圍第2 3項所述之電腦系統，其中當 執行時，該些指令導致： 比較該電源估量値與一臨界値；以及 根據該臨界値降低該處理器的電源消耗。 2 7 ·如申請專利範圍第2 5項所述之電腦系統，其中當 執fr時，該些指令導致· 1309351 -· 的二或 百十數該處理器的二或多個核心之二逮-多 多個微架構事件；以及 基於該一或多個已計數的微架構事件之加權値，估量 該處理器的電源消耗値。 28.如申請專利範圍第27項所述之電腦系統，其中當 執行時，該些指令導致： 基於該二或多個已計數的微架構事件之加權値，平衡 • 通過該處理器的該二或多個組件的一負載。 29_如申請專利範圍第26項所述之電腦系統，其中當 執丫了時’降低步驟的指令導致： 變動該處理器的一電壓位準與一頻率β 30.如申請專利範圍第23項所述之電腦系統，其中當 執行時，該些指令導致： 輸出一估量的電源消耗値：以及 接收指令以基於已估量的電源消耗値來平衡該處理器 φ 的電源。