1298922 (1) 九、發明說明 【發明所屬之技術領域】 用 電 晶 卡 1C 彈 針 各 提 12 該 定 可 源 而 14 大致地，本發明有關測試積體電路，且特別地有關 於降低積體電路測試中會造成其實行之邏輯狀態轉變之 源雜訊的裝置。 【先前技術】
積體電路（1C )測試器可同時測試半導體晶圓上以 粒形式之一組ICs。第1圖係方塊圖，描繪一透過探針 1 2連接於可形成於半導體晶圓上之一組相同的測試中 裝置（DUTs) 14之典型1C測試器10，測試器10利用 簧接腳1 5或其他裝置連接不同的輸入及輸出端子於探 卡1 2上之一組接點1 6。探針卡1 2包含一組用於接觸 DUT 14表面上之輸入/輸出（I/O )墊1 9的探針1 8，且 供連結接點1 6於探針1 8之導電路徑20，穿過探針卡 之路徑允許測試器1 〇傳輸測試信號至DUT 1 4以及監視 DUT 14所產生之輸出信號。因爲數位積體電路常包含 時脈以響應於週期主時脈信號（CLOCK)之同步邏輯閘 故探針卡1 2亦提供一路徑22，透過該路徑該測試器1 0 供應CLOCK信號到各DUT14。該測試系統亦包含一電 供應器24，用於當測試DUTs 14時供應功率於它們， 探針卡12則透過探針18連接電源供應器24於各DUT 之功率輸入墊26。 在DUT 14內之各開關電晶體具有固有之輸入電容， (2) 1298922 而爲了開啓或關閉電晶體，該電晶體之驅動器必須充電或 放電該電晶體之輸入電容。當驅動器充電電晶體之輸入電 容時，其將從電源供應器24獲得充電電流。一旦該電晶 體之輸入電容完全地充電時，其驅動器僅需供應一保持該 電晶體之輸入電容充電所需之相當小量的漏電流，使得該 電晶體保持開啓或關閉。在實行同步邏輯之DUTs中，大 多數電晶體之開關會立即地發生於各CLOCK信號脈波之 邊緣之後，所以立即在各脈波之CLOCK信號之後會在輸 入至各DUT 1 4的電源供應電流1 1中存在暫時性的增加， 而提供了改變該DUT內不同電晶體開關狀態所需之充電 電流，然後在CLOCK信號循環中，在該等電晶體已改變 狀態之後，供應電流1 1之需求會成爲 > 靜態〃之穩定狀 態位準且維持於該處，直到下一個CLOCK信號循環開始 爲止。 透過其，該探針卡12可連接電源供應器24於各DUT 14之信號路徑28具有第1圖中藉電阻R1所表示之固有 阻抗。因爲在電源供應器24之輸出與DUT 14之功率輸入 26間存在有電壓降，故DUT 14之供應電壓輸入VB多少 會比電源供應器24之輸出電壓VA少，且雖VA可較佳地 調整，但VB會隨著電流1 1之大小而變化。在各CLOCK 信號循環啓動之後，充電開關電晶體之輸入電容所需之11 中之暫時增加會增加R1上之電壓降，因而暫時性地降低 VB。由於發生於各CLOCK信號脈波邊緣之後的供應電壓 VB中之傾斜係一能夠不利地影響DUTs 1 4性能之雜訊形 (3) 1298922 式’故企望於限制其大小及期間。吾人可藉降低電源供應 器24與DUTs 14間之該等路徑28的電抗來限制該雜訊， 例如藉增加導體大小或藉使路徑2 8之長度最小化。然而 ’藉其，吾人降低該電抗之數量將有實用上的限制。 吾人亦可藉設置電容器C1於該探針卡12上靠近各 DUT 14之功率輸入26處來降低電源雜訊。第2圖描繪當 電容器C1並不十分大時，IC14之功率輸入26處之供應 電壓VB及電流II響應輸入於1C 14之CLOCK信號脈波的 行爲。須注意的是，在時間T1之CLOCK信號邊緣之後， 在II中於其靜態位準IQ上方之暫時上升會產生暫時的增 加於R1上的壓降中，其依序地會在供應電壓VC中產生 暫時性傾斜於其靜態位準VQ之下。 第3圖描繪當電容器C1十分大時，VB及II的行爲 。在CLOCK信號脈波之間，當DUT 14爲靜態時，電容 器C1會充電至VB的靜態位準。在時間T1處之CLOCK 信號上升緣（或下降緣）之後，當DUT 14暫時地需要更 多的電流時，電容器C1會供應若干其所儲存之電荷至 DUT 14，因而降低額外電流之量，所以電源供應器24必 須提供以配合所增加之需求。例如可在第3圖中發現，電 容器C 1的存在會降低R 1暫時性電壓降的大小且因此降低 了輸入至DUT 14之供應電壓VB中之傾斜的大小。 對於足敷限制VB中之變化的電容器而言，該電容器 必須足夠大，以便供應所需之電荷至DUT 1 4，且必須定 位靠近DUT 14，使得C1與DUT 14間之路徑阻抗極低。 (4) 1298922 不幸地，並非總是便利地或可行地安裝大的電容器於接近 各DUT 14之電源輸入端26的探針卡12之上。第4圖係 典型探針卡1 2的簡化平面視圖，1C測試器1 〇位於該探針 卡上方而含DUTs 14之晶圓則保持於該探針卡下方。因爲 第1圖之1C測試器1 0的I/O端子相較於所測試晶圓之表 面區域係分佈於相當大的區域上，所以探針卡1 2提供相 當大的上方表面25以用於保持測試器接達之接點1 6。另 > 一方面，在接觸晶圓上之DUTs 14之探針卡12下方面上 的探針1 8 (未圖示）則集中在探針卡1 2之相當小的中心 區域27下方。 在探針卡12上方表面25上之接點與區域27下方之 探針1 8間的路徑阻抗係各接點1 6與其對應探針間之距離 的函數。爲使電容器C1與DUTs間之距離最小化，該等 電容器應安裝於探針卡12上接近（或在上方）該小的中 心區域27處。然而，當晶圓含有大量欲測試之ICs或具 > 有大量密集封裝端子之1C時，並沒有足夠空間來安裝所 需數目之充分接近中心區域27之足夠大小的電容器C1。 【發明內容】 在採用同步邏輯之測試中的積體電路裝置（DUT )之 測試期間，在輸入至DUT之時脈信號的各連續前緣或後 緣之後，DUT會經歷暫時性之對於電源供應電流之增加的 需求，當形成邏輯裝置之電晶體遭受狀態轉變以響應於時 脈信號邊緣時，該DUT會需要額外的電流來充電該等電 (5) 1298922 晶體的輸入電容。本發明將限制各時脈信號脈波之後在電 源供應電流中之暫態增加所造成之D U T功率輸入端之電 源供應電壓中之變化，因此’本發明可降低DUT之功率 輸入端的電源供應雜訊。 根據本發明，充電電流脈波係在各時脈信號邊緣之後 供應至DUT的功率輸入端，而在測試期間補充主電源供 應器所持續供應之電流，適當地由輔助電源供應器所供電 之充電電流脈波可降低主電源供應器增加其輸出電流以配 合DUTs所增加之需求的需要。儘管DUT之對於電流所增 的需求，具有實質保持恆常之主電源供應器之輸出電流， 則在主電源供應器與DUT間之路徑阻抗上的壓降會實質 地保持恆常，所以在DUT之功率輸入端的供應電壓亦將 實質地保持恆常。 在各時脈信號邊緣之後，DUT所需之額外充電電流量 將根據其內部邏輯裝置遭受之狀態轉變的數目及性質而變 化以響應該時脈信號邊緣。因爲1C的測試需要1C執行預 定順序的狀態改變，故測試期間之1C行爲，含其在各時 脈信號邊緣期間對於電流之需求係可預測的。因此，在各 時脈信號邊緣之後所供應之電流脈波大小可予以調整，以 適合各時脈信號脈波之後DUT所需之額外充電電流的預 測量，而對於各時脈信號邊緣之後由DUT所引起之電流 中增加之預測，則可依據例如在相同測試條件下藉相同之 DUT所引起之電流的測量，或依據模擬DUT遭受類似的 測試。 -8 - (6) 1298922 雖然在任一測試循環可以以相當高的準確性來預測一 特定形式1C可引起之充電電流量，但任一該形式之既定 DUT所引起的額外充電電流之實際量則或多或少地會比所 預測量更高或更低。尤其，相對於該等電晶體在狀態改變 期間所需之充電電流量，在ICs製造中之隨機過程的變化 會使所有之ICs表現稍有不同的行爲。爲補償DUTs間之 此等不同，可配置回授電路以監看DUT之電源供應端之 電壓以及適當地計量所預測之電流脈波大小，以便使該電 壓中之變化最小。 因此，在各時脈信號循環之後供應至DUT之電源輸 入端的電流脈波大小係在該時脈信號循環期間由該形式之 DUT所引起之額外電流的所預測大小之函數，但所預測之 脈波大小係由回授所計量，以便使該預測能適應以調節所 測試的各特定DUT之充電電流要求中的變化。 此規格之結論部分特定地指出及明確地主張本發明之 標的物。然而，該等熟習於本項技術之人士藉硏讀本規格 之其餘部分且以其中相同參考符號表示相同元件之附圖作 參考，將可更佳地瞭解本發明之組織及操作方法’以及其 進一步之優點及目的。 【實施方式】 <系統架構> 第5圖以方塊圖形式描繪一透過探針卡32連結於一 組在半導體晶圓上以晶粒形式之相同的測試中1C裝S ( -9 - (7) 1298922 DUTs) 34之積體電路（IC)測試器30。探針卡32包含 一組探針37，用於接達DUTs 34表面上之輸入/輸出端子 墊3 9 ;且亦包含信號路徑46，連結測試器3 0於探針3 7 以允許1C測試器30傳送時脈信號（CLOCK)及其他測試 信號至DUTs 34，以及傳遞DUT輸出信號回到測試器，使 該測試器能監看該等DUTs之行爲。 探針卡3 2亦經由穿過該探針卡而引線至探針3 7且延 伸至端子41的導體而連結主電源供應器至各DUT 34之功 率輸入端41，電源供應器36產生一良好調整的輸出電壓 VA且持續地供應電流12至DUT 34。爲描繪之目的，第5 圖表示穿過探針卡32在主電源供應器36與各DUT之間 的路徑43之固有阻抗爲電阻器R1。由於在各電阻器R1 上之壓降，各DUT3 4之輸入的供應電壓VB總是稍爲小於 VA。 根據本發明，安裝於探針卡3 2上之第一電晶體開關 SW1連結一輔助電源供應器38於一組安裝於探針卡32中 之電容器C2 ; —組亦安裝於探針卡3 2上之第二電晶體開 關SW2連結各電容器C2至相對應之DUT 34的功率輸入 端。第5圖中所示之電阻器R2代表當開關SW2關閉時在 各電容器C1與DUT 34之功率輸入端子41間之探針卡32 內的固有信號路徑阻抗。1C測試器3 0提供一用於SW 1之 輸出控制信號CN1，一用於控制開關SW2之控制信號 CNT2，及用於控制輔助電源供應器38之輸出電壓VC大 小之CNT3。如下文所詳細描述地，輔助電源供應器38、 -10- (8) 1298922 開關SW1及SW2，以及電容器C2扮演一輔助電流源，當 需要配合DUT所需供應電流中之任何期待性增加時’即 在1C測試器30之控制下注入電流脈波13於各DUT之功 率輸入端41內。 <電源供應雜訊> DUTs 34實行同步邏輯，其中形成邏輯閘之開關電晶 體會導通及關閉以響應測試器3 0所提供之週期性之主 CLOCK信號的脈波，各開關電晶體具有固有的輸入電容 ，且爲了導通或關閉該電晶體，其驅動器必須充電或放電 該電晶體之輸入電容，當DUTs 34內之驅動器充電電晶體 之輸入電容時，將增加必須供應至各DUT之功率輸入端 4 1的電流11量。當電晶體之輸入電容充滿電荷時，其驅 動器僅需供應保持該電晶體之輸入電容充電所需之相當小 的漏電流量，使得該電晶體維持導通或關閉即可。所以， 在CLOCK信號之各脈波之後，輸入各DUT 34之電源供 應電流11中會有暫時性的增加，而提供改變不同的電晶 體之開關狀態所需之充電電流。在CLOCK信號循環中之 稍後，於該等電晶體已改變狀態之後，電源供應電流之需 求會產生''靜態〃之穩定狀態位準且維持於該處直到下一 個CLOCK信號循環之開始爲止。 因爲在各CLOCK信號循環之起始處DUT 34所需之 額外電流II量將依據該特定CLOCK信號循環期間所導通 或關閉之電晶體的數目及性質而變，故充電電流之需求可 -11 - (9) 1298922 變化於循環之間。 若測試器30 —直保持開關SW1及SW2開啓，則主電 源供應器36將一直提供所有的電流輸入Π至各DUT 34 。在此例中，由於在各CLOCK信號脈波之後各DUT 34 內所增加的開關動作，在供應電流11中之暫特性的增加 將造成主電源供應器36與DUT 34間信號路徑43之固有 阻抗R 1上之壓降中的暫時性增加，此隨後將造成DUT之 功率輸入端4 1之電壓VB中的暫時性傾斜，第2圖代表當 SW2開啓時之VB及II的行爲。因爲在各CLOCK信號脈 波邊緣之後所發生之供應電壓VB中之傾斜係可不利地影 響DUTs 3 4性能的雜訊形式，故企望於限制電壓傾斜的大 小。 <預測性電流補償> 根據本發明一實施例，1C測試器3 0控制輔助電源供 應器38以及開關SW1及SW2的狀態，使得電容器C2可 在各測試循環之起始時供應額外的充電電流13至DUT 34 。僅在各CLOCK信號循環之初始部分期間流動之充電電 流13會結合主電源供應器之電流12，而提供電流輸入II 至DUT 34。當充電電流13提供大約相同於DUT 34內之 開關電晶體之電容在CLOCK信號脈波之後所取得之電荷 量時，則在該CLOCK信號脈波之後僅存在相當小的改變 於主電源供應器3 6所產生之電流12中，因而在供應電壓 VB中僅存在很小的變化。 -12- (10) 1298922 因此，在各CLOCK信號邊緣之前，測試器30會供應 資料CNT3至輔助電源供應器38而指示所企望之輔助供 應電壓VC之大小且接著關閉開關SW1。接著，電源供應 器38充電所有電容器C2，電容器C2所儲存之電荷量係 成比例於VC的大小。當電容器C2已具有時間充滿電荷 時，測試器30開啓開關SW1 ;之後，在下一 CLOCK信號 循環起始之後，測試器30會關閉所有開關SW2，使得儲 存於電容器C2中之電荷可當作流入DUTs 34內的電流13 ;接著，當認爲需要暫態充電電流時，測試器3 0將開啓 開關SW2，使得在該CLOCK信號循環之剩餘部分之期間 僅主電源供應器36供應電流於DUTs 34。此過程將在該 CLOCK信號之各循環期間重複於測試器30，而經由控制 資料CNT3調整VC之大小以用於各時脈循環，以便提供 一定大小之電流脈波1C來滿足該特定時脈信號循環期間 所預測之充電電流的需求。所以該1C電流脈波之大小可 變化於循環之間。 第6圖描繪CLOCK信號循環之初始部分期間，供應 電壓VB，及電流II、12及13的行爲。電流II顯示在 CLOCK脈波邊緣之後，在時間T1處，於其靜態位準IQ1 上方之大的暫時性增加，以充電DUT 34內之電容。電流 13快速地上升而實質地提供所有額外的充電電流。主電源 供應器3 8之輸出電流12僅顯示一相當小的擾動於其靜態 値IQ2，而產生小的失配於13與12的暫態成分之間。因 爲12中之變化小，故 VB中之變化亦小。所以，由於 -13- (11) 1298922 DU Ts 34中之開關暫態，本發明可實質地限制電源供應雜 訊。 <測試器之程式規劃> 如上述，各DUT 34在CLOCK信號循環之起始時所 產生之額外充電電流量會依據該CLOCK信號循環期間所 導通或關閉之電晶體數目而定，且充電電流會變化於循環 之間。爲提供適當之電壓調整於DUT端子41，測試器30 必須預測出究竟DUT 34將在各CLOCK信號邊緣之後儲 存多少電荷，因爲測試器必須調整輔助電源供應器輸出 VC之大小，使得電容器C2在各CLOCK信號循環之前儲 存適當的電荷量。 第7圖描繪一建立以允許測試器3 0實驗性地確定各 測試循環期間其所應設定之VC位準的測試系統。熟知之 適合操作且相似於欲測試之ICs的參考DUT 40係經由探 針32以大致相同於DUTs 34欲連接之方式連接於測試器 3 〇，使得測試器3 0可執行相同的測試於參考1C40之上， 而且探針卡32亦連結參考IC40之電源供應端子於測試器 3 〇之輸入端子，使得測試器3 0可監看電源供應電壓VB。 測試器30接著利用VC之最小値僅執行測試之第一 CLOCK循環而觀察VB，若在該CLOCK信號循環期間VB 落在所企望下限之下方時，測試器3 0利用VC之較高値來 重複該測試的第一 CLOCK信號循環，此過程將重複直到 建立該第一 CLOCK信號循環之vc的適當値爲止。然後 14- (12) 1298922 ，該測試器重複地執行該測試之首先的兩CLOCK信號循 環而在第二CLOCK信號循環期間監看VB且按此調整VC ，使用相同的程序來建立該測試之各接續的C L Ο C K信號 循環之VC適當値，而當測試DUTs 34時則可使用該等 VC値。 典型地’在ICs製造之前，設計者會使用電路模擬器 來模擬ICs，當電路模擬器執行相同於1C測試器將執行於 其真實配對物之測試於模擬ICs上之時，該電路模擬器可 以以相似方式使用以確定該真實1C之測試期間將使用之 VC値序列。 <探針卡> 第4圖描繪一典型之先前技術的探針卡1 2，該探針卡 連接電壓調整電容器C1之DUTs之功率輸入端以限制電 源供應雑訊’此寺探針卡必須使電壓調整電容器與DUT 間之距離最小化以使該等電容器與DUTs間之阻抗最小化 。因此，該等電容器較佳地安裝於探針卡之中或靠近該等 接達DUTs的探針上方的小區域27處。因爲在靠近探針 之探針卡上僅存在小的空間，所以會限制可佈署於探針卡 12上之調整電容器C1的大小及數目，此種在電容器安裝 空間上的限制可限制能同時測試之DUTs的數目。 第8圖係根據本發明第5圖之探針卡32的簡化平面 視圖’由第7圖之1C測試器30所接達之接觸點45係分 佈於探針卡32上方表面43之相當大的區域上，而接觸 -15- (13) (13)1298922 D U T s 3 4之探針3 7 (未圖示）則同心於該探針卡相當小的 中心區域47下方。因爲充電於電容器C2的電壓VC可調 整以適應任一開關SW2與DUT 34端子41間之有效路徑 阻抗R2 (第5圖），故電容器C2可在DUT探針上方距 中心區域47比第4圖之電容器C1更大的距離處安裝於探 針卡32上；而且因爲電容器C2係充電至比電容器C1更 高的電壓，故電容器C2可以比電容器C1更小，因爲第8 圖探針卡32之電容器C2可以比第4圖習知技術探針卡 1 2之電容器C 1更小及更遠離於探針卡的中心，故大量的 電容器C2可安裝於探針卡32之上。因此，根據本發明之 採用探針卡3 2之測試系統可以比第4圖之採用習知技術 探針卡12之測試系統同時測試更多的DUTs。 <具有圖案產生器於板上之探針卡> 第9圖描繪本發明一選擇性實施例，含一大致相似於 第7圖探針卡32之探針卡50，除了其已在其上安裝一、 功率控制1C 〃 52之外。該功率控制IC52包含一圖案產生 器54，該圖案產生器執行第7圖1C測試器3〇相對於產生 控制信號及資料CNT1、CNT2及CNT3以用於控制開關 SW1及SW2以及輔助電源供應器38之圖案產生功能。該 功率控制1C 52包含一習知之圖案產生器54，在測試起始 之前’藉經由習知電腦匯流排56所提供之外部所產生之 程式規劃資料予以程式規劃，該圖案產生器54開始產生 其輸出之資料圖案以響應來自1C測試器5 8之使測試起始 16- (14) 1298922 之START信號，以及產生其輸出之CNT1、CNT2、CNT3 資料圖案以響應相同於測試器5 8之操作時脈的系統時脈 (SYSCLK)。 如第9圖中所示地，當所需之電容器C2足夠小之時 ，開關SW1及SW2以及電容器C2可實現於功率控制 IC52之內，IC52應安裝於探針卡上盡可能靠近於DUT探 針之處。倂合開關SW1及SW2以及電容器C2及測試器 30之圖案產生功能於單一之IC52之內可降低探針卡32之 成本及複雜性，以及減少測試器3 0輸出頻道之所需數目 ，而且視需要地，可藉分立組件而實現電容器C2於功率 控制IC52之外部。 <脈波寬度調變之電荷流動〉 第1 〇圖描繪本發明一實施例，其大致地相似於第5 圖之實施例。然而，在第1 0圖中係從探針卡60省略掉開 關SW1，使得輔助電源供應器38之VC輸出係直接連接 於電容器C2，而且該輸出電壓VC固定且不受ic測試器 30調整，使得C2在各CLOCK信號脈波之前充電至相同 値。在此組態中，1C測器器3 0將藉脈波寬度調變開關 SW2經由控制信號CNT2來控制在各CLOCK脈波之起始 時傳遞至DUTs 34之電容器C2充電量，在CLOCK信號 脈波前緣之後測試器3 0關閉S W2之時間量將確定傳遞至 DUTs 34之電容C2充電量。選擇性地，當測試器30快速 地增加且接著減少CNT2信號之責務循環，如第n圖中 17- (15) 1298922 所描繪時，則可更密切地近似於第6圖中所描繪之13電 流流動形狀。 <類比調變之電荷流動> 第1 2圖描繪本發明一實施例，其大致地相似於第1 〇 圖之實施例。然而，在第12圖中，電晶體開關SW2係以 當DUTs 34係遭受狀態改變且需要額外電流13時操作於 其主動區之電晶體Q2予以置換。在此組態中，1C測試器 30之CNT2輸出係施加爲輸入至安裝於探針卡61上之類 比至數位（A/D )轉換器63之資料序列，該資料序列 CNT2代表各CLOCK信號循環之期間所預測之用於充電電 流13的需求。A/D轉換器63藉產生一變化於各CLOCK 信號循環期間之類比信號CNT4，輸入至電晶體Q2的基極 而響應於該CNT2資料序列，如第1 3圖中所描繪。類比 信號CNT4控制各電晶體Q2而允許流出電容器C2之電流 13量，使其實質地匹配於DUT34所需求之電流II的預測 之暫態成分。A/D轉換器63可實行於1C測試器30之內 以取代安裝於探針卡6 1之上。 <利用參考DUT之電荷預測> 第14圖描會本發明一實施例，其中相似DUTs 34之 參考DUT60係以相似方式測試，除了測試器3 0測試該參 考DUT60係藉由使施加於該參考DUT60之CLOCK及其 他輸入信號超前而稍爲超前於其他DUTs之外。主電源供 -18- (16) 1298922 應器62供電所有的DUTs 34而輔助電源供應器64則供電 參考DUT60，安裝於探針卡66上靠近參考DUT60之電容 器C4以習知方式調整電壓VREF於其功率輸入端68處， 使其停留於其所允許之操作範圍內，電容器C5連結VREF 於一組放大器A1，以及電容器C6連結各放大器A1之輸 出於各DUT34之功率輸入端70。 由於參考DUT之暫態充電電流的需求，透過良好的 調整，在參考DUT60之輸入端68處的供應電壓VREF會 在各CLOCK信號循環的起始之後，掉落於其靜態位準之 下方一小量，在 VREF中之電壓傾斜量係成比例於參考 DUT所產生之暫態充電電流量。因爲參考DUT係相似於 DUTs 34且測試稍爲超前於DUTs 34，故在VREF中之傾 斜可預測短時間後之各DUT 34的暫態充電電流量。 透過電容器C5及C6動作之放大器A1可放大VREF 之AC成分以產生可增加主電源供應器62之電流輸出12 之輸出電流13，而提供電流輸入II至各DUT 34。測試器 30超前參考DUT60測試之時間量係設定相等於參考電壓 VREF中之變化與電流13中之相對應變化間之延遲。具有 藉外部所產生信號（GAIN)所適當調整之各放大器A1之 (負）增益，電流13將實質地匹配DUTs 34所要求之暫 態充電電流。 <在非測試環境中之電荷預測） 除了當測試積體電路時有效於降低電源供應雜訊之外 -19- (17) 1298922 ，本發明之實施例亦可在其中積體電路通過一系列之可 測狀態之應用中採用來降低電源供應雜訊。 第15圖描繪本發明一實例，其中積體電路80通過 可預測系列之狀態以響應於供應至該處當作輸入之外部 產生CLOCK信號的邊緣，IC80接受來自主電源供應器 之功率，輔助電源供應器84於當開關SW1閉合時經由 關SW1充電電容器C2，當開關SW2閉合時電容器C2 應其電荷當作輸入至IC 8 0之額外電流。、電荷預測器 電路80在其中IC80係非正在改變狀態之各CLOCK信 之一部分的期間，藉要求信號CNT1來閉合開關SW1及 要求控制信號CNT2而開啓開關來響應CLOCK信號， 允許輔助電源供應器8 4在狀態改變間充電電容器C2， 荷預測電路86可要求控制信號CNT2來閉合開關SW2 不要求控制信號CNT1而開啓開關SW1於其中IC80非 在改變狀態之各CLOCK信號循環之一部分的期間，藉 使電容器C2循環電流至IC80的功率輸入而提供其所需 暫態電流。電荷預測器電路86亦提供控制資料CNT2 輔助電源供應器84以調整其輸出電壓VC，使其充電電 器C2至一根據下一狀態改變期間預期IC80所產生之電 量而確定的位準。電荷預測器8 6係適合藉一習知圖案 生器或任何其他可產生適用於IC80之暫態電流要求以 於其預期之狀態序列的輸出資料序列 CNT1、CNT2 CNT3之裝置予以實現。開關SW1及SW2可如第15圖 所描繪地實行於IC80之外部，或可實行於IC80之內部 預 所 82 開 供 // 號 不 此 電 及 正 此 之 至 容 流 產 用 及 中 -20- (18) 1298922 <電荷平均法> 第1 6圖描繪本發明一簡便的形式，適用於其中 IC80在各CLOCK信號循環之起始時所產生之充電電 位於一相當受限之可預測範圍內的應用中。如第16 所示，反相器90反相該CLOCK信號以提供CNT1控 號輸入於一耦合輔助電源供應器至電容器C2的開關 ，該CLOCK信號直接提供CNT2控制信號輸入於一 電容器C2於一般藉主電源供應器82所驅動之IC80 輸入的開關SW2。如第17圖中所示，該CLOCK信號 CLOCK信號循環之第一半部期間驅動該CNT2信號高 合開關SW2，以及在各CLOCK信號循環之第二半部 驅動CNT1信號高而閉合開關SW1。 輔助電源供應器84之輸出電壓VC設定於一恆常 使其在各CLOCK信號循環起始之前充電電容器C2至 位準。VC之準位係設定以適當地定出當IC80正產生 的充電電流於各CLOCK信號循環起始時電源供應輸 壓VB所擺動之範圍，例如當吾人欲使VB之靜態位 於其範圍之中間時，吾人可調整VC使得電容器C2 應一在預期IC80將產生之充電電流範圍中間的電流 另一方面，若吾人欲防止VB免於掉落於其靜態位準 下方但情願使VB上升至其靜態値上方時，吾人可調凄 使得電容器C2可供應一預期1C 80將產生之充電電流 大量。雖然電容器C2可在若干CLOCK信號循環期間 預期 流量 圖中 制信 SW1 連接 功率 在各 而閉 期間 値， 相同 額外 入電 準位 可供 量， 之極 | VC 的最 供應 -21 - (19) 1298922 極小的充電電流以及在其他CLOCK信號循環期間供應極 大的充電電流，但在許多應用中，第1 6圖中所描繪的系 統可在當合適地調整VC時保持VB擺動於可接受範圍之 內。須注意的是，第5、9、1 4及1 5圖之系統可藉設定每 一 CLOCK信號循環之控制資料CNT3爲相同値予以程式 規劃，而以相似的方式操作。 <適應性之電流補償> 第1 8圖描繪本發明另一代表性之實施例。如第1 8圖 中所示，電源供應器36透過探針卡50供應功率至測試中 的半導體裝置（DUT) 34上的功率輸入端子1 806，在探 針卡50上穿過功率線1812之固有阻抗的表示係於第18 圖中描繪爲R1，而且如第1 8圖中所示地，1C測試器5 8 會透過探針卡提供時脈及其他信號到DUT34，在代表性 DUT34上之時脈輸入端子係描繪爲端子1808，該1C測試 器58亦透過探針卡50接收來自DUT 34之信號，在第18 圖中之DUT 34上顯示一輸入/輸出（I/O)子1810，然而 ，DUT 34可具有額外的I/O端子1810或可具有僅專用於 輸入之輸子或僅專用於輸出之其他端子，或僅專用於輸入 或輸出之端子與其他功能爲輸入及輸出端子的組合。明顯 地，探針卡50可如第18圖中所示地連接於一 DUT或如 第14圖中所示地連接於複數個DUTs。 如第1 8圖中所示地，電流感測裝置1 8 0 4 (例如電流 感測耦合器或電流變換器）可透過旁路電容器c 1感測電 -22- (20) 1298922 流，較佳地係反相放大器（例如該放大器具有負1之增 )之放大器1 8 02可透過電容器C7提供電流進入傳輸 1812之內，輔助電源供應器38提供功率至放大器1802 當然可藉其他裝置來供應功率至放大器18 02，包含來自 源供應器3 6，IC測試器5 8，位於探針卡5 0上之電源供 器，或除了該電源供應器3 6，1C測試器5 8，或探針卡 之外所設置之電源供應器。 在操作上，如上述地，功率端子 1 8 0 6典型地會產 小的電流（假設DUT 34主要包含場效電晶體），而僅 若干情況下，功率端子1 8 06會產生大量電流。如上述 ，最平常之該等情況產生於當DUT 34中至少一電晶體 變狀態之時，其典型地相對於時脈端子1 8 08處之時脈 上升或下降緣之關係而發生。 當DUT 34並未正在改變狀態時，產生於功率端 1 8 06處之小的電流量僅會透過旁路電容器C1而典型地 成小的及主要靜態之直流（DC )流動或沒有電流流動， 產生電流感測裝置1 8 04所感測之小至零電流且因此來 反相放大器1 8 02之電流會小至零。 然而，當DUT 34正改變狀態時，如上述地，功率 子1 8 06會暫時性地產生大量電流，此將如上述地透過 路電容器C 1而產生暫時性之大量及改變流動之電流， 電流係藉電流感測裝置1 8 04予以感測且藉反相放大 1802予以反相及放大，而最終地透過隔離電容器C7提 至功率線1 8 1 2之內。如上述地，藉放大器1 8 0 2提供於 益 線 電 應 50 生 在 地 改 的 子 造 此 白 端 旁 該 器 供 功 -23- (21) 1298922 率線18 12之此額外的電流會降低功率端子1 806處之電壓 中的變化。 第1 9圖描繪第1 8圖中所示之代表性實施例的變化例 。如圖示地，第1 9圖大致地相似於第1 8圖且亦包含一電 流感測元件1 804及一反相放大器1 802，建構以提供電流 至探針卡50上之功率線1812。然而，在第19圖中，該電 流感測元件1 8 04將感測流過該功率線1 8 1 2之電流而非流 過旁路電容器C 1之電流。 第1 9圖之實施例之操作相似於第1 8圖之操作。當 DUT34並未正在改變狀態時，經由線1 804產生於功率端 子1 806之典型小的，主要靜態之直流（DC)係藉電流感 測裝置1 8 04予以感測，因此，反相放大器1 8 02提供小的 或無充電電流。然而，當DUT 34正改變狀態時，電流感 測裝置1 8 0 4會感測到功率端子1 8 0 6處透過功率線1 8 0 4 所產生之大的電流變化，反相放大器1 802會放大及反相 所感測之電流而透過隔離電容器C7提供額外的充電電流 至功率線1 8 1 2之內。如上述地，該額外之充電電流會降 低功率端子1 8 06處之電壓中的變化。 <互連系統> 在上述用於提供信號路徑於積體電路測試器，電源供 應器及DUTs間之任一實施例中所描繪之探針卡係代表性 的，本發明可結合具有許多其他設計之互連系統予以實施 ，例如第20A圖描繪一相當簡單的探針卡，其包含一基板 -24· (22) (22)1298922 2 0 02，具有端子2004用於連接至1C測試器（未圖示於第 20A圖中）及具有探針元件2008用於電性連接於DUT ( 未圖示於第20A圖中）。如圖示地，端子2004係藉互連 接元件2006而電性連接於探針卡元件2008。 例如基板可爲一單層或多層印刷電路板或陶質物或其 他材料。明顯地，該基板之材料組成對於本發明並非重要 的。探針元件2008可爲任何形式之能電性連接於DUT之 探針，包含但未受限於針狀探針，COBRA型探針，隆塊 ，柱，桿，彈簧接點等。適用之彈簧接點的未受限實例係 揭示於美國專利第5476211號，1997年2月18日所申請 之對應於PCT公告第WO 9 7/44676號之美國專利申請案第 08/802054號，美國專利第62680 1 5 B1號，以及1 999年 6月30日所申請之對應於PCT公告第WO 01/0 9952號之 美國專利申請案第09/3 648 5 5號中，其將引用於此處供參 考。該等彈簧接點可視爲亦將引用於此處供參考之美國專 利第6150186號或2001年12月21日所申請之美國專利 申請案第1 0/027476號中之所描述者。選擇性地，該等、 探針〃可爲用於與DUT上之諸如形成於DUT上之彈簧接 點的升高元件接觸之墊或端子。互連路徑2006之未受限 實例包含通孔及/或通孔與位在基板2002表面上或基板 2〇〇2內之導電性蹤跡之組合。 第20B圖描繪另一可使用於本發明之探針卡的未受限 實例。如圖示地，第20B圖中所示之代表性探針卡包含基 板2018，***器2012，及探針頭2032。端子2022接觸於 -25- (23) 1298922 1C測試器（未顯示於第20B圖中），以及可相似於上述 探針元件2008之探針元件2034接觸於DUT (未顯示於第 20B圖中）。互連路徑2020，彈性連接元件2016，互連 路徑2014，彈性連接元件2010，及互連路徑203 6提供了 從端子2022到探針元件2034之導電路徑。 基板2018，***器2012，及探針頭2032可由相似於 上述有關20 02之該等材枓所製成。確實地，基板2018, ***器2012，及探針頭2032之材料組成物對於本發明並 非主要的，而是可使用任一組成物。互連路徑2020，2014 ，2 03 6可相似於如上述之互連路徑2006。彈性連接元件 2016及2010較佳地爲細長的彈性元件，該等元件之未受 限實例係描繪於美國專利第54762 1 1號；1 997年2月18 日所申請之美國專利申請案第08/8 02054號，其對應於 PCT公告第WO 97/44676號；美國專利第626 80 1 5B1號； 及1999年7月30日所申請之對應於PCT公告第WO 0 1/09952號之美國專利申請案第09/364855號中，所有均 引用於本文供參考。包含複數個諸如第20B圖中所示之基 板的代表性探針卡的更詳細說明係發現於美國專利第 597 4 6 62號中，其亦引用於本文供參考。第20B圖中所示 代表性設計的許多變化係可行的，例如僅就一實例而言， 互連路徑2014可置換以一孔及一個或更多個固定於該孔 內且延伸至該孔之外的彈性元件2016及/或2010，而接觸 基板2018及探針卡2032。 然而，應理解的是’互連系統之架構或設計對於本發 -26- (24) 1298922 明並非主要的，而是可使用任何架構或設計。如本文中所 述之該等實施例中所示地，用於降低D U T上之功率端子 處電壓中的變化之電路較佳地係配置於探針卡之上，若使 用多重基板探針卡，諸如第20B圖中所示之代表性探針， 則該電路可位於任一該等基板之上，或可分佈於兩個或更 多個該等基板之中。所以，例如該電路可位於第20B圖中 所描繪之探針頭2032，***器2012，或基板2018之一上 ，或該電路可位於該探針頭，***器，及/或基板之兩個 或更多個的組合之上。應理解的是，該電路可整體地由互 連之分立電路元件形成，可整體地形成於一積體電路之上 ，或可由一部分分立電路元件與一部分形成於積體電路上 之元件所組成。 <預測性/適應性之電路補償> 如上述，用於控制DUT之功率輸入端子處之供應電 壓中變化的預測性系統可預測各時脈信號循環期間DUT 將要求的充電電流量，且接著根據該預測在該時脈信號循 環期間定出施加於DUT之功率輸入端子的補充電流脈波 之大小；另一方面，適應性系統可監視施加於該DUT之 端子的功率信號及利用回授來調整補充之電流脈波的大小 ，而維持功率信號之電壓恆常。 第21圖描繪本發明一實施例，其中在DUT 34之功率 輸入端子26處所需之額外的充電電流量係藉預測及適應 之組合予以確定。輔助電源供應器3 8供應功率VC至電流 -27- (25) 1298922 脈波產生器2102，當需要增加來自主電源供應器36之正 常供應電流時，電流脈波產生器2102將供應電流脈波13 至DUT之功率輸入端子26。在各測試循環之起始時，1C 測試器58會供應信號CNT5至電流脈波產生器2102而指 示該電流脈波之預測大小，且在各測試循環期間’ 1C測試 器58會要求控制信號CNT6指示電流脈波產生器2102何 時產生電流脈波。 1C測試器58係程式規劃以測試特定形式之DUT 34， 且相對於各測試循環期間所需之電流脈波13的大小及時 間週期所完成之預測可如上述地根據該形式之DUT所產 生之電流的測量或DUT行爲之模擬。然而，由於DUTs之 製造中的過程變化以及其他因素，在各測試循環期間該形 式之各DUT會要求的額外充電電流之大小可變化於預測 的充電電流。用於任一既定之DUT，所產生之實際充電電 流對預測之充電電流之比例以循環間之基礎而言傾向於相 當地一致，例如一 DUT可在各測試循環期間一致地產生 比預測之充電電流多5%的充電電流，而相同時間之另一 DUT則在各測試循環期間一致地產生比預測之充電電流少 5 %的充電電流。 回授控制器2104藉供應一適應性增益（或A適應〃 )信號G至電流脈波產生器2 1 02而補償充電電流要求與 預測値中之此等變化，其適當地增加或減少電流脈波13 之大小以使該電流脈波適合於目前測試中的特定DUT 3 4 之要求。所以，預測信號CNT5表示正在測試之該形式 -28- (26) (26)1298922 DUT所要求之充電電流的預測大小，而增益（ 適應〃） 信號大小則表示正在測試之該DUT的特定情況之預測誤 差。 在測試DUT34之前，1C測試器58執行一可相似於欲 執行之測試的預測試程序，其中其傳送測試及CLOCK信 號脈波到DUT34，使DUT34之行爲大致地相同於其在測 試期間之行爲。在預測試程序之期間，回授控制電路2 1 04 會監視DUT之功率輸入端子26處之電壓VB及調整增益 信號G之大小，而使發生於當13之大小太大或太小時之 VB中之變化最小化。該預測試程序使回授控制器2 1 04適 時調整增益信號G之大小以適應將測試之特定DUT3 4之 充電電流需求，之後，在該測試之期間，該回授控制器 2 1 04會持續地監視VB以及調整增益信號，但其所進行之 調整很小。因此，雖然在各測試循環期間所供應之充電電 流13之大小主要係DUT之預測充電電流需求的函數，但 由控制器2 1 04所提供之增益控制回授最後將調整電流脈 波大小，以使適應於該DUT之實際充電電流需求之任何 一致性之傾向，而變化於所預測之需求。 該等熟習於本項技術之人士將理解的是，第2 1圖之 回授控制器2 1 04可爲許多能產生輸出增益控制信號G而 使VB中之變化最小的設計之任一，該等熟習於本項技術 之人士亦將理解的是，電流脈波產生器可爲許多能產生電 流脈波13之設計之任一，其中13之時序係由輸入信號 CNT6所控制，且其中13之大小爲控制信號CNT5所表示 -29 - (27) 1298922 之電流脈波大小及適應性增益信號G大小 第22圖描繪回授控制器2 1 04之非限 VB之AC成分而產生增益控制信號G， 容器C10通過VB之AC成分至一積分器 2 106係由一運算放大器A1並聯連接電容 R5且具有串聯連接於其輸入之電阻器R4 > 第23圖描繪第21圖之電流脈波產注 定實例。在此實例中，控制信號CNT 5傳 脈波13之預測大小的資料，數位至類比 2 1 1 2轉換電流測試循環之預測資料爲成比 之大小的類比信號P。當1C測試器5 8要 指示何時將產生電流脈波13時，開關2 1 : 信號P至第21圖之輔助電源供應器38之 之可變增益放大器2112的輸入。第21 2 104之增益控制信號輸出將控制放大器： 大器2112會產生成比例於P與G乘積之 脈波13，電容器C7則通過13信號脈波3 卡50內傳送功率至DUT34之信號路徑。 第24圖描繪第21圖之電流脈波產生 非限定實例。在此實例中，第21圖之1C CNT5控制信號之時間長度係成比例於下-環期間所需之電流脈波13之所預測的大 產生器2102產生13信號之各脈波之後， 要求CNT5信號閉合一耦合經由電阻器之 的函數。 定實例，其集成 隔直流（DC )電 2106，該積分器 器C8及電阻器 所形成。 L器2106之非限 送代表所需電流 轉換器（DAC ) 例於該預測資料 求CNT6信號而 1 〇會閉合以施加 VC輸出所供能 圖之回授控制器 Π 1 2之增益，放 大小的輸出電流 1第2 1圖之探針 :器2106之另一 測試器5 8要求 -CLOCK信號循 小，在電流脈波 1C測試器58會 輔助電源供應輸 -30- (28) 1298922 出信號VC至電容器C 8的開關2 1 1 6，1C測試器5 8持續 要求該CNT5信號一時間量，該時間量會隨著下一 13信號 脈波之預測大小而增加，所以第2 1圖之輔助電源供應器 3 8充電電容器C 8至一成比例於下一 13信號脈波之所預測 大小之電壓。之後，當1C測試器58要求CNT6信號以指 示下一 13信號脈波將產生時，開關21 17會連接電容器C8 至一具有由第21圖之回授控制器2104的增益控制信號輸 出G所控制之增益的放大器2118之輸入。耦合電容器C9 傳遞所產生之13信號到第21圖之傳遞功率至DUT35的探 針卡導體2114，而在電容器C8已適時地實質放電之後， 控制信號CNT6會開啓開關21 17。因爲當C8放電時13電 流脈波之大小會快速地上升且接著傾斜，故13脈波之時 間變化的行爲易於與DUT之時間變化的充電電流需求相 似。 第25圖描繪第21圖之電流脈波產生器2106之又一 非限定實例，其中由CNT5信號所傳送之資料表示13信號 脈波之所預測大小，增益控制信號G扮演轉換CNT5所傳 送之資料爲類比信號P之DAC2 120的參考電壓，增益控 制信號G之電壓尺度將界定DAC輸出信號P的範圍，使 得P成比例於G與CNT5之乘積。開關2122會暫時性地 傳遞P信號至放大器2124以響應於控制信號CNT6之脈 波，藉此使放大器2125經由耦合電容器C5傳送13信號 脈波到功率導體2 1 1 4，該13信號脈波大小會成比例於G 與P大小之乘積。 -31 - (29) 1298922 第26圖描繪根據本發明之預測性/適應性系統的仍一 未限定之實例，其中輔助電源供應器3 8供應功率至可變 增益放大器2126，且無論何時1C測試器58預測DUT3 4 之功率輸入端子2 6處將需要額外的充電電流時，其將供 應控制信號脈波CNT6至放大器2126。電容器C11傳遞 13信號脈波至探針卡50內連結至電源供應器36至DUT 功率輸入端子26之功率信號路徑2114，回授控制電路 2104會監視出現在端子26處之電壓 VB且調整放大器 2 126之增益以使VB中的變化最小。在各CLOCK循環之 起始處，1C測試器58會供應控制信號CNT5當作輔助電 源供應器38之輸入，用於根據該CNT5控制信號所傳送 之資料大小來設定其輸出電壓VC。因此，13之大小爲增 益控制信號G與輔助電源供應電壓VC之大小乘積的函數 〇 因此，第 2 1至 26圖描繪根據本發明之用於在 CLOCK信號之各邊緣之後提供額外的充電電流至DUT之 功率輸入端子26，以配合由於該CLOCK信號邊緣所初始 之開關所需之暫時性電流的增加，而調整施加於DUT34 之功率信號VB的電壓之預測性/適應性控制系統之不同的 代表性實施例。該控制系統係'v預測性〃，其預測DUT 在測試之各循環期間將要求之額外電流量；該控制系統亦 爲' 適應性〃，其採用回授而定出所產生之響應於該預測 之電流脈波的大小，以適應將測試之個別DUTs所實際產 生之電流大小中所觀測的變化。 -32- (30) 1298922 雖然本發明在此處係描繪爲降低採用僅一單一主電源 供應器之系統中的雜訊，但將理解的是，本發明可採用於 其中超過一主電源供應器提供功率於DUTs之環境中。 雖然本發明係描繪爲結合具有一單一功率輸入之 DUTs操作，但將理解的是，該裝置可適應於結合具有多 重功率輸入之DUTs操作。 雖然本發明係描述爲，在CLOCK信號脈波之前緣之 後提供額外的充電電流，但其亦可在該CLOCK信號脈波 之後緣之後提供額外的充電電流，以使用於在CLOCK信 號後緣開關之DUTs。 雖然已描繪本發明使用於結合採用探針卡來接達形成 於半導體晶圓上之ICs端子之1C測試器的不同形式，但 熟習於本項技藝之人士將理解的是，本發明可採用結合1C 測試器而使用其他形式之界面裝備來提供接達於仍在晶圓 位準的ICs之DUT端子，或其可分離於其所形成之晶圓 上的ICs之DUT端子；以及其可或不會在其測試之時結 合於封裝ICs的DUT端子。該等界面裝備包含，但未受 限於負荷板，預燒板，及最後的測試板。本發明在其最廣 義的形態中並未意圖受限於涉及任何特定形式之1C測試 器，任何特定形式之測試器至DUT的互連系統，或任何 特定形式之IC DUT的應用。該等熟習於本項技藝之人士 亦將理解的是，雖然本發明在上文所述的爲採用結合於積 體電路之測試，但其亦可使用於當測試任何種類之電子裝 置時，例如含正反器組合，電路板及類似物，或無論何時 -33- (31) 1298922 企望於測試期間精確地調整裝置之功率輸入端子處的電壓 時。 因此，雖然上述規格已描述本發明之較佳實施例，但 、 熟習於本項技術之人士可完成許多修正於該等實施例，而 不會在本發明之較廣義的形態中背離本發明。因此，附錄 之申請專利範圍係意圖涵蓋所有該等修正爲包含在本發明 之真正範疇及精神之內。 【圖式簡單說明】 第1圖係方塊圖，描繪包含一透過探針卡連接於一組 測試中的積體電路裝置（DUTs )之積體電路測試器的典 型習知技術測試系統； 第2及3圖係時序圖，描繪第1圖之習知技術內之信 號行爲； 第4圖係第1圖之習知技術探針卡的簡化平面視圖； • 第5圖係一方塊圖，描繪根據本發明第一實施例之測 試系統，其中實行一用於降低一組DUTs之電源供應輸入 ^ 中之雜訊的系統； 第6圖係時序圖，描繪第5圖之測試系統內的信號行 二 爲， ' 第7圖係方塊圖，描繪第5圖之測試系統在校準程序 之期間的操作； 第8圖係第6圖探針卡的簡化平面視圖； 第9及10圖係方塊圖，描繪實行本發明第二及第三 -34- (32) 1298922 實施例的測試系統； 第1 1圖係時序圖’描繪第1 〇圖測試系統內的信號行 爲； . 第1 2圖係方塊圖，描繪實行本發明第四實施例之測 試系統； 第1 3圖係時序圖，描繪第1 2圖測試系統內的信號行 爲， 第1 4圖係方塊圖，描繪本發明之第五實施例； 第1 5圖係方塊圖，描繪本發明之第六實施例； 第16圖係方塊圖，描繪本發明之第七實施例； 第17圖係時序圖，描繪第16圖之電路內的信號行爲 第1 8圖係方塊圖，描繪本發明之第八實施例； 第19圖係方塊圖，描繪本發明之第九實施例； 第2 Ο A圖描繪一代表性之探針卡； 第2 Ο B圖描繪另一代表性之探針卡； 第2 1圖係方塊圖’描繪本發明之第十實施例； 第2 2圖係方塊圖，描繪第2 1圖之回授控制電路的代 表性實施例； 一 第23至第25圖係方塊圖，描繪第21圖之電流脈波 " 產生器之選擇代表性的實施例；以及 弟26圖係方塊圖’描繪本發明之第--'實施例。 【主要元件對照表】 -35- (33) (33)1298922 10、30、38: 1C 測試器 12、 32、 50、 60、 61、 66:探針卡 14、34、35 ··測試中的裝置（DUTs ) 1 5 :彈簧接腳 1 6 :接點 1 8、3 7 :探針 19、39、1810、1 8 08 ：輸入 / 輸出（I/O)墊 2 〇 :導電路徑 22、43 :路徑阻抗 24、36、62、82 :主電源供應器 26、41、68、1806:功率輸入端子 28、46 :信號路徑 25 :上表面 2 7、4 7 ·•中心區域 38、84 :輔助電源供應器 40 :參考DUT (參考1C ) 45 :接觸點 5 2 :功率控制IC 54 :圖案產生器 56 :電腦匯流排 63 :類比至數位（A/D)轉換器 80 :積體電路 86 :充電預測器電路 90 :反相器 -36- (34) (34)
1298922 18 12 ：傳輸線 1 804 :電流感測裝置 1802、 2112、 2118、 2124、 2125、 2126 ：放大器 2002、 2018 ：基板 2 0 0 8 :探針 2004、 2022 ：端子 2006、2020 :互連路徑 2 0 1 2 :***器 203 2 :探針頭 2034 :探針元件 2 0 1 0、2 0 1 6 :彈性連接元件 2014、203 6 ：互連路徑 2 102 :電流脈波產生器 2 104 :回授控制器 2 1 1 4 :功率信號路徑 2116 、 2117 、 2110：開關 2 120 : DAC (數位至類比轉換器） G :增益控制信號 CNT1〜CNT6 :控制信號 2106 :積分器 -37-