TWI269372B - Semiconductor device and a method of manufacturing the same, integrated circuit, electro-optical device, and electronic apparatus - Google Patents

Semiconductor device and a method of manufacturing the same, integrated circuit, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
TWI269372B
TWI269372B TW094124948A TW94124948A TWI269372B TW I269372 B TWI269372 B TW I269372B TW 094124948 A TW094124948 A TW 094124948A TW 94124948 A TW94124948 A TW 94124948A TW I269372 B TWI269372 B TW I269372B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
semiconductor
semiconductor film
semiconductor device
Prior art date
Application number
TW094124948A
Other languages
English (en)
Other versions
TW200620417A (en
Inventor
Daisuke Abe
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200620417A publication Critical patent/TW200620417A/zh
Application granted granted Critical
Publication of TWI269372B publication Critical patent/TWI269372B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

1269372 (1) 九、發明說明 【發明所屬之技術領域】 本發明是關於MOS電晶體等之場效型之半導體裝置 之改良技術。 【先前技術】 近年來,持續硏究開發使用以低溫製程所形成之結晶 φ性半導體膜(例如,多晶矽膜),形成電流驅動能力高之 薄膜電晶體之技術。一般而言,多晶矽膜是藉由對非晶矽 膜執行照射雷射使其結晶化而所形成。但是,如此所形成 之多晶矽膜於結晶化之時在各處生長之晶粒間的境界(晶 界)則***而成爲突起狀,比面之凹凸有變大之傾向。在 該多晶矽膜之上側形成閘極絕緣膜及閘極電極之場效型之 薄膜電晶體(TFT ),是在多晶矽膜之表面的突起部分集 中電場,容易產生閘極絕緣膜之絕緣破壞。對於如此之問 鲁題,在日本特開2000-40828號公報(專利文獻1 )中揭示 有形成多晶矽膜之後,藉由硏磨該表面而予以平坦化,來 迴避薄膜電晶體中之閘極絕緣膜之絕緣破壞的技術。 但是,於爲了開發薄膜電晶體之微細化,而使閘極絕 緣膜之膜厚更薄之時,半導體膜之邊緣部分的閘極絕緣膜 則容易變薄。尤其,使用濺鍍法或CVD法等之階差覆蓋 性(step coverage )爲低之成膜法,形成閘極絕緣膜之時 ,該傾向更爲明顯。當閘極電極被形成橫穿該邊緣部分之 時,則在該部分產生電場集中,導致絕緣破壞之事態變多 -4- (2) 1269372 。依此’產生薄膜電晶體之信賴性下降的不良狀況。上述 先行技術要達成緩和如此半導體膜邊緣部分之電場集中則 有困難,期待更佳改良技術。 [專利文獻]日本特開2000-40828號公報 【發明內容】 在此’本發明之目的是對於薄膜雩晶體等之半導體裝 •置,迴避半導體膜邊緣部分之閘極絕緣膜的絕緣破壞或發 生洩漏,而提高半導體裝置之信賴性。 [用以解決課題之手段] 爲了達成上述目的,本發明之半導體裝置之製造方法 ,包含有在絕緣基板上島狀形成半導體膜之第1工程;包 含上述半導體膜之邊緣部以第1絕緣膜覆蓋上述半導體膜 之第2工程;避開該半導體膜之邊緣部而開口上述半導體 φ膜上部之第1絕緣膜的第3工程;至少在上述絕緣膜之開 口部之半導體膜上形成相對性比上述第1絕緣膜之厚度還 薄之第2絕緣膜的第4工程;和在上述第2絕緣膜上形成 電極配線膜之第5工程。 依據如此之製造工程,製造半導體裝置,依此可以消 除電場集中於閘極絕緣膜中之部分,並可提升閘極絕緣膜 之信賴性。 第1工程是包含有在上述絕緣基板上形成上述半導體 膜的工程;藉由熱處理使上述半導體膜予以多晶化的工程 -5- (3) 1269372 •,使上述多晶化後之半島導體之表面予以平坦化的工程: 和將上述多晶化後之半導體膜圖案製作成元件形成區域的 工程爲佳。依此,可以取得表面平坦之多晶性半導體膜, 並依據該半導體表面之凹凸可以迴避產生電場集中於閘極 絕緣膜中之部分。 上述第4工程是藉由上述半導體膜之熱氧化而形成上 述第2絕緣膜的工程爲佳。依此,可以取得薄且絕緣性優 φ良之閘極絕緣膜。 上述第4工程是使絕緣材料堆積於上述半導體膜上而 形成上述第2絕緣膜的工程爲佳。依此,可以不用減少半 導體膜之膜厚,在該半導體膜上形成閘極絕緣膜。 再者,本發明之半導體裝置具備有被島狀形成在絕緣 基板上的半導體膜;在上述絕緣基板上,開口上述半導體 膜上面,包圍包含該半導體膜之邊緣部之外周圍而被形成 的區域分離絕緣膜;至少在上述區域分離絕緣膜之開口部 #之上述半導體膜上面,被形成相對性比上述區域分離絕緣 膜還薄之閘極絕緣膜;和被形成在上述閘極絕緣膜上之閘 極電極。 依據如此之構成,可以取得消除電場集中於閘極絕緣 膜中之部分而提高閘極絕緣膜之信賴性的半導體裝置。 上述閘極絕緣膜是在上述半導體膜上面被形成自該半 導體膜之邊緣部離開爲佳。依此,迴避在閘極絕緣膜中產 生成爲強電場之部分。 上述區域分離絕緣膜至少被形成爲上述閘極絕緣膜之 -6 - (4) 1269372 厚度之2倍以上的厚度爲佳。依此,可以在區域分離絕緣 膜確保充分絕緣性。 再者,本發明之積體電路、光電裝置及電子機器是具 備有上述構成之半導體裝置。 [發明效果] 若依據本發明,閘極絕緣膜因避開半導體膜之邊緣部 鲁而所形成,故可以防止因局部性電場集中所引起之閘極絕 緣膜破壞。 【實施方式】 針對本實施形態予以說明。 [實施例1] 第1圖是說明當作本發明之實施形態之半導體裝置的 •薄膜電晶體之構造的平面圖。第2圖是同第1圖所示之薄 膜電晶體中之II-II線方向(通道寬方向)的薄膜電晶體 截面圖。對兩圖所對應之部分賦予相同符號。薄膜電晶體 如後述般,是當作有機EL顯示裝置或液晶顯示裝置等之 畫素驅動元件等被使用者。 如第1圖及第2圖所示般,薄膜電晶體1是使用疊層 半導體膜、絕緣膜及電極之構造(MOS構造)的電場電晶 體,包含有在基板1 0上形成絕緣膜1 1之絕緣基板、被形 成島狀之半導體膜12、隔離半導體膜之絕緣膜(第1絕緣 -7- (5) 1269372 膜)1 3、閘極絕緣膜(第2絕緣膜)14、閘極電極1 8、源 極電極20、汲極電極22、絕緣膜(保護膜)24而所構成 〇 基板1 〇爲例如玻璃、水晶玻璃、塑膠等之基板。絕 緣膜11爲氧化矽膜或氮化矽膜等之基底絕緣膜。絕緣膜 11是防止雜質自半導體膜12之電性絕緣和基板10侵入至 半導體膜12。 ϋ 半導體膜1 2爲擔任薄膜電晶體之活性區域者,使用 結晶性半導體膜。於本實施形態中,以使用多晶矽膜(聚 矽膜)當作半導體膜12。 絕緣膜13是包圍在基板10上被形成島狀之島狀半導 體膜12之周圍,並自無圖示之其他半導體膜12絕緣半導 體膜12,執行元件區域分離。再者,絕緣膜13是覆蓋該 半導體膜12之邊緣部12a,並形成露出(開口)邊緣部 12a之上面。絕緣膜13是被形成幾乎與半導體膜12相同 書之膜厚。以絕緣膜13而言,適合使用例如氧化矽(Si02 )膜、矽氮化物(Si3N4)膜、磷矽酸鹽玻璃(PSG)膜等 。該絕緣膜1 3必須形成比較厚之膜厚,另一方面,因不 像閘極絕緣膜1 4般需要求絕緣耐壓、固定電荷密度等之 特性,故可以採用適合高速成膜之製造條件而予以形成。 閘極絕緣膜1 4是被形成使能夠覆蓋露出於絕緣膜i 3 之開口部之半導體膜12上面。該實施例中,使在電漿環 境下露出之半導體膜12予以氧化而形成氧化砂之絕緣膜 ,當作閘極絕緣膜1 4。就以閘極絕緣膜1 6而言,例如即 -8 - (6) 1269372 使形成矽氮化物(Si3N4)膜等亦可。閘極絕緣膜16雖然 要形成厚膜之必要性較少,但是針對絕緣耐壓、固定電壓 電荷密度等要求高特性,故採用可取得更良好膜質之製造 條件(一般爲低速成膜)而形成。如後述般,即使依據 CVD般之堆疊製程執行閘極絕緣膜14亦可。 閘極絕緣膜14因自半導體膜12之邊緣部12a離開, 故邊緣部1 2a附近難以受到局部性高電場之影響,可迴避 φ絕緣破壞。 閘極電極1 8是被形成能夠通過在絕緣膜1 3及閘極絕 緣膜1 4之上側,即半導體膜〗2之規定位置之上側。更詳 細而言,閘極電極1 8是如第1圖所示般,被形成能夠橫 穿半導體膜12之平行兩邊。該閜極電極18是由鉅、鉻、 鋁等之導電體膜所構成。 源極電極20及汲極電極22皆是貫通絕緣膜24而連 接於半導體膜12。該些源極電極20等是由例如鋁等之導 •電體膜所構成。 絕緣膜24是被形成能夠覆蓋閘極電極1 8及絕緣膜1 8 等之上面。該絕緣膜24肩負當作保護膜之任務,使用例 如氧化矽(Si02 )膜、矽氮化物(Si3N4 )膜、磷矽酸鹽玻 璃(PSG)膜等。 [實施例2] 接著’參照第3圖所示之工程圖,說明上述半導體裝 置之製造方法。 -9- (7) 1269372 (半導體膜形成) 首先,如第3圖(A)所示般,依據電漿CVD法在玻 璃基板10上形成氧化矽(Si02)之絕緣膜11。 在該上,依據PECVD法、PECVD法、LPCVD法、常 壓化學氣相堆疊法(APCVD法)、濺鍍法等之成膜法, 形成非晶質矽膜當作半導體膜1 2。藉由對該非晶質矽膜執 φ行照射準分子雷射等之處理(雷射退火處理),將非晶質 矽膜變換成多晶矽膜。此時,依據執行雷射照射之結晶化 處理而所取得之多晶矽膜之表面,多產生因各晶粒之境界 (晶界)***而生成之凹凸30。 在此,以將半導體膜予以硏磨至半導體膜12之表面 凹凸平坦化爲止較佳。本實施形態中,採用CMP法(化 學性機械性硏磨法)執行本工程。就以CMP法的硏磨最 佳條件是可以組合使用例如軟質聚亞安酯製的墊片,和將 0矽石分散於氨水系或是胺類系之鹼溶液的硏磨劑(漿)’ 採用壓力30000Pa、旋轉數50次/分、硏磨劑之流量爲 200secm之條件。 接著,如第3圖(B)所示般,藉由對平坦化後之半 導體膜12,執行光阻塗佈、圖案曝光、顯像、蝕刻處理等 所構成之圖案形成處理(圖案製作),在基板1〇上事先 預定之元件形成區域,形成由多晶矽膜所構成之島狀半導 體膜12。 -10- (8) 1269372 (第1絕緣膜形成) 如第3圖(C)所示般,在絕緣膜11及半導體膜12 上形成元件分離之絕緣膜1 3。絕緣膜1 3是例如藉由依據 PECVD法形成氧化矽(Si02)膜、矽氮化物(Si3N4)膜 、磷矽酸鹽玻璃(PSG)膜等而所取得。絕緣膜13是被形 成在半導體膜12之邊緣部比後述工程之閘極絕緣膜14厚 許多。例如,形成閘極絕緣膜1 4之膜厚之兩倍以上膜厚 (第1絕緣膜之開口) 如第3圖(D )所示般,對絕緣膜1 3施予圖案製作, 開口除去半導體膜12之邊緣部的半導體膜上面。 (形成第2絕緣膜) 如第3圖(E)所示般,在露出於絕緣膜13之開口部 φ的半導體膜12上,形成第2絕緣膜膜14。絕緣膜14是當 作閘極絕緣膜使用,必須爲薄且高耐壓。絕緣膜1 4是藉 由例如在含有氧之環境下,使屬於半導體膜12之多晶矽 表面予以熱氧化而所取得。依此’在開口部之半導體膜12 上形成具有相對性比絕緣膜1 3薄之厚度的閘極絕緣膜1 4 。閘極絕緣膜14是自半導體膜12之邊緣部12a分離’因 在該邊緣部分不被形成’故不會有因絕緣膜14之覆蓋性 (階差部之覆蓋性)所引起之膜厚減少之問題° -11 - (9) 1269372 (形成電極膜) 如第3圖(F)所示般,藉由濺鍍法在絕緣膜13及閘 極絕緣膜14上形成鉅、鋁等之金屬薄膜之後,藉由圖案 製作,在閘極絕緣膜1 6上之規定位置形成閘極電極及配 線膜1 8。 (形成源極/汲極區域) 接著,將閘極電極18遮蔽,對半導體膜12,注入爲 施體或受體之雜質離子。依此,在閘極電極18之下側形 成通道形成區域,在以外之部分(被離子注入之部分)形 成源極/汲極區域。並且,施予熱處理而執行雜質元素之 活性化。 (形成保護膜) 如第3圖(G )所示般,在閘極電極膜18及絕緣膜 φ 13上形成絕緣膜24當作保護膜。就以絕緣膜24而言,例 如以PECVD法形成大約500nm之氧化矽膜。 (形成源極、汲極電極配線) 並且,貫通絕緣膜24,形成到達半導體膜1 2之源極/ 汲極區域的接觸孔20、22。接觸孔20及22是藉由在絕緣 膜24上形成開口接觸孔部之罩幕,並對絕緣膜24執行向 異性蝕刻而所形成。並且,藉由濺鍍法在該接觸孔內及絕 緣膜24上堆疊鋁,並予以圖案製作,依此,形成源極電 -12 - (10) 1269372 極20、汲極電極22及連接配線。 如此一來,本發明之實施形態因閘極絕緣膜不被形成 在半導體膜之邊緣部分或是階差部分,故無電場集中於閘 極絕緣膜之部分,提高閘極絕緣膜之信賴性。再者,因閘 極絕緣膜非覆蓋階差部分之構成,故對於形成閘極絕緣膜 可以使用階差被覆率差之成膜或堆疊製程。 φ [實施例3] 參照第4圖,針對本發明之半導體裝置之製造方法的 另一實施形態予以說明。於同圖中,對於與第3圖對應之 部分,賦予相同符號,省略該部分說明。 於該實施例中,藉由堆疊製程執行閘極絕緣膜14之 形成。即使於該實施例中,首先,也如第4圖(A)至同 圖(D)所示般,執行從在基板10上形成半導體膜12至 絕緣膜13之開口爲止的工程。該因與第3圖(A)至同圖 φ ( D )所示之工程(半導體膜形成〜第2絕緣膜形成)相同 ,故省略該說明。
接著,如第4圖(E)所示般,在絕緣膜13及露出於 絕緣膜13之開口部的半導體12上形成第2絕緣膜14。因 絕緣膜1 4是當作閘極絕緣膜使用,故需要薄且高耐壓。 絕緣膜14是藉由PECVD法等之堆疊製程形成由氧化矽膜 所構成之閘極絕緣膜I 6。例如,使用四乙基矽酸鹽( TEOS )及氧(〇2 )當作原料氣體,以將各流量設爲 50sccm、5slm,環境溫度設爲350°C,RF功率設爲l.3k\V -13- (11) 1269372 、壓力設爲200Pa之條件,形成氧化矽膜 速度成爲30nm/min左右,可以取得具備 膜之耐壓特性等的良好氧化矽膜。 依此,在開口部之半導體膜12上形 膜之厚度薄的閘極絕緣膜1 4。閘極絕緣膜 膜12之邊緣部12a離開,因不形成該邊 有因絕緣膜1 4之覆蓋性(階差部之覆蓋 φ厚減少的問題。 接著,如第4圖(F)及同圖(G)所 述之第3圖(F)及同圖(G)相同之工程 膜、形成源極/汲極區域、形成保護膜、〗 電極配線,而完成薄膜半導體。 如此一來,即使在本發明之半導體裝 第2實施形態中,因閘極絕緣膜不被形成 緣部分1 2a,故無電場集中於閘極絕緣膜 ϋ閘極絕緣膜之信賴性。再者,因閘及絕緣 膜之邊緣的構成,故形成閘極絕緣膜可以 差之成膜或是堆疊製程。 [實施例4] 接著,針對包含上述半導體裝置而所 、光電裝置、電子機器之具體例予以說明< 第5圖是包含半導體裝置而所構成之: 電路圖。本實施形態之光電裝置(顯示裝 。於此時,成膜 有適合閘極絕緣 成相對性比絕緣 14是自半導體 緣部分,故不會 性)所引起之膜 示般,執行與已 ,執行形成電極 形成源極、汲極 置之製造方法之 於半導體膜之邊 中之部分,提高 膜非覆蓋半導體 使用階差被覆率 構成之積體電路 6電裝置1〇〇之 置)100,是在 -14- (12) 1269372 各畫素區域具備有藉由電場發光效果可發光之發光層 OELD,記憶用以驅動此之電流的保持電容,並具備本發 明所涉及之半導體裝置(薄膜電晶體T1〜T4 )而所構成。 驅動器1 01是將掃描線Vsel及發光控制線Vgp供給至各 畫素區域自驅動器1 〇 2供給資料線I d at a及電源線V d d至 各畫素區域。藉由控制掃描線Vsel和資料線I data,執行 相對於各畫素區域的電流程式,成爲可控制發光部OELD φ 的發光。 並且,上述驅動電路爲發光要素使用電場發光元件之 時的電路之一例,亦可其他之電路構成。再者,也以藉由 本發明所涉及之半導體裝置形成構成各個驅動器101、102 之積體電路爲佳。 第6圖是說明包含上述光電裝置而所構成之電子機器 之具體例的圖。第6圖(A)是行動電話之適用例,該行 動電話530是具備天線部531、聲音輸出部532、聲音輸 φ入部533、操作部534及本媽營之光電裝置1〇〇。如此本 發明所涉及之光電裝置是可當作顯示部利用。第6圖(B )爲攝影機之適用例,該攝影機540是具備有受像部541 、操作部542、聲音輸入部543及本發明之光電裝置100 。第6圖(C)是電視之適用例,該電視550具備有本發 明之光電裝置100。並且,即使對個人電腦等所使用之螢 幕裝置,亦可同樣適用本發明所涉及之光電裝置。第6圖 (D )爲可捲取式電視5 60之適用例,該捲取式電視560 是具備有本發明之光電裝置1〇〇。再者,電子機器是不限 -15- (13) 1269372 定於該些,可適用具有顯示功能之各種電子機器。例如, 電子機器不限定於此,可適用具有顯示機能之各種電子機 器。例如,該些之外,也包含有附有顯示功能之傳真裝置 、數位照相機之取景器、攜帶型TV、電子記事本、光電 揭不板、宣傳廣告用顯不器等。並且,本發明所涉及之半 導體裝置以,就光電裝置之構成品而言,除包含在上述之 電子機器之情形以外,亦可以單獨當作電子機器之構成零 Φ件使用。 再者,本發明並不限定於上述例,本發明所涉及之半 導體裝置之製造方法,是可適用於各種電子機器之製造。 例如,亦可適用於具有顯示功能之傳真裝置、數位照相機 之取景器、攜帶型TV、PDA、電子記事本、電揭示板、 宣傳廣告用顯示器、1C卡等。 並且,本發明並不限定於上述之各實施形態,只要在 本發明之宗旨範圍內亦可作各種變形。 φ 例如,上述之實施形態雖然採用多晶矽膜當作半導體 膜之一例,但是半導體膜並不限定於此,即使使用其他半 導體材料亦可。再者,即使使用將聚矽氨烷(
Polysilazane )溶解於有機溶媒中等之液體材料而形成半 導體膜(矽膜)或絕緣膜(氧化矽膜)亦可。 再者,上述實施形態雖然採用薄膜電晶體當作場效型 之半導體元件之一例,但是即使對於單晶SOI ( silicon oninsulator)電晶體中,藉由餓刻等使各電晶體互相間予 以元件分離之構造的半導體裝置等,亦可以同樣適用本發 -16- (14) 1269372 明。 【圖式簡單說明】 第1圖是說明本實施形態之薄膜電晶體之構造的平面 圖。 第2圖是第1圖所示之薄膜電晶體之圖中II-II方向 (通道寬方向)中之截面圖。 第3圖(A)〜(G)是說明薄膜電晶體之製造方法的圖示 〇 第4圖(A)〜(G)。是說明薄膜電晶體之其他製造方法 的圖示 第5圖是包含半導體裝置而所構成之光電裝置之電路 圖。 第ό圖(A)〜(D)是說明電子機器之具體例的圖示。 【主要元件之符號說明】 1 :薄膜電晶體 10 :基板 1 1 :基底絕緣膜 12 :半導體膜 13 :第1絕緣膜(元件分離膜) 14 :第2絕緣膜(閘極絕緣膜) 1 8 :閘極電極膜 2〇 :源極電極 22 :汲極電極 -17-

Claims (1)

  1. (1) 1269372 十、申請專利範圍 1· 一種半導體裝置之製造方法,其特徵爲··包含有 在絕緣基板上島狀形成半導體膜之第1工程; 包含上述半導體膜之邊緣部以第1絕緣膜覆蓋上述半 導體膜之第2工程; 避開該半導體膜之邊緣部而開口上述半導體膜上部之 第1絕緣膜的第3工程; 至少在上述絕緣膜之開口部之半導體膜上形成相對性 比上述第1絕緣膜之厚度還薄之第2絕緣膜的第4工程; 和 在上述第2絕緣膜·上形成電極配線膜之第5工程。 2·如申請專利範圍第1項所記載之半導體裝置之製造 方法,其中,第1工程是包含有 在上述絕緣基板上形成上述半導體膜的工程; 藉由熱處理使上述半導體膜予以多晶化的工程; ί吏上述多晶化後之半島導體之表面予以平坦化的工程 •和 上述多晶化後之半導體膜圖案製作成元件形成區域 的工程。 3 ·如申請專利範圍第1項所記載之半導體裝置之製造 力法’其中,上述第4工程是藉由上述半導體膜之熱氧化 而形成上述第2絕緣膜的工程。 4·如申請專利範圍第1項所記載之半導體裝置之製造 $法’其中,上述第4工程是使絕緣材料堆積於上述半導 -18 - (2) 1269372 體膜上而形成上述第2絕緣膜的工程。 5. —種半導體裝置,其特徵爲:具備有 被島狀形成在絕緣基板上的半導體膜; 在上述絕緣基板上,開口上述半導體膜上面’包圍包 含該半導體膜之邊緣部之外周圍而被形成的區域分離絕緣 膜; 至少在上述區域分離絕緣膜之開口部之上述半導體膜 φ上面,被形成相對性比上述區域分離絕緣膜還薄之閘極絕 緣膜;和 被形成在上述閘極絕緣膜上之閘極電極。 6·如申請專利範圍第5項所記載之半導體裝置,其中 ’上述閘極絕緣膜是在上述半導體膜上面被形成自該半導 體膜之邊緣部離開。 7 ·如申請專利範圍第5項所記載之半導體裝置,其中 ’上述區域分離絕緣膜至少被形成爲上述閘極絕緣膜之厚 φ度之2倍以上的厚度。 8·—種積體電路,其特徵爲:具備有申請專利範圍第 5項至第7項中之任一項所記載之半導體裝置。 9·-種光電裝置,其特徵爲:具備有申請專利範圍第 5項至第7項中之任一項所記載之半導體裝置。 1〇·—種電子機器,其特徵爲:具備有申請專利範圍 第5項至第7項中之任一項所記載之半導體裝置。 -19-
TW094124948A 2004-07-26 2005-07-22 Semiconductor device and a method of manufacturing the same, integrated circuit, electro-optical device, and electronic apparatus TWI269372B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004217448A JP2006041115A (ja) 2004-07-26 2004-07-26 半導体装置及びその製造方法、集積回路、電気光学装置、電子機器

Publications (2)

Publication Number Publication Date
TW200620417A TW200620417A (en) 2006-06-16
TWI269372B true TWI269372B (en) 2006-12-21

Family

ID=35656197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094124948A TWI269372B (en) 2004-07-26 2005-07-22 Semiconductor device and a method of manufacturing the same, integrated circuit, electro-optical device, and electronic apparatus

Country Status (5)

Country Link
US (1) US7393724B2 (zh)
JP (1) JP2006041115A (zh)
KR (1) KR100787902B1 (zh)
CN (1) CN100395870C (zh)
TW (1) TWI269372B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6232914B2 (ja) * 2013-10-16 2017-11-22 セイコーエプソン株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
JPH06291308A (ja) * 1993-03-31 1994-10-18 Sony Corp 絶縁ゲート型トランジスタおよびその製造方法
JPH0888363A (ja) 1994-09-16 1996-04-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2000040828A (ja) 1998-07-24 2000-02-08 Toshiba Corp 薄膜トランジスタの製造方法
JP2001135823A (ja) * 1999-11-05 2001-05-18 Toshiba Corp 電極基板の製造方法
US6677646B2 (en) * 2002-04-05 2004-01-13 International Business Machines Corporation Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS
JP4746832B2 (ja) * 2003-09-12 2011-08-10 Nec液晶テクノロジー株式会社 パターン形成方法

Also Published As

Publication number Publication date
KR100787902B1 (ko) 2007-12-27
TW200620417A (en) 2006-06-16
KR20060045063A (ko) 2006-05-16
CN100395870C (zh) 2008-06-18
US7393724B2 (en) 2008-07-01
JP2006041115A (ja) 2006-02-09
US20060017053A1 (en) 2006-01-26
CN1728336A (zh) 2006-02-01

Similar Documents

Publication Publication Date Title
KR100647102B1 (ko) 반도체 장치와 그 제조 방법, 집적 회로, 전기 광학 장치및 전자 기기
US8053289B2 (en) Manufacturing method for thin film transistor on insulator
JP5371144B2 (ja) 半導体装置及び半導体装置の作製方法、並びに電子機器
EP1005094A2 (en) Semiconductor devices having a thin film field-effect transistor and corresponding manufacturing methods
TW201041048A (en) Semiconductor device and manufacturing method thereof
KR20110100580A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 표시 장치
JP2012015436A (ja) 薄膜トランジスタおよび表示装置
US7800114B2 (en) Semiconductor device and manufacturing method thereof
JP2008028399A (ja) 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法
US7524734B2 (en) Wiring substrate, electro-optic device, electric apparatus, method of manufacturing wiring substrate, method of manufacturing electro-optic device, and method of manufacturing electric apparatus
JP2008252083A (ja) 半導体装置
JP4223092B2 (ja) 半導体装置の作製方法
TWI269372B (en) Semiconductor device and a method of manufacturing the same, integrated circuit, electro-optical device, and electronic apparatus
JP2004253520A (ja) 表示装置とその製造方法
JP4387090B2 (ja) 半導体装置の作製方法
JP2001223219A (ja) 半導体装置の作製方法
JP4128428B2 (ja) 半導体装置の作製方法
US20060292836A1 (en) Manufacturing method of polysilicon
TW200941104A (en) System for display images and fabrication method thereof
KR100611656B1 (ko) 표시장치 및 그의 제조방법
JP2008109077A (ja) 薄膜トランジスタの製造方法、電気光学装置および電子機器