TWI261354B - A method of manufacturing a semiconductor device - Google Patents

A method of manufacturing a semiconductor device Download PDF

Info

Publication number
TWI261354B
TWI261354B TW090116611A TW90116611A TWI261354B TW I261354 B TWI261354 B TW I261354B TW 090116611 A TW090116611 A TW 090116611A TW 90116611 A TW90116611 A TW 90116611A TW I261354 B TWI261354 B TW I261354B
Authority
TW
Taiwan
Prior art keywords
circuit substrate
semiconductor wafer
main surface
electrodes
manufacturing
Prior art date
Application number
TW090116611A
Other languages
English (en)
Inventor
Yoshiyuki Kado
Tsukio Funaki
Hiroshi Kikuchi
Ikuo Yoshida
Original Assignee
Hitachi Ltd
Hitachi Hokkai Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Hokkai Semiconductor filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TWI261354B publication Critical patent/TWI261354B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)

Description

1261354
AT I—-----—_ B7 _ 五、發明説明“ ) " ~ 查明頜域 、本發明係、有關於-種半導體裝置之製造技術，尤其係關 於一種有效應用於一透過凸塊電極，將半導體晶片以覆晶 方式構裝至電路基板上之半導體裝置的技術。 螢明背景 在曰本專利特開平n_297759&公報中，揭露有一種爲了 在晶片之凸塊電極與基板之電極端子間發生錯位時，亦能 確保該凸塊電極與電極端子間之重疊面積，而將該凸塊電 極與電極端子配置成鋸齒狀，以加大各別面積的技術。 明目的及概述 本發明者等正進行一所謂將多數LSI晶片構裝至印刷電路 板上的多晶片模組開發。該多晶片模組爲了實現LSI晶片之 咼密度構裝，而採用一種將形成於晶片主面之Au(金）凸塊 電極（以下，僅稱之爲金凸塊）連接至電路板之電極接墊（連 接端子）的覆晶構裝方式。又，爲了以低價格實現高的可靠 度’亦 < 在晶片與電路基板間之間隙中，***一異方性導 % 膜（Anisotropic Conductive Film; ACF)，俾同時進行金凸 塊-電極接墊間之電氣性連接、熱應力之緩和以及連接部 分之保護，且其中該異方性導電膜係指將鎳N丨等之金屬粒 子分散於一由環氧樹脂所成之絕緣膜中而成者。 I ‘透過異方性導電膜將晶片構裝至電路基板上時，係將 一與晶片約略相同尺寸之異方性導電膜，黏著至電路基板 之電極接墊上，再開始使用導線連結，而將已形成有金凸 塊的晶片’裝設在異方性導電膜上。其次，於自上方施加 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公釐） 1261354 Λ 7 ___ Β7 五、發明説明（2 ) 壓力於晶片上之狀態下，加熱電路基板，使異方性導電膜 熔化、硬化，藉此而使晶片上之金凸塊與電路基板上之電 極接墊，透過膜中之金屬粒子，電氣性連接，同時以硬化 樹脂’來密封晶片與電路基板間之間隙。 然而，要進行一使異方性導電膜熔化、硬化之熱處理時 ，由於電路基板與晶片間之熱膨脹係數（矽晶片爲3 ppm， 浸含玻璃纖維之環氧基板約14 ppm)差異，金凸塊與電極接 墊間之位置將會發生錯位。 此時’若電極接塾之間距比較寬的話，藉由加大其寬度 ，即使金凸塊與電極接墊間發生錯位，亦能確保兩者間之 接觸面積。然而，隨著晶片之多端子化、窄間距化，電極 接墊間之間距將愈變愈窄，電極接墊之寬度即不能變大， 於是當金凸塊與電極接墊間發生位置偏移時，兩者間之接 觸面積將變小，連接可靠度即降低了。 作爲其對策曾考慮使用一種熱膨脹係數比樹脂還小的陶 瓷’來f作印刷電路基板，以縮小一與晶片間之熱膨脹係 數差，然而這卻有一增加基板製造成本之問題。 本發明之目的在於提供一種在透過凸塊電極來將晶片以 覆晶方式構裝至電路基板的半導體裝置中，使晶片與電路 基板間之連接可靠度提高的技術。 本發明之目的在於提供一種在一透過凸塊電極將晶片覆 晶構裝至電路基板之半導體裝置中，以相當高之定位精度 ’來連接晶片與電路基板的技術。 本發明之其它目的在於提供一種不會招致製造成本之增 • 5 - 本紙ί艮尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 1261354 A7
加’而能達成上述目的的技術。 本，明書所揭示之各種發明之前述或其它目的與新穎特 徵精由本說明書之記載以及所附之圖式將可以更爲清楚。 茲將本案中所揭示之發明當中，具代表性者之概要^簡 敎述如下。 本發明之半導體裝置製造方法，包含以下步驟： 凸塊 (a)備置一半導體晶片，該晶片之主面上形成有多數 電極； (b)備置-電路基板，該基板主面上形成有多數電極接塾· :且至少部分該等多數電極接墊間之間距，與前述半導體 晶片主面上所形成之該等多數凸塊電極間之間距不同； (<〇 —構裝步驟，將該半導髏晶片覆晶構裝於該電路某板 之主面上，且使各該等多數凸塊電極與各該等多數電極接 墊電氣連接。 本發明之半導體裝置製造方法，爲一在該（b)步驟中所準 備^該電路基板之主面上所形成之該等多數電極接墊列之 ‘至另‘爲止之距離，小於該步驟（a)所準備之該半導 體晶片之主面上所形成之該等多數凸塊電極列之一端至另 一端之距離。 以下步驟： ’該晶片上各於 本發明之半導體製造裝置之製造方法包含 (a)備置一第一與第二半導體晶片之步驟 主面上形成有多數凸塊電極； (b)備置一電路基板之步驟，該基板主面上形成有多數電 極接墊，且至少部分該等多數電極接墊間之間距，與前述 -6- 本紙張尺度適用中國國家標準(CNS) A4規格（210X297公釐） 1261354 A7 ________B7 五、發明説明（4 ) -- 該第一或第二半導體晶片主面上所形成之該等多數凸塊電 極間之間距不同： (〇—構裝步驟，將該第一與第二半導體晶片覆晶構裝於 該電路基板之主面上，且使各該等多數凸塊電極與各該等 多數電極接塾電氣連接。 圖式簡單説明 圖1爲本發明之一實施態樣下之半導體裝置之平面圖。 圖2(a)爲沿圖iiA-A線截取之剖面圖；圖2(b)爲沿圖1 之® - B線截取之剖面圖。 圖3爲圖2(a)之局部擴大部面圖。 圖4(a)爲一其上形成有MPU之矽晶片之主面的平面圖； 圖4(b)爲沿圖4(a)之C-C線截取的剖面圖。 圖5 (a)爲一其上形成有緩衝記憶體之矽晶片之主面的平 面圖’圖5(b)爲沿圖5(a)之D-D線截取的剖面圖。 圖6顯示出沿該其上形成有MPU之矽晶片之其中一邊緣配 置之金Λ塊，與對應於該晶片之模組基板上之電極接塾間 的相對位置關係。 圖7顯示出該其上形成有緩衝記憶體之硬晶片上所配置之 金凸塊，與對應於該等凸塊之模組基板上之電極接塾間的 相對位置關係。 圖8爲一顯示出電極接墊之佈局的模組基板之主面的平面 圖。 圖9爲一顯示出本發明之一實施態樣下之半導體裝置製造 方法的剖面圖。 1261354 五、發明説明（ 圖10爲一顧+山士 ^ 、， 、 項τ 本發明之一實施態樣下（半導體裝置製 造方法的剖面圖。 圖11爲一顧+山士外 、 〜、717出本發明之一實施態樣下之半導體裝置製 造方法的剖面圖。 圖1 2爲一顧+山士片 ^、 〜、不出本發明之一實施態樣下之半導體裝置製 造方法的剖面圖。 圖13馬一顯不出本發明之一實施態樣下之半導體裝置製 造方法的剖面圖。 圖14爲一顯千山士 a .貝下出本發明之一實施態樣下之半導體裝置製 迨万法的剖面圖。 圖15爲一顯开：4»女& ·、出本發明之其它實施態樣下之半導體裝置 的局邵剖面圖。 二6爲—顯示出本發明之其它實施態樣下之半導體裝置 的局邵剖面圖。 圖17爲本發明之其它實施態樣下a 圖 圖號對照説明： 1多晶片模組 3 配線 5 電極接墊 7 被動元件 9 金凸塊 10a，l〇b 異方性導電膜 12 電路基板 <碎晶片之主面的平面 2 換組基板 4，4a，4b電極接墊 6 A〜6 E矽晶片 8焊料凸塊 10異方性導電性樹脂 11金屬粒子 13欠填樹脂 -8 - 裝 本紙張尺度適川中國國家標準(CNS) A4規格(210X 297公釐) 1261354 A 7 ^_ B7 五、發明説明（6 ) 14焊料凸塊 15電路基板 發明詳細説明 以下，根據圖式詳細説明本發明之實施態樣。又，在用 以說明實施態樣之所有圖式中，相同構件賦以相同符號， 並省略其重複説明。 圖1爲實施態樣一之半導體裝置之平面圖。圖2(a)爲沿圖 1之A-A線截取之剖面圖；圖2(b)爲沿圖itB — B線截取 之剖面.圖。 本實施悲樣之半導體裝置爲一種搭載了一高速微處理器 (MPU:超小型運算處理裝置）、主記憶體、緩衝記憶體等 LSI的多晶片模組（Multi Chip Module ; MCM)。 該多晶片模組1之模組基板2由含有破璃纖維之環氧樹脂 所構成。其内部形成有多層配線3，用以構成信號配線、電 源配線、以及接地配線。又，在模組基板2之主面（上面）與 下面，形成有多數個電極接墊4、5，其電接至上述配線3 。配線3_與電極接墊4、5由銅所作成，且在電極接墊4、5 之表面施以鎳與金之電鍍。 模組基板2之主面上，構裝有：作爲Mpu之矽晶片6a、 作爲主記憶體（DRAM)之數個矽晶片6B、作爲緩衝記憶體 炙數個矽晶片6 C、以及數個被動元件（電容、電阻元件）7 等。在模組基板2之下面的電極接墊5上，則被連接有焊料 凸塊8，其構成一用以將該模組基板2構裝至主機板等之外 部連接端子。 上迷各個矽晶片6A、6B、6C都是以覆晶之方式，被構 本紙張尺度適用中國國家標準(CNS) a4規格（21〇x297公釐） -9- 1261354 五、發明説明（7 ) 裝至模組基板2之主面上。亦即，各個砂晶片6a、6b 6c 係透過數個形成於其主面（元件形成面）的金凸塊9，而被電 接至模組基板2之電極接㈣。另―方面，被動元件7則被 焊接至模組基板2之主面上。 各個碎晶片6A、6B、6C會因應於形成於其主面上之lsi 種類’而有不同之金凸塊數與間距。例如，在圖2所示作爲 MPU之矽晶片6八的端子數（金凸塊9)較多（例如248腳），且 相鄰金凸塊9之間距較窄（例如40^m〜5〇“m)。又，相對地 ，矽晶片0A之金凸塊9所要連接之模組基板2之電極接墊4 的寬度，以及其與相鄰電極接墊4間之間距即變有。 相對於此，形成有DRAM之矽晶片68之端子（金凸塊9)數 雖爲例如74腳數量少，但端子係配置於晶片中片成一行之 故，相鄰的金凸塊9之間距變窄（例如4〇"m〜5〇；um)。伴隨 於其，連接矽晶片6B之金凸塊9之模組基板2的電極接墊4 的寬度及與相鄰電極接墊4之間距變窄。 相對巧此’圖2(b)所示作爲緩衝器之碎晶片6C之端子數 則爲例如7 0腳’其由於沿主面邊緣配置，相鄰金凸塊9之 間距變寬（例如100" m〜110 Am)。又，隨之而來的，矽晶 片6C之金凸塊9所要連接之模組基板2的電極接墊4之寬度 以及其與相鄰電極接墊4間之間距即變寬。 各個矽晶片6A、6B、6C與模組基板2之間，填充有異方 性導電性樹脂。異方性導電性樹脂1 〇爲一藉由將鎳等金屬 粒子分散於環氧係熱硬化樹脂中而成者，其如圖3所擴大顯 示者’各個碎晶片6A、6B、6C之主面上所形成之金凸塊9 10- 本紙張尺度適用中國國家標準(CNS) A4規格（210X297公釐） 1261354 A7 __ B7 五、發明説明（8 ) ’以及模組基板2之相對應電極接塾4之間，透過此異方性 導電性樹脂1 0中之金屬粒子1丨而電氣連接。又，藉由在矽 晶片6A、6B、6C與模組基板2之間填充異方性導電性樹脂 1 0 ’ 一方面可作爲金凸塊9與電極接墊4間之電氣性連接， 另一方面可作爲連接邵分之保護以及熱應力之緩和。 要組裝一如上所述般構成之多晶片模組1時，首先備置一 模組基板2，以及一要構裝至其主面的主動元件（矽晶片6A 、6 B、6 C等）以及被動元件（電容、電阻元件）7。 矽ra片6 A、6 B、6 C上，藉由一習知之使用金線的線結 法’預先形成金凸塊9。圖4(a)爲矽晶片6A之主面的平面 圖’圖4(b)爲沿圖4(a)之C-C線截取的剖面圖。又，圖 5(a)爲碎晶片6之主面的平面圖，·圖5(b)爲沿圖5(a)之〇 一 D線截取的剖面圖。 各金凸塊9係被連接於矽晶片6A、6C之主面週邊部，亦 即形成於元件形成區域外側之圖中未示之連結接墊上，且 沿晶片6_A、6 C之各邊成一列相互等間隔之間距配置。金 凸塊9之直徑約爲例如5〇 a m〜55 。又，如前所述，矽晶 片6 A之金凸塊9係以一約4〇 " m〜5〇 " m之窄間距被配置， 矽卵片6 C之金凸塊9係以一約100 " m〜丨1〇 " m之寬間距被 配置。圖示雖省略，然在作爲主記憶體（DRAM)之矽晶片 6B之王面上，亦以同於上述之方法，形成金凸塊$。矽晶 片6B之金凸塊9以一與碎晶片6八之金凸塊9約略相同之扣 "m〜50 // m的窄間距，呈一列約略配置於晶片主面之中央 部位。圖示之金凸塊之數量與實際物品相較有略爲省略。 -11 - 巧張尺度適财_家標準(CNS)A4i格(2U)X297公货）------ 1261354
AT B7 五、發明説明（9 ) 接著，就矽晶片6 A、6 B、6 C上所形成之金凸塊9的間距 ，以及模組基板2上所形成之電極接墊4的間距間之關係作 一説明。圖6所示的爲沿一作爲MPU之矽晶片6 A之一邊呈 一列配置之金凸塊9，與相對應於該晶片之模組基板2之電 極接墊4 a間的相對位置關係。 如圖所示，配置於矽晶片6A之一邊之其中一端（左端）的 金凸塊9，與配置於另一端（右端）之金凸塊9兩者間之間距（ 以下，將該間距稱之爲總間距）A，在常溫或半導體裝置動 作之際的溫度範圍下，會比二個各別對應於這兩金凸塊9、 ' 9的電極接墊4 a、4 a的總間距B還寬（A > B )。又，矽晶片 6 A之各相鄰金凸塊9間之間距，比模組基板2上之對應電極 接墊4 a間之間距還大。 因此，各金凸塊9，以及和其相對應之電極接墊4a間之偏 移量（a)，在假設位於矽晶片6A之一邊中央部位的金凸塊9 和與其相對應之電極接墊4 a間之偏移量設爲〇時，將隨著 離該電巧接塾4a愈遠愈大（0<ai<a2<a3<a4<a5以及0 < a’i <a’2<a’3<af4<a’5)。圖中雖省略，可知配置於矽晶片6A 之其它三邊上的金凸塊9，與和其相對應之電極接墊4 a間 之位置關係，亦和上述一樣。 另一方面，圖7所示的是沿一作爲緩衝器之矽晶片6 C之 一邊呈一列配置之金凸塊9，與和其相對應之模組基板2之 電極接墊4 c間的相對位置關係。 如圖所示，配置於矽晶片6 C之一邊之其中一端（左端）的 -12- 本紙張尺度適用中國阐家標準(CNS) A4規格(210 X 297公黄） 1261354 Λ 7 Β7 五、發明説明（10 ) 金凸塊9，與配置於另一端（右端）之金凸塊9兩者間之總間 距C，相等於二個各別對應於這兩金凸塊9、9的電極接墊 4 c、4 c的總間距D ( C二D )。 而且，矽晶片6 C之金凸塊9，配置成與相鄰金凸塊9間之 間距完全相等，且這些金凸塊9所要連接之電極接墊4 c亦 是與其相鄰電極接墊4c間之間距都相等。因此，當任意金 凸塊9，與和其相對應之電極接墊4 c間之偏移量爲〇時，其 它之金凸塊9，與和其相對應之電極接墊4 ^間之偏移量， 亦都爲0。 進一步’碎晶片6C之金凸塊9所要連接之電極接整4c的 寬度’比前述碎晶片6A之金凸塊9所要連接之電極接整4a 之寬度還寬。例如，當電極接墊4a、4b之寬度爲20 a m〜 25"m時，電極接墊4(：之寬度爲5〇#m〜55//m。又，矽晶 片6C之其它三邊上所配置之金凸塊9，與和其相對應之電 極接墊4 c間之位置關係亦和上述一樣。 圖中〒省略，然可知作爲Dram之矽晶片6 B之金凸塊9， 與和其相對應之電極接墊41)間之相對應位置關係，與前述 圖6所示之碎晶片6 a之位置關係相同。亦即，沿♦晶片6 b 足各邊呈一列配置之金凸塊9之總間距，比相對應之電極接 墊4b心總間距還寬。此外，矽晶片0B之各相鄰金凸塊9間 之間距’將比模組基板2之相對應電極接墊4 b間之間距還 大。具體而言，若以位於最靠近模組基板2之中心部位位置 =電極接墊4b爲基準點，離該電極接墊4b愈遠的話，亦即 忍靠近模組基板2之週邊部位的話，金凸塊9與電極接墊4b IX 297公釐） -13- 1261354 Λ7 B7 五、發明説明（” ) 間之偏移量將愈大。 像這樣，在本實施態樣中，要將金凸塊9間之間距較窄的 矽晶片6 A、6 B，構裝於模組基板2時，亦將相對應電極接 墊4之總間距，作得比金凸塊之總間距還窄。此時，電極接 塾4之總間距’將依據該構成晶片之矽與該構成模組基板2 之樹脂材料（在本實施例中爲環氧樹脂）兩者間之熱膨脹係 數差、金凸塊9之總間距、模組基板2上之電極接墊4之位 置、以及後述在晶片構裝時之熱處理溫度等參數，而被算 出。 圖8爲一模組基板2之主面平面圖，其顯示上述矽晶片6八 、6B、6C之金凸塊所要連接之電極接墊4(4a、4b、4c) 之佈局。又，被動元件所要連接之電極接墊4，以及用以連 接電極接墊4間之接線3，在圖中予以省略。 如圖所示，矽晶片6C之金凸塊9所要連接之電極接墊4c 由於金凸塊9間之間距相當寬，因而其寬度與間距都較寬。 相對於此，矽晶片6A、6B之金凸塊9所要連接之電極接墊 4a、4b則由於金凸塊9之間距較窄，其寬度與間距都較窄。 其次，説明一將碎晶片6A、6B、6C構裝於模組基板2上 之步驟。 要將金凸塊9之間距較有的矽晶片6A，構裝於模組基板2 上時，首先如圖9所示，將異方性導電膜1〇a黏著在模組基 板2之電極接墊4a上。異方性導電膜1〇a爲—將掺雜有鎳等 金屬粒子之未硬化環氧樹脂加工成薄膜狀者，將其裁成與 矽晶片6A相同程度之大小，並使用接著劑等，來將其貼至 -14-
1261354 A7 B7 五、發明説明（12 電極接墊4a上。 其次，如圖1 0所示，將矽晶片6 A裝設於異方性導電膜 1 0 a上面。此時，要使位置之配合作成位於同圖所示矽晶 片6 A之一邊中央部位位置的金凸塊9，與和其相對應之電 極接墊4 a間之圖中剖面方向的偏差量約略等於零。 其次，藉由從上方壓住加壓工具（圖中未顯示），而自矽 晶片6A上方’施加一約1〇〜2〇 kg/cm2的壓力，共在該狀 態下，將模組基板2加熱至180°C左右，而使異方性導電膜 1 0 a暫時熔化後，再使其硬化。藉此，如圖丨丨所示，矽晶 片6 A與模組基板2間之間隙即爲異方性導電性樹脂丨〇所充 填，且透過樹脂中之金屬粒子，金凸塊9與電極接墊4&電 接在一起。 又，在進行上述加熱處理時，矽晶片6八與模組基板2將 刀別熱膨腺。於疋’配置於碎晶片6A其中一邊兩端的二個 金凸塊9、9的總間距A，將變廣（A，> A)，且這兩個金凸塊9 、9所各_別對應之二個電極接塾4 a、4 a間之總間距B，亦變 廣（B，>B) 〇 在此情形下，由於矽晶片6A之熱膨脹係數爲3 ppm，以 環氧樹脂爲主體之模組基板2之熱膨脹係數爲14 ppm，因 而模組基板2之尺寸變動量，比矽晶片6A還大。亦即，加 熱處理時之總間距，以及加熱處理前之總間距，兩者間之 差（A-A、B，-B)將是模組基板2這一方比碎晶片6A還大 ((A-A)<(B -B))。因此’若要進行上述加熱處理，電極 接塾4 a與金凸塊9間之相對偏位量，與加熱處理前相比， • 15- 本紙悵尺度適用中國國家標準(CNS) A4規格（210X297公釐） 1261354 Λ7 B7 五、發明説明（13 ) 將是愈靠近電極接墊4 a列之兩端部的電極接塾4 a，其偏位 量愈大。 但是，如前述圖6所示，在本實施態樣中，由於電極接墊 4 a之總間距B，已經預先作成比金凸塊9之總間距a還窄， 且電極接墊4a與金凸塊9間之偏位量，愈靠近電極接塾4a 列之兩端邵愈大，因而進行上述加熱處理時，隨著溫度之 上升，金凸塊9與和其相對應之電極接墊4 a間將相互接近 ，且異方性導電膜1 Oa在達到熔化、硬化溫度時，兩者間 之偏位量，對於所有的電極接墊4a而言都將約等於〇。 又’在進行上述加熱處理而使異方性導電膜丨〇 a熔化、硬 化，且在矽晶片6A與模組基板2間之間隙中，充填有異方 性導電性樹脂1 〇後，由於金凸塊9與電極接墊4 a爲異方性 導電性樹脂10所密封，因而在矽晶片6A與模組基板2在回 到室溫之過程中收縮時，金凸塊9與電極接墊4 a間將不會 再發生位置偏移之情形。 相對兮此，當預先使電極接墊4 a之總間距b，與金凸塊9 之總間距A —致，並在加熱處理前，使金凸塊9與和其相對 應之電極接塾4a間之偏位量對於所有的電極接塾4a都爲0 的話，如圖12所示，於進行上述加熱處理之際，電極接整 4a與金凸塊9間之偏位量，將變成愈靠近電極接墊4a列之 兩端部，其偏位量愈大，而無法確保兩者間之接觸面積。 另一方面，要將具有較寬之金凸塊9間距的矽晶片6 C， 構裝於模組基板2上時，首先如圖1 3所示，於將異方性導 電膜10b黏貼至模組基板2之電極接塾4c上後，即將硬晶片 -16· 本紙張尺度適川中國國家標準(CNS) A4規格（210 X 297公釐） 1261354 Λ 7 Β7 6C按裝至其上面，且使所有金凸塊9與和其相對應之電極 接墊4 c間之位置匹配，對合成偏位量約等於〇。 其次，從上方對一加壓工具（圖中未示）施壓，而將一約 1 0〜20 kg/cm2之壓力，施加至矽晶片6C上面，再於此狀 怨下’將模組基板2加熱至18(TC左右，藉以使異方性導電 膜1 0 b熔化、硬化。藉此，如圖1 4所示，碎晶片6 C與模組 基板2間之間隙，爲異方性導電性樹脂i 〇所填充，且金凸 塊9與電極接墊4c透過樹脂中之金屬粒子，而電連接在一 起。 進行上述加熱處理時，模组基板2與矽晶片6C會熱膨脹 ’配置於碎晶片6 C其中一邊兩端之兩金凸塊9、9間之總間 距C ’將變廣（C，> C )，同時與該兩金凸塊9、9各別相對應之 二個電極接墊4 c、4 c間之總間距D，亦變廣（D，> D)。此時 ’由於熱膨脹係數較大之模組基板2將熱膨脹得比矽晶片 6 C還多，相鄰電極接墊4 c間之間距，將隨著愈靠近電極接 塾4c列岁端部而愈廣，且其與金凸塊9間之偏位量，比加 熱處理前更大。 然而’在本實施例中，由於預先將電極接墊4C之寬度變 大’即使因上述加熱處理，而產生電極接整4c與金凸塊9 間之偏位，亦能充分確保兩者之接觸面積。 又’本實施例中之多晶片模组1爲一將四個矽晶片6 B構 裝至模組基板2者（參考圖1)，因而在實際製造步驟中，係 在將異方性導電膜10b黏貼至模組基板2之電極接墊4b上後 ，將四個矽晶片6B裝設至其上面，再從上方同時以一加壓 -17- 本紙張尺度適用中國國家標準(CNS) A4規格（2〗0X297公釐） 1261354 Λ 7 Β7 五、發明説明（15 ) 工具按壓於這些碎晶片6B上，且加熱模組基板2。在此場 合’異方性導電膜10b亦可以使用一裁成一可覆蓋該四個 矽晶片6 B之整個構裝區域的尺寸者。 又’當碎晶片6B之厚度與矽晶片6A之厚度相同時，亦可 以同時一起構裝這些砍晶片6A、6B。而當碎晶片、6B 之厚度不同時，藉由先開始構裝較薄的晶片（亦即構裝高度 較低之晶片），在以加壓工具施壓於晶片上時，將可以避免 加壓工具接觸先構裝完之晶片等不當情事。 又’圖中雖省略’然碎晶片6B亦以一同於前述將碎晶片 6A構裝於模組基板2之方法，被構裝至模組基板2上。如前 所述，金凸塊9之間距較窄的矽晶片6B，與前述矽晶片6A 一樣，由於已預先將電極接塾4 b之總間距，作得比金凸塊 9之總間距還窄，因而當進行一用以將異方性導電性樹脂充 填於其與模組基板2間之間隙的加熱處理時，金凸塊9與電 極接墊4 b間之偏位量，對於所有的電極接墊4 b而言，將都 約略等於0。 在上述方法中’藉由依序或一次將碎晶片6A、6B、6C 構裝至模組基板2上，再於之後或其之前，用習知之回流法 ，將被動元件7構裝至模組基板2之主面上，即可完成一如 圖1所示之多晶片模組1。又，當該用以將異方性導電性樹 脂1 0充填於矽晶片6 A、6 B、6 C與模組基板2間之間隙的 加熱處理溫度，高於焊料回流溫度時，藉由在構裝完矽晶 片6 A、6 B、6 C後，才構裝被動元件，將可以防止一所謂 焊料在矽晶片6A、6B、6C之構裝步驟中再度熔化之不當 -18- 本紙張尺度適用中國國家標準(CNS) A4規格（210 X 297公釐） 1261354 Λ 7 Β7 五、發明説明（16 情形。 像這樣，在本實施例中，係於將金凸塊之間距較窄之矽 晶片6 A、6 Β，構裝至模組基板2時，考慮到矽晶片6 A、 6B與模組基板2間之熱膨脹係數差，而將電極接墊4之總間 距，作得比金凸塊9之總間距還窄。藉此，由於可以防止在 加熱處理時，金凸塊9與電極接墊4間之位置偏離，並能確 保兩者之接觸面積，因而即使不使用高價的陶瓷基板，亦 能使矽晶片6 A、6 B與模組基板2間之連接可靠度提高，並 能提供一種便宜之適於高密度構裝的多晶片模組1。 在酌述第1實施例中，係就一適用於一透過異方性導電性 樹脂’來將矽晶片構裝於模組基板上之多晶片模組製造方 法之情形作説明，然而本發明並不限定於此，其亦可廣泛 應用於一在一將矽晶片覆晶構裝至電路基板之步驟中，會 進行高溫熱處理的半導體裝置上。 例如，作爲一實施態樣，圖1 5爲一將形成於碎晶片ό D之 主面（元_件形成面）的多數個金凸塊，電連接至電路基板12 之電極接墊4，並於矽晶片6D與電路基板12間之間隙中， ^填一欠填（underfill)樹脂（密封樹脂）的半導體裝置。該欠 填樹脂13可以由例如含有♦鐵之環氧糸熱硬化性樹脂構成 ’而電路基板12則例如可由含浸有玻璃纖維之環氧樹脂所 構成。 要在硬晶片6D與電路基板12間之間隙間，充填欠填樹脂 U時’首先’將發晶片60之金凸塊9,電接至電路基心 〈電路接墊4 ;接著，{吏用調合器等，將液狀之欠填樹脂 -19-
1261354 A7 ________ B7 五、發明説明（17 ) 1 3供應至矽晶片6 D外圍：然後，將電路基板1 2加溫至7 0 C左右，以提高欠填樹脂丨3之流動性。藉此，欠填樹脂门 將因毛細管現象，而被充填於矽晶片6 d與電路基板1 2間之 間隙之間。之後，在i5〇。(：下熱處理電路1 2，使欠填樹脂 13硬化。 用以充填於矽晶片6 D與電路基板1 2之間隙間的欠填樹脂 13，亦可以使用一種將未硬化之環氧系樹脂加工成薄膜狀 者’來取代液狀者。在此場合，與前述第一實施例一樣， 係將一被裁成與矽晶片6D約同大小之薄膜，放在金凸塊9 與電極接墊4之間，再於該狀態下將電路基板12加熱至I" °C，而使薄膜熔化、硬化。 在上述半導體裝置中，當矽晶片6D上所形成之金凸塊9 較窄’且電路基板12之電極接墊4之間距與寬度隨之變窄 時’亦考慮到矽晶片6D與電路基板12間之熱膨脹係數差， 而預先將電極接墊4之總間距，作得比金凸塊9之總間距還 窄。藉今，當進行加熱處理時，將可以防止金凸塊9與電極 接墊4間之錯位，並確保兩者間之接觸面積，進而即使不使 用高價之陶瓷基板，亦可以使矽晶片6 D與電路基板丨2間之 連接可靠度提高。 又，圖16爲一種將形成於矽晶片6£之主面（元件形成面） 之複數個焊料凸墊14，電連接至電路基板15之電極接墊4 的半導體裝置。如圖1 7所示，焊料凸墊1 4可以由例如一含 有3 %重量百分比之銀的鍚銀合金（熔點22Γ(：)等熔點較低 之焊料所構成。又，電路基板丨3由例如含浸玻璃纖維之環 -20- 本紙張尺度適财関家鮮(CNS) A4規格(‘· χ 297公I) '1 ------
裝 訂 1261354
AT ____B7 五、發明説明（18 ) 氧樹脂所構成。 在如上所述之半導體裝置中，由於亦藉由一使坪料凸塾 1 4回流（reflow)之步驟，來進行高溫熱處理。因而當矽晶 片6E上所形成之焊料凸墊14之間距較窄、且電路基板15 之電極接墊4之間距與寬度隨之變窄時，亦考慮矽晶片6E 與電路基板1 5間之熱膨脹係數差，而預先將電極接塾4之 總間距，作得比烊料凸墊1 4之總間距還窄。藉此，將可以 確保兩者之接觸面積，且即使不使用高價之陶瓷基板，亦 可以使矽晶片6E與電路基板15間之連接可靠度提高。又， 在該加熱處理後，爲了防止焊料凸墊14隨著半導體裝置之 冷卻而變形或破損，最好在矽晶片6E與電路基板15之間隙 間，充填欠填樹脂（密封樹脂）加以固定之。此時，爲了縮 小焊料凸墊14中所生之變形或内部應力，最好是在一於比 一般溫度還高之溫度、更好是接近前述回流步驟之熱處理 溫度中，加熱該電路基板1 5或半導體晶片6 E之狀態下，使 該欠填@脂固定，而使矽晶片6E與電路基板15固定。具體 而言，在進行欠填樹脂之硬化步驟時，最好是在一比半導 體元件之動作溫度還高之高溫，但比焊料凸墊之熔點還低 之溫度下，使硬化性或熱可塑性樹脂凝固於該矽晶片6 E與 電路基板1 5間之間隙。 以上，雖已根據前述實施例，具體說明本發明所作發明 ，然而本發明並不限於前述實施態樣，而是在不脱其要旨 之範圍内的種種可能變更。 本發明亦可以適用於一將兩種晶片混合構裝在同一電路 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格（·21〇Χ 297公釐）
裝 訂 t 1261354 A 7 ____ B7 五、發明説明（19 ) 基板上的多晶片模組，亦即一種是透過異方性導電性樹脂 來將金凸塊連接至電極接墊上者，另一種是直接將金凸塊 或焊料凸塾連接至電極接墊上者。又，上述任何一種方法 ，都可適用於一用以構裝單晶片之封裝。 本發明不止適用於要將具有窄凸塊電極間距之晶片，覆 曰曰構裝至電路基板上之情形，亦可適用於要將大面積之晶 片覆晶構裝至電路基板上之場合。大面積之晶片由於其凸 塊電極之總間距，以及電路基板側之電極接墊的總間距較 廣，因而即使凸塊電極之間距較寬，在晶片構裝步驟中， 被進行熱處理時，凸塊電極與電極接墊間之錯位量亦相當 大。因此’藉由應用本發明，將可以使凸塊電極與電極接 墊間之連接可靠度提高。 在本申請案所揭示之發明中，其代表性效果可簡單説明 如下。 根據本發明，當要將凸塊電極間距較窄之晶片，構裝至 電路基等上時，考慮晶片與電路基板間之熱膨脹係數差， 預先將電極接墊之總間距作得比凸塊電極之總間距還窄， 將可以防止晶片與電路基板間因熱膨脹係數差所引起之凸 塊電極與電極接墊間之錯位，並能確保兩者間之接觸面積。 -22- 本紙張尺度適;丨】中國國家標準(CNS) A4規格（210 X 297公釐）

Claims (1)

  1. A8 B8 C8 D8 1261^¾^66^號專利申請案 中文申清專利範圍替換本(料年5月） 申清查利把圍 b，- !>fct-ft rt<! 7TTT ίΤΠΤΓΤΐΐ m 1。 <s年月1 β修道)正本I 一&爷辛禮震罝之Μ造方法Ί，包含以下步驟·· 多數凸 (a )備置一半導體晶片，該晶片之主面上形成有 塊電極； 〇>)備置一電路基板，該基板主面上形成有多數電極接 墊，且至少部分該等多數電極接墊間之間距，與=；、求 導體晶片主面上所形成之該等多數凸塊電極間之:;二 (c) 一構裝步驟，將該半導體晶片覆晶構裝於該電路基 板之主面上，且使各該等多數凸塊電極與各該等多數$ 極接塾電氣連接。 2 ·如申請專利範圍第1項所述之半導體裝置之製造方法， 其中步驟（C)包含： (c-1)使一異方性導電膜置於各個該等多數凸塊電極與 各個該等多數電極接墊之間的步驟；以及 (c - 2)藉由加熱該電路基板，使該異方性導電膜熔化、 硬化，而以異方性導電性樹脂，密封該電路基板與該半 導體晶片間之間隙，並透過該異方性導電性樹脂中之金 屬粒子’電氣連接各別該等多數凸塊電極與各別該等多 數電極接墊。 3 ·如申凊專利範圍第1項所述之半導體裝置之製造方法， 其中该步驟（c)包含： (C - 1 )在各別該等多數凸塊電極與各別該等多數電極接 墊之間，中置一絕緣膜；以及 (c - 2 )藉由加熱該電路基板，使該絕緣膜熔化、硬化， 72243-940513.DOC 本紙張尺度適用中國國家標準((：^3) A4規格(210 X 297公釐) 1261354 as Β8 C8 ____ D8 _ 六、申請專利範圍 而以絕緣膜，密封該電路基板與該半導體晶片。 4 .如申請專利範圍第1項之半導體裝置之製造方法，其中 在該步驟（C )之後，還包含步驟·· (d)將液狀絕緣性樹脂，供應至該電路基板之主面上； (e )藉由加熱該電路基板，使該絕緣性樹脂落化、硬化 ’而以絕緣性樹脂，密封該電路基板與該半導體晶片。 5 ·如申請專利範圍第1至第4項之任一項所述之半導體裝置 之製造方法，其中該半導體晶片之主面上所形成之該等 多數凸塊電極為金凸塊。 6 ·如申請專利範圍第5項所述之半導體裝置之製造方法， 其中該金凸塊被配置於該半導體晶片之主面周邊部位。 7 .如申請專利範圍第1項所述之半導體裝置之製造方法， 其中邊等形成於該半導體晶片主面上之多數凸塊電極為 烊料凸塊，且該步驟（c)還包含一加熱該電路基板，而使 該焊料凸塊回流之步驟。 8 ·如申請專利範圍第7項之半導體裝置之製造方法，其特 徵在卡該焊料凸塊呈矩陣狀被配置於該半導體晶片之主 面上。 9 ·如申請專利範圍第1至4項中之任—項所述之半導體裝置 之製造方法，其特徵在於該（b)步騾中所準備之該電路 基板4王面上所形成之該等多數電極接墊列之一端至另 一端為止又距離，小於該步驟（&)所準備之該半導體晶片 之王面上所形成义該等多數凸塊電極列之一端至另一端 之距離。 72243-940513.DOC -2-
    1261354 A8 B8 C8 D8 申請專利範圍 -3- 1 〇，如申請專利範圍第1至4項之任一項所述之半導體裝置之 製造方法’其特徵在於該電路基板之熱膨脹係數比該半 導體晶片之熱膨脹係數還大。 u.如申請專利範圍第10項所述之半導體裝置之製造方法， 其特欲在於該電路基板含有一作為主成分之合成樹脂。 12· —種半導體裝置之製造方法，包含以下步驟： (a) 備置一第一與第二半導體晶片之步驟，該等晶片之 主面上形成有多數凸塊電極； (b) 備置一電路基板之步驟，該電路基板主面上形成有 多數電極接墊，且至少部分該等多數電極接墊間之間距 ，與前述該第一或第二半導體晶片主面上所形成之該等 多數凸塊電極間之間距不同； (c) 一構裝步驟，將該第一與第二半導體晶片覆晶構裝 於該電路基板之主面上，且使各該等多數凸塊電極與各 該等多數電極接墊電氣連接。 1 3 ·如申請專利範圍第1 2項所述之半導體裝置之製造方法， 其特徵在於該步驟（b)所準備之該電路基板主面上所形 成之該等多數電路接墊中，形成於該第一半導體晶片所 要構裝之區域上的該等多數電極接墊列之其中一端至另 一端之距離，比該第一半導體晶片主面上所形成之該等 多數凸塊電極列之其中一端至另一端之距離還小，且該 形成於該第二半導體晶片所要構裝之區域上的該等多數 電極接墊列之其中一端至另一端之距離，等於該第二半 導體晶片主面上所形成之該等多數凸塊電極列之其中一 72243-9405l3.DOC 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    裝 ΤΓ 1261354 Λ3 B8 C8 厂 __ D8 六、申請專利範圍 端至另一端之距離。 1 4 ·如申請專利範圍第1 3項所述之半導體裝置之製造方法， 其特徵在於該第一半導體晶片主面上所形成之該等多數 凸塊電極間之間距，比該第二半導體晶片主面上所形成 之該等多數凸塊電極間之間距還小。 1 5 .如申請專利範圍第1 3項所述之半導體裝置之製造方法， 其特破在於该弟一半導體晶片之面積比該弟二半導體曰曰 片之面積還大。 1 6 .如申請專利範圍第1 2至丨5項之任一項所述之半導體裝置 之製造方法，其特徵在於該步驟（c)還包含： (c -1)使一異方性導電膜中置於各別該等多數凸塊電極 與各別該等多數電極接墊之間之步驟；及 (c - 2 )藉由加熱該電路基板，使該異方性導電膜熔化、 硬化，而以異方性導電樹脂，密封該電路基板與該第一 和第二半導體晶片間之間隙，並透過該異方性導電性樹 脂中之金屬粒子，電接各別該等多數凸塊電極與各別該 等多數電極接墊之步驟。 1 7 ·如申叫專利範圍第1 2至1 5項之任一項所述之半導體裝置 之製造方法，其特徵在於該第一與第二半導體晶片主面 上所形成之該等多數凸塊電極為金凸塊。 18.如申請專利範圍第17項所述之半導體裝置之製造方法， 其特徵在於還包含一透過多數焊料凸塊，將一第三半導 體晶片覆晶構裝於該電路基板主面上之步驟。 1 9 .如申請專利範圍第1 2至1 5項乏枉庙#、+、、, ^ 任一項所述足半導體裝置 72243-940513.DOC -4 A8 B8 C8
    1261354 之製造方法，其特徵在於該電路基板之熱膨脹係數比該 第一與第二半導體晶片之熱膨脹係數還大。 2 0 ·如申請專利範圍第1 9項所述之半導體裝置之製造方法， 其特徵在於該電路基板含有一作為主成分之合成樹脂。 2 1 · —種半導體裝置之製造方法，包含以下步驟： (a) 備置一半導體晶片，其具有一主面，以及形成於該 主面上之多數凸塊電極； (b) 備置一電路基板，其具有一主面，以及形成於該主 面上之多數電極； (c) 一固定步驟，將該半導體晶片配置於該電路基板主 面上，並使該半導體晶片之多數凸塊電極，與該電路基 板上之多數電極一個一個面對面接合後，再使樹脂凝固 於該電路基板主面與該半導體晶片主面之間，而固定該 電路基板與該半導體晶片； 其中，該電路基板之熱膨脹係數比該半導體晶片之熱 膨脹係數還大，且在該電路基板與該半導體晶片要藉由 该步驟（c )固定之前，於該步驟（c )中，於一使樹脂凝固 之際，在一比該電路基板和半導體晶片所分別要遭受之 溫度還低之溫度下，該半導體晶片之多數凸塊電極的間 距’比該電路基板上多數電極之相對應間距還大。 2 2 .如申請專利範圍第2 1項所述之半導體裝置製造方法，其 中在該步驟（c )中於使樹脂凝固之際之一比該電路基板所 要遭受之溫度還低之溫度下，該電路基板與該半導體晶 片藉由該步騾（c )被固定後之該電路基板上之多數電極的 -5- 72243-940513.DOC 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 8 8 8 8 A B c D 1261354 六、申請專利範圍 間距，比該電路基板與該半導體晶片藉由該步驟（C )而被 固足前之該電路基板上的多數電極之間距遠大。 2 3 . —種半導體裝置之製造方法，包含以下步，驟： (a) 備置一半導體晶片，其具有一主面，以及形成於該 主面上之多數凸塊電極； (b) 備置一電路基板，其具有一主面，以及形成於該主 面上之多數電極； (c) 一固定步騾，將該半導體晶片配置於該電路基板主 面上，並使該半導體晶片之多數凸塊電極，與該電路基 板上之多數電極一個一個面對面接合後，再使樹脂凝固 於該電路基板主面與該半導體晶片主面之間，而固定該 電路基板與該半導體晶片； 其中，該電路基板之熱膨脹係數比該半導體晶片之熱 膨脹係數還大，且在該電路基板與該半導體晶片要藉由 該步驟（c)固定之前，在一比該樹脂在該步驟（c)中凝固 時之溫度還低之溫度下，該半導體晶片之多數凸塊電極 的間距，比該電路基板上多數電極之相對應間距還大。 2 4 .如申請專利範圍第2 3項所述之半導體裝置製造方法，其 中在一比該步驟（c)中樹脂要凝固時之溫度還低之溫度下 ，該電路基板與該半導體晶片藉由該步驟（c )被固定後之 該電路基板上之多數電極的間距，比該電路基板與該半 導體晶片藉由該步驟（c)而被固定前之該電路基板上的多 數電極之間距還大。 2 5 . —種半導體裝置之製造方法，包含以下步驟： 72243-940513.DOC - 6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 8 8 8 8 A B c D 1261354 六、申請專利範圍 (a) 備置一半導體晶片，其具有一主面，以及形成於該 主面上之多數凸塊電極； (b) 備置一電路基板，其具有一主面，以及形成於該主 面上之多數電極； (c ) 一配置步驟，將該半導體晶片配置於該電路基板上 ，並使該電路基板之主面與該半導體晶片之主面面對面 ’而在該電路基板之主面與該半導體晶片主面中間’中 置一熱硬化性樹脂； (d) —固定步騾，在該步驟（c)之後，使該半導體晶片 之多數凸塊電極，與該電路基板上之多數電極一個一個 面對面連接後，再加熱該熱硬化性樹脂，使之硬化，而 固定該電路基板與該半導體晶片； 其中，該電路基板之熱膨脹係數比該半導體晶片之熱 膨脹係數還大，且在該電路基板與該半導體晶片要藉由 該步驟（d)固定之前，於該步驟（d)中，在一比該電路基 板和該半導體晶片因該加熱所要遭受之溫度還低之溫度 下，該半導體晶片之多數凸塊電極的間距，比該電路基 板上多數電極之相對應間距還大。 2 6 .如申請專利範圍第2 5項所述之半導體裝置製造方法，其 中在該步驟（d)中，在一比該電路基板因該加熱所遭受 之溫度還低之溫度下，該電路基板與該半導體晶片藉由 該步驟（d)被固定後之該電路基板上之多數電極的間距 ，比該電路基板與該半導體晶片藉由該步驟（d)而被固 定前之該電路基板上的多數電極之間距這大。 72243-940513.DOC - 7 - 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 1261354 A8 B8 C8 D8 申請專利範圍 2 7 . —種半導體裝置之製造方法，包含以下步驟： (a) 備置一半導體晶片，其具有一主面，以及形成於該 主面上之多數凸塊電極； (b) 備置一電路基板，其具有一主面，以及形成於該主 面上之多數電極； (c) 一固足步驟，將該半導體晶片配置於該電路基板主 面上，並使該半導體晶片之多數凸塊電極，與該電路基 板上之多數電極一個一個面對面接合後，再藉熱處理使 樹脂凝固於該電路基板主面與該半導體晶片主面之間， 而固定該電路基板與該半導體晶片； 其中’ ★亥電路基板之熱膨脹係數比該半導體晶片之熱 膨脹係數還大，且在步驟（c)前之步驟（b)中，在一比該 熱處理之溫度低之溫度下，該半導體晶片之多數凸塊電 極的間距，比該電路基板上多數電極之相對應間距還大 28·如申請專利範圍第27項所述之半導體裝置之製造方法， 其中該半導體晶片之主面上所形成之該等多數凸塊電極 為金凸塊。 29·如申請專利範圍第27項所述之半導體裝置之製造方法， 其中該等多數凸塊電極被配置於該半導體晶片之主面周 邊部位。 3 0 ·如申請專利範圍第2 7項所述之半導體裝置之製造方法， 其在步驟（c)中，藉由一加壓工具對該半導體晶片施加壓 力0 -8- 72243-940513.DOC 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 8 8 8 8 A B c D 1261354 六、申請專利範圍 3 1· —種半導體裝置之製造方法，包含以下步驟： (a)備置一半導體晶片，其具有_ v ^ ^ l ^ ^ 王面，以及形成於該 主面上之多數凸塊電極； ⑻備置-電路基板，其具有—主面，以及形成於該主 面上之多數電極； ⑷一固定步驟，將該半導體晶片配置於該電路基板主 面上，並使該半導體晶片之多數凸塊電極’與該電路基 板上之多數電極-個-個面對面接合後，再藉熱處理使 樹脂凝固於該電路基板主面與該半導體晶片主面之間， 而固定該電路基板與該半導體晶片； 其中，该電路基板之熱膨脹係數比該半導體晶片之熱 膨脹係數還大，且在步驟（b)中形成於電路基板之主面 上之多數電極之矩陣之一端到另一端之距離，比在步騾 (a)中形成於半導體晶片之主面上之多數凸塊電極電路之 矩陣之一端到另一端之距離還大。 3 2 .如申請專利範圍第3丨項所述之半導體裝置之製造方法， 其中該半導體晶片之主面上所形成之該等多數凸塊電極 為金凸塊。 3 3 ·如申請專利範圍第3 1項所述之半導體裝置之製造方法， 其中該等多數凸塊電極被配置於該半導體晶片之主面周 邊部位。 3 4 ·如申請專利範圍第3 1項所述之半導體裝置之製造方法， 其在步驟（c)中，藉由一加壓工具對該半導體晶片施加壓 力0 -9- 72243-940513.DOC 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
TW090116611A 2000-07-07 2001-07-06 A method of manufacturing a semiconductor device TWI261354B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000207495A JP3813797B2 (ja) 2000-07-07 2000-07-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TWI261354B true TWI261354B (en) 2006-09-01

Family

ID=18704246

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090116611A TWI261354B (en) 2000-07-07 2001-07-06 A method of manufacturing a semiconductor device

Country Status (4)

Country Link
US (2) US6489181B2 (zh)
JP (1) JP3813797B2 (zh)
KR (1) KR100743342B1 (zh)
TW (1) TWI261354B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
JP2003068806A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
US6762489B2 (en) * 2001-11-20 2004-07-13 International Business Machines Corporation Jogging structure for wiring translation between grids with non-integral pitch ratios in chip carrier modules
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20040140571A1 (en) * 2003-01-17 2004-07-22 Matsushita Electric Industrial Co., Ltd. Mounting structure of electronic device
US7205649B2 (en) * 2003-06-30 2007-04-17 Intel Corporation Ball grid array copper balancing
JP3849680B2 (ja) * 2003-10-06 2006-11-22 セイコーエプソン株式会社 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
KR100652397B1 (ko) * 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
JP2006210777A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
WO2006123478A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体
JP4881014B2 (ja) * 2006-01-17 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20080088035A1 (en) * 2006-10-17 2008-04-17 Hon Hai Precision Industry Co., Ltd. Circuit board assembly
KR100757345B1 (ko) 2006-12-29 2007-09-10 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
JP2009147019A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
CN102067298B (zh) * 2008-06-25 2015-10-14 松下电器产业株式会社 安装结构体、以及安装结构体的制造方法
JP5223568B2 (ja) * 2008-09-29 2013-06-26 凸版印刷株式会社 多層配線基板の製造方法
JP2010153778A (ja) * 2008-11-21 2010-07-08 Panasonic Corp 半導体装置
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
JP5548060B2 (ja) * 2010-07-28 2014-07-16 株式会社東芝 半導体装置
US8729699B2 (en) 2011-10-18 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connector structures of integrated circuits
US20140291834A1 (en) * 2013-03-27 2014-10-02 Micron Technology, Inc. Semiconductor devices and packages including conductive underfill material and related methods
CN113257766A (zh) * 2015-08-21 2021-08-13 意法半导体有限公司 半导体装置及其制造方法
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
US10727208B2 (en) 2016-09-29 2020-07-28 Intel Corporation Prepackaged stair-stacked memory module in a chip scale system in package, and methods of making same
JP6955141B2 (ja) * 2017-02-28 2021-10-27 富士通株式会社 電子回路装置及び電子回路装置の製造方法
US10997554B1 (en) * 2020-10-08 2021-05-04 Coupang Corp. Systems and methods for dynamic balancing of virtual bundles
CN116776478B (zh) * 2023-08-23 2023-11-28 武汉嘉晨电子技术有限公司 一种汽车bdu缓冲垫和导热垫的压缩率匹配方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2625654B2 (ja) * 1995-04-28 1997-07-02 日本電気株式会社 半導体装置およびその製造方法
JP2825084B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置およびその製造方法
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
EP0988650B1 (en) * 1998-03-16 2006-12-20 Koninklijke Philips Electronics N.V. Method of manufacturing semiconductor devices with "chip size package"
JPH11297759A (ja) 1998-04-08 1999-10-29 Seiko Epson Corp 半導体チップの実装構造および液晶表示装置
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
US6787395B2 (en) 2004-09-07
JP2002026072A (ja) 2002-01-25
US20020013015A1 (en) 2002-01-31
KR20020005471A (ko) 2002-01-17
US6489181B2 (en) 2002-12-03
JP3813797B2 (ja) 2006-08-23
US20030032218A1 (en) 2003-02-13
KR100743342B1 (ko) 2007-07-26

Similar Documents

Publication Publication Date Title
TWI261354B (en) A method of manufacturing a semiconductor device
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
TW594892B (en) Electronic apparatus and its manufacturing method
US20020030261A1 (en) Multi-flip-chip semiconductor assembly
US6064120A (en) Apparatus and method for face-to-face connection of a die face to a substrate with polymer electrodes
JP2002353398A (ja) 半導体装置
TWI236077B (en) Stack package and fabricating method thereof
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JPH07245360A (ja) 半導体パッケージおよびその製造方法
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
TW200532751A (en) Semiconductor device and multilayer substrate therefor
TW506003B (en) Manufacturing method of a semiconductor device
JP3547303B2 (ja) 半導体装置の製造方法
JP2004186629A (ja) 半導体装置およびその製造方法
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
JP2004247621A (ja) 半導体装置およびその製造方法
JP2004119550A (ja) 半導体装置およびその製造方法
JP2004111695A (ja) 半導体装置及びその製造方法
JPH10335386A (ja) 半導体実装方法
JP4213499B2 (ja) 半導体装置及びその製造方法
JP2004055937A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees