TWI254882B - Rate multiplication method and rate multiplier - Google Patents

Rate multiplication method and rate multiplier Download PDF

Info

Publication number
TWI254882B
TWI254882B TW092131184A TW92131184A TWI254882B TW I254882 B TWI254882 B TW I254882B TW 092131184 A TW092131184 A TW 092131184A TW 92131184 A TW92131184 A TW 92131184A TW I254882 B TWI254882 B TW I254882B
Authority
TW
Taiwan
Prior art keywords
pulse signal
value
interval
ratio
signal
Prior art date
Application number
TW092131184A
Other languages
English (en)
Other versions
TW200516486A (en
Inventor
Chuan-Wei Liu
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW092131184A priority Critical patent/TWI254882B/zh
Priority to US10/984,533 priority patent/US7512644B2/en
Publication of TW200516486A publication Critical patent/TW200516486A/zh
Application granted granted Critical
Publication of TWI254882B publication Critical patent/TWI254882B/zh
Priority to US12/371,801 priority patent/US8521792B2/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Description

1254882 _案號 9213Π84_年月日_iMz__ 五、發明說明(1) 發明所屬之技術領域 本發明是有關於一種比率乘算器(r a t e multiplier),且特別是有關於一種具有彈性調整乘算比 率之比率乘算的方法及比率乘算器。 先前技術 在電子電路應用中,常常需要將訊號頻率f乘以某一 小於1之比率值n/m而得一較小頻率之訊號,即所謂比率乘 算。例如將一頻率為1 Ο Μ Η z的脈衝訊號乘以3 / 1 0之比率值 而得到3MHz之脈衝訊號。直觀上將1 ΟΜΗζ的脈衝訊號中, 每1 0個脈衝只保留其中3個即可達到比率乘算之目的。 習知技術的作法,有的是在m個脈衝訊號中,透過硬 體電路來隨機任意選出η個脈衝訊號;有的是在m個脈衝訊 號中,透過硬體電路來固定挑選相等間距(equal space) 的某η個脈衝訊號或不等間距之某η個脈衝訊號。相關的細 節,可以參閱US 4,241,4 0 8與US 2 0 0 3 / 0 0 5 8 0 5 2等箏美國 專利案件。 然而,使用硬體電路的作法,對電路設計者而言必須 由最後所須之波形圖來推求所需之硬體電路,工作負荷頗 大。並且,由於η個脈衝訊號,或是相等間距、或是不等 間距或是不固定間距,而不能隨需要機動調整η個脈衝訊 號彼此之間的間距,使用彈性較小。 發明内容 本發明提供一種比率乘算的方法,使比率值n / m中分 子η及分母m皆可彈性調整。除此之外,本發明更可提供使
12218twfl.ptc 第7頁 1254882 _案號92131184_年月曰 修正_ 五、發明說明(2) 用者決定輸出脈衝訊號與另一相鄰輸出脈衝訊號之間隔時 間。 本發明也提供一種比率乘算器,以簡單的實際電路完 成前述之諸目的。 本發明也提供另一種比率乘算器,使用微處理器以提 供更高階之比率值乘算。 本發明提出一種比率乘算之方法,用以計數原始脈衝 訊號序列而輸出目的脈衝訊號。此方法首先接收比較資料 與原始脈衝訊號序列。接著計數原始脈衝訊號序列,以獲 得原始脈衝次數值。然後比較原始脈衝次數值與比較資 料。當原始脈衝次數值到達比較資料時,則輸出相對應之 原始脈充訊號為目的脈衝訊號。最後歸零並重新計數脈衝 次數,以再度獲得原始脈衝次數值與目的脈衝訊號。 依照本發明的較佳實施例,上述之比較資料包括多個 間隔值,則前述比較原始脈衝次數值與比較資料之步驟係 為由各間隔值中選擇其一(例如逐一挑選),並與原始脈衝 次數值比較,而原始脈衝次數值到達比較資料係指原始脈 衝次數值等於被選出之間隔值。在此,可依據一比率值而 提供比較資料之各間隔值,且可調整這些間隔值,以調整 每一目的脈衝訊號與另一相鄰之目的脈衝訊號之間隔時 間。 本發明提出一種比率乘算器,用以計數原始脈衝訊號 序列而輸出目的脈衝訊號,該比率乘算器包括:計數器 (counter)、比車交器(comparator)以及位移暫存器(shift
12218twf1.ptc 第8頁 1254882 _案號92131184_年月曰 修正_ 五、發明說明(3) reg-ister)。計數器計數原始脈衝訊號序列並輸出原始脈 衝次數值,同時依目的脈衝訊號將原始脈衝次數值重新計 數。比較器耦接至計數器,用以同時接收原始脈衝次數值 與間隔值,若原始脈衝次數值與間隔值相等則輸出目的脈 衝訊號。位移暫存器耦接至比較器,用以接收比較資料, 並至少依據目的脈衝訊號之觸發而輸出間隔值。 依照本發明的較佳實施例所述之比率乘算器,其中比 較資料包括至少一個間隔值,並且位移暫存器係依據目的 脈衝訊號之觸發而依序輸出間隔值其中之一。該實施例中 係依據一比率值,而比較資料之間隔值,且可調整每一間 隔值,以調整每一目的脈衝訊號與另一相鄰的目的脈衝訊 號之間隔時間。另於實施例中更包括記憶體,記憶體内具 有至少一組比較資料,用以接收並依選擇訊號選擇比較資 料之其中一組並輸出。 本發明提出另一種比率乘算器,用以計數一原始脈衝 訊號序列而輸出一目的脈衝訊號,該比率乘算器包括:計 數器、比較器以及微處理器。計數器可以計數原始脈衝訊 號序列並輸出原始脈衝次數值,同時依目的脈衝訊號將原 始脈衝次數值重新計數。比較器耦接至計數器,可以同時 接收原始脈衝次數值與間隔值,若原始脈衝次數值與間隔 值相等則輸出目的脈衝訊號。微處理器耦接至比較器,可 以接收選擇訊號,並依據目的脈衝訊號之觸發而輸出被選 擇之間隔值。 依照本發明的較佳實施例,其中微處理器可以内建至
12218twf1.pt c 第9頁 1254882 案號 92131184 _η 曰 修正 五、發明說明(4) 少一組比較資料,此比較資料包括至少一個間隔值,微處 理器可以依選擇訊號選擇比較資料之其中一組,並依據目 的脈衝訊號之觸發而依序輸出被選擇之比較資料中的間隔 值。另外,還可以包括記憶體,耦接至微處理器。記憶體 内具有至少一組比較資料,用以提供微處理器所需。其 中,微處理器可以依選擇訊號自記憶體提取比較資料,此 比較資料包括至少一個間隔值,而微處理器依據目的脈衝 訊號之觸發而依序輸出被選擇之比較資料中的間隔值。也 可以依據一比率值,而提供比較資料之間隔值,且可調整 每一間隔值,以調整每一目的脈衝訊號與另一相鄰之目的 脈衝訊號之間隔時間。 本發明係以直觀方式提出比率乘算之方法,依比率值 預先決定目的脈衝訊號中之脈衝數與脈衝間隔時間。也就 是說,提供一組比較資料中包括多個間隔值,這些間隔值 的總和即是比率值n / m之分母m,而其間隔值個數便是分子 η。因此,由於比較資料中的各個間隔值可以自由調配(只 要總和為m即可),在輸出之目的脈衝訊號中每個脈衝間隔 時間都可依需要而做不同設定。因此完全改善習知技術中 之缺點。 為讓本發明之各目的、特徵和優點能更明顯易懂,下 文特舉一些較佳實施例,並配合所附圖式,詳細說明如 下。 實施方式 第1圖係依照本發明一較佳實施例所繪示的一種比率
12218twf1.ptc 第10頁 1254882 _案號92131184_年月曰 修正_ 五、發明說明(5) 乘算方法的流程圖。請參照第1圖,步驟S 1 1係接收原始脈 衝訊號序列,然後計數原始脈衝訊號序列之脈衝次數以獲 得原始脈衝次數值NP (步驟S 1 2 )。在此同時,接收比較資 料CMP (步驟S13),比較資料CMP中具有多個間隔值IN。步 驟S 1 4則是選擇(例如依序選擇)其中一個間隔值I N。以此 被選擇的間隔值I N與原始脈衝次數值NP相比較(步驟 S 1 5 ),若是相等則進行步驟S 1 6,否則繼續比較間隔值I N 與原始脈衝次數值N P。步驟S 1 6係輸出目的脈衝訊號。步 驟S1 6完成後緊接著同時進行步驟S1 4與步驟S1 7,即於比 較資料CMP中選擇(如依序選擇)下一個間隔值I N (步驟 S 1 4 ),以及使原始脈衝次數值NP 歸零以重新計數(步驟 S17)。當步驟S17與步驟S14完成後,再分別進行步驟S12 與步驟S 1 5,如此一直循還進行。 本發明之另一較佳實施例為一種比率乘算之方法,至 少包括下列步驟:(1 )接收一第一訊號陣列,該第一訊號陣 列之週期為Μ ;( 2 )接收一比率乘算訊號N,在此N小於Μ ; (3 )根據一參考資料表,在該第一訊號陣列的每個週期之Μ 個訊號中,挑選第Ν 1個訊號、第Ν 2個訊號…第Ν η個訊號; 以及(4 )輸出一第二訊號陣列,該第二訊號陣列係由第Ν 1 個訊號、第Ν 2個訊號…第Ν η個訊號所形成的。在此,參考 資料資料表係為一表格,提供在每一組可能之Μ與Ν組合 下,所必須使用之Ν 1 …Ν η的數值。在此,還可以在接收 該比率乘算訊號Ν時,也接收一選擇訊號X,在此,X係用 來標示說當該參考資料表在這組Μ與Ν之組合有Υ種Ν1 …
12218twf1. ptc 第11頁 1254882 _案號 9213Π84_年月日__ 五、發明說明(6) Ν η的組合時,要使用那一組N 1…Ν η的組合,其中X不大於 Υ。當然,為提供本發明之使用者更大的便利,本發明還 可以接收一修改訊息,並據以修改該參考資料表之内容。 為更清楚說明本發明,特以比率值3 / 1 0為例並配合第 1圖以便舉例說明本發明。第2圖係依照本發明一較佳實施 例所繪製之一種時序圖。請同時參照第1圖與第2圖。在此 實施例係將輸入之原始脈衝訊號序列頻率乘以比率值,例 如3 / 1 0。直觀上即於原始脈衝訊號序列中每1 0個脈衝中選 取3個脈衝而輸出之(即為目的脈衝訊號)。然而於每1 0個 脈衝中選取那3個脈衝?此選擇關係到各相鄰脈衝之間隔 時間。在此以間隔值3、3、4為例以便說明本實施例。此 間隔值可任意調配,只要間隔值的個數等於比率值的分 子,而各間隔值的總和等於比率值的分母即可。 第2圖中時間點Α表示原始脈衝次數值ΝΡ由0開始並計 數原始脈衝訊號序列Puls eO之脈衝數(其在一個週期内共 有1 0個原始脈衝訊號),此時由比較資料CMP中選取第一偭 間隔值I N (即為3 )。當原始脈衝次數值NP等於間隔值I N時 (亦即數了三個原始脈衝訊號),隨即輸出目的脈衝訊號 P u 1 s e D (亦即輸出第三個原始脈衝訊號),同時使原始脈衝 次數值NP歸零並重新計數(即爾中時間點B)。於歸零並重 數原始脈衝次數值NP的同時,於比較資料CMP中依序選取 下一個間隔值I N (此例中為3 )。同前所述,當原始脈衝次 數值Ν P等於間隔值I N時(亦即數了三個原始脈衝訊號),隨 即輸出目的脈衝訊號P u 1 s e D (亦即輸出第六個原始脈衝訊
12218twf1.ptc 第12頁 1254882 _案號92131184_年月曰 修正_ 五、發明說明(7) 號)(即圖中時間點C )。此時間隔值I N則依序選取下一個 間隔值(此例中為4 )。原始脈衝次數值N P依然歸零後繼續 計數原始脈衝訊號序列P u 1 s e 0之脈衝數,直到原始脈衝次 數值N P再一次等於間隔值I N (亦即在再數了四個原始脈衝 訊號後輸出第十個原始脈衝訊號)(即圖中時間點D )。如 此反覆進行即可達成比率乘算之目的。 本實施例雖以比率值3 / 1 0與間隔值3、3、4二者為 例,然而在此必須強調,本發明可提供使用者自由設定比 率值之分母與分子(即本發明可應用於不同分母與不同分 子之情形),並且輸出的目的脈衝訊號中各脈衝間隔時間 亦可由使用者自行調配。前述本發明之各特徵不應以本實 施例而限縮。 綜合以上各步驟,特舉一較佳實施例以電路方塊圖 說明本發明。第3圖係依照本發明之一較佳實施例所緣製 之一種比率乘算器的方塊圖。圖中計數器3 1 0接收並依照 原始脈衝訊號序列P u 1 s e 0觸發而自一初始值累進計數並將 原始脈衝次數值NP輸出,此初始值於本實施例中譬如為 0。計數器3 1 0另接收目的脈衝訊號Pu 1 seD以使原始脈衝次 數值NP歸零並重新計數。記憶體3 2 0中紀錄多組比較資 料,各組比較資料係依各種比率值所獲得。若以比率值 3 / 1 0為例,則3、3、4或1 、5、4等皆可成為各組比較資料 CMP之其中一組。或者欲計算例如比率值例如為5 / 1 6之乘 算結果,則可以預先將各種間隔值之調配組合(例如3、 3、3 、3、4或1、2、3、4、6等)所組成的比較資料CMP儲
12218twf1.ptc 第13頁 案號 921ΓΜ184 五、發明說明(8) 存在記憶體3 2 0中。記憶體3 2 0依照選擇訊號fact or選擇其 中一組比較資料CMP,並將被選擇之比較資料CMP輸出,並 可於位移暫存器3 3 〇合併(例如内建於位移暫存器3 3 〇中)。 亦即本實施例之使用,是使用者在要將原始脈衝訊號序列 P u 1 s e 0轉為目的脈衝訊號p u 1 s e D時,只需要讓本實施例接 ,原=脈衝訊號序列Pulse〇,並輸入選擇訊號fact〇r即 ^ °當然’為提供更大的使用者便利性,位移暫存器3 3 〇 尚可以根據接收到之一外來訊號,修改該些組比較資料。 位移暫存器3 3 0接收被選擇之比較資料CMP並儲存之並 依目的脈衝訊號PulseD之觸發依序輸出其中一個間隔值 I N。位^暫存器3 3 〇於輸出間隔值丨N後,將此間隔值改置 於比較貝料C Μ P之末位。例如,若比較資料為丨、2、3、 4、6 ’則於輸出間隔值1後之比較資料則變為2、3、4、 6 1 :以上有關於比較資料CMP中各間隔值I ν之選取方式 ί1ί二ί例所舉之一實施範例,凡熟悉此技術者應知尚 二1則、π π #式,作之,其結果與本實施例相同。比較器 # _、 5守收原始脈衝次數值ΝΡ與間隔值I Ν並比較之, 右一、相專,則發出目的脈衝訊號PulseD。 X下再舉較佳實施例以說明本發明,請來昭第4 圖。第4圖係依照本發明之#^ /⑷、、、 比率乘算器的方塊圖本之^^父/圭實施例所繪製之一種 同之處在於將位移暫存^3^纟例與前一實施例相似,其不 處理器430可以依其内建^1=微處理器4 3 0實施之。微 常内建記憶體(未繪^ )建之故早刃可體箱提/共各種控制功能,並通 J 故了預先將所需之各組比較資料
第14頁 1254882 _案號 92131184_年月日____ 五、發明說明(9) CMP儲存於其中。微處理器4 3 0接收選擇訊號fact or選擇其 中一組比較資料C Μ P,藉由目的脈衝訊號P u 1 s e D之觸發而 將被選擇之比較資料CMP中各個間隔值IN依序輸出。本實 施例中亦可將所需之各組比較資料CMP儲存於記憶體3 2 0 中,記憶體3 2 0受微處理器4 3 0之控制而提供被選擇的比較 資料CMP。本實施例未說明之部分與前一實施例相同,故 不贅述。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
12218twf1.ptc 第15頁 1254882 __案號 92131184_年月日_Hi_ 圖式簡單說明 第1圖係依照本發明一較佳實施例所繪示的一種比率 乘算方法的流程圖。 第2圖係依照本發明一較佳實施例所繪製之一種時序 圖。 第3圖係依照本發明之一較佳實施例所繪製之一種比 率乘算器的方塊圖。 第4圖係依照本發明之另一較佳實施例所繪製之一種 比率乘算器的方塊圖。 【圖式標示說明】 S 1 1 :輸入原始脈衝訊號序列
S12 :獲得原始脈衝次數值NP
S1 3 :提供比較資料CMP
S14 :於CMP中依序選擇間隔值IN S1 5 :比較I N與NP是否相等 S1 6 :輸出目的脈衝訊號 S1 7 :使NP歸零 P u 1 s e 0 :原始脈衝訊號序列
Pu 1 seD :目的脈衝訊號 CMP :比較資料 f a c t〇r :選擇訊號 N P :原始脈衝次數值 IN :間隔值 3 10 :計數器(counter) 3 2 0 :記憶體
12218twf1.ptc 第16頁 1254882
12218twfl.ptc 第17頁

Claims (1)

1254882 厂 I年月曰修(碎:玉不: 宰號 92131184 年^!月^> 日 一„_^^正— ------------J 六、申請專利範圍 1 · 一種比率乘算之方法,用以依據小於1之一比率值 N / Μ而從一原始脈衝訊號序列中選擇部分對應脈衝而輸出 一目的脈衝訊號,包括下列步驟: 接收一比較資料,該比較資料包括Ν個間隔值,其中 每一該些間隔值分別表示該目的脈衝訊號中對應兩相鄰脈 衝之間隔時間,並且該比較資料中該些間隔值之總和等於 Μ ; 接收該原始脈衝訊號序列; 依一預定順序選擇該些間隔值其中之一; 計數該原始脈衝訊號序列,以獲得一原始脈衝次數 值; 比較該原始脈衝次數值與被選擇之該間隔值; 當該原始脈衝次數值未達被選擇之該間隔值時,則不 將該原始脈衝訊號序列輸出作為該目的脈衝訊號:以及 當該原始脈衝次數值到達被選擇之該間隔值時,則將 該原始脈衝訊號序列中對應之該原始脈衝訊號輸出作為該 目的脈衝訊號,並選擇下一間隔值且重新計數該脈衝次 數,藉以再度獲得下一個該原始脈衝次數值與輸出下一個 相對應之該目的脈充訊號。 2 ·如申請專利範圍第1項所述之比率乘算之方法,其 中依一預定順序選擇該些間隔值其中之一的方法,是以循 序方式逐一自該些間隔值挑選某一該間隔值。 3 .如申請專利範圍第1項所述之比率乘算之方法,其 中該比較資料之該些間隔值係依據該比率值所決定的,且
12218twf2.ptc 第18頁 1254882 修正 案號 9213Π84 六、申請專利範圍 可分別調整每一該些間隔值,以調整每一該目的脈衝訊號 與另一相鄰之該目的脈衝訊號之間隔時間。 4 · 一種比率乘算之方法,用以依據小於1之一比率值 N / Μ而從一原始脈衝訊號序列中選擇部分對應脈衝而輸出 一目的脈衝訊號,包括下列步驟: 接收一第一訊號陣列,該第一訊號陣列之週期為Μ ; 根據一參考資料表獲得Ν個間隔值I 1、12…]:!!,其中 該些間隔值I 1、I 2…I η之總和等於Μ ; 在該第一訊號陣列的每個週期之Μ個訊號中,挑選第 Ν 1個訊號、第Ν 2個訊號…第Ν η個訊號,其中Ν 1等於I 1,Ν 2 等於I 1 + I 2,…,Ν η等於I 1 + I 2 +…+ I η ;以及 輸出一第二訊號陣列,該第二訊號陣列係由第Ν1個訊 號、第Ν 2個訊號…第Ν η個訊號所形成的。 5·如申請專利範圍第4項之比率乘算之方法,該參考 資料資料表係為一表格,提供在每一組可能之Μ與Ν組合 下,所必須使用之Ν1 …Νη的數值。 6.如申請專利範圍第4項之比率乘算之方法,尚可在 接收該比率乘算訊號Ν時,也接收一選擇訊號X,在此,X 係用來標示說當該參考資料表在這組Μ與Ν之組合有Υ種Ν 1 …Νη的組合時,要使用那一組Ν 1 •••Νη的組合,其中X不大 於Υ 〇 7 ·如申請專利範圍第4項之比率乘算之方法,尚可以 接收一修改訊息,並據以修改該參考資料表之内容。 8 . —種比率乘算器,用以計數一原始脈衝訊號序列而
12218twf2.ptc 第19頁 1254882 案號 92131184 A_η 曰 修正 六、申請專利範圍 輸出一目的脈衝訊號,該比率乘算器包括: 一記憶體,存有至少一組比較資料,用以接 選擇訊號選擇其中一組該比較資料並输出之,其 資料包括多數個間隔值,而每一該些間隔值分別 的脈衝訊號中對應兩相鄰脈衝之間隔時間; 一位移暫存器,耦接至該記憶體,用以接收 料,並逐一輸出該比較資料之該些間隔值; 一計數器,用以接收並計數該原始脈衝訊號 出一原始脈衝次數值,同時依該目的脈衝訊號將 衝次數值歸零並重新計數;以及 一比較器,耦接至該計數器與該位移暫存器 時接收並比較該計數器輸出之該原始脈衝次數值 暫存器輸出之一間隔值,當該原始脈衝次數值未 之該間隔值時,則不將該原始脈衝訊號序列輸出 的脈衝訊號;並且在該原始脈衝次數值與該間隔 時,輸出該原始脈衝訊號序列中對應到該間隔值 原始脈衝訊號為該目的脈衝訊號。 9 .如申請專利範圍第8項所述之比率乘算器, 比較資料包括至少一個該間隔值,並且該位移暫 據該目的脈衝訊號之觸發而輸出該間隔值其t之 1 0 .如申請專利範圍第8項所述之比率乘算器 暫存器係依序輸出該些間隔值之每一者。 1 1 .如申請專利範圍第8項所述之比率乘算器 器尚可先接收一比率值,再根據該比率值提供該 收並依一 中該比較 表示該目 該比較資 序列而輸 該原始脈 ,用以同 與該位移 達被選擇 作為該目 值柑等 之部份該 其中該 存器係依 〇 ,該位移 ,該比較 比較資料
12218twf2.ptc 第20頁 1254882 案號 92131184 A_3. 修正 六、申請專利範圍 之該間隔值,且可調整每一該 脈衝訊號與另一相鄰之該目的 1 2 .如申請專利範圍第8項 體係内建於該位移暫存器。 1 3 .如申請專利範圍第8項 暫存器係為一微處理器,此時 併。 1 4 .如申請專利範圍第8項 暫存器尚可依據一比率值,而 值,且可調整每一該間隔值, 與另一相鄰之該目的脈衝訊號 1 5.如申請專利範圍第8項 暫存器尚可以根據接收到之一 資料。 間隔值,以調整每一該目的 脈衝訊號之間隔時間。 所述之比率乘算器,該記憶 所述之比率乘算器,該位移 該記憶體可與該微處理器合 所述之比率乘算器,該位移 提供該比較資料之該間隔 以調整每一該目的脈衝訊號 之間隔時間。 所述之比率乘算器,該位移 外來訊號,修改談些組比較
12218twf2.ptc 第21頁 1254882 案號 92131184 曰 四、中文發明摘要(發明名稱··比率乘算之方法及比率乘算 器) 修正 本發明揭露一種比率乘算之方法,用以計數原始脈衝 訊號序列而輸出目的脈衝訊號。此方法首先接收比較資料 與原始脈衝訊號序列。接著計數原始脈衝訊號序列,以獲 付原始脈衝-人數值。然後比較原始脈衝次數值與比較資 料。當原始脈衝次數值等於比較資料時,則輸出原始脈充 訊號序列中相對應之原始脈衝訊號為目的脈衝訊號。最後 歸零並重新計數脈衝次數,並再次獲得原始脈衝次數值。 本發明尚可依比率值任意決定目的脈衝訊號中之脈衝數與 各脈衝間隔時間。 伍、(一)、本案代表圖為:第____1—一―—圖 (二)、本案代表圖之元件代表符號簡單說明 S1 1 S1 2 S1 3 輸入原始脈衝訊號序列 獲得原始脈衝次數值NP 提供比較資料CMP 五、英文發明摘要(發明名稱:Rate Multiplication Method and Rate Multiplier) The present invention discloses a rate multiplication method for counting a serial of original pulse signal and outputting a target pulse signal. First step of the rate multiplication method, receive a comparison data and the serial of original pulse signal. Counting the serial of original pulse signal and obtaining a number of pulses. Then comparing the number o f
12218twf1.ptc 第2頁 1254882 修正 四、中文發明摘要比率乘算;7 S1 4 S1 5 S1 6 S1 7 於CMP中依序選擇間隔值ΙΝ 比較IN與ΝΡ是否相等 輸出目的脈衝訊號 使NP歸零 五、英文發明摘要(發明名稱:Rate Multiplication Method and Rate Multiplier) pulses with the comparison data. Outputting the target pulse signal according to an original puls e in the serial of original pulse signal when the number of pulses equals to the comparison data. Finally, resetting the number of pulses, and recounting the serial of original pulse signal and obtaining the number of pulses again. The present invention also can decide how many pulse at the
12218twfl.ptc 第3頁 1254882 _案號92131184_年月日 修正 六、指定代表圖 第5頁 12218twf1.ptc
TW092131184A 2003-11-07 2003-11-07 Rate multiplication method and rate multiplier TWI254882B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW092131184A TWI254882B (en) 2003-11-07 2003-11-07 Rate multiplication method and rate multiplier
US10/984,533 US7512644B2 (en) 2003-11-07 2004-11-08 Rate multiplication method and rate multiplier
US12/371,801 US8521792B2 (en) 2003-11-07 2009-02-16 Rate multiplication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092131184A TWI254882B (en) 2003-11-07 2003-11-07 Rate multiplication method and rate multiplier

Publications (2)

Publication Number Publication Date
TW200516486A TW200516486A (en) 2005-05-16
TWI254882B true TWI254882B (en) 2006-05-11

Family

ID=34546465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092131184A TWI254882B (en) 2003-11-07 2003-11-07 Rate multiplication method and rate multiplier

Country Status (2)

Country Link
US (2) US7512644B2 (zh)
TW (1) TWI254882B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8812878B2 (en) * 2009-06-30 2014-08-19 Intel Corporation Limiting false wakeups of computing device components coupled via links

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3733475A (en) * 1969-11-22 1973-05-15 Siemens Ag Digital pulse sequence divider
US3798564A (en) * 1971-03-08 1974-03-19 J Langham Digital frequency multiplier
US3970954A (en) * 1975-04-03 1976-07-20 Bell Telephone Laboratories, Incorporated Digital frequency multiplier
NL7903778A (nl) * 1979-05-14 1980-11-18 Ratelband Johannes B Haardscherm.
SE445868B (sv) * 1984-12-12 1986-07-21 Ellemtel Utvecklings Ab Anordning for neddelning av en klockfrekvens
JPH0828659B2 (ja) * 1989-11-29 1996-03-21 沖電気工業株式会社 分周比切り替えが可能な分周装置
FR2734966B1 (fr) * 1995-05-31 1997-08-14 Sgs Thomson Microelectronics Diviseur programmable rapide
US6392455B1 (en) 2001-03-30 2002-05-21 Koninklijke Philips Electronics N.V. Baud rate generator with fractional divider
CN100451914C (zh) * 2001-08-29 2009-01-14 联发科技股份有限公司 锁相环迅速加电方法和装置
US6988217B1 (en) 2002-02-27 2006-01-17 Advanced Micro Devices, Inc. Method and mechanism for generating a clock signal with a relatively linear increase or decrease in clock frequency

Also Published As

Publication number Publication date
US20050102333A1 (en) 2005-05-12
US7512644B2 (en) 2009-03-31
TW200516486A (en) 2005-05-16
US8521792B2 (en) 2013-08-27
US20090150466A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
Jiao et al. Variable Hardy–Lorentz spaces
US7370048B2 (en) File storage method and apparatus
US20050283562A1 (en) Round robin arbitration system
CN1258873C (zh) 数字倍频器
JP4806631B2 (ja) タイミング発生器および半導体試験装置
US4443887A (en) Frequency-dividing circuit
US4538240A (en) Method and apparatus for performing hashing operations using Galois field multiplication
US20150195114A1 (en) Fft circuit
US20020178195A1 (en) Memory address generating apparatus and method
TWI254882B (en) Rate multiplication method and rate multiplier
JP6301079B2 (ja) 波形生成回路及び波形生成シーケンス制御方法
US20080228845A1 (en) Apparatus for calculating an n-point discrete fourier transform by utilizing cooley-tukey algorithm
Liu et al. The number of multiplicative Sidon sets of integers
JPH11500848A (ja) 第1および第2のロード可能なカウンタを具えたパラメータ化可能な制御モジュールと、複数のかかるパラメータ化可能な制御モジュールを具えた電子回路と、かかる回路を合成する方法
US7254661B2 (en) Methods, circuits, and computer program products for variable bus arbitration
Filaseta et al. Widely Digitally Stable Numbers
CN101490671A (zh) 把输入数据值折叠到变换函数上
JP3004972B2 (ja) データ処理装置
GB2448066A (en) RAM circuit with accumulator
US11488281B1 (en) Multichannel interpolator
US20240152328A1 (en) Indication of quality for random number generation
JPH09116851A (ja) ディジタル映像信号処理用メモリ装置
Manea et al. Cubic patterns with permutations
JP3371643B2 (ja) 信号処理装置
JP2000020392A (ja) 巡回アドレス発生回路

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent