TWI254283B - Error correction device of block code and method thereof - Google Patents
Error correction device of block code and method thereof Download PDFInfo
- Publication number
- TWI254283B TWI254283B TW092115136A TW92115136A TWI254283B TW I254283 B TWI254283 B TW I254283B TW 092115136 A TW092115136 A TW 092115136A TW 92115136 A TW92115136 A TW 92115136A TW I254283 B TWI254283 B TW I254283B
- Authority
- TW
- Taiwan
- Prior art keywords
- error
- block code
- address table
- erased
- column
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
- H03M13/2915—Product codes with an error detection code in one dimension
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
1254283 玖、發明說明 內谷、實施式及g[式簡單說明) (翻翻驗%:翻麵2撕纖、細技術、 【一、發明所屬之技術領域】 種區塊碼錯 本發明係關於解碼的技術領域,尤指一 誤校正裝置及方法。 【二、先前技術】 數位光碟系統之資料(data)於儲存媒體轉移與儲存 的,程中’極易遭受外在因素(舉例來說:碟片的刮傷子,癱 或是骯髒的手指印痕)、寫入及讀取設備的誤差而導致資 料的毀損。各種編碼技術被發展以減少資料的錯誤機、 率。錯誤更正碼(Error Correction c〇de,Ecc)係一般用 來改正錯誤的編碼之通稱,其係於原先資料中加入=餘 (redundancy)的額外資訊而成為字碼(c〇dew〇rd)後再寫入 儲存媒體,當㈣存於媒體之t料字碼讀㈣,最重要 的目的是將字碼轉換回原來的資料。由於字碼中多了冗 餘資訊,讀取設備能對於原f料更加的了解,而後進二 特定步驟的解碼程序即能得到可靠度更佳的資料。當然 · 越多的冗餘能提供讀取設備更多㈣訊,而得到更加的 解碼效能,然而此卻犧牲了資料的傳輸率。 錯誤更正碼發展的目標除了確保資料的正確性之 二’低複雜度的解碼裝置也H统實現的重要課題。— 般而s ’ 11塊碼解碼較容㈣常被用於碟型儲存裝置。 其中李德·索羅門碼(Reed_sol()m〇n c〇de 錯 正碼中有絕佳的錯誤校正能力,其字碼隱含的代數結構更 6 1254283 谷易實現於解碼裝置。由於數位光碟儲存資料的實體密 f較高,若儲存媒體受到損傷所影響的資料數目也較 多,所以數位光碟系統中必須具備更強大錯誤校正能 力,為了有良好的錯誤校正效能以及低複雜度的解碼裝 口此 叙數位光碟系統均採用李德-索羅門乘積碼 (Reed-Solomon Product Code,RSPC)。 圖1係數位光碟規格(D VD specificati〇n)所刊載的 、、扁碼方塊格式,其中,—段資料頁框(datafv_)為一高 12位兀組、長172位元組的矩陣,而一錯誤更正碼方塊 (ECC^block)則是由疊接i 6段資列頁框,並且加上冗餘形 成一高208位元、長182位元的矩陣。 孚k -宗、、隹門乘積碼的編碼方式首先由矩陣的行方 向進仃’將母-行中每_位元組視為28伽羅瓦體㈣ Field GF)中的凡素,而整行可以視為在伽羅瓦體中的多 項式以Dcq1(x)表示之,其冗餘的產生方式則遵從下列 方程式:
Rcol (^) = {Dc〇l (χ) . χ16 I m〇d{Gc〇/ (X)}; 其中nfro,α則是由释?+?+~+1所衍 生的伽羅瓦體的質元(primitive element)。 一很明顯的’ Rcol(X)為15階多項式,將其係數視為16 位兀組的貝料即可得該行的冗餘,該行的冗餘又稱為同 ,兀(=ity)’如此對各行進行上述之程序後,可得出各 行之冗餘’其在圖1該編碼方塊中標示為PO。 待所有的行同位元產生之後,接下來則可決定每一 1254283 列的冗餘RrQW(x),將每一列中每一位元組視為y伽羅瓦 體中的7L素,而整列可以視為在伽羅瓦體中的多項式, 以Rr〇w(x)表不之,其冗餘的產生方式則遵從下列方程式: Rr〇w{X) = {Z)- * ^10} mod{G_ (X)}; 众=〇 相同的,RrQw(x)為9階多項式,將其係數視為10位 元組的資料即可得該列的冗餘,該列的冗餘又稱為同位 (:ty)如此對各列進行上述之程序後,可得出各列 之几餘,其在圖1該編碼方塊中標示為PI。 解碼的順序則是與編碼的順序相反,先利用每一列 中的列同位it進行各列的解碼,之後使用行a位元進行 各灯的解碼’列編解碼方塊較靠近通訊媒體,稱為内碼, 其同位元稱為内同位s (mner parlty,PI),反之,行編解 碼稱為外碼,同位元為外同位元(_er parity,P〇)。
At抹去位址提供解碼I置更多的資訊,以增強解碼的 :周碟系統而言,編碼完成之後的字碼經過 衣置而將母一位元組轉換為兩位元組⑺匕以沁 S—en Modulation ’ ESM) ’再被寫入儲存媒體 言買取該儲存媒體之位元組時’須有相對應的解調裝置 (demodulator),若位元組無法被適當的解調,表示該位 ^组可能載有錯誤的資料,即可將該位元組的位址設定 輕去位址,如此解碼器知道該位元組為錯誤,只 异該位址的錯誤量即可完成錯誤校正,就理論上而Γ, 知道抹去位址輯況下,解碼裝置的錯誤更正能力為不 1254283 知道抹去位址情況的兩倍。 如同前面所提及,數位光碟系統所採用的李德-索羅 門乘積碼是對二維矩陣的行與列分別產生同位元,解碼 過程中,一疊代法經常被使用以有效提高錯誤更正能 力,圖2為一習知疊代法解碼的流程圖,首先進行列解 碼,對於能順利解碼的列,將消除該列所有的抹去位址, 對於無法解碼㈣,則保留抹去位址以期該位址的錯誤 能被接下來的行料更正,其次,進行行解碼,對於能 順利解碼的行,將絲該行所㈣抹去絲,對於無法 解碼的行’繼續保留抹去位址以期該抹去位址的錯誤能 被接下來的列解碼更正’如此重複循環直到同位元檢查 無錯誤,即解碼成功。當重複地疊代循環而無法完全更 正錯誤時宣讀碼失敗(d⑽ding如㈣,然而此種疊代 解碼的方法對記憶體存取次數與重複的解碼疊代次數成 正比,也與功率消耗成正比,亦即疊代次數越多,電能 ^耗越多’因此’ f知錯誤更正碼方塊之疊代解碼方法 仍有諸多缺失而有予以改進之必要。 犮因於此,本於積極發明之精神,亟思 :以解决上述問題之Γ區塊碼錯誤校正裝置及方法 成經研究實驗終至完成此項發明。 【三、發明内容】 本3 ”目的係、在提供—種種區塊碼錯誤校正及裝 避免習知技術因需由較多的循環次數方可判別解 1254283 碼成功或解碼失敗,而減少了記憶體的存取次數, 減少解碼器及相關電路能量的損耗。 、 ㈣本發明之―特色’係提出—種區塊碼錯誤校正 方法,該區塊碼包括複數筆以行列排列之資料項目 ,塊碼對應有—抹除位址表及_錯誤表,該抹除位縣 :括複數筆以行列排列之抹除項目,該錯誤表包括複數 筆崎列排列之錯誤項目,該方法包含下列步驟:⑷輸 入-區塊碼並初始化對應於該區塊碼之抹除位址表 ,據輯除位址表來對該區塊碼進行财向解碼,以声 付各列貧料之錯誤’俾以更新對應於該區塊碼之錯^ 表;(C)依據—第—判斷準則先對該抹除位址表進行^ 向更新’(D)依據雜除位址表對該區塊碼進行行方向 馬以獲仔各行資料之錯誤,俾以更新該錯誤表;以及 =)依據-第二·準則先對該抹除位址表進行行方向更 牡依據本發明之另—特色,係提出一種區塊碼錯誤校 =置’㈣塊碼包括複數筆以行列排列之資料項目, 虞置0括.區塊碼輸入裝置、-抹除位址表、一錯 誤表f —解碼11 ’該區塊碼輪人裝置制讀人一區: ^ X抹除位址表包括複數筆以行列排列之抹除項目, 應於該區塊碼之複數筆資料項目;該錯誤表包 禝、=以行列排列之錯誤項目,其分別對應於該區塊 ::筆貧料項目;該解碼器其依據該抹除位址表而 '…塊料㈣方向解碼讀得各列:⑽之錯誤,俾 更新該錯誤表,錢據—第―準射Ht抹除位址表 1254283 進行列方向更新;其並依據該抹除位址表對難塊碼進 行行方向解碼以獲得各行資料之錯誤,俾更新該錯爷 表,且據一第二判斷準則先對該抹除位址表進行行方向 更新。 口 由於本發明設計新穎,能提供產業上利用,且確有 增進功效,故依法申請發明專利。 【四、實施方式】 為使貴審查委員能進一步瞭解本發明之結構、特徵 及其目的,茲附以較佳具體實施例之詳細說明如后: 圖3係本發明一種區塊碼錯誤校正裝置之方塊圖,其 包括:一區塊碼輸入裝置310、一抹除位址表32〇、一錯 誤表330及一解碼器340。其中,該區塊碼輸入裝置31〇係 用以輸入一區塊碼3 11,而一區塊碼3 11包括複數筆以行 列排列之資料項目叩該抹除位址表32〇包括有複數筆 以行列排列之抹除項目介,其分別對應於該區塊碼之 複數筆資料項目,該錯誤表33〇包括複數筆以行列排 列之錯誤項目eRW,其亦分別對應於該區塊碼之複數筆 資料項目刀,該解碼器340依據該抹除位址表320而對 該區塊碼進行列方向解碼以獲得各列資料之錯誤,俾更 新該錯誤表3 3 0。 該錯誤表330以及該抹去位址表320之定義如(1)、 (2)式: e{Uj) · Z20s x Zj+82 —> GF(28) (1)
/(^7)^208 X^82 ->{〇,!} GZ (2) 1254283 1中’ e為經由該解碼器34()解碼所得到之錯誤值 2、伽羅瓦體中的元素,f則用以紀錄抹去值,抹去值為1 位址為抹去位址’反之,若為0則該位址不為抹 該解碼器34〇對該區塊碼先進行列方向解碼,對於驾 區塊碼中能順利解碼的列’消除該抹除位址表32〇中^ °亥列相對應之所有的抹去位址’對於該區塊碼中無法解
碼的列’則以錯誤表33()配合第_判斷準則決定是否 留其相對應之抹去位址,以決定該解碼器34()進行行方 向解碼時’是否能利用該抹去位址提供的資訊進行解 碼二接下來,該解碼器340利用更新後的抹去位址表32< 進行行方向解碼,能順利解碼的行,消除該抹除位址表 320中與該行相對應之所有的抹去位址,對於該區塊碼中 無法解碼的行,以錯誤表33G配合第二判斷準則決定是 否保,其相對應之抹去位址,以衫下次循環的列方=
,碼疋否能使用該抹去位址的資訊,如此以增加該解碼 斋340之解碼效能。 —本發明之第一判斷準則及第二判斷準則除了依進行 行方向解碼或是列方向解碼有所不同之外,並依據疊代 次數(ITE變數)而有所不同,(3)式為列方向解碼所使用抹 去位址更新之第—·準則,而⑷式収於行方向解碼 之抹去位址更新之第二判斷準則: (3) (4) 12 1254283 改變而 其中’ i為列數’ j為行數,gi、hj隨著疊代次數的 >〇 ^-(^/) = 2e(:5y) + /(:?y·) , e(i9:) = J^z(e(Uj)) , /(/,:) = |]/(/?7·), 7·=1 7=1 208 ^ η:^ = ρ(υ), = Tr . c也為宜代—人數函數,不同的Tr、Tc值會造成相同解碼 器的解碼效能有明顯的差異,(3)式的意義為當&如,乃大於 TR時,將該抹除位址表320中與該列相對應之所有的抹 去位址均予以保留,(4)式的意義為當乃大於Tc時, 將該抹除位址表320中與該行相對應之所有的抹去位址 均予以保留,一組能得到解碼時最佳效能的Tr、參考 值列於表一: ITE=1 2 3 4 5 Tr 6 9 10 10 10 Tc 12 15 16 16 16
圖4係本發明之區塊碼錯誤校正方法之流程圖,首 先,於步驟S410中輸入一區塊碼311,並於步驟S4n中初 始化對應於4 £塊碼3 11之抹除位址表3 2 〇及於步驟s 412 中初始化該疊代次數(ITE變數),於步驟S413中依據該抹 除位址表320來對該區塊碼進行列方向解碼,以獲得各列 資料之錯誤,俾於步驟S414中更新對應於該區塊碼之錯 誤表330。 13 1254283 於步驟S415〜步驟S421中,依據該第一判斷準則 · — 對該抹除位址表32〇進行列方向更新,亦 P ^苐丨列之g,〇,/)大於TR時,將該抹除位址表32〇中與 該列相對應之所有的抹除項目介/力均設為抹去位址。 於步驟S422中依據該抹除位址表32〇對該區塊碼311 進仃行方向解碼,以獲得各行資料之錯誤,俾於步驟“Μ 中更新該錯誤表330。於步驟S424〜步驟S430中,依據該 第一判斷準則/(OXW)-D對該抹除位址表320進行 _ 行方向更新,亦即,當第」列之大於〜時,將該抹除 位址表320中與該行相對應之所有的抹除項目介纟,刀均設 為抹去位址。 於步驟S431中,判斷該解碼後之區塊碼311中是否仍 有錯誤,若判定該解碼後之區塊碼3ιι中已無錯誤,則產
生一成功之訊息(步驟S432中),若判定該解碼後之區塊碼 中仍有錯誤,則至步驟S433中判斷該ITE ㈣值’若是’則產生-失敗之訊息(步驟S43;否=驟 S433判定該ITE變數未超過一特定值時,則將該取變數 加1(步驟S434)並重回步驟S413。 由上述說明可知,由於本發明所使用之抹除位址表 320更新準則隨著解碼器之解碼結果以及疊代次數的增 加而改變,相較於使用傳統的疊代解碼的解碼器,能二 更少的解碼次數得到更佳的解碼效能,同時,由較少的 循環次數即可判別解碼成功或解碼失敗,減少了記憶體 的存取-人數’亦即’減少解碼器及相關電路能量的損耗。 14 !254283 综上所陳’本發明無論就目的、手段及功效,在在 2不其迥異於習知技術之特徵,實為—極具實用價值 广月懇明貝審查委員明察,早曰賜准專利,俾嘉 :社會’實感德便。惟應注意的是,上述諸多實施例僅 係為了便於說明而舉例而已,本發明所主張之權利範圍 自應以申請專利範圍所述為準,而非僅限於上述實施例。 【五、圖式簡單說明】 圖1 :係數位光碟規格(DVD specification)所刊載的編碼 方塊格式之示意圖。 圖2 :係習知疊代法解碼的流程圖。 圖3 :係本發明之區塊碼錯誤校正裝置之方塊圖。 圖4 :係本發明之區塊碼錯誤校正方法之流程圖。
【圖號說明】 區塊碼輸入裝置 310 抹除位址表 320 錯誤表 330 區塊碼輸入裝置 340 區塊碼 311 15
Claims (1)
- » 95 年 3 :月修东 頁 95: 拾、申請蓴利聽圍 、—·-種區塊碼錯誤校正方法,該區塊碼包括複 以:列排列之資料項目,該區塊碼對應有—抹除位址表 及一錯誤表,該抹除位址表包括複數筆以㈣ : 除項目,該錯誤表包括複數筆以行列排列之錯誤項目, 該方法包含下列步驟·· 、、 (A)輸入一區塊碼並初始化對應於該區塊碼之抹 位址表; μ(Β)依據該抹除位址表來對該區塊碼進行列方向解 碼’以獲得各列資料之錯誤,俾以更新對應於該區塊碼 之錯誤表; (C) 依據一第一判斷準則先對該抹除位址表進行列 方向更新; (D) 依據該抹除位址表對該區塊碼進行行方向解 碼,以獲得各行資料之錯誤,俾以更新該錯誤表;以及 (Ε)依據一第一判斷準則先對該抹除位址表進行行 方向更新。2·如申請專利範圍第1項所述之方法,其中,步驟 (Β)至(Ε)係重複執行直至沒有錯誤產生或重複執行之次 數超過一預設值。 3·如申請專利範圍第2項所述之方法,其中,於步 驟(C)中,該第一判斷準則為:當&以乃大於:時,將該 抹除位址表之第i列的抹除項目均設為真,當中,八為一 第一較佳效 能參數 ’ 16 1254283 冰,/) = 2φ.,:)+/(/,:) = 2 尤伽,力)+$/(〇·),4 該區塊碼 J=l j=\ 之行數’该e(z,刀為該錯誤表中第i行第j列之錯誤項目經 由解碼所得到之值,/(/,刀為該抹除位址表中第丨行第」·列之 抹除項目所紀錄之值,zW = {〇 。 {l X Φ〇 4·如申請專利範圍第3項所述之方法,其中,該第一較 佺效此參數&之值在步驟^)至(£)重複執行次數為1、2、3、4、5時分別為6、9、1()、1()、1()。 5. 如申請專利範圍第2項所述之方法,其中,第二 判斷準則為··當\(e,乃大於(時,將該抹除位址表之第」· 行之抹除項目均設為真’當中’(為一第二較佳效能參 數,从/)=2^)+/(:,刀=2^抑))+^,刀,々為該 ’-1 /=1 區塊碼之列數,外,y·)為該錯誤表中第丨行第』·列之錯誤項 目經由解碼所得到之值,/ay)為該抹除位址表中第于第j列之抹除項目所紀錄之值,Z(jc) = |0 χ = 〇。 χ ^ 0 6. 如申請專利範圍第5項所述之方法,其中,該第 二較佳效能參數4之值在步驟(B)至(£)重複執行 1、2、3、4、5時分別為12、15、16、16、16。 ,’、 7. -種區塊碼錯誤校正裝置,該區塊碼包括複數 以行列排列之資料項目,該裝置包括·· 一區塊碼輸入裝置,係用以輸入一區塊碼; 17 1254283 一抹除位址表,包括複數筆以行列排列之抹除項 其刀別對應於该區塊碼之複數筆資料項目; ' 乂 一錯誤表,包括複數筆以行列排列之錯誤項目,其 分別對應於該區塊碼之複數筆資料項目;以及 /、 解碼器,#依據該抹除位址表而對該區塊碼進行 列方向解碼以獲得各列賴之錯誤,俾更㈣錯誤表,且依據第-判斷準則對該抹除位址表進行列方向更 新,〜其並依據該抹除位址表對該區塊碼進行行方向解碼 μ獲得各行資料之錯誤,俾更新該錯誤表,且據一第二 判斷準則先對該抹除位址表進行行方向更新。 8.如申請專利範圍第7項所述 碼器係對該區塊碼進行複數次解碼 產生或解碼次數超過一預設值。 之裝置,其中,該解 ’直至直至沒有錯誤 ^ 1如甲請專利範圍第8項所述之裝置,其中,第 ㈣準則為:冑汾,,)大於&時,將該抹除位址表之 列的抹除項目均設為真’當中、為一第一較佳效能數,冰/)喝,:)+側=2|^(〇.))+$制,”為該 =之行數’該似)為該錯誤表中^行第」列之錯誤 :、’!由解碼所得到之值,/(u)為該抹除位 址表中第i行 J列之抹除項目所紀錄之值,/㈨=|〇 χ = 〇。 :·如申請專利範圍第9項所述之二其中,該 t效能參數心之值在解碼次數為卜…、 引為6、9、H)、1()、1Q。 18 1254283 1 1 ·如申請專利範圍第9項所述之裝置,其中,第一 判斷準則為:當W)大於(時,將該抹除位址表之= 行之抹除項目均設為真,當中H第二較佳效以 數,咖/)=2e(:J)+/(:』=2|顺 ,_ =塊碼之列數U為該錯誤表t第丨行第」列之錯誤項 、"由解竭所得到之值,如)為該抹除位址表中第,行第 j列之抹除項目所紀錄之值,汾)=广χ = 0。 第二:二=Τ範圍第11項所述之裝。置,其中,該 分別為12 ΓΓ广在解碼次數為卜2、3…^Q、 15 、 16 、 16 、 16 。 19
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092115136A TWI254283B (en) | 2003-06-03 | 2003-06-03 | Error correction device of block code and method thereof |
US10/734,286 US7181669B2 (en) | 2003-06-03 | 2003-12-15 | Device and method for block code error correction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092115136A TWI254283B (en) | 2003-06-03 | 2003-06-03 | Error correction device of block code and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200428368A TW200428368A (en) | 2004-12-16 |
TWI254283B true TWI254283B (en) | 2006-05-01 |
Family
ID=33488650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092115136A TWI254283B (en) | 2003-06-03 | 2003-06-03 | Error correction device of block code and method thereof |
Country Status (2)
Country | Link |
---|---|
US (1) | US7181669B2 (zh) |
TW (1) | TWI254283B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI397061B (zh) * | 2010-05-06 | 2013-05-21 | Nat Univ Chin Yi Technology | Method of Correcting Errors for Symmetrical Product Codes |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7328395B1 (en) * | 2004-04-13 | 2008-02-05 | Marvell International Ltd. | Iterative Reed-Solomon error-correction decoding |
US10547332B2 (en) * | 2017-02-01 | 2020-01-28 | Tsofun Algorithm Ltd. | Device, system and method of implementing product error correction codes for fast encoding and decoding |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3486471T2 (de) * | 1983-12-20 | 1999-09-02 | Sony Corp. | Verfahren und Vorrichtung zur Dekodierung eines Fehler-Korrektur-Code |
JPH084233B2 (ja) * | 1984-06-29 | 1996-01-17 | 株式会社日立製作所 | 誤り訂正符号の復号装置 |
JPH0443721A (ja) * | 1990-06-11 | 1992-02-13 | Matsushita Electric Ind Co Ltd | ディジタル信号復号装置 |
JPH0799503B2 (ja) * | 1990-09-12 | 1995-10-25 | パイオニア株式会社 | 符号化されたデータの誤り訂正方法 |
US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
JP3328093B2 (ja) * | 1994-07-12 | 2002-09-24 | 三菱電機株式会社 | エラー訂正装置 |
GB2295946B (en) * | 1994-12-01 | 1999-09-29 | Mitsubishi Electric Corp | Digital signal recording device,digital signal playback device,and digital signal decoding device therefor |
FR2753026B1 (fr) * | 1996-08-28 | 1998-11-13 | Pyndiah Ramesh | Procede de transmission de bits d'information avec codage correcteur d'erreurs, codeur et decodeur pour la mise en oeuvre de ce procede |
US5920578A (en) * | 1997-04-23 | 1999-07-06 | Cirrus Logic, Inc. | Method and apparatus for efficiently processing a multi-dimensional code |
FR2776115B1 (fr) * | 1998-03-13 | 2000-07-21 | Thomson Multimedia Sa | Dispositif de correction d'erreurs et lecteur de disque optique comportant un tel dispositif |
US6389573B1 (en) * | 1999-06-29 | 2002-05-14 | Maxtor Corporation | Enhanced read retrial scheme |
EP1233523A1 (en) * | 2001-02-16 | 2002-08-21 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for decoding error correction code |
-
2003
- 2003-06-03 TW TW092115136A patent/TWI254283B/zh not_active IP Right Cessation
- 2003-12-15 US US10/734,286 patent/US7181669B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI397061B (zh) * | 2010-05-06 | 2013-05-21 | Nat Univ Chin Yi Technology | Method of Correcting Errors for Symmetrical Product Codes |
Also Published As
Publication number | Publication date |
---|---|
TW200428368A (en) | 2004-12-16 |
US7181669B2 (en) | 2007-02-20 |
US20040249840A1 (en) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI521528B (zh) | 記憶體儲存裝置、其記憶體控制器與資料處理方法 | |
CN101789269B (zh) | 固态存储器装置中的数据恢复 | |
TW200846898A (en) | Method for writing data in flash memory and error correction coding/decoding method thereof | |
US8479062B2 (en) | Program disturb error logging and correction for flash memory | |
CN106997777A (zh) | 具有改进的硬解码吞吐量的vss ldpc解码器 | |
US20120260149A1 (en) | Dummy data padding and error code correcting memory controller, data processing method thereof, and memory system including the same | |
US10348334B2 (en) | Reducing a decoding error floor by post-processing codewords encoded by binary symmetry-invariant product codes | |
TW201133500A (en) | Semiconductor memory system having ECC circuit and method of controlling thereof | |
JP2012525062A5 (zh) | ||
TW541519B (en) | Encoding/decoding system in optical disk storage device | |
CN103631670B (zh) | 存储器储存装置、存储器控制器与数据处理方法 | |
US7418645B2 (en) | Error correction/detection code adjustment for known data pattern substitution | |
TW201227747A (en) | Data writing and reading method, memory controller and memory storage apparatus | |
TW200910367A (en) | Flash memory device and error correction method | |
US20230376378A1 (en) | Integrated circuit and method of operating same | |
US10565051B2 (en) | Accommodating variable page sizes in solid-state drives using customized error correction | |
US9754682B2 (en) | Implementing enhanced performance with read before write to phase change memory | |
TWI378463B (en) | Method and controller for generating an ecc code for a memory device | |
US10574270B1 (en) | Sector management in drives having multiple modulation coding | |
TWI254283B (en) | Error correction device of block code and method thereof | |
JP2004326283A (ja) | 情報記録再生方法及び装置 | |
TWI335502B (en) | Flash memory system and method for controlling the same | |
US20150149867A1 (en) | Storage device and operating method thereof | |
TWI226612B (en) | Data accessing apparatus and method | |
WO2020015122A1 (zh) | 一种随机内存使用ecc运算达成块资料纠错校验的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |