TWI240386B - Package for semiconductor components and method for producing the same - Google Patents
Package for semiconductor components and method for producing the same Download PDFInfo
- Publication number
- TWI240386B TWI240386B TW092116203A TW92116203A TWI240386B TW I240386 B TWI240386 B TW I240386B TW 092116203 A TW092116203 A TW 092116203A TW 92116203 A TW92116203 A TW 92116203A TW I240386 B TWI240386 B TW I240386B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- patent application
- scope
- package
- sponge
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000000463 material Substances 0.000 claims abstract description 29
- 238000000465 moulding Methods 0.000 claims abstract description 25
- 150000001875 compounds Chemical class 0.000 claims abstract description 21
- 238000005516 engineering process Methods 0.000 claims abstract description 3
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000009434 installation Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000001802 infusion Methods 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 239000011148 porous material Substances 0.000 claims description 2
- 230000032683 aging Effects 0.000 claims 1
- 210000003734 kidney Anatomy 0.000 claims 1
- 238000007670 refining Methods 0.000 claims 1
- 230000000930 thermomechanical effect Effects 0.000 abstract description 3
- 238000004382 potting Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 27
- 230000035882 stress Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
1240386 五、發明說明(π 本發明係關於半導體組件之封裝,例如在Β 0 C技術的 F B G Α封裝或其類似封裝,其中至少裝設於基材的晶片之 後側及側邊邊緣由一模覆蓋圍繞,用於模覆蓋的灌注膠 係以形成緊密單元的方式連接至基材。本發明更進一步 關於製造此種半導體組件封裝的方法。 在一系列組件例如B 0 C組件或是在C S P 〈晶片尺寸封 裝〉組件、F B G A〈密距式球格陣列〉、T B G A〈捲帶式球 格陣列〉或// B G A組件或其類似組件,晶片被裝設於基材 上,基材尺寸約略對應於要被裝設的晶片尺寸,各種選 定一部份為製造商的典型指示及辨識在結構設計的不同 點或巧妙處。為了要儘可能小的結構高度,在某些組件 中,晶片後側未被覆蓋,而是至多僅特別敏感的晶片邊 緣由模塑料圍繞,後者可由沿晶片·邊緣分配合適的模塑 料〈灌注膠〉而完成。若晶片後側亦要被額外伴隨保 護,必須使用複雜印刷或鑄物方法。不消說用於基材、 晶片及灌注膠的不同物質在某些情況下具相當不同的機 械性質,及特別是不同的熱膨脹係數。對基材,使用習 知印刷電路板材料,例如硬紙或玻璃纖維材料,於此種 材料中合成樹脂一般被用做黏合劑。 此種半導體成份的實例可被發現於美國專利第5 3 9 1 9 1 6 A號,其敘述具灌注膠的半導體組件,或是在美國專 利第5 2 9 3 0 6 7 A號,其敘述晶片直接封裝〈C 0B〉組件 的特殊晶片載體以減少機械應力。 經由適當的材料選擇,膨脹係數可與另一個以某種方
第7頁 1240386 五、發明說明(2) 式統合以使在個別材料對間膨脹係數的差變得盡可能 小 〇 然而,實際上不可能完全相符,此具嚴重的結果,特 別是在B0C或C0B組件的情況下,若它們以額外模覆蓋保 護,後者在正常使用期間會受到極大的應力,此應力基 本上係基於"雙金屬效應",當具不同膨脹係數的不同材 料以層狀接合在一起時,雙金屬效應發生。 為至少減少基材及晶片間的應力,其在基材上的裝設 一般以膠帶的***而完成,此膠帶補償熱應力。在任何 情況下’在S i晶片/模塑料及模塑料/基材的材料對〈它 們直接與另一個接觸〉間仍有顯著個別膨脹係數的差。 在最壞的情況,其會造成連接的分離及因而可能造成組 件的全部失效。 如已於簡介中所提及,目前為止各種複雜的方法已被 執行以保護晶片,如此,做為實例,分配,以保護特別 敏感的晶片邊緣,或是印刷或塑模以達成晶片〈包括其 後側〉的完全保護。然而,仍不可能消除或有效地消除 材料對間的熱機械應力的作用,故具壓力指示組件失效 總是必須考慮。然而,解決方法例如材料及設計變更及 置於其下的膠帶已引起其他問題,如無需包裹的保險 絲。 故,本發明係基於提供半導體組件封裝的目的,其經 由較低的熱機械應力達到更顯著為高的封裝負荷,及同 時基材上模覆蓋的顯著更佳黏著。
1240386 五、發明說明(3) 在於簡介中所提及形式的封裝之情況下,本發明所基 於的目的因基材具〈至少部份〉似海綿狀結構的事實而 被達到,此結構具孔隙狀開口及自表面延伸至深度,以 使模材料可經由毛細現象穿透基材。 此特別簡早的方法使得印刷電路板材料的膨服係數可 被大幅度地符合模材料的膨脹係數。結果,應力被由各 側均勻地施用於破裂敏感的半導體晶片且該半導體晶片 不再僅於較喜愛方向彎曲。在此事實可看見的進一步優 點為由較低應力使更高封裝負荷可達到。 而且,本發明達到在基材上的覆蓋材料的顯著更高黏 著因這兩種材料一起生長至某程度。 為使根據本發明的基材之製造被構形為盡可能經濟有 效地,基材的整個表面具似海綿狀結構。 當然,對基材亦可能為其整體具似海綿狀結構,此表 示特別大量的模材料可穿透基材,且結果為熱膨脹係數 的特別良好適應可被達到。 該似海绵狀結構可藉由使用溼或乾蝕刻方法由在該基 材的環氧樹脂部份的部份移除而以簡單方式產生。 為限制溼或乾蝕刻於基材的特定區域,後者(基材)可 使用焊接光阻遮罩而被部份覆蓋。 亦可能由基材的機械表面加工產生似海綿狀結構’然 而,在此情況下,似海綿狀區域可被受限於直接接近表 面的基材區域。 為達到模材料進入基材的最深可能穿透,在施用模覆
1240386 五、發明說明(4) 蓋前,該結構〈其包括最終裝設於基材上的半導體晶 片〉被預熱至少至模塑料的熔點。 做為替代或是包括最終裝設於基材上的半導體晶片之 結構可在施用模覆蓋後額外被短暫地進行熱處理。 熱處理較佳為在模塑料的熔點附近的溫度,或是些微高 於該熔點,被執行,以達到最大穿透深度。
本發明的特別細節特徵在於在晶片裝設前,基材以模 塑料的薄層部份塗覆及模塑料的熔點附近或高於模塑料 的熔點的溫度進行熱處理,模塑料可以印刷或分配以簡 單的方式被施用,熱處理操作可直接在模塑料的施用後 或是在裝設操作結束後模覆蓋的施用後執行。 本發明的此細節具基材可被預處理而不影響裝設操作 之技術順序之優點。 為使本發明的作用模式可被良好說明,習知BOC組件的 結構設計會先被敘述。第1圖以圖式說明顯示根據先前技 藝所建構的此種B0C組件,此組件的基礎由包括習知印刷 電路板材料,例如硬紙或玻璃纖維材料,的基材1所形 成,在此情況下合成樹脂一般被用做黏合劑。
晶片2被黏晶於此基材1上且中間***膠帶,基材1的底 面具傳導執跡〈未示出〉,其在一側連接至錫球4,及在 另一側經由習知微絲〈未示出〉連接至晶片2 ,此傳導執 跡通過在基材1上的中間通道。此中間通道以由模材料 〈灌注膠〉所製作的黏合通道封閉物5封閉以保護微絲及 晶片2的作用侧,晶片2的後側〈在第1圖的頂部〉及晶片
第10頁 1240386 五、發明說明(5) 邊緣由模覆蓋6圍繞,模覆蓋6由關於晶片2側邊黏著而連 接至基材1的表面。該模覆蓋可由印刷或分配產生。 然則,此種組件因直接與另一個接觸的個別組件的不 同的熱膨脹係數及機械性質而顯現敘述於簡介的缺點。 此形成本發明的起點。 為達到模材料的膨脹組件及基材的膨脹組件的廣泛相 符及在模塑料及基材1間黏著力的顯得改良,基材1以至 少靠近其表面的區域獲得似海綿狀結構的方式預熱,此 似海綿狀結構延伸進入一深度及在塑模期間模材料可穿 透進入似海綿狀結構,此狀態被說明於第2圖。
基材1的似海綿狀結構7可藉由使用溼或乾蝕刻方法由 環氧樹脂部份的部份移除而被製造,此溼或乾蝕刻可依 所需被限制於基材1的特定區域,此可使用焊接光阻遮罩 部份覆蓋該區域而達到。 不消說似海綿狀結構7亦可能由基材的機械表面加工而 產生,然而,在此情況下,似海綿狀區域可被受限於僅 直接接近表面的基材1之區域。在任何一種情況下,此處 有至少一個過渡區域被產生且模材料於基材上的黏著力 的顯著改良被達到。
取代基材1的後續加工,當然,亦可能使用在其製造過 程中已獲得似海綿狀結構的基材1 ,此種基材亦可能包括 燒結材料,於此在燒結後孔洞由退火形成,此可以合適 尺寸的含碳粒子與燒結材料?合而以簡單方式完成,接著 這些材料在退火期間燃燒及產生在基材1的所欲孔洞。
第11頁 1240386 五、發明說明(6) 為達到模材料進入基材1的似海綿狀結構7之盡可能最 深穿透,在施用模覆蓋6前,該結構〈其包括最終裝設於 基材1上的晶片2〉被預熱至少至模塑料的熔點。做為替 代或是額外,該裝置可在施用模覆蓋6後於模塑料的熔點 附近的溫度,或是些微高於該熔點的溫度進行熱處理。 在替代方案中,在晶片2的裝設前,基材1以模塑料的 薄層被部份塗覆及在模塑料的熔點附近或高於模塑料的 熔點的溫度進行熱處理(第3圖),模塑料至基材1之施 用可以印刷或分配以簡單的方式被進行,方便的熱處理 操作可直接在模塑料的施用後或是在裝設操作結束後模 覆蓋6的施用後執行。 本發明的此細節具基材可被預處理而不影響裝設操作 之技術順序之優點。
第12頁 1240386
第13頁
Claims (1)
- !240386 六 、申請專利範圍 复X種半導體組件之封裝,例如在BOC技術的FBGA封裝或 ^ $似封裝,其中裝設於一基材的一晶片之至少後側及側 腎^ ί由一模覆蓋圍繞,用於該模覆蓋的灌注膠係以形成 至凡的方式連接於該基材,其特徵在於該基材(1) =部份具似海綿狀結構(7),其以孔隙狀開口被提供 表面延伸至深處,以使模材料可經由毛細現象穿透該 暴材(1)。 其特徵在於該基材 7)。 其特徵在於該基材 其特徵在於該似海綿 2 ·根據申請專利範圍第丨項的封裝 (D的整個表面具似海綿狀結構( 3 ·根據申請專利範圍第1項的封裝 (1)的整體具似海綿狀結構(7) ^艮據申請專利範圍第丨項的封裝六w傲隹於緣w母砰 二,(7)係由在該基材(丨)的環氧樹脂部份的 陈而破產生。 I·根據申請專利範圍第4項的封裝,其特徵在於該似海 狀結構(7)係由溼或乾蝕刻方法產生。 6·根=申請專利範圍第丨項的封裝,其特徵在於該基材 、1 )破焊接光阻遮罩部份覆蓋。 I.根據申請專利範圍第丨項的封裝,其特徵在於該似海綿 狀、,、σ構(7)係由該基材(υ的機械表面加工而被產生。 8. 根據申請專利範圍第㈣的封裝,其特徵在於該包括最 終裝設於該基材(D上的該晶片(2)之結構在該模覆蓋 (6)之施用之後進行熱處理。 9. 根據申請專利範圍第8項的封裝,其特徵在於該熱處理_SE_92116203 1240386 六、申請專利範圍 係於該模塑料的熔點附近的溫度進行。 1 〇·根據申請專利範圍第7項的封裝,其特徵在於在該晶 片(2)的裝設前,該基材(1)以模塑料的薄層部份塗覆 及在炼點附近或高於熔點的溫度進行熱處理。 11:根據申請專利範圍第1 〇項的封裝,其特徵在於該模塑 料係以印刷或分配於該基材(1)上。 1 2 · —種製造根據申請專利範圍第1至7項中任一項所述之 ,裝的方法,其特徵在於在該模覆蓋(6)施用前該包括 最終裝設於該基材(1)上的該晶片(2)之結構被預熱至 少至該模塑料的溶點。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10227059A DE10227059A1 (de) | 2002-06-17 | 2002-06-17 | Verpackung für Halbleiter-Bauelemente und Verfahren zum Herstellen derselben |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200415759A TW200415759A (en) | 2004-08-16 |
TWI240386B true TWI240386B (en) | 2005-09-21 |
Family
ID=29723215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092116203A TWI240386B (en) | 2002-06-17 | 2003-06-13 | Package for semiconductor components and method for producing the same |
Country Status (6)
Country | Link |
---|---|
US (1) | US7384822B2 (zh) |
EP (1) | EP1518270B1 (zh) |
KR (1) | KR100691057B1 (zh) |
DE (2) | DE10227059A1 (zh) |
TW (1) | TWI240386B (zh) |
WO (1) | WO2003107417A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005010272A1 (de) * | 2005-03-03 | 2006-09-14 | Infineon Technologies Ag | Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements |
US20100265678A1 (en) * | 2009-04-20 | 2010-10-21 | Moser Baer India Limited | Enhancing adhesion of molding materials with substrates |
KR102521893B1 (ko) * | 2016-09-23 | 2023-04-14 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
US10083926B1 (en) | 2017-12-13 | 2018-09-25 | Dialog Semiconductor (Uk) Limited | Stress relief solutions on WLCSP large/bulk copper plane design |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02178953A (ja) | 1988-12-29 | 1990-07-11 | Nec Corp | 樹脂封止型半導体装置 |
JP2875334B2 (ja) * | 1990-04-06 | 1999-03-31 | 株式会社日立製作所 | 半導体装置 |
WO1992021150A1 (en) * | 1991-05-23 | 1992-11-26 | Motorola, Inc. | Integrated circuit chip carrier |
JP3638771B2 (ja) | 1997-12-22 | 2005-04-13 | 沖電気工業株式会社 | 半導体装置 |
US6246124B1 (en) * | 1998-09-16 | 2001-06-12 | International Business Machines Corporation | Encapsulated chip module and method of making same |
TW511401B (en) * | 2000-09-04 | 2002-11-21 | Sanyo Electric Co | Method for manufacturing circuit device |
-
2002
- 2002-06-17 DE DE10227059A patent/DE10227059A1/de not_active Ceased
-
2003
- 2003-06-10 DE DE50310834T patent/DE50310834D1/de not_active Expired - Lifetime
- 2003-06-10 US US10/518,141 patent/US7384822B2/en not_active Expired - Lifetime
- 2003-06-10 WO PCT/DE2003/001925 patent/WO2003107417A1/de not_active Application Discontinuation
- 2003-06-10 KR KR1020047020460A patent/KR100691057B1/ko not_active IP Right Cessation
- 2003-06-10 EP EP03740078A patent/EP1518270B1/de not_active Expired - Lifetime
- 2003-06-13 TW TW092116203A patent/TWI240386B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100691057B1 (ko) | 2007-03-09 |
WO2003107417A1 (de) | 2003-12-24 |
KR20050010934A (ko) | 2005-01-28 |
US7384822B2 (en) | 2008-06-10 |
DE50310834D1 (de) | 2009-01-08 |
TW200415759A (en) | 2004-08-16 |
EP1518270B1 (de) | 2008-11-26 |
DE10227059A1 (de) | 2004-01-15 |
EP1518270A1 (de) | 2005-03-30 |
US20060138632A1 (en) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7015075B2 (en) | Die encapsulation using a porous carrier | |
JP3767398B2 (ja) | 半導体装置およびその製造方法 | |
US20060172464A1 (en) | Method of embedding semiconductor element in carrier and embedded structure thereof | |
US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
CN1996575A (zh) | 芯片封装结构与芯片封装工艺 | |
TWI240386B (en) | Package for semiconductor components and method for producing the same | |
US11655143B2 (en) | Semiconductor component and method for producing same | |
US5633206A (en) | Process for manufacturing lead frame for semiconductor package | |
TW565898B (en) | Method for producing a package for semiconductor chips | |
JP4020594B2 (ja) | 半導体装置の製造方法 | |
US7022554B2 (en) | Method for fabricating circuit module | |
JP3233990B2 (ja) | 半導体装置及びその製造方法 | |
KR100401148B1 (ko) | 반도체 패키지 제조용 부재 | |
JP4416618B2 (ja) | 半導体装置実装体及びその製造方法 | |
JP3985388B2 (ja) | 半導体チップの実装方法 | |
JPH0377354A (ja) | 半導体装置 | |
JP2007258515A (ja) | 半導体装置およびその製造方法 | |
JPH08148612A (ja) | 半導体装置およびその製造方法 | |
JPH03225945A (ja) | 半導体装置 | |
JPH01169954A (ja) | モールド構造 | |
JP2000133663A (ja) | 半導体装置およびその製造方法 | |
JPH04334033A (ja) | コーティング方法 | |
JP2002083833A (ja) | 半導体装置及びその製造方法 | |
JPH0425052A (ja) | 樹脂封止型半導体集積回路装置 | |
JP2008091763A (ja) | 半導体装置、半導体装置の製造方法および実装基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |