TWI239437B

TWI239437B - Variable charge pump circuit with dynamic load

Info

Publication number: TWI239437B
Application number: TW092128687A
Authority: TW
Inventors: Lorenzo Bedarida; Simone Bartoli; Stefano Sivero
Original assignee: Atmel Corp
Priority date: 2002-10-25
Filing date: 2003-10-16
Publication date: 2005-09-11
Also published as: DE60315332T2; DE60315332D1; WO2004040767A3; WO2004040767A2; AU2003279734A1; ITMI20022268A1; CN1689216A; NO20052473L; AU2003279734A8; EP1559186A4; US20040080360A1; TW200413876A; CA2501564A1; EP1559186A2; EP1559186B1; KR20050061549A; JP2006504387A; US6724241B1

Description

1239437 玖、發明說明：【發明所屬之技術領域】本發明概言之係關於電荷泵電路，特別是關於可變電荷泵電路，適用於提供數個目標輸出電壓位準中的任一者。【先前技術】許多型式之記憶體裝置需要高電壓用於讀取、程式化及擦除指令。具有頁擦除、大量擦除與區段擦除之記憶體正是如此。最常見的内部高電壓產生方法，係使用電荷泵電路將供應至記憶體電路之電壓升壓。一電荷泵電路使用一電容陣列來增加供應電壓。一低電壓源係耦接至一電荷泵電路，以產生記憶體擦除、讀取及程式化操作所需的高電壓。圖1顯示典型二級電荷泵電路100，其可產生一升壓輸出電壓V P u ηι P，大於電壓源1 0 2，例如記憶體晶片之外部接腳所供應之供應電壓V e c。電壓源1 0 2係耦接至一第一二極體連接N Μ 0 S電晶體1 0 4。第一 N Μ 0 S電晶體1 0 4之源極係耦接至一電容1 0 6，並耦接至一第二二極體連接Ν Ο M S電晶體1 1 0。第二Ν Μ 0 S電晶體1 1 0之源極係耦接至一第二電容 1 0 8，並耦接至一第三Ν Μ 0 S電晶體1 1 2。第三電晶體1 1 2 之閘極連接至其汲極，且其源極連接至輸出電壓VPumP。電容1 0 6與1 0 8的另一端1 1 4與1 1 8分別接收相位相反之時脈信號C K與C K N。内部高電壓的獲得方式，是利用内部供應電壓Vcc來升壓106、108串聯電容。電容106與108以時脈速率儲存並轉移電荷。節點A係為電容1 0 6與二極體 3 12/發明說明書(補件)/93-01/92128687 6 1239437 連接Ν Μ 0 S電晶體1 1 0之源極的接點。節點B係為電容1 Ο 8 與二極體連接Ν Μ 0 S電晶體1 1 2之接點。節點Α的電壓等於電容1 0 6之電壓與V c。的總和。節點B的電壓等於電容1 0 8 之電壓。輸出電壓（V p u p )為節點A與節點B之電壓的總和。視電荷泵電路1 0 0的效率而定，泵輸出電壓（V p u m P ) 係為電晶體1 1 2遞送至輸出端的電壓量。一第一調節器可從泵輸出電壓設置回授，快速地開啟與關閉電荷泵，以便減小泵輸出電壓中的漣波。在圖1所不之二級電何栗電路中’栗輸出電壓V p u m p可小於電荷栗電路1 〇〇所能遞送的最大電壓。例如，電荷泵可能需要供應數個不同輸出電壓（V p u m p )中的任何一者，只有其中之一係接近最大值。更蘢統的說法，對於η -級泵電路，最大的泵輸出（Vomax)等於（n+l)*Vcc。電荷泵所能提供之電流為I。u F f ( V d d · N P · C p / N S · T e k )，其中N P係為並聯級數、Ns係為串聯級數、Cp係為電容值、而 Td係為電荷泵時脈週期。時脈信號 C K與 C K N界定從内部電源供應1 1 4 之電荷轉移速率。同樣地，時脈速率越快，則泵電壓可越快達到目標電壓。通常，若一電荷泵輸出（V p u p )顯著地小於最大輸出 (V a .、），其會遭受一漣波電壓信號，這是由泵電路之電容與負載電路之電容之間的電荷分配所引起。漣波電壓的頻率與時脈之衝放電循環相疊合。在充電循環期間，輸出電壓上升超過（過衝；ο v e r s h ο 〇 t )目標電壓，然後再度下降，如同負載之RC放電與負載電容Cl的函數。電壓過衝的位 3 12/發明說明書(補件)/93-01 /92128687 1239437 準係正比於最大泵輸出電壓 Vmax與泵輸出（Vpup )之差異。換言之，電壓過衝係正比於饋送至負載電容中額電荷。當一電荷泵電路1 〇〇必須提供數個不同調節值任一者時，此種漣波現象非常重要。當一單一電荷泵 1 00必須供應從很低到很高之範圍值的多個值時此種情況中，泵升壓電容必須較大，以便確保電荷泵 1 0 0能夠在最高電壓供應足夠的電流，但是在很低Vp 時供應電流的效率過高，在後者情況中產生非常高波。由於電壓過衝純粹是因為内部泵電容與外部負載的電荷分配所引起，調節泵輸出越低會使電荷分配越使得電壓過衝越高。參照圖2 A、2 B與2 C，其係從相同電荷泵電路對時繪製之三個不同泵電壓輸出VA、VB(=2.VA)與VC(M 的圖形，顯示出VPumP與I 係嚴格地取決於目標泵值荷泵變化。若已知電荷泵規格，例如V m a X與1 0 a d m a X，尺寸可被界定，以便達到最佳效率之泵。泵1 0 0的尺以最小耗損、面積與級數所確認。圖2 A顯示具有最高問題之最低泵輸出電壓V A，因為電荷泵電路對於給定電容的效率過高。圖2B顯示較高泵電壓VB具有較低衝問題，因為負載與泵電路1 0 0較為匹配。圖2 C顯示 V m a X之最高泵電壓V C幾乎不具有過衝問題，其係為此泵電路之最佳匹配。一種解決電荷泵之過衝問題的方式，揭示於 Nebr 312/發明說明書(補件)/93-01/92128687 間的的超中的電路。在電路 u m p值的漣之間高而間所：· VA ) 與電泵的寸係過衝負載之過接近電荷 i g i c 8 1239437 等人之美國專利第6，3 7 Ο，Ο 4 6號「運用超電容之動態調節電荷泵電源轉換器（Ultra-Capacitor Based Dynamically Regulated Charge Pump Power Converter)」，其使用一電源轉換器，並藉由U控制一包括浮動超電容（flying ultra capacitor)之電荷泵的開關陣列，來提供電力。藉由感測輸出電壓、並相應地改變電荷泵之操作頻率，’ 〇 4 6 專利可動態地依據需求而提供電源。特別是，動態控制器操作一電容性電源輸出級，以一速率泵唧電荷（pump charge)，來維持一橫跨一負載電容之輸出電壓V〇ut。當輸出電壓下降到低於一參考電壓時，動態控制器將一浮動電容放電至負載電容。藉由浮動超電容之充電與放電，閉迴路動態控制可維持一期望輸出電壓。’ 0 4 6專利亦揭示一種二級控制器，其以低速率切換一浮動超電容，以產生增加之輸出電源。二級控制器可維持橫跨浮動超電容之一預定電壓漣波，使電荷有效率轉移到輸出電容。【發明内容】本發明之目的在於提供一種電荷泵電路，其具有最小之漣波泵輸出電壓，肩時可維持電荷泵與調節器之基本結構。上述目的可利用一具有可變負載之電荷泵電路來達 —ι—.^ ----------------------------------------------------------------------------------------------------— 成。電荷泵電路包含一或多個級，可接收一供應電壓並產生一或多個泵電壓。複數個負載可連接至電荷泵輸出，每一負載關聯於一特定目標泵電壓。一負載選擇裝置係根據目標泵電壓而將被選取之負載耦接至輸出。總結言之，此方法可動態地選取泵之最佳負載，做為一 9 312/發明說明書(補件)/93-01/92128687 1239437 目標輸出電壓之函數。在另一具體例中，可設置一調節器來監視輸出受過衝位準，並在此種不可接受過衝被偵測到的附接一額外負載。【實施方式】參照圖3，一電荷泵電路3 0 0包含一泵電路，多個泵級，可運作接收一供應電壓V ^，並產生一電壓。所示之電荷泵電路3 0 0具有二個泵級，但電荷果電路300可具有 η級，其中η>1。電荷泵包括數個不同的負載3 2 2、3 2 6及3 3 0，分別可經開關3 2 0、3 2 4及3 2 8而連接至電荷泵電路之輸d 期望之泵輸出 V。^而定，開關選取一關聯於特定適當負載，使得產生一最小電壓漣波。泵電路包括三個串聯連接之二極體304、306、〆處實作上係使用二極體連接之 η -通道電晶體）。體3 0 4之輸入端係耦接至一供應電壓V。c 3 0 2。第之輸出端係連接至第二二極體3 0 6之輸入端，而體之輸出端係連接至電荷泵電路3 0 0之輸出3 3 2 電荷泵電路3 0 0亦包括二電容3 1 0與3 1 2，分個泵級。第一電容3 1 0的第一端係耦接至第一二之輸出及第二二極體306之輸入。第二電容312 係耦接至第二二極體 3 0 6之輸出及第三二極體入。在一 n -級電荷泵電路中，最後一個電容係耦一個二極體之輸入端。 3丨2/發明說明書(補件)/93-01 /92128687 之不可接情況下，包招^ 一或或多個泵概括而言電路300 由一個別 3 3 4。視泵電壓之 L 308(此第一二極一二極體第三二極〇別用於各極體3 0 4 之第一端 3 0 8之輸接至最後 10 1239437 供應於輸入3 1 4之時脈信號C L K係與一組反向器3 1 6與 3 1 8串聯耦接。第一反向器3 1 6之輸出係耦接至一第一電容3 1 0之第二端。第二反向器3 1 8之輸出係耦接至第二電容3 1 2之第二端。在一 η -級電荷泵中，串聯電路中的額外反向器係耦接至其他電容級。本發明之電荷泵電路3 0 0亦包括數個不同的負載3 2 2、 326與330。負載可為電容或電流槽（current sinker)。每一負載係關聯於一個不同的泵輸出電壓 V。u 1。電路所設置之負載數量係視可設置之目標泵電壓數量而有所不同。一給定負載可關聯於一固定輸出電壓、或關聯於一小電壓區間。第一負載3 2 2係關聯於一泵輸出電壓V A，且係連接至一第一開關3 2 0。第一開關係藉由一控制信號EN — A而致能。同樣地，第二負載3 2 6係關聯於一泵輸出電壓V B，且係連接至一第二開關3 2 4。第二開關3 2 4係藉由EN_B而致能。最後，第三負載3 3 0係關聯於一泵輸出電壓V C，且係連接至一開關3 2 8。第三開關3 2 8係藉由EN_C而致能。三開關3 2 0、3 2 4、與3 2 8及其個別控制信號EN_A、EN_B與 ΕΝ —C形成一負載選擇裝置，其可使電荷泵輸出3 3 4的電壓漣波減到最小。當用於V A、V Β或V C任一者的指令被一控制器（圖未示）所接收時，控制器（圖未示）產生致能控制信號E N _ A、E N _ B 或 EN_C，選取一適合此電壓之負載，以給予最小電壓漣波。一次只能選取一負載。例如，若電壓V A被選取，E N _ A 可使第一開關3 2 0關上，將第一負載連接至電荷泵電路3 0 0 11 312/發明說明書(補件)/93-01 /92128687 1239437 的輸出端。其餘負載326與330均與輸出端斷開，因為其對應開關3 2 4與3 2 8均為開啟。電荷泵電路3 0 0的輸出係顯示於圖4 A中。其具有最小之漣波，因為負載係與泵電路之負載電容3 2 2匹配。如此一來，由於選取負載A之加入，上述之電荷分配效果係最小 ° 同樣地，參照圖4B，其顯示以控制信號EN_B使第二開關324關上藉以選取圖3之負載B326時，電荷泵電路300 之反應。當負載B326被選取時，負載A322與負載C330 係與電荷泵電路3 0 0之輸出斷開。對照於圖2中的圖2 B，在此情況中電荷泵輸出的電壓漣波係為最小，這是由於，負載B所提供的負載使得泵之負載匹配於内部泵電容，故泵唧至負載電容之電荷顯著減少。參照圖4C，其顯示以控制信號EN_C使第三開關3 2 8關上藉以選取圖3之負載C330時，電荷泵電路300之反應。當負載C 3 3 0被選取時，負載A 3 2 2與負載B 3 2 6係與電荷泵電路3 0 0之輸出斷開。在此情況中電荷泵輸出的電壓漣波亦為最小，這是由於，負載電容與内部電容匹配，故泵唧至負載電容之電荷顯著減少。參照圖5 A，其顯示EN_A開關3 2 0與負載A 3 2 2的一具體例。開關3 2 4與3 2 8的結構類似。在此具體例中，開關 EN_A係為一 NMOS電晶體，其閘極連接至EN_A端、源極連接至電性接地3 3 2、而汲極連接至一負載電容5 0 2 A。負載電容502A的一端連接至泵輸出（V。^)。當電壓VA被選取 12 312/發明說明書(補件)/93-01/92128687 1239437 時，E N — A端為Η I G Η，Ν Μ〇S電晶體開啟，將負載A連接至輸出（V…）。圖5 B顯示開關E N _ A 3 2 0與負載A 3 2 2的另一具體例。在此具體例中，開關E Ν _ A包含一升降電路5 0 2 B，其輸入連接至E Ν _ A端、輸出連接至一 Ν Μ 0 S電晶體5 0 4 B之閘極。 Ν Μ 0 S電晶體5 0 4 Β之汲極係連接至泵輸出（V。u t )、而源極係連接至一負載電容5 0 6 B。負載電容5 0 6 B的第二端係連接至電性接地3 2 2。當電壓V A被選取時，E N — A端為Η I G Η，升降電路5 Ο 2 Β的輸出為高。Ν Μ 0 S電晶體被開啟，將負載A 連接至輸出（V。u t )。參照圖6，泵輸出電壓VpUmP之一較簡單控制器係為電荷泵電路600。此電路包含如圖1所示之泵電路100、一比較器6 0 2、一第一電阻網路6 0 4及一第二電阻網路6 0 6。電荷泵電路600可比較泵輸出電壓（Vcfra)之一樣本與一參考電壓（Vref)。每當Vcfra大於Vref時，比較器602會經由比較器602之ENAPUMP端將泵電路100禁能。參照圖 7，其顯示本發明之另一具體例，具有擴充之選擇器裝置，可進一步比較在節點V c f r a b所取樣之泵電壓輸出的最大可接受漣波與參考電壓（Vref)。電荷泵電路700 包括如圖1所示之泵電路1 0 0、一第一比較器7 0 2用以比較取樣目標泵輸出（V c f r a )與參考電壓（V r e f )、一第一電阻704、一第二電阻706、一第三電阻708、及一第四電阻7 1 0、一邏輯電路7 1 2、一第二比較器7 1 4、一設定負載 (S e t _ 1 〇 a d )開關7 1 6連接至一設定負載7 1 8、一 E Ν _ A開 13 312/發明說明書(補件)/93-01 /92128687 1239437 由上述EN_A、EN_B4 EN_C其中一者功能，切換可提供最佳電壓漣波之負載。泵唧階段（步驟1 0 0 7 )被致能。在步驟1 0 0 8，泵電路6 0 0達到期望值之後，為了確保泵輸出在正確的輸出電壓值，電荷泵電路對照於參考電壓而量測泵輸出。每當所量測之泵輸出電壓（V c f r a )大於參考電壓時，表示有過衝（輸出電壓超過目標電壓）。電荷泵電路的邏輯電路命令電荷泵電路6 0 0停止運作（步驟1 0 0 9 )。每當所量測到的泵輸出電壓（V c f r a )小於參考電壓時，輸出低於期望值，而電路6 0 0持續致能電荷泵電路之泵唧（步驟 1 0 0 7 )。在步驟1 0 1 0，輸出電壓（V c r f b )係與參考電壓（V r e f ) 相比較，以便確認是否發生電壓過衝。每當V c f r b大於或等於參考電壓（Vref)時，表示有電壓過衝，而邏輯進行到次一步驟。在步驟1 0 1 2，電路6 0 0加入一負載，使得電壓漣波可減小。此步驟持續到電壓漣波減小為止，然後電路6 0 0進行到次一步驟。在步驟1 0 1 4，電路6 0 0比較輸出電壓（V c f r c )與參考電壓（V r e f )，以確認是否發生輸出電壓之最小下降。對於一給定之V p u m P，電阻網路可使V c f r c > V c f r a。若 V c f r c絕對小於參考電壓（V r e f )，表示有電壓過衝，而邏輯進行到次一步驟。在步驟1 0 1 6，電路6 0 0移除一負載，使得電壓下降可減少。此步驟持續到電壓下降減少為止，然後電路6 0 0進行 17 312/發明說明書(補件)/93-01 /92128687 1239437 至次一步驟。在步驟1 0 1 6，達到最小電壓漣波時，電路6 0 0觀察電源是否關閉。若電源未關閉，方法 1 0 0 0重複步驟 1 0 0 8至 1 0 1 6，直到電源關閉為止。在步驟1 0 1 8，當電源關閉時，方法結束。【圖式簡單說明】圖1係為一三級電荷泵電路之示意圖。圖2A繪示圖1之電荷泵電路的一反應。圖2B繪示圖1之電荷泵電路的另一反應。圖2C繪示圖1之電荷泵電路的一反應。圖3係為本發明電荷泵電路之示意圖。圖4A係為圖3電荷泵電路在EN_A開啟時的反應圖。圖4B係為圖3電荷泵電路在EN_B開啟時的反應圖。圖4C係為圖3電荷泵電路在EN_C開啟時的反應圖。圖5A係為圖3負載A之一具體例的示意圖。圖5B係為圖3負載A之另一具體例的示意圖。圖6係為電荷泵電路3 0 0之一替代具體例的方塊圖，其中電荷泵電路3 0 0辆接有一負載選擇器，用於在V c f r a小於Vref時致能/禁能泵電路300。圖7係為電荷泵電路3 0 0之另一具體例的方塊圖。圖8係為使用圖6電荷泵電路之記憶體系統的方塊圖。圖9係為使用圖7記憶體系統之電腦系統的方塊圖。圖 1 0係為動態選取一最佳負載之方法流程圖，相較於圖1之電路，可用於減少電壓漣波。 18 312/發明說明書(補件)/93-01 /92128687 1239437 (元件符號說明 ) 1 00 電何泵電路 1 02 電源 1 04 第一 NMOS 電晶體 1 06 電容 1 08 電容 110 第 NMOS 電晶體 112 第三 NMOS 電晶體 114 端 118 端 300 電 Λ务何泵電路 302 供應電壓 304 第一二極體 306 第二二極體 308 第三二極體 3 10 第一電容 3 12 第二電容 3 14 毕刖入 3 16 第一反向器 3 18 第二反向器 320 第一開關 322 第一負載 324 第二開關 326 第一負載 3丨2/發明說明書(補件)/93-01 /92128687

19 1239437 328 第三開關 330 第三負載 332 電性接地 334 輸出 5 0 2 A 負載電容 5 0 2 B 升降電路 5 0 4 A NMOS 電晶體 5 0 4 B NMOS 電晶體 5 0 6 B 負載電容 600 電何泵電路 602 比較器 604 第一電阻網路 606 第二電阻網路 700 電荷泵電路 702 第 ' 比較器 704 第電阻 70 6 第 -^ 電阻 708 第三電阻 7 10 第四電阻 7 12 邏輯電路 7 14 第二比較器 7 16 δ又定負載開關 7 18 士 α ό又定負載 72 0 ΕΝ Ι_Α 丨關 3 12/發明說明書(補件)/93-01 /92128687 20 1239437 722 負載 A 724 EN _B 開關 726 負載 B 728 EN _C 開關 73 0 負載 C 732 電性接地 80 0 t己憶體系統 802 位址解碼器 804 1己憶體單元陣列 806 控制電路 808 讀取 /寫入/ 擦除/檢驗電路 8 10 位址匯流排 8 12 控制匯流排 8 14 資料匯流排 900 電腦系統 902 計算電路 904 處理器 906 輸入裝置 1000 方法 1002 步驟 1004 步驟 10 0 6 步驟 10 0 7 步驟 1008 步驟 3 12/發明說明書(補件)/93-01 /92 ] 28687

21 1239437

1009 步驟 10 10 步驟 10 12 步驟 10 14 步驟 10 16 步驟 10 18 步驟 3 12/發明說明書(補件)/93-01 /92128687 22

Claims

1239437 拾、申請專利範圍： 1 . 一種電荷泵電路，用於產生一具有最小電壓漣波之荷泵電壓，包含： a ) —泵電路，包含一或多個級，可操作以接收一供應壓，並產生複數個泵電壓中的一選定電壓； b)複數個負載，可選擇性地耦接至泵電路之一輸出，一負載係關聯於一特定泵電壓；及 c ) 一負載選擇裝置，用於選擇性地將關聯於一特定泵壓之一負載耦接至該泵電路之輸出。 2.如申請專利範圍第1項之電荷泵電路，其中，負載擇裝置包括一目標輸出泵選擇器，用於在目標輸出泵電 (Vcfra)大於或等於一參考電壓（Vref)時，將可變電泵電路關閉。 3 .如申請專利範圍第2項之電荷泵電路，其中，負載擇裝置又包括一目標輸出選擇裝置上之最大漣波，用於入一負載，每當一目標輸出電壓（Vcfrb)上之最大漣波於參考電壓（V r e f )時，則目標輸出選擇裝置上之最大波加入額外負載，直到 Vcfrb 電壓小於或等於參考電 (Vref)為止。 4.如申請專利範圍第1項之電荷泵電路，其中，泵電包含： a )複數個串聯耦接之二極體，每一二極體具有一輸入及一輸出端，$聯電路中的第一二極體之輸入端係耦接供應電壓，第一二極體之輸出係連接至第二二極體之輸 312/發明說明書(補件)/93-01 /92128687 電電每電選壓荷選加大漣壓路端至入 23 1239437 端，而最後二極體之輸出端係連接至輸出泵； b)複數個電容，具有一第一端及一第二端，其中，第一電容之第一端係耦接至第一二極體之輸出及第二二極體之輸入，第二電容之第一端係耦接至第二二極體之輸出及一第三二極體之輸入，最後電容之第一端係耦接至一最後二極體之輸入端； c )複數個彼此串聯耦接之反向器，各具有一輸入端及一輸出端，第一反向器之輸出係耦接至第一電容之第二端，形成電荷泵電路之第一級，第二反向器之第二輸出係耦接至弟二電容之第二端’形成電荷果電路之第二級’而隶後反向器之輸出係耦接至最後電容之第二端，形成電荷泵電路之最後級；及 d ) —時脈信號，耦接至第一反向器之輸入端。 5 .如申請專利範圍第4項之可變電荷泵電路，其中，每一複數個二極體係為一二極體連接N Μ 0 S電晶體，每一電晶體之閘極係連接至其沒極，形成輸入端，而其源極形成第二端。 6.如申請專利範圍第1項之電荷泵電路，其中，負載選擇裝置係為複數個開關，一開關用於每一該負載，每一開關具有一第一端、一第二端、及一致能端，開關係與每一負載串聯耦接，開關之第一端係耦接至輸出泵，而開關之第二端係耦接至每一負載。 7 .如申請專利範圍第1項之電荷泵電路，其中，每一負載選擇裝置包含一 Ν Μ 0 S電晶體，其具有一閘極、一汲極及 24 3丨2/發明說明書(補件)/93-01 /92128687 1239437 一源極，NMOS負載電晶體之閘極係耦接至一致能信號，負載N Μ 0 S負載電晶體之源極係耦接至一電性接地，而汲極係摩禺接至一負載。 8 .如申請專利範圍第7項之電荷泵電路，其中，每一負載係為一電容或一電流槽，其具有一第一端及一第二端，第一端係辆接至泵電壓，而第二端係耦接至Ν Μ 0 S電晶體之汲極。 9 .如申請專利範圍第1項之電荷泵電路，其中，每一負載選擇裝置包含一升降電路，其具有一輸入端及一輸出端，輸入端係搞接至一致能信號，輸出端係耦接至一負載 NM0S電晶體，負載NM0S電晶體之閘極係連接至升降電路之輸出端，Ν Μ 0 S電晶體之沒極係_接至泵輸出，而源極係搞接至負載。 1 〇.如申請專利範圍第 9項之電荷泵電路，其中，每一負載係為一電容或一電流槽，其具有一第一端及一第二端，第一端係耦接至NM0S電晶體之源極，而第二端係耦接至一電性接地。 1 1 .如申請專利範圍第 2項之電荷泵電路，其中，目標輸出泵選擇器包含： a) —第一比較器，具有二輸入端、一輸出端、及一第一致能端，二輸入端其中一者係連接至參考電壓（V r e f ); b) —第一電阻網路，具有二端，第一端係耦接至輸出泵，第二端係耦接至第一比較器之輸入端之其中一者； c ) 一第二電阻網路，具有二端，第一端係耦接至第一電 25 3 12/發明說明書(補件)/93-01 /92〗28687 1239437 一記憶體單元陣列，耦接至位址解碼器、控制電路、及I買取/寫入電路，及一電荷泵電路，其在耦接至位址解碼器、讀取/寫入電路、及記憶體單元陣列之一輸出節點上，產生一具有最小漣波之升壓輸出電壓，電荷泵電路包含： a ) —泵電路，包含一或多個級，可操作以接收一供應電壓，並產生一或多個泵電壓； b )複數個負載，每一負載係關聯於一特定泵電壓，並可選擇性地耦接至泵電路之一輸出（輸出泵）；及 c ) 一負載選擇器，粞接至輸出泵，用於選取滿足一特定泵電壓之一負載； d ) —目標輸出泵選擇器，取樣泵電路之輸出，用於在取樣輸出電壓（Vcfra)大於或等於一參考電壓（Vref)時將可變電荷泵電路關閉；及 e ) —目標輸出選擇裝置上之最大漣波，取樣泵電路之輸出，用於加入一負載，每當取樣輸出電壓（Vcfrb)上之一最大漣波大於或等於參考電壓（V r* e f )時，則輸出選擇裝置上加入額外負載，直到Vcfrb電壓小於參考電壓（Vref) 為止。 1 4 .如申請專利範圍第1 3項之記憶體系統，其中，泵電路包含： a )複數個串聯耦接之二極體，每一二極體具有一輸入端及一輸出端，串聯電路中的第一二極體之輸入端係耦接至供應電壓，第一二極體之輸出係連接至第二二極體之輸入 3 12/發明說明書(補件)/93-01 /92128687 27 1239437 端，而最後二極體之輸出端係連接至輸出泵電壓； b)複數個電容，具有一第一端及一第二端，其中，第電容之第一端係耦接至第一二極體之輸出，第二電容之一端係耦接至第二二極體之輸出，而最後電容之第一端耦接至最後二極體之輸入端； c )複數個彼此串聯柄接之反向器，各具有一輸入端及輸出端，第一反向器之輸出係耦接至第一電容之第二端第二反向器之輸入，形成電荷泵電路之第一級，第二反器之第二輸出係耦接至第二電容之第二端，形成電荷泵路之第二級，而最後反向器之輸出係耦接至最後二極體輸入；及 d ) —時脈信號，輕接至第一反向器之輸入端。 1 5 .如申請專利範圍第1 3項之記憶體系統，其中，複個二極體係為一 N Μ 0 S電晶體，連接成一二極體，每一電體之閘極係連接至其汲極，形成輸入端，而其源極形成二端。 1 6 .如申請專利範圍第1 3項之記憶體系統，其中，負選擇裝置係為一開關，其具有一第一端及一第二端，與一負載串聯耦接，開關之第一端係耦接至輸出泵，而開之第二端係耦接至負載。 1 7 .如申請專利範圍第1 3項之記憶體系統，其中，每負載選擇裝置包含一 NMOS電晶體，其具有一閘極、一汲及一源極，NMOS負載電晶體之閘極係耦接至一致能信號負載Ν Μ 0 S負載電晶體之源極係耦接至一電性接地，而汲 3 12/發明說明書(補件)/93-01 /92128687 第係及向電之數晶第載每關極極 28 1239437 係粞接至一負載。 1 8 .如申請專利範圍第1 7項之記憶體系統，其中，負載係為一電容，其具有一第一端及一第二端，第一端係耦接至泵電壓，而第二端係耦接至NMOS電晶體之汲極。 1 9 .如申請專利範圍第1 3項之記憶體系統，其中，每一負載選擇裝置包含一升降電路，其具有一輸入端及一輸出端，輸入端係耦接至一致能信號，輸出端係耦接至一負載 NMOS電晶體，負載NMOS電晶體之閘極係連接至升降電路之輸出端，NMOS電晶體之汲極係耦接至泵輸出。 2 0 .如申請專利範圍第1 9項之記憶體系統，其中，每一負載係為一電容，其具有一第一端及一第二端，第一端係耦接至 NMOS 電晶體之源極，而第二端係耦接至一電性接地。 2 1 .如申請專利範圍第1 3項之記憶體系統，其中，負載選擇裝置包含： a ) —第一比較器，具有二輸入端、一輸出端、及一第一致能端，二輸入端其中一者係連接至參考電壓（V r e f ); b) —第一電阻網路，具有二端，第一端係耦接至輸出泵，第二端係耦接至第一比較器之輸入端； c ) 一第二電阻網路，具有二端，第一端係耦接至第一電阻網路之第二端，第二電阻網路之第二端係耦接至一電性接地； d ) —第三電阻網路，具有二端，第一端係耦接至輸出泵； e ) —第四電阻網路，具有二端，第一端係耦接至第三電 29 312/發明說明書(補件)/93-01 /92128687 1239437 阻網路之第二端，而第四電阻網路之第二端係耦接至接地； f) 一第二比較器，其具有二輸入端、一輸出端、及一致能端，輸入端之其中一者係耦接至第四電阻網路之輸入端，而輸入端之另一者係耦接至參考電壓V r e f ;及 g ) —邏輯電路，具有二端，第一端係耦接至第二比較器。 2 2 .如申請專利範圍第2 1項之記憶體系統，其中，泵電路包含： a )複數個電容或電流槽，具有一第一端及一第二端，其中，第一電容之第一端係辆接至第一二極體之輸出，第二電容之第一端係耦接至第二二極體之輸出，而最後電容之第一端係耦接至最後二極體之輸入端； b )複數個彼此串聯柄接之反向器，各具有一輸入端及一輸出端，第一反向器之輸出係耦接至第一電容之第二端及第二反向器之輸入，形成電荷泵電路之第一級，第二反向器之第二輸出係耦接至第二電容之第二端，形成電荷泵電路之第二級，而最後反向器之輸出係耦接至最後二極體之輸入；及 c ) 一時脈信號，耦接至第一反向器之輸入端。 2 3 .如申請專利範圍第1 3項之記憶體系統，其中，記憶體單元係為一快閃記憶體單元。

// 2 4 . 4種在電荷泵電路中產生一具有最小漣波之輸出電 a)選取一輸出泵電壓（Vpunip); b )開啟一關聯於選定V p u m p之負載；及 30 312/發明說明書(補件)/93_01 /92】28687 1239437 c)比較一目標輸出電壓（Vcfra)與一參考電壓（Vref)，每當目標輸出電壓大於參考電壓時，將電荷泵電路進能；每當目標輸出電壓小於或等於電壓參考時’使電荷栗電路維持開啟。 2 5 .如申請專利範圍第2 4項之方法，其又包含下列步驟： a )比較輸出電壓值（V c f r b )上之一最大可接受漣波與一參考電壓（Vref)，每當最大可接受漣波輸出電壓值大於參考電壓時，連接一負載，直到V c f r b電壓值小於或等於參考電壓為止； b)比較輸出電壓值（Vcfrc)上之一最小可接受下降與參考電壓（V r e f )，每當輸出電壓值上之最小可接受下降小於參考電壓時，將一負載移除，直到Vcfrc電壓值大於參考電壓為止。 31 312/發明說明書(補件)/93-01 /92128687