TWI234245B - Fabrication method for flash memories source line and flash memories - Google Patents
Fabrication method for flash memories source line and flash memories Download PDFInfo
- Publication number
- TWI234245B TWI234245B TW093103465A TW93103465A TWI234245B TW I234245 B TWI234245 B TW I234245B TW 093103465 A TW093103465 A TW 093103465A TW 93103465 A TW93103465 A TW 93103465A TW I234245 B TWI234245 B TW I234245B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating layer
- flash memory
- patent application
- source line
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000009413 insulation Methods 0.000 claims abstract description 28
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 238000007667 floating Methods 0.000 claims description 15
- 239000004575 stone Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000005192 partition Methods 0.000 claims 1
- 238000005496 tempering Methods 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 241000238631 Hexapoda Species 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 210000004907 gland Anatomy 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 150000004767 nitrides Chemical group 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- -1 gap Chemical compound 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
1234245
五、發明說明（1) 【發明所屬之技術領域】 本發明係有關於一種快閃記憶體之製造方法，且特 有關於一種快閃記憶體的源極線之製造方法。 【先前技術】 快閃記憶體（Flash memories )為非揮發性記憶體 (Nonvolatile memories)的一種，並具有寫入 (programming)與抹除（erase)的功能，尤其可對整個 記憶體進行抹除，且抹除時間非常地短，這也是快閃 (F 1 ash )這字的由來，有別於另一種常見的非揮發性記 憶體··電子抹除式唯讀記憶體（Electrically Erasable
Programmable Read Only Memories ，簡稱EEPROM)， 一 次只抹除一個位元組（b i t e )的資料。基於此特性，快閃 記憶體常被用做可快速抹除資料的儲存元件，如數位相機 的記憶卡等。 第1圖為一習知快閃記憶體之結構剖面圖，包括一石夕 基底1 0 ’基底1 〇中具有一源極區s。在源極區S上有一源極 線20。源極線20外側設置有一浮置閘極（Floating Gate )1 4及氧化矽層1 2、1 6，且浮置閘極1 4藉由一間隙壁1 8與 源極線2 0絕緣。以形成間隙壁的方式所形成之控制閘極 (Control Gate ) 24設置於浮置閘極14外側，且以氧化石夕 層2 2作絕緣。 【發明内容】 本發明的目的就是提供一種快閃記憶體的源極線與快 閃&己丨思體之製造方法’係以遮蔽廣 >儿積與平坦化兩步驟來
1234245 五、發明說明（2) 取代熱氡彳卜丰_ 、 步驟，防止氧由源極線界面角滲入的情況發 =保護源極線内部不被氧化。 〜、達上述目的，本發明提供一種快閃記憶體的源極線 之製造方、、土 " 、沃’包括下列步驟：提供一基底，且於該基底上 依·形成有—第一絕緣層、一第一導電層與一第二絕緣 f ’圖案化上述第二絕緣層，以在該第二絕緣層中形成一 第一開二並露出部分上述第一導電層；形成一第三絕緣層 ，上述第一開口侧壁，以形成一第二開口；依序蝕刻上述 第一開口下方之第一導電層與第一絕緣層，以露出部分上 述基底表面；形成一間隙壁於上述第二開口側壁；形成— 源，區於上述露出表面的基底中’沉積一第二導電層於上丨_ 述第二絕緣層上與上述第二開口中；蝕刻去除上述第二絕 緣層上 作為源 上述第 至露出 為 的第二 極線， 二絕緣 該第二 達上述 方法，包括下 成有一第一絕 導電層 且其具有一凹 層與上 絕緣層 目的， 列步驟：提供一基底，且於 緣層 留下 述源極 ，留下 本發明 上述第 入之上 線上； 該源極 尚提供 二開口 表面； 以及平 線上凹 一種快 中之第二導i 沉積一遮蔽/ 坦化上 入處之 閃記憶 該基底 化上述 並露出 第二絕 部分上述第一 緣層 開口側壁 下方之 面；形 第一導 成一間 以形成 電層與 隙壁於 導電層 第二絕 :形成 開口； 第一絕緣層， 上述第二開口 一第一 以在該 導電層 一第二 興一第二絕緣 緣層中形成一 一第三 依序I虫 以露出 側壁； 絕緣層 刻上述 部分上 形成一 述遮1 遮蔽, 體之: 上依▲ 層； 第-丨 於上： 第二 述基> 源極
〇516-A40023twf(nl);ICE.ptd 1234245 五、發明說明（3) 士J露出表面的基底中，沉積一第二導電 '^上與上述第二開;㈣去除上 第二導電層，，筮一 、、έ、、本層上的 線，且其且有： ”：！ 二導電層作為源極 絕嚎芦盥^ f — 沉積一遮蔽層於上述第二 絕緣：ϊ留ΐ;極線ΐ;平坦化上述遮蔽層至露出該第： 作Γ f 下該源極線上凹人處之遮蔽層；以上述遮ϊ: 居=刻罩幕，去除上述第二絕緣層及其下方U ‘與弟-絕緣層，以分別形成一浮置閘極與一穿遂介；電 i麻Γ t在上述浮置閘極側壁形成一控制閘極，並盘上、十、 基底及上述浮置閘極絕緣。 I與上返 化石夕其C方式之基底為石夕基底、第-絕緣層為氧 絕接居1 層為多晶石夕、第二絕緣層為氮化石夕、第三 了層為軋化矽、間隙，為氧化矽或氮化矽、第二 ^ 且：t:針遮蔽層為利用四乙氧基石夕烧所形成之氧化石夕： 吏匕括對四乙氧基矽烷所形成之氧化 理、控制閘極為多晶矽。 …丁 口火處 【實施方式】 法。Π ί第2J圖為習知快閃記憶體的源極線之製造方 ❿ 知的；iin所…先前技術，而只是將發明人所 方的問4表不出來，以利說明。 圖中，提供一半導體基底1〇。，如矽基底，且 、夕基底上依序沉積一第一絕緣層1〇2與— 二I其材質分別為氧化矽與多晶矽；再利用沉積、微 蝕刻寺技術形成一圖案化的第二絕緣層丨與一開口
1234245
一導電層104表面，其中第二絕緣層 108，並露出部分之第 1 0 6可為氮化矽。 一 ”接著在第二絕緣層丨〇 6上與開口丨〇 8中順應性沉積一第 一、、、巴、、水層1 1 〇，其中第二絕緣層1 1 〇的材質可為四乙氧基石夕 ，（tetraethyl-ortho-Siucate，簡稱TE〇s)所形成之 乳化矽；再利用一非等向性蝕刻蝕刻第三絕緣層丨丨Q，如 苐2 B圖所示。
刀接下來依序將開口108中所露出的第一導電層1〇4與第 一絶緣層1 0 2去除，以使基底丨〇 〇露出；再形成一間隙壁 1 2 0於開口 1 〇 8側$ ’且此間隙壁的高度必須高於第一導電 層1 04之上表面；接著再進行一離子佈植步驟，以使基底 1 〇 〇所路出的表面形成一源極區s，如第2 c圖所示。 ”在，2 D圖中，在第二絕緣層1 0 6上與開口 1 〇 8中順應性 >儿積一第二導電層丨22，如多晶矽。再對第二導電層丨22做 回I虫刻’以去除第二絕緣層1 〇 6上的第二導電層1 2 2，使第 一導電層122只留於開口 1〇8中，形成一源極線122&，如第 2E圖所示。 在第2F圖中’利用離子佈植方式將源極線122a表面打 成非晶矽型態，以使之後的熱氧化層較易形成，如利用 40K=V的As植入以破壞源極多晶矽表面，使源極線122a表 ‘ 面變成非晶矽類型，使之後熱氧化處理中的氧能相對容易 進入矽層中，形成氧化矽。 之後以熱氧化（thermal oxidation)方式將該源 極夕曰日矽層1 2 2 a上方氧化，形成一熱氧化源極多晶矽層
1234245 五、發明說明（5) 12 2b ’如第2G圖所示；由於之後將移除第二絕緣層1〇6， 如第2H圖，且依序對所露出之第一導電層丨〇4與第一絕緣 層1 02進行蝕刻移除，如第2丨圖所示，蝕刻完成的第一導 電層104即為浮置閘極；而其中源極多晶矽層122a與第— 導電層1 04同為多晶矽材質，故需以熱氧化源極多晶矽層 122b來保護源極多晶矽層122a，以免源極多晶矽層122&受 第一導電層1 0 4蝕刻影響而造成破壞。 接著，在浮置閘極丨04側壁形成一由多晶矽層所構成 之控制閘極132，此控制問極132係藉由—氧化石夕層13〇而 分別與基底1 0 0及浮置閘極丨〇 4絕緣。如此一一 快閃記憶體之製造。 使凡成一 士但在第2G圖中，對源極多晶石夕層122a上方做 化户 理日守，，會從源極多晶矽層122a與第三絕緣層丨1〇、的义 角123滲入，導致源極多晶矽層122&内部的多二 矽品質下降，造成元件效能降低。 使夕曰曰 有鑑於此，本發明的目的就是提供一種 源極線之製造方法，係以氧化石夕沉積與化學=體的 驟來取代熱氧化步驟，防止氧由源 =二：磨兩步 ^為使本發明之上述目的、特徵、和優點处承虱化。 懂，下文特舉出較佳實施例，並配合所月b明顯易 明如下： 式’作詳細說 第3 A圖至第3 J圖為本發明較佳實施例快 極線之製造方法。 ]A憶體的源
1234245 五、發明說明（6) 請參閱第3A圖，首先提供一基底200，如一矽基底， 再利用習知之沉積技術，如化學氣相沉積法（Chemical
Vapor Deposition，簡稱CVD)依序在基底20 0上沉積一第 一絕緣層202、一第一導電層204與一第二絕緣層206，其 材貝刀別可為氧化石夕、多晶石夕與氮化石夕；再利用微影與I虫 刻技術，圖案化第二絕緣層2〇6且形成一開口 208，並露出 部分之第一導電層2 04表面。 接著在第二絕緣層2 〇 6上與開口 2 0 8中順應性沉積一第 、一、纟巴緣層2 1 0，其中第三絕緣層2 1 〇的材質可為四乙氧基矽 ，（tetraethyl-ortho-silicate，簡稱TE0S)所形成之 氧化矽；再利用一非等向性蝕刻蝕刻第三絕緣層2 1 0，如 第3 B圖所示。 一 ”接下來依序將開口 208中所露出的第一導電層2〇4與第 ^絕緣層2 0 2去除，以使基底20〇露出；再形成一間隙壁 二？ 口 2〇8側壁，且此間隙壁的高度必須高於第-導電 2曰OfW二ΐ表面；才妾著再進行一離子佈植步驟，以使基底 路^出的表面形成一源極區s，如第3C圖所示。 、”并f Ϊ 3 D圖中’在第二絕緣層2 0 6上與開口 2 0 8中順應性 Γί二第二絕緣層20 6上的第二導電層222，使第 只留於開口2。8中，形成—源極線，如第
1234245 五、發明說明（7) 源極線222a被氧化，導致元件效能的下降。請一併參閱第 3F圖與第3G圖。 在第3F圖中，沉積一遮蔽層224 一……Η — — - ^^ 系巴緣層2 0 6與源極線2 2 2 a上，如利用四乙氧基石夕烧 (tetraethy 卜 ortho-silicate，簡稱TE0S)以形成氧化 矽，接著再進行一回火（anneal )處理步驟使此遮蔽層 2 2 4緻搶化。再利用化學機械研磨平坦化上述遮蔽層2 2 4， 且使第一絕緣層206表面露出，如第扣圖所示。
如第3H圖所示，移除第二絕緣層2〇6 ;由於此第二絕 緣層20 6為氮化矽|，故可利用硝酸將此層移&。且對依 序去除露出的第一導電層2〇4與第一絕緣層2(j2，如第Μ围 所示蝕刻70成的第一導電層2 0 4即為浮置閘極。 接著，在整個元件上順應式地沉 二層，第再— 形成一間間Λ 第一絕緣層202側壁與基底200上， ^ f "電層2 3 0，如第3 J圖所示；之後，在此門Η 介電層230表面形士、 在此閘間 電性的多晶/材\成·；控制問極232，此控㈣極可為具導 開。如此—Γ;:ΓΓ介電層230與浮置間極204腺 g, 使元成一快閃記憶體之製造。
库Μ本發明已以數個較 用以限定本發明 罕乂侄黑靶例揭路如上，然其並非 精神和範圍内習此技藝者，在不脫離本發明之 伴嘩r円a 田可作些终之更動與濶飾，因此太恭日日々 保濩耗圍當視徭p 由 μ此本發明之 祝後附之申請專利範圍所界定者為準。
1234245 圖式簡單說明 第1圖為一剖面圖，用以說明習知快閃記憶體的結 第2 A〜2 J圖為一系列剖面圖，用以說明習知快閃記憶 體的源極線之製造方法。 第3 A〜3 J圖為一系列剖面圖，用以說明本發明較佳實 施例快閃記憶體的源極線之製造方法。 【符號說明】 10、100、2 00〜半導體基底 12、16、22、130〜氧化矽層 1 4〜浮置閘極 1 8〜間隙壁 2 0〜源極線 « 2 4、1 3 2、2 3 2〜控制閘極 1 0 2、2 0 2〜第一絕緣層 104、2 0 4〜第一導電層 1 0 6、2 0 6〜第二絕緣層 1 0 8、2 0 8 〜開口 1 1 0、2 1 0〜第三絕緣層 1 2 0、2 2 0〜間隙壁 122、22 2〜第二導電層 1 2 2 a、2 2 2 a〜源極線 1 2 2 b〜熱氧化源極多晶石夕層 1 2 3〜源極多晶矽與間隙壁界面角 2 2 4〜遮蔽層
0516-A40023twf(nl);ICE.ptd 第14頁 1234245 圖式簡單說明 2 3 0〜閘間介電層 S〜源極區 liii 0516-A40023twf(nl);ICE.ptd 第15頁
Claims (1)
- 234245__ 六、申請專利範圍 1. 一種快閃記憶體的源極線之製造方法，包括下列步 驟： 提供一基底，且於該基底上依序形成有一第一絕緣 層、一第一導電層與一第二絕緣層； 圖案化上述第二絕緣層，以在該第二絕緣層中形成一 第一開口並露出部分上述第一導電層； 形成一第三絕緣層於上述第一開口側壁’以形成一第 二開口 ； 依序钱刻上述第二開口下方之第一導電層與第一絕緣 層，以露出部分上述基底表面；形成一間隙壁於上述第二開口側壁； 形成一源極區於上述露出表面的基底中； 沉積一第二導電層於上述第三絕緣層上與上述第二開 口中； 蝕刻去除上述第二絕緣層上的第二導電層，留下上述 第二開口中之第二導電層作為源極線，且其具有一凹入之 上表面； 沉積一遮蔽層於上述第二絕緣層與上述源極線上；以 及 平坦化上述遮蔽層至露出該第二絕緣層，留下該源極 ¥ 線上凹入處之遮蔽層。 2. 如申請專利範圍第1項所述之快閃記憶體的源極線 之製造方法，其中該基底為一石夕基底。 3. 如申請專利範圍第1項所述之快閃記憶體的源極線0516-A40023twf(nl);ICE.ptd 第16頁 1234245 六、申請專利範圍 之製造方法，其中該第一絕緣層為氧化矽。 4. 如申請專利範圍第1項所述之快閃記憶體的源極線 之製造方法，其中該第一導電層為多晶矽。 5. 如申請專利範圍第1項所述之快閃記憶體的源極線 之製造方法，其中該第二絕緣層為氮化矽。 6. 如申請專利範圍第5項所述之快閃記憶體的源極線 之製造方法，其中該第三絕緣層為氧化矽。 7. 如申請專利範圍第1項所述之快閃記憶體的源極線 之製造方法，其中該間隙壁為氧化矽或氮化矽。 8. 如申請專利範圍第1項所述之快閃記憶體的源極線 之製造方法，其中該第二導電層為多晶矽。 9. 如申請專利範圍第1項所述之快閃記憶體的源極線 之製造方法，其中該遮蔽層為利用四乙氧基矽烷所形成之 氧化石夕。 . · 1 0.如申請專利範圍第9項所述之快閃記憶體的源極線. 之製造方法，更包括對四乙氧基矽烷所形成之氧化矽進行 一回火處理。 11. 一種快閃記憶體之製造方法，包括下列步驟： 提供一基底，且於該基底上依序形成有一第一絕緣 層、一第一導電層與一第二絕緣層； 圖案化上述第二絕緣層，以在該第二絕緣層中形成一 第一開口並露出部分上述第一導電層； 形成一第三絕緣層於上述第一開口側壁，以形成一第 二開口 ；0516-A40023twf(nl);ICE.ptd 第17頁 1234245 六、申請專利範圍 依序蝕刻 形成一間 形成一源 沉積一第 上述第二絕緣 第二導電層作 平坦化上 線上凹入處之 以上述遮 上述第二開口 以露出部分上述基底表 隙壁於上述第 極區於上述露 二導電層於上 中 钱刻去除 第二開口中之 上表面； 沉積一遮蔽層於上述第 述遮蔽層至露 遮蔽層； 蔽層作為餘刻 其下方之第一導電層與第一 極與一穿遂介電層；以及 在上述浮置閘極側壁形 及上述浮置閘極絕緣。 1 2 .如申請專利範圍第1 方法，其中該基底為一矽基 1 3 ·如申請專利範圍第1 方法，其中該第一絕緣層為 1 4 .如申請專利範圍第1 方法，其中該第一導電層為 1 5 .如申請專利範圍第1 下方之第一導電層與第一絕緣 面； 二開口側壁； 出表面的基底中； 述第三絕緣層上與上述第二開 層上的第二導電層，留下上述 為源極線，且其具有一凹入之 二絕緣層與上述源極線上； 出該第二絕緣層，留下該源極 罩幕，去除上述第二絕緣層及 絕緣層，以分別形成一浮置閘 成一控制閘極，並與上述基底 1項所述之快閃記憶體之製造 底。 1項所述之快閃記憶體之製造 氧化>5夕。 1項所述之快閃記憶體之製造 多晶矽。 1項所述之快閃記憶體之製造0516-A40023twf(nl);ICE.ptd 第18頁 1234245 六、申請專利範圍 方法，其中該第二絕緣層為 1 6 .如申請專利範圍第1 方法，其中該第三絕緣層為 1 7 .如申請專利範圍第1 方法，其中該間隙壁為氧化 1 8 .如申請專利範圍第1 方法，其中該第二導電層為 1 9 .如申請專利範圍第1 方法，其中該遮蔽層為利用 石夕。 2 0 .如申請專利範圍第1 方法，更包括對四乙氧基石夕 處理。 2 1 .如申請專利範圍第1 方法，其中該控制閘極為多 氮化ί夕。 5項所述之快閃記憶體之製造 氧化石夕。 1項所述之快閃記憶體之製造 矽或氮化矽。 1項所述之快閃記憶體之製造 多晶石夕。 1項所述之快閃記憶體之製造 四乙氧基矽烷所形成之氧化 9項所述之快閃記憶體之製造 烷所形成之氧化矽進行一回火 1項所述之快閃記憶體之製造 晶矽。0516-A40023twf(nl);ICE.ptd 第19頁
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093103465A TWI234245B (en) | 2004-02-13 | 2004-02-13 | Fabrication method for flash memories source line and flash memories |
| US10/992,729 US7129134B2 (en) | 2004-02-13 | 2004-11-22 | Fabrication method for flash memory source line and flash memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093103465A TWI234245B (en) | 2004-02-13 | 2004-02-13 | Fabrication method for flash memories source line and flash memories |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI234245B true TWI234245B (en) | 2005-06-11 |
| TW200527609A TW200527609A (en) | 2005-08-16 |
Family
ID=34836964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093103465A TWI234245B (en) | 2004-02-13 | 2004-02-13 | Fabrication method for flash memories source line and flash memories |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7129134B2 (zh) |
| TW (1) | TWI234245B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637647B (zh) * | 2012-04-25 | 2017-06-09 | 上海华虹宏力半导体制造有限公司 | 闪存的存储单元的形成方法 |
| US9484261B2 (en) * | 2013-07-05 | 2016-11-01 | Silicon Storage Technology, Inc. | Formation of self-aligned source for split-gate non-volatile memory cell |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100397176B1 (ko) * | 2001-07-26 | 2003-09-06 | 삼성전자주식회사 | 불휘발성 메모리 장치의 평탄화 방법 |
-
2004
- 2004-02-13 TW TW093103465A patent/TWI234245B/zh not_active IP Right Cessation
- 2004-11-22 US US10/992,729 patent/US7129134B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20050181563A1 (en) | 2005-08-18 |
| US7129134B2 (en) | 2006-10-31 |
| TW200527609A (en) | 2005-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI269435B (en) | Non-volatile semiconductor memory device and method of fabricating thereof | |
| JP6716716B2 (ja) | ２つのポリシリコン堆積工程を使用して対の３ゲート不揮発性フラッシュメモリセルを形成する方法 | |
| TW541604B (en) | Nonvolatile memories with floating gate spacers, and methods of fabrication | |
| TW480676B (en) | Manufacturing method of flash memory cell | |
| US20030075756A1 (en) | Nonvolatile semiconductor memory device and its manufacturing method | |
| TW200903737A (en) | Integrated non-volatile memory and peripheral circuitry fabrication | |
| TW200531279A (en) | Fabrication of conductive lines interconnecting conductive gates in non-volatile memories, and non-volatile memory structures | |
| TW533588B (en) | Flash memory and its manufacturing method | |
| JP3771817B2 (ja) | メモリ装置 | |
| CN101197329A (zh) | Sonos快闪存储器及其制作方法 | |
| TW200832528A (en) | Transistor gates including cobalt silicide, semiconductor device structures including the transistor gates, precursor structures, and methods of fabrication | |
| TWI245374B (en) | Fabrication of conductive lines interconnecting first conductive gates in nonvolatile memories having second conductive gates provided by conductive gate lines wherein the adjacent conductive gate lines for the adjacent columns are spaced from each other | |
| TWI232499B (en) | A semiconductor memory device having a memory region and a peripheral region, and a manufacturing method thereof | |
| TW200308062A (en) | Ultra small thin windows in floating gate transistors defined by lost nitride spacers | |
| CN100550351C (zh) | 闪速存储器件的制造方法 | |
| TW200532923A (en) | Flash memory device | |
| TW515090B (en) | Non-volatile memory device and its manufacturing method | |
| TWI234245B (en) | Fabrication method for flash memories source line and flash memories | |
| TW529129B (en) | Non-volatile semiconductor memory device and method of manufacturing the same | |
| TW200933747A (en) | Selective silicide formation using resist etch back | |
| TW200305997A (en) | Semiconductor device and method of manufacturing the same | |
| TWI337404B (en) | Nonvolatile memory device and method of fabricating the same | |
| US6624028B1 (en) | Method of fabricating poly spacer gate structure | |
| KR20030057173A (ko) | 실리콘기판 내에 게이트를 갖는 더블게이트 제조방법 | |
| CN100517657C (zh) | Sonos快闪存储器的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |