TWI233644B - Plasma etching method and plasma etching apparatus - Google Patents

Plasma etching method and plasma etching apparatus Download PDF

Info

Publication number
TWI233644B
TWI233644B TW092107909A TW92107909A TWI233644B TW I233644 B TWI233644 B TW I233644B TW 092107909 A TW092107909 A TW 092107909A TW 92107909 A TW92107909 A TW 92107909A TW I233644 B TWI233644 B TW I233644B
Authority
TW
Taiwan
Prior art keywords
plasma
electrodes
frequency power
processing chamber
etching
Prior art date
Application number
TW092107909A
Other languages
English (en)
Other versions
TW200402792A (en
Inventor
Shoichiro Matsuyama
Masanobu Honda
Kazuya Nagaseki
Hisataka Hayashi
Original Assignee
Tokyo Electron Ltd
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Toshiba Corp filed Critical Tokyo Electron Ltd
Publication of TW200402792A publication Critical patent/TW200402792A/zh
Application granted granted Critical
Publication of TWI233644B publication Critical patent/TWI233644B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3266Magnetic control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

1233644 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是有關於電漿蝕刻具有矽膜與鄰接在矽膜的無 機材料膜的半導體晶圓等的被處理基板的矽膜的電漿蝕刻 方法及裝置。 【先前技術】 在半導體裝置的製造工程方面,乃在半導體晶圓上形 成多結晶矽膜等的矽膜或絕緣膜等的多層膜後,施行電漿 蝕刻,形成所定的配線圖案。 爲了施行此種電漿蝕刻,使用各種裝置。其中以容量 結合型平行平板電漿蝕刻裝置爲主流。容量結合型平行平 板電漿處理裝置是在處理室內配置一對平行平板電極(上 部及下部電極),處理氣體同時導入處理室內,對電極的 至少一方施加高頻電力,而在電極間形成高頻電場。經由 該高頻電場形成處理氣體的電漿,針對被處理基板施行電 漿飽刻處理。 於此種電漿處理裝置中,是對下部電極供給13.56〜 4 Ο Μ Η z左右的高頻電力,並施行蝕刻。 在此種條件下,以例如Si02等的無機系材料膜作爲 遮罩,並用來蝕刻多結晶矽膜等矽膜的時候,爲了針對無 機材料膜提高蝕刻選擇比,故以較高壓的壓力條件進行蝕 刻。 但是像習知以較高壓的壓力條件進行蝕刻的時候,雖 -7- 1233644 (2) 然針對矽膜的無機材料膜提高蝕刻選擇比,但會有蝕刻形 狀控制性差的問題。此種問題不光是以無機材料膜作爲遮 罩而用的時候,就連在矽膜的基層形成無機材料膜的時候 也同樣會發生。 【發明內容】 本發明是有鑑於相關事情的發明,其目的在於提供一 種蝕刻鄰接在無機系材料膜的矽膜之際,能夠依然維持高 蝕刻選擇比,且形狀控制性良好的電漿蝕刻方法及裝置。 若根據本發明人等的檢討結果,多結晶矽膜等的矽膜 蝕刻,會受到電漿密度的支配,對於離子能量的助益小, 且Si 02或SiN膜等的無機系材料膜的蝕刻,需要電漿密 度與離子能量這兩者。因而電漿密度高,且離子能量低於 某種程度的話,針對無機系材料膜的矽膜就能提高蝕刻選 擇比。此時,電漿的離子能量是間接性地與蝕刻之際的電 極的自我偏壓電壓配合。因而,爲了針對無機系材料膜的 矽膜提高蝕刻選擇比,故結局是需要在高電漿密度且低偏 壓的條件下進行蝕刻。 一方面,爲了使蝕刻的形狀控制性變良好,故製程需 要以低壓進行。但是在上述條件的時候,就能在更低壓的 製程實現高蝕刻選擇比。亦即只要能實現高電漿密度及低 自我偏壓電壓,就能在更低壓條件下針對無機系材料膜的 矽膜提高蝕刻選擇比,就能使高蝕刻選擇比和良好的蝕刻 形狀控制性倂立。 1233644 (3) 若根據本發明人等的更進一步檢討結果,明確判斷施 加於電極的高頻電力的頻率很高的話,就能實現電漿密度 高且自我偏壓電壓小的狀態。 本發明乃爲一種電漿蝕刻方法,其特徵爲: 具備有:於處理室內面對面配置一對電極,且在兩電 極間配置著鄰接有矽膜與無機材料膜的被處理基板地,利 用一方的電極來支撐該被處理基板的配置工程;和對至少 一方的電極施加高頻電力,並於前述一對電極間形成高頻 電場的同時,對處理室內供給處理氣體,且經由前述電場 形成處理氣體的電漿,且經由該電漿對前述被處理基板的 前述矽膜施以電漿蝕刻的蝕刻工程;於前述蝕刻工程中, 施加在前述至少一方的電極的高頻電力的頻率爲50〜 1 5 0MHz。 若根據本發明,施加於電極的高頻電力的頻率爲50〜 15 0MHz,比習知高的緣故,即使在更低壓的條件下,還 是能實現高電漿密度與低自我偏壓電壓,矽膜就能針對無 機系材料膜以高蝕刻選擇比且良好的形狀控制性來蝕刻。 施加於電極的高頻電力的頻率爲7〇〜100MHz,特別 是1 00MHz更好。 而於前述蝕刻工程中,前述高頻電力的功率密度以 0.15 〜5W/ cm2爲佳。 而於前述蝕刻工程中,前述處理室內的電漿密度以5 xlO9 〜2xl01Gcm·3爲佳。 而於前述蝕刻工程中,前述處理室內的壓力以〗3. 3 Pa -9 - 1233644 (4) 以下爲佳。 而本發明乃爲一種電漿蝕刻方法,其特徵爲: 具備有:在處理室內面對面配置一對電極,且在兩電 極間配置著鄰接有矽膜與無機材料膜的被處理基板地,利 用一方的電極來支撐該被處理基板的配置工程;和對至少 〜方的電極施加高頻電力,並於前述一對電極間形成高頻 電場的同時,對處理室內供給處理氣體,且經由前述電場 形成處理氣體的電漿,經且由該電漿對前述被處理基板的 前述矽膜施以電漿蝕刻的蝕刻工程;於前述蝕刻工程中, 處理氣體爲包括HBr氣體及Cl2氣體的任一種,前述處理 室內的電漿密度爲5xl09〜2xl01GcnT3,且電極的自我偏 壓電壓爲200V以下。 若根據本發明,在以前述處理室內的電漿密度爲5χ 1〇9〜2xl01C)Cnr3,且電極的自我偏壓電壓爲200V以下的 條件下,形成包括HBr氣體及<:12氣體的任一種氣體的電 漿的緣故,就能針對無機系材料以高蝕刻選擇比且良好的 形狀控制性來蝕刻矽膜。 以上,前述無機系材料膜是由例如矽氧化物、矽氮化 物、矽酸氮化物以及矽碳化物的至少一種所形成。 而前述高頻電力以施加於支撐前述被處理基板的電極 爲佳。此時,可使支撐被處理基板的電極,重疊於前述高 頻電力’並施加3.2〜13.56MHz的第二高頻電力。像這樣 藉由重疊更低頻率的第二高頻電力,就能調整電漿密度以 及離子引入作用,確保相對於無機系材料膜的蝕刻選擇比 -10- 1233644 (5) 外,還可令矽膜的鈾刻速率更爲上昇。 重疊的第二高頻電力以13·56ΜΗζ爲佳。重疊 電力的頻率爲13.56MHz的時候,其功率密度以〇 cm2以下爲佳。而施加3. 2〜13·56ΜΗζ的第二高頻 時候,支撐前述被處理基板的電極的自我偏壓 200V以下爲佳。 而本發明乃爲一種電漿蝕刻裝置’其特徵爲: 具備有:收容鄰接有矽膜與無機系材料膜的被 板的處理室、和設在前述處理室內,其一方支撐著 處理基板的一對電極;和對前述處理室內供給處理 處理氣體供給系統;和對前述處理室內施以排氣的 統;和對前述電極中的至少一方供給電漿形成用的 力的高頻電源;由前述高頻電源所產生的高頻電力 爲 50 〜150MHz。 由前述高頻電源所產生的高頻電力的頻率 10 0MHz,特別是以100MHz爲佳。 最好前述®頻電力的功率密度爲0.15〜5W / cm 而前述處理室內的壓力以13.3Pa以下爲佳。 而最好是對支撐前述被處理基板的電極施加前 電力。 而最好前述電漿蝕刻裝置是更具備有:使支撐 處理基板的電極,重疊於前述高頻電力,並施力 13.56MHz的第二高頻電力的第二高頻電源。此時 前述第二局頻電力的頻率爲13·56ΜΗζ。而最好前 的高頻 • 64 W/ 電力的 電壓以 處理基 前述被 氣體的 排氣系 高頻電 的頻率 爲70〜 述高頻 前述被 □ 3 · 2 〜 ,最好 述第二 -11 - 1233644 (6) 高頻電力的功率密度爲0.64W/cm2以下。 可是,自帕申定律 (Paschen’s law),放電開始電壓 VS是於氣體壓力p和電極間距離d之積pd爲某値時取得 極小値(帕申最小値),取得帕申最小値的積pd之値則是 高頻電力的頻率愈大就愈小。因而,高頻電力的頻率很大 的時候,放電開始電壓VS很小,放電很容易而穩定的緣 故,氣體力壓力P爲一定的話,需要縮小電極間距離d。 因此,本發明以電極間距離未滿5 0mm爲佳。而電極間距 離未滿50mm,就能縮短在處理室內的氣體滯留時間。藉 此、反應生成物就會很有效率地被排出,也可獲得減低蝕 刻停止的效果。 而最好更具備有:在前述一對電極間的電漿區域周圍 形成磁場的磁場形成手段。 施加的高頻電力的頻率很高的時候,蝕刻速率會產生 周邊部比給電位置的中央部還高的現象,但藉由在一對電 極間的電漿區域周圍形成磁場,發揮電漿封閉效果,即使 施加的高頻電力的頻率很高的時候,處理空間的被處理基 板的蝕刻速率,在被處理基板的邊緣部(周邊部)和中央部 是大致相等的。亦即蝕刻速率可均勻化。 前述磁場形成手段是形成在前述一對電極間的電漿區 域周圍的磁場強度以0.03〜0·045Τ(3 00〜450Gauss)爲佳。 而在支撐被處理基板的電極周圍設有聚焦環,前述電 漿區域周圍形成磁場之際,聚焦環上的磁場強度爲 O.OOlT(lOGauss)以上,被處理基板上的磁場強度以o.ooi 丁 -12- 1233644 (7) 以下爲佳。 藉由聚焦環上的磁場強度爲0.001T以上,在聚焦環 上產生電子的漂移運動,周邊部的電漿密度就會上昇,電 漿密度就會均勻化。一方面,藉由被處理基板上的磁場強 度爲實際上不會影響被處理基板的0.001T以下,就能防 止充電損耗。 【實施方式】 實施發明的最佳形態 以下參照所附圖面針對本發明的實施形態做說明。 第1圖是表示用於本發明實施的電漿蝕刻裝置的斷面 圖。該蝕刻裝置是構成氣密,具備有由小徑的上部1 a與 大徑的下部1 b所形成的段差的圓筒狀處理室1。處理室i 的壁部是例如鋁製品。 在處理室1內設有水平支撐被處理基板的晶圓W的支 撐台2。支撐台2是用例如鋁所構成,介著絕緣板3被支撐 在導體的支撐台4上。並在支撐台2的上方外周設有以導電 性材料或絕緣性材料所形成的聚焦環5。晶圓W的直徑爲 200mm的時候,聚焦環5以240〜2 8 0mm爲佳。支撐台2、 絕緣板3、支撐台4以及聚焦環5是利用包括滾珠螺桿7的滾 珠螺桿機構成爲可昇降。支撐台4下方的昇降驅動部分是 用不銹鋼(SUS)製的波紋管8覆蓋。處理室1是接地。而在 支撐台2中設有冷媒流路(圖未示),可冷卻支撐台2。而在 波紋管8的外側設有波紋管套9。 -13- 1233644 (8) 在支撐台2的略中央連接著供給高頻電力的給 。在該給電線1 2介著匹配箱1 1連接高頻電源1 〇。由 源1 〇將所定頻率的高頻電力供給至支撐台2。一方 支撐台2的上方互相平行地面對面的設有後述的淋 16。淋浴噴頭16接地。因而支撐台2是作爲下部電 能,且淋浴噴頭1 6是作爲上部電極的機能,亦即3 與淋浴噴頭16是構成一對平板電極。 再者,該些電極間的距離以設定在未滿5 0 m m 其理由乃如下所示。 根據帕申定律(Paschen’s law),放電開始電壓 在氣體壓力P與電極間距離d之積pd爲某値時獲 値(帕申最小値),爲帕申最小値之積pd的値則是 力的頻率愈大就愈小。因而,如本實施形態,高頻 頻率很大的時候,爲了使放電開始電壓VS變小, 電且穩定,若氣體壓力p爲一定的話,就須要縮小 距離d。因此,電極間距離以未滿5 0 mm爲佳。而 距離未滿50mm,就能縮短在處理室內的氣體滯留 藉此能有效排出反應生成物,也可獲得減低蝕刻停 而且電極間距離變小的話,被處理基板的晶圓 表面的壓力分佈(中心部與周邊部的壓力差)變大。 會發生蝕刻均勻性降低等問題。爲了不按氣體流量 差小於0.2 7Pa(2mTor〇,電極間距離以35mm以上爲 在支撐台2的表面上設有靜電吸附晶圓W的靜 電線1 2 高頻電 面,在 浴噴頭 極的機 €撐台2 爲佳。 VS會 得極小 局頻電 電力的 容易放 電極間 電極間 時間。 止的效 W的 此時, 使壓力 佳。 電夾頭 -14- 1233644 (9)
6。該靜電夾頭6是在絕緣體6b之間介設著電極6a而構成 。在電極6a連接直流電源1 3。然後由直流電源1 3對電極 6a施加電壓,藉此例如利用庫倫力來吸附半導體晶圓W 〇 在支撐台2的內部形成圖未示的冷媒流路。在其中循 環適當的冷媒5藉此就可將晶圓W控制在所定的溫度。 而且爲了將來自冷媒的冷熱效率良好的傳遞到晶圓W,故 在晶圓W的背面設有供給He氣體的氣體導入機構(圖未 示)。更在聚焦環5的外側設有擋板14。擋板14是通過支撐 台4及波紋管8而與處理室1導通。 在處理室1的頂壁部分,以面對支撐台2的方式設置淋 浴噴頭16。淋浴噴頭16是在其下面設有多數的氣體吐出孔 18,且在其上部具有氣體導入部16a。然後在其內部形成 空間17。在氣體導入部16a連接氣體供給配管15a,在該 氣體供給配管1 5 a的另一端,連接用來供給由蝕刻用的反 應氣體以及稀釋氣體所組成的處理氣體的處理氣體供給系 統統1 5。 反應氣體是用鹵化系的氣體,稀釋氣體可用Αι*氣體 、He氣體等一般領域所用的氣體。 此種處理氣體是從處理氣體供給系統統1 5介著氣體供 給配管15a以及氣體導入部16a而送至淋浴噴頭16的空間 1 7,並從氣體吐出孔1 8被吐出,就能蝕刻形成在晶圓 W 的膜。 在處理室1的下部1 b的側壁形成排氣口 1 9,在該排氣 •15- 1233644 (10) 口 1 9連接具有真空幫浦的排氣系統20。然後使真空幫 動,藉此就能令處理室1內減壓至所定真空度。一方 在處理室1的下部1 b的側壁上側,設有晶圓W的搬入 、和開關該搬入出口的閘閥24。 一方面,在處理室1的上部1 a的周圍,同心狀地 環形磁石21在支撐台2與浴噴頭16之間的處理空間周 成磁場。該環形磁石21可利用旋轉機構25在配置的中 周邊(於周方向)旋轉。 環形磁石2 1乃如第2圖的水平斷面圖所示,由永 石製成的複數個整流子片磁石22是以利用圖未示的支 件支撐的狀態而構成環狀配置。此例是將十六個整流 磁石22以環狀(同心圓狀)配置成多電極狀態。亦即於 磁石21中,鄰接的整流子片磁石22彼此的磁極方向是 相逆向的方式被配置。因而磁力線乃如圖所示,形成 接的整流子片磁石22間,只在處理空間的周邊部形成 0·02 〜0·2Τ(200〜2000Gauss),最好爲 0.03 〜0· (300.50Gauss)的磁場。一方面,晶圓配置區域實際上 磁場狀態。規定如前述的磁場強度,要是磁場太強的 就會成爲造成洩漏磁場的原因,要是磁場太弱的話, 不到電漿封閉效果。最適當的磁場強度亦存在於裝置 等。 亦即適當的磁場強度範圍是因裝置而異。 而在處理空間的周邊部形成如前述磁場的時候, 聚焦環5上的磁場強度爲0.001T(10GauSS)以上。此時 浦作 面, 出口 配置 圍形 心軸 久磁 撐構 子片 環形 以互 在鄰 例如 045 T 是無 話, 就得 構造 希望 會在 -16- 1233644 (11) 聚焦環上產生電子的漂移運動(EXB漂移),晶圓周邊部的 電漿密度會上昇,電漿密度就能均勻化。一方面,由防止 晶圓W的充電耗損觀點來看,希望晶圓W的存在部分的 磁場強度爲〇.〇〇lT(10GauSS)以下。 在此,晶圓配置區域實際上無磁場是指在晶圓配置區 域形成受到蝕刻處理影響的磁場。亦即實際上也包括存在 著不受晶圓處理影響的磁場的情形。 第2圖所示的狀態,是對晶圓周邊部施加例如磁束密 度0.42mT(4.2GauSS)以下的磁場。藉此發揮封閉電漿的機 會b 。 若藉由此種多電極狀態的環形磁石形成磁場,對應處 理室1之壁部的磁極部分(例如第2圖以P所示的部分)可能 會產生局部性消除的現象。因而利用上述旋轉機構25使環 形磁石2 1沿著處理室的圓周方向旋轉。藉此針對處理室壁 迴避局部性磁極抵接(位置),就能防止處理室壁被局部性 消除。 上述各整流子片磁石22是利用圖未示的整流子片磁石 旋轉機構構成垂直方向的軸於中心自由的旋轉。如此藉由 使整流子片磁石22旋轉,就能實際在形成多電極磁場的狀 態與未形成多電極磁場的狀態間進行切換。因條件而有使 多電極磁場有效作用的情形和不作用的情形。因而就能像 這樣切換形成多電極磁場的狀態和不形成的狀態,藉此配 合條件選擇適當的狀態。 磁場的狀態是配合整流子片磁石的配置進行變化,藉 -17- 1233644 (12) 由使整流子片磁石的配置做各種變化,就能形成各種磁場 強度槪況。因而,欲獲得所需要的磁場強度槪況,最好配 置整流子片磁石。 再者,整流子片磁石的數量於此例中未限定。而其斷 面形狀並不限於此例的長方形,可採用圓形、正方形、梯 形等任意的形狀。構成整流子片磁石2 2的磁石材料也未特 別限定,例如可應用稀土類系磁石、鐵素體系磁石、鋁鎳 鈷磁石等公知的磁石材料。 上述構成的電漿蝕刻裝置是可應用於蝕刻鄰接於 Si 02、SiN等無機系材料膜的多結晶矽的情形。以下針對 使用上述構成的電漿蝕刻裝置來進行此種蝕刻情形的處理 動作做說明。 蝕刻對象的晶圓W乃例如第3圖所示,在基板3 1上形 成多結晶矽膜32,在該矽膜32上具有作爲硬遮罩而形成所 定圖案的無機系材料膜3 3的構成。或是,晶圓W乃如第4 圖所示’在矽基板41之上形成作爲閘氧化膜而由Si 02製 成的無機系材料膜42,在該無機系材料膜42之上形成成爲 閘極的多結晶矽膜43,更在該多結晶矽膜43之上具有形成 成爲遮罩的所定圖案的光阻膜44的構成。 無機系材料膜3 3是以一般作爲硬遮罩而用的材料所構 成。舉例有矽氧化物、矽氮化物、矽酸氮化物、矽碳化物 等適合的材料。亦即無機系材料膜3 3最好是由該些的至少 一種所製成。 對該些構造的晶圓W蝕刻多結晶矽膜3 2或4 3。先打 -18- 1233644 (13) 開閘閥24,利用搬送手臂將晶圓W搬入處理室1內,載置 在支撐台2上。然後,退開搬送手臂並閉合閘閥24,支撐 台2就會上昇到第1圖所示的位置。並利用排氣系統20的真 空幫浦,介著排氣口 19該處理室1內成爲所定的真空度。 然後,對處理室1內自處理氣體供給系統1 5導入所定 的處理氣體例如HBr氣體爲例如0.02〜0.4L/min(20〜 400 S ccm),該處理室1內維持在所定壓力。在此狀態下, 自高頻電源10對支撐台2供給頻率爲50〜150MHz,最好爲 70〜10 0M Hz的高頻電力。相當於此時的單位面積的功率 亦即功率密度以約〇·15〜約5.0 W/ cm2的範圍爲佳。此時 自直流電源13對靜電夾頭6的電極6a施加所定電壓,晶圓 W就能經由例如庫倫力被吸附在靜電夾頭6上。 像這樣對屬於下部電極的支撐台2施加高頻電力,藉 此就能在屬於上部電極的淋浴噴頭1 6與屬於下部電極的支 撐台2間的處理空間形成高頻電場。藉此供給至處理空間 的處理氣體就會電漿化,藉由其電漿蝕刻晶圓 W上的多 結晶矽膜。 該鈾刻工程之際,利用多電極狀態的環形磁石2 1,在 處理空間的周圍形成如第2圖所示的磁場。此時會發揮電 漿封閉效果,如本實施形態連易產生電漿不均勻的高頻率 狀況,晶圓 W的蝕刻速率也可均勻化。而因條件也有不 形成此種磁場的情形。其狀況是使整流子片磁石22旋轉, 在處理空間的周圍實際上不形成磁場的狀態也可進行處理 -19- 1233644 (14) 形成上述磁場的時候,可利用設在支撐台2上的晶圓 W的周圍的導電性或絕緣性的聚焦環5,更進一步提高電 漿處理的均勻化效果。亦即晶圓周邊部的電漿密度高,晶 圓周邊部的蝕刻速率比晶圓中心部的蝕刻速率大的時候, 使用以矽或SiC等的導電性材料形成的聚焦環,藉此直至 聚焦環區域均作爲下部電極機能的緣故,電漿形成區域會 擴大到聚焦環5上,就會提昇促進晶圓W的周邊部的電漿 處理的蝕刻速率的均勻性。一方面,晶圓周邊部的電漿密 度低,晶圓周邊部的蝕刻速率比晶圓中心部的蝕刻速率小 的時候,使用以石英等絕緣性材料形成的聚焦環,藉此無 法在聚焦環5與電漿中的電子或離子之間獲得電荷,因此 封閉電漿的作用增大,並可提昇蝕刻速率的均勻性。 爲了調整電漿密度及離子引入作用,可以重疊電漿生 成用的前述高頻和引入電漿中的離子的第二高頻。具體乃 如第5圖所示,除電漿生成用的高頻電源1〇外,離子引入 用的第二高頻電源26可連接在匹配箱1 1,並重疊該些。此 時,離子引入用的第二高頻電源26的頻率以3.2〜 13·56ΜΗζ爲佳,在該範圍以13·5 6MHz特別好。藉此因控 制離子能量的參數增加,爲了確保針對需要足夠的無機系 材料膜的蝕刻選擇比外,很容易設有欲更加上昇多結晶矽 膜的蝕刻速率的最適當處理條件。 可是,若根據本發明人等的檢討結果,多結晶矽膜的 蝕刻會受到電漿密度的支配,對離子能量的助益小,且以 無機系材料的蝕刻需要電漿密度和離子能量這兩者。因而 -20- 1233644 (15) 如第3圖及第4圖所示,鄰接於無機系材料膜的多 的蝕刻中,爲了提高相對於無機系材料膜的鈾亥(j 行蝕刻,故需要電漿密度高且離子能量低的情形 機系材料的蝕刻所需要的離子能量降低,支配多 刻的電漿密度高的話,多結晶矽膜會選擇性地鈾 ,因爲電漿的離子能量是與蝕刻之際的電極的自 壓間接性對應,所以爲了以高蝕刻選擇比來蝕刻 膜’結局必須以高電漿密度且低自我偏壓電壓的 蝕刻。一方面,爲了該蝕刻的形狀控制性變良好 低壓來進行蝕刻,但滿足上述條件的話,就能在 製程實現高蝕刻選擇比。亦即實現高電漿密度及 壓電壓的話,連更低壓的條件下,也能提高相對 材料膜的多結晶矽膜的蝕刻選擇比,使高蝕刻選 好的蝕刻形狀控制性並存。而因此施加於電極的 的頻率爲5 0〜1 5 ΟΜΗζ的話,就能明確判斷比習矢 以下參照第6圖說明此情形。第6圖是表示高 頻率爲40MHz、100MHz的自我偏壓電壓的絕對倔 和電漿密度的關係圖。橫軸爲自我偏壓電壓的 Vdc | ,縱軸爲電漿密度。在此,電漿氣體不會 刻氣體,採用評估用的Ar。再者,於各頻率中 變所施加的高頻功率,就會改變電漿密度Ne及 電壓的絕對値| Vdc|之値。就是’連同各頻率 所施加的高頻功率愈大電漿密度N e及自我偏壓 對値I V d c |也變得愈大。而電漿密度是利用微 結晶矽膜 選擇比進 。就是無 結晶矽蝕 刻。在此 我偏壓電 多結晶石夕 條件進行 ,必須以 更低壓的 低自我偏 於無機系 擇比與良 高頻電力 口高。 頻電力的 I I Vdc | 絕對値I 實際的蝕 ,藉由改 自我偏壓 也是隨著 電壓的絕 波干擾器 -21 - 1233644 (16) 測定。 如第6圖所示,高頻電力的頻率爲習知4 Ο Μ Η z的時候 ,爲了提高多結晶矽膜的蝕刻速率使電漿密度上昇的話, | Vdc |也會變大上昇。一方面,高頻電力的頻率比習知 高ΙΟΟΜΗζ的時候,即使電漿密度上昇,|Vdc|還是不 太會上昇,約抑制在1 00V以下。亦即發現能實現高電漿 密度及低自我偏壓電壓。亦即,像習知較低頻率的時候, 於低壓下,實際蝕刻方面,多結晶矽膜的蝕刻速率上昇的 話,同程度下無機系材料膜也會被蝕刻,而無法得到良好 選擇蝕刻性的一方,經觀察得知可藉由1 OOMHz高的頻率 ,以相對於無機系材料膜的高蝕刻選擇比來蝕刻多結晶砂 膜。 而由第6圖即可理解,認爲於低壓下,爲了高電發密 度及低自我偏壓電壓以比習知更高選擇比來飽刻多結晶石夕 膜’形成氬氣體電漿的時候,以電漿密度爲1 X 1 O^cm·3以 上,且電極的自我偏壓電壓爲100V以下,或電發密度爲5 xlOIGCnr3以上,且電極的自我偏壓電壓爲20〇v以下的條 件來形成電漿爲佳。而且爲了滿足此種電漿條件,推測高 頻電力必須爲50MHz以上。 因而,電漿形成用的高頻電力的頻率乃如上述爲 50MHz以上。但是電漿形成用的高頻電力的頻率超過 150MHz的話’電獎的均勻性會受損。因此,電漿形成用 的高頻電力的頻率以150MHz以下爲佳。特別是爲了有效 發揮上述效果’電漿形成用的高頻電力的頻率以7〇〜 -22- 1233644 (17) 1 Ο Ο Μ Η z 爲佳。 蝕刻之際的處理室內壓力以13.3 Pa( 10 OmT)以下爲佳 。由相對於無機系材料膜的多結晶矽膜的蝕刻選擇比和蝕 刻形狀控制性並立的觀點來看,處理室內壓力以 4Pa(30mT)以下爲佳。更重視蝕刻形狀控制性的話,處理 室內壓力以1.33pa(10mT)以下更佳。 其次,爲了把握相對於多結晶矽膜的實際蝕刻速率及 無機系材料膜的蝕刻選擇比,針對進行屬於多結晶矽膜及 無機系材料膜的Si02的全面形成膜蝕刻的實驗結果做說 明。 在此,晶圓是用200mm晶圓,蝕刻氣體是供給HBP 氣體:0.2L/min(壓力爲0.133Pa時只爲0.02L/min),電極 間間隙爲27mm、處理室內壓力爲4Pa來施行蝕刻處理。 第7A圖是於高頻電力功率爲500 W( 1.59 W/ cm2)、 1000W(3.18W/cm2)、1500W(4.77W/cm2)的各情況下表 示相對於高頻電力爲100MHz時的晶圓位置的多結晶矽膜 的蝕刻速率之値的圖。第7B圖是高頻電力功率爲 5 00W(1.59W/cm2)、1 000W(3.18W/cm2)、1 500W(4.77 W/ cm2)的各情況下表示相對於高頻電力爲40MHz時的晶 圓位置的多結晶砂膜的触刻速率之値的圖。而第8圖是於 40MHz及100MHz的各情況下表示高頻電力功率和多結晶 矽膜的蝕刻速率的關係圖。第9圖是於40MHz及l〇OMHz 的各情況下表不局頻電力功率和S i Ο2膜的鈾刻速率的關 係圖。第10圖是於40MHz及100MHz的各情況下表示高頻 -23- 1233644 (18) 電力功率和多結晶矽膜的蝕刻速率的關係,以及相當於高 頻電力功率和蝕刻選擇的多結晶矽膜的蝕刻速率/ Si02膜 的蝕刻速率比(第10圖中記載爲蝕刻選擇比)的關係圖。第 1 1圖是於40MHz及100MHz的各情況下表示相當於多結晶 矽膜的蝕刻速率和蝕刻選擇比的多結晶矽膜的蝕刻速率/ Si02膜的蝕刻速率比(第1 1圖也記載爲蝕刻選擇比)的關係 圖。 由該些圖看來,多結晶矽膜的刻速率,一旦高頻電力 功率增加就會變大的傾向,但在4 0 Μ Η z的蝕刻速率和在 1 0 0 Μ Η ζ的蝕刻速率就沒有太大的差距。而以相同氣體壓 力以及相同功率,多結晶矽膜在40MHz的蝕刻速率和在 10 0MHz的蝕刻速率是相同程度,但Si 02膜的蝕刻速率則 是4 0MHz的情形比100MHz的情形高。因而,確認 100MHz的情形比40MHz的情形是相當於針對Si02膜的多 結晶矽膜的蝕刻選擇比,多結晶矽膜的蝕刻速率/ Si02膜 的蝕刻速率比很高。亦即由評估用取樣的實驗結果來看, 確認於4Pa中,使用100MHz的高頻電力,以高蝕刻選擇 比蝕刻多結晶矽膜的可能性比4〇MHz還高。多結晶矽膜 的蝕刻速率和蝕刻選擇比是選替的關係,高頻電力功率太 大的話,多結晶矽膜的蝕刻速率增大,但蝕刻選擇比降低 。因而,100MHz的高頻電力的功率密度以5W/cm2(約 1 5 00W)以下爲佳。 一方面,以100MHz在功率密度低的方向,多結晶矽 膜的蝕刻速率會降低,且相對於Si02膜的蝕刻選擇比會 -24- 1233644 (19) 提昇。蝕刻對象膜的基層爲Si02等閘氧化膜的時候,其 厚度爲通常的數nm程度的緣故,Si 02蝕刻速率必須下降 到0 . 1 n m / m i η等級。例如1 . 3 3 P a (1 0 m T 〇 r r)的壓力條件時 ,在1.5W/cm2(約5 00W)的功率密度,多結晶矽膜的蝕刻 速率爲lOOnm/ min,蝕刻選擇比爲70,Si02的蝕刻速率 爲1.43nm/ min。因而,Si02的蝕刻速率下降到O.lnm/ min等級的緣故,假設功率密度必須下降到0·1 5〜0.3W/ cm2(約50〜100 W)程度。考慮以上各點的話,最低的高頻 電力功率以〇.3W/cm2以上爲佳,更好是0.15W/cm2(約 5 0W)以上。只以蝕刻選擇性觀點來看,高頻電力功率以 1.5W/cm2(約5 00W)以下爲佳。 其次,HBr氣體的流量會在0.02〜0.2L/min之間變 化,處理室內壓力會在〇.1 33〜13.3 Pa之間變化,而高頻 電力功率固定爲5 00W,其他以上述條件進行蝕刻。 第12A圖是表示蝕刻之際的處理室內壓力和高頻電力 爲100MHz時以及40MHz時的多結晶矽膜的蝕刻速率的關 係圖,第1 2B圖是表示蝕刻之際處理室內壓力和高頻電力 爲100MHz時以及40MHz時的3丨02膜的蝕刻速率的關係圖 。第13圖是於40MHz及100MHz的各情況下表示相當於處 理室內壓力和蝕刻選擇比的多結晶矽膜的蝕刻速率/ Si02 膜的蝕刻速率之比(於第1 3圖中記載爲蝕刻選擇比)的關係 圖。第14圖是於40MHz及100MHz的各情況下表示相當於 處理室內壓力和多結晶矽膜的蝕刻速率的關係以及相當於 高頻電力功率和蝕刻選擇比的多結晶矽膜的蝕刻速率/ -25- 1233644 (20)
Si〇2膜的蝕刻速率之比(於第14圖中也記載爲蝕刻選擇比) 的關係圖。第15圖是於40MHz及100MHz的各情況下表示 相當於多結晶矽膜的蝕刻速率和鈾刻選擇比的多結晶矽膜 的鈾刻速率/ S i 0 2膜的触刻速率之比(於第1 5圖中也記載 爲蝕刻選擇比)的關係圖。 由該些圖看來,爲相同高頻電力功率及處理室內壓力 的話,確認1 00MHz時多結晶矽膜的蝕刻速率比40MHz時 略高,蝕刻選擇比也很高。而爲相同高頻電力功率的話, 確認1 0 0 Μ Η z時比4 0 Μ Η z時能以更低壓力得到高蝕刻選擇 比。更如第1 5圖所示,以相同高頻電力功率及蝕刻速率, 亦確認蝕刻選擇比在100MHz的時候比40MHz的時候還高 〇 由該些情形,確認1 00MHz時,在有利於蝕刻形狀控 制性的低壓條件下可得到很高的蝕刻選擇比,可實現高蝕 刻選擇性和良好蝕刻形狀控制性的這兩者。 壓力的影響中,40MHz或100MHz,確認在高壓方面 ,多結晶矽膜的蝕刻速率及蝕刻選擇比良好。然而由多結 晶矽膜的蝕刻形狀控制性的觀點來看,確認低壓方面具體 是以13.3Pa以下爲佳。 其次,針對使用實際的蝕刻氣體(HBr),把握(測定) 施加100MHz高頻電力時的自我偏壓電壓的絕對値| Vdc I和電漿密度的結果做說明。 第16圖是針對高頻電力的頻率爲100MHz,以HBr氣 體形成電漿的情形下,比較自我偏壓電壓的絕對値和電漿 -26· 1233644 (21) 密度的關係圖。橫軸爲自我偏壓電壓的絕對値I Vdc I , 縱軸爲電漿密度。電漿密度是利用微波千擾器測定。 此時的處理室內壓力爲2.7Pa(20mTorr)。而100MHz 的高頻電力的功率會在500〜2000W之間變化,藉此電漿 密度及自我偏壓電壓的絕對値| Vdc |會改化。更在 100MHz的高頻電力的功率爲500W的時候,13MHz的第 二高頻電力會在〇W、200W、600W重疊。 由第16圖即可明白,連各頻率在內,也是施加的高頻 功率愈大,電漿密度Ne及自我偏壓電壓的絕對値| Vdc I也愈大。 如第16圖所示,實際的蝕刻氣體的電漿,與Ar氣體 的電漿相比(參照第6圖),會有電漿密度略低的傾向。而 更低頻率的第二高頻電力(13MHz)會重疊,其功率增大的 話,會有自我偏壓電壓變高的傾向。 而由第16圖即可明白,第二高頻電力未重疊的時候, 即使電漿密度上昇,I Vdc |還是不太會上昇,會抑制在 約1 〇〇V以下。亦即發現可實現高電漿密度及低自我偏壓 電壓。 第17圖是針對第二高頻電力未重疊的時候,高頻電力 的高頻電力功率和多結晶矽膜的蝕刻速率的關係,以及相 當於高頻電力的高頻電力功率和蝕刻選擇比的多結晶矽膜 的蝕刻速率/ Si02膜的蝕刻速率之比的關係而示的圖。 高頻電力功率變大的話,因多結晶矽膜的蝕刻速率變 大,但選擇比變小,故以約1 5 0 0 W (約4 · 7 7 W / c m2)以下爲 -27- 1233644 (22) 佳。一方面,因功率變小的話,蝕刻速率變小,但選擇比 變大,故以約5 00W(約1.5W/cm2)以上爲佳。 由第16圖及第17圖可以確認利用100MHz的高頻率, 可得到需要的多結晶矽的蝕刻速率,且多結晶矽膜相對於 無機系材料膜可用高蝕刻選擇比進行蝕刻。 而由第16圖及第17圖即可理解,於低壓下,高電漿密 度及低自我偏壓電壓可以比習知利用更高選擇比且需要的 蝕刻速率來蝕刻多結晶矽膜,故考慮電漿密度爲5 X 1 09〜 2xl01()cnr3,且電極的自我偏壓電壓以200V以下爲佳。 再者,處理氣體除含有HBr氣體的氣體外,也可使 用含有Cl2氣體的氣體,但後者的情形下亦確認適當的電 漿密度的範圍具有與上述同樣的範圍。 一方面,第18圖是針對高頻電力的高頻電力功率固定 爲500W,而第二高頻電力的高頻電力功率爲重疊的情形 下,第二高頻電力的高頻電力功率和多結晶矽膜 蝕刻速 率的關係’以及相當於第二高頻電力的高頻電力功率和蝕 刻選擇比的多結晶矽膜的蝕刻速率/ Si02膜的蝕刻速率之 比的關係而示的圖。 由第16圖及第18圖即可明白,13MHz的第二高頻電 力重疊,其功率增大的話,蝕刻速率上昇的一方,電極的 自我偏壓電壓也會增大。自我偏壓電壓變大的話,、蝕刻 選擇比會有降低的傾向,直至自我偏壓電壓200V就是第 二高頻電力功率約200 W(約0.64 W/ cm2)能將蝕刻選擇比 維持在容許範圍。 -28- 1233644 (23) 因而重疊的第二高頻電力的功率(偏壓功率)增加,藉 此蝕刻選擇比即可維持1 0以上還能提高蝕刻速率。 以上的試驗中,電極間間隙爲2 7mm,但如上所述, 電極間距離太小的話,被處理基板的晶圓W的表面壓力 分佈(中心部與周邊部的壓力差)變大,而產生蝕刻均勻性 降低等問題。因而,實際的電極間距離以35〜50mm更好 。此情形參照第1 9圖做說明。 第1 9圖是將電漿氣體使用Ar氣體時的Ar氣體流量和 晶圓中心部和晶圓周邊部的壓力差△ P的關係與電極間間 隙25mm和4 0mm的情形做比較而示的圖。如第19圖所示 ,間隙爲40mm的這方,壓成差ΔΡ比2 5mm小。而間隙 2 5mm的時候,會隨著Ar氣體流量一起上昇,而壓力差 △P會有急遽變大的傾向,氣體流量爲0.3 L/ min程度以 上,會超過不會發生蝕刻均勻性降低等問題的容許最大壓 力差△ P的0.27Pa(2mTorr)。對此,間隙40mm的時候,不 必根據氣體流量,壓力差就會不於0.27Pa(2mT〇r〇。因而 ,假設電極間間隙約爲35mm以上的話,不必根據氣體流 量,就能確保不會發生蝕刻均勻性降低等問題的容許最大 壓力差。 再者,本發明並不限於上述實施形態,可做各種變更 。例如上述實施形態中,矽膜是表示使用多結晶矽膜,但 並不限於此,也可使用單結晶矽膜或非晶質矽膜等其他矽 膜。 而上述實施形態中,磁場形成手段是使用由永久磁石 -29- 1233644 (24) 製成的複數個整流子片磁石以環狀配置在處理室周圍的多 電極狀態的環形磁石,但只要是能在處理空間的周圍形成 磁場而封閉電漿就可以,並不限於本形態。而此種電漿封 閉用的周邊磁場不一定需要。就是可在不存在磁場的狀態 下進行蝕刻。而對處理空間施加水平磁場,並在正交電磁 場中進行電漿蝕刻的電漿蝕刻處理也很適用本發明。 更在上述實施形態中,對下部電極施加電漿形成用的 高頻電力,但並不限於此,也可施加在上部電極。更且被 處理基板的層構造並不限於上述實施形態的第3圖或第4圖 所示者。甚至被處理基板是表示針對使用半導體晶圓的情 形,但並不限於此,也適用於其他被處理基板的多結晶矽 膜的蝕刻。 【圖式簡單說明】 第1圖是表示本發明之一實施形態的電漿蝕刻裝置的 槪略斷面圖。 第2圖是模式表示配置在第1圖的電漿蝕刻裝置的處理 室周圍的環形磁石的水平斷面圖。 第3圖是表示應用本發明的電漿蝕刻的半導體晶圓構 造之一實例的斷面圖。 第4圖是表示應用本發明的電漿蝕刻的半導體晶圓構 造的其他實例的斷面圖。 第5圖是部分表示具備有電漿生成用的高頻電源與離 子引入用的高頻電源的電漿處理裝置的槪略斷面圖。 -30- 1233644 (25) 第6圖是表示於氬氣體的電漿中,高頻電力的頻率爲 4 0MHz與100MHz時的自我偏壓電壓的絕對値| Vdc |與 電漿密度Ne的關係圖。 第7A圖是於高頻電力功率爲5 00W、1 000W、1 5 0 0W 的各個時候表示針對高頻電力爲100MHz時的晶圓位置的 多結晶矽膜的蝕刻速率之値的圖。 第7B圖是於高頻電力功率爲500W、1 000W、1 5 00W 的各個時候表示針對高頻電力爲40MHz時的晶圓位置的 多結晶矽膜的蝕刻速率之値的圖。 第8圖是於高頻電力爲40MHz與100MHz的時候表示 高頻電力功率與多結晶矽膜的鈾刻速率的關係圖。 第9圖是於高頻電力爲40MHz與100MHz的時候表示 高頻電力功率與Si02膜的蝕刻速率的關係圖。 第1〇圖是於高頻電力爲40MHz與100MHz的時候表示 高頻電力功率與多結晶矽膜的蝕刻速率的關係以及相對於 高頻電力功率與蝕刻選擇比的多結晶矽膜的蝕刻速率/ Si〇2膜的蝕刻速率比的關係圖。 第11圖是於高頻電力爲40MHz與100MHz的時候表示 相當於結晶矽膜的蝕刻速率與蝕刻選擇比的多結晶矽膜的 蝕刻速率/ Si02膜的蝕刻速率比的關係圖。 第12A圖是表示蝕刻之際的處理室內壓力與高頻電力 爲100MHz時以及爲40MHz時的多結晶矽膜的蝕刻速率的 關係圖。 第1 2B圖是表示蝕刻之際的處理室內壓力與高頻電力 -31 - 1233644 (26) 爲100MHz的時候以及爲40MHz的時候的Si02膜的蝕刻速 率的關係圖。 第13圖是於高頻電力爲40MHz與100MHz的時候表示 相當於處理室內壓力與蝕刻選擇比的多結晶矽膜的蝕刻速 率/ Si02膜的蝕刻速率比的關係圖。 第14圖是於高頻電力爲40MHz與100MHz的時候表示 處理室內壓力與多結晶矽膜的蝕刻速率的關係以及相當於 高頻電力功率與蝕刻選擇比的多結晶矽膜的蝕刻速率/ Si02膜的蝕刻速率比的關係圖。 第15圖是於高頻電力爲40MHz與100MHz的時候表示 相當於多結晶矽膜的蝕刻速率與蝕刻選擇比的多結晶矽膜 的蝕刻速率/ Si02膜的蝕刻速率比的關係圖。 第16圖是表示於HBr氣體的電漿中,高頻電力的頻 率爲100MHz,第二高頻電力爲13MHz,而各個高頻電力 功率改變的時候(高頻電力:5〇〇W、1 000W、1 5 00W、 2000W、第二高頻電力:0W、200W、600W),自我偏壓電 壓的絕對値I Vdc |與電漿密度Ne的關係圖。 第1 7圖是表示高頻電力的高頻電力功率與多結晶矽膜 的蝕刻速率的關係以及相當於高頻電力的高頻電力功率與 蝕刻選擇比的多結晶矽膜的蝕刻速率/ Si02膜的蝕刻速率 比的關係圖。 第1 8圖是表示第二高頻電力的高頻電力功率與多結晶 矽膜的蝕刻速率的關係以及相當於第二高頻電力的高頻電 力功率與蝕刻選擇比的多結晶矽膜的鈾刻速率/ Si 02膜的 -32- 1233644 (27) 蝕刻速率比的關係圖。 第19圖表示以電極間間隙爲25mm的時候和爲4 Omm 的時候來比較電漿氣體使用Ar氣體時的Ar氣體流量、晶 圓中心部、周邊部的壓力差△ P的關係圖。 [圖號說明] 1 :處理室 la:上部 1 b :下部 2:支撐台 3:絕緣板 4:支撐台 5 :聚焦環 6 :靜電夾頭 6 a :電極 6 b :絕緣體 7:滾珠螺桿 8 :波紋管 9 :波紋管套 1 〇 :高頻電源 11:匹配箱 1 2 :給電線 1 3 :直流電源 1 4 :擋板 -33- 1233644 (28) 1 5 :處理氣體供給系統 15a:氣體供給配管 16:淋浴噴頭 1 6 a :氣體導入部 1 7 .·空間 1 8 :氣體吐出孔 1 9 :排氣口 2 0 :排氣系統 2 1 :環形磁石 22:整流子片磁石 2 4 :閘閥 25:旋轉機構 26:第二高頻電源 3 1 :矽基板 3 2 :多結晶矽膜 33:無機系材料膜 4 1 :矽基板 42:無機系材料膜 43:多結晶矽膜 44:光阻膜

Claims (1)

  1. (1) 1233644 拾、申請專利範圍 1·一種電漿蝕刻方法,其特徵爲: 具備有: 於處理室內面對面配置一對電極,且在兩電極間配置 鄰接有矽膜與無機材料膜的被處理基板地,利用一方電極 支撐該被處理基板的配置工程; 和對至少一方的電極施加高頻電力,並於前述一對電 極間形成高頻電場的同時,對處理室內供給處理氣體,且 經由前述電場形成處理氣體的電漿,且經由該電漿對前述 被處理基板的前述矽膜施以電漿蝕刻的蝕刻工程; 於前述蝕刻工程中,施加在前述至少一方的電極的高 頻電力的頻率爲50〜150 MHz。 2 ·如申請專利範圍第1項所記載的電漿蝕刻方法,其 中,於前述蝕刻工程中,施加於前述至少一方的電極的高 頻電力的頻率爲100MHz。 3 ·如申請專利範圍第1項所記載的電漿蝕刻方法,其 中,於前述蝕刻工程中,前述高頻電力的功率密度爲0. 1 5 〜5 W/ cm2。 4 ·如申請專利範圍第1項所記載的電漿蝕刻方法,其 中,於前述蝕刻工程中,前述處理室內的電漿密度爲5x 109 〜2xl010cm·3。 5 ·如申請專利範圍第1項所記載的電漿蝕刻方法,其 中,於前述蝕刻工程中,前述處理室內的壓力爲13.3Pa以 下。 -35- 1233644 (2) 6. 如申請專利範圍第1項所記載的電漿蝕刻 中,前述無機系材料膜是由矽氧化物、矽氮化物 化物以及矽碳化物的至少一種所形成。 7. 如申請專利範圍第1項所記載的電漿蝕刻 中,於前述蝕刻工程中,對支撐前述被處理基板 加前述高頻電力。 8 .如申請專利範圍第7項所記載的電漿蝕刻 中,於前述蝕刻工程中,使支撐前述被處理基板 重疊於前述高頻電力並施加3.2〜13.56MHz的第 力。 9.如申請專利範圍第8項所記載的電漿蝕刻 中,前述第二高頻電力的頻率爲13.56MHz。 1 〇·如申請專利範圍第9項所記載的電漿蝕刻 中,前述第二高頻電力的功率密度爲〇.64W/cm2 1 1 ·如申請專利範圍第8項所記載的電漿蝕刻 中,於前述蝕刻工程中,支撐前述被處理基板的 我偏壓電壓爲200V以下。 1 2 ·如申請專利範圍第1項所記載的電漿蝕刻 中,前述一對電極的電極間距離未滿50mm。 1 3 ·如申請專利範圍第〗項所記載的電漿蝕刻 中,於前述蝕刻工程中,在前述一對電極間的電 圍形成磁場。 1 4 ·如申請專利範圍第〗3項所記載的電漿蝕 其中,形成在前述一對電極間的電漿區域周圍的 方法,其 f '矽酸氮 方法,其 的電極施 方法,其 的電極, 二高頻電 方法,其 方法,其 〇 方法,其 電極的自 方法,其 方法,其 漿區域周 刻方法, 磁場強度 •36- 1233644 (3) 爲 0.03 〜〇·〇45Τ(300 〜450Gauss)。 1 5 ·如申請專利範圍第i 4項所記載的電漿蝕刻 其中’在前述一對電極間的電漿區域周圍形成磁場 設在前述被處理基板周圍的聚焦環上的磁場 0-G()lT(l〇Gauss)以上,前述被處理基板上的磁場 0.0 0 1 T 以下。 1 6 ·如申請專利範圍第1項所記載的電漿鈾刻方 中’前述矽膜是用多結晶矽構成。 1 7 · ~種電漿蝕刻方法,其特徵爲: 具備有: 於處理室內面對面配置一對電極,且在兩電極 鄰接有矽膜與無機材料膜的被處理基板地,利用一 支撐該被處理基板的配置工程; 和對至少一方的電極施加高頻電力,並於前述 極間形成高頻電場的同時,對處理室內供給處理氣 經由前述電場形成處理氣體的電漿,且經由該電漿 被處理基板的前述矽膜施以電漿蝕刻的蝕刻工程; 於前述蝕刻工程中,處理氣體係包括HBr氣 Cl2氣體的任一種氣體,前述處理室內的電漿密度爲 〜2xl01()Cnr3,且電極的自我偏壓電壓爲200V以下 18·—種電漿蝕刻條件之確認方法,其特徵爲: 具備有: 於處理室內面對面配置一對電極,且在兩電極 鄰接有矽膜與無機材料膜的被處理基板地,利用一 方法, 之際, 強度爲 強度爲 法,其 間配置 方電極 一對電 體,且 對前述 體以及 -5 X 1 09 間配置 方電極 -37- 1233644 (4) 支撐該被處理基板的配置工程; 和對至少一方的電極施加高頻電力,並於前述一對電 極間形成高頻電場的同時,對處理室內供給A r處理氣體 ,且經由前述電場形成處理氣體的電漿的電漿化工程; 於前述電漿化工程中,實施確認前述處理室內的電漿 密度爲1 X 1 〇1GcnT3以上,且電極的自我偏壓電壓爲ιοον 以下的工程。 19·一種電漿蝕刻裝置,其特徵爲: 具備有: 收容鄰接有矽膜與無機系材料膜的被處理基板的處理 室; 和設在前述處理室內,其一方支撐前述被處理基板的 一對電極; 和對前述處理室內供給處理氣體的處理氣體供給系統 贅 和對前述處理室內施以排氣的排氣系統; 和對前述電極中的至少一方供給電漿形成用的高頻電 力的高頻電源; 由前述高頻電源產生的高頻電力的頻率爲50〜 150MHz。 20·如申請專利範圍第! 9項所記載的電漿蝕刻裝置, 其中,由前述高頻電源產生的高頻電力的頻率爲100MHz 〇 2 1 ·如申請專利範圍第〗9項所記載的電漿蝕刻裝置, -38- 1233644 (5) 其中’前述局頻電力的功率密度爲0.15〜5W/cm2。 2 2 ·如申請專利範圍第1 9項所記載的電漿蝕刻裝置, 其中,前述處理室內的壓力爲13.3Pa以下。 2 3 .如申請專利範圍第1 9項所記載的電.漿蝕刻裝置, 其中’對支撐前述被處理基板的電極施加前述高頻電力。 24 .如申請專利範圍第2 3項所記載的電漿蝕刻裝置, 其中,更具備使支撐前述被處理基板的電極,重疊於前述 高頻電力並施加3.2〜13·56ΜΗζ的第二高頻電力。 25·如申請專利範圍第24項所記載的電漿蝕刻裝置, 其中,前述第二高頻電力的頻率爲13.56MHz。 26.如申請專利範圍第25項所記載的電漿鈾刻裝置, 其中,前述第二高頻電力的功率密度爲0.64W / cm2以下 〇 2 7 ·如申請專利範圍第1 9項所記載的電漿蝕刻裝置, 其中,前述一對電極的電極間距離未滿50mm。 2 8 ·如申請專利範圍第1 9項所記載的電漿蝕刻裝置, 其中,更具備在前述一對電極間的電漿區域周圍形成磁場 的磁場形成手段。 29·如申請專利範圍第28項所記載的電漿蝕刻裝置, 其中,前述磁場形成手段係形成在前述一對電極間的電漿 區域周圍的磁場強度爲0.03〜0.045T(300〜450Gauss)。 3 0 ·如申請專利範圍第2 9項所記載的電漿蝕刻裝置, 其中,在前述被處理基板周圍設有聚焦環; 前述磁場形成手段在前述一對電極間的電漿區域周圍 -39- 1233644 (6) 形成磁場之際,前述聚焦環上的磁場強度爲 0.001T(10GauSS)以上,前述被處理基板上的磁場強度爲 0.0 0 1 T 以下。 3 1 ·--種電漿蝕刻裝置,其特徵爲: 具備有: 收容鄰接有矽膜與無機系材料膜的被處理基板的處理 室; 和設在前述處理室內,其一方支撐前述被處理基板的 一對電極; 和對前述處理室內供給處理氣體的處理氣體供給系統 9 和對前述處理室內^施以排氣的排氣系統; 和對前述電極中的至少一方供給電漿形成用的高頻電 力的高頻電源; 包括HBr氣體以及Cl2氣體的任一種氣體作用處理氣 體使用的時候,前述處理室內的電漿密度爲5xl09〜2x l〇]()Cnr3,且電極的自我偏壓電壓爲200V以下。 3 2.—種電漿蝕刻裝置,其特徵爲: 具備有: 收容鄰接有矽膜與無機系材料膜的被處理基板的處理 室; 和設在前述處理室內,其一方支撐前述被處理基板的 一對電極; 和對前述處理室內供給處理氣體的處理氣體供給系統 \ -40- 1233644 (7) 和對前述處理室內施以排氣的排氣系統; 和對前述電極中的至少一方供給電漿形成用的高頻電 力的高頻電源; Ar氣體作爲處理氣體使用的時候,前述處理室內的電 漿密度爲lxl〇9〜2xl01GcnT3,且電極的自我偏壓電壓爲 1 00V以下。
    -41 -
TW092107909A 2002-04-08 2003-04-07 Plasma etching method and plasma etching apparatus TWI233644B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002105249 2002-04-08

Publications (2)

Publication Number Publication Date
TW200402792A TW200402792A (en) 2004-02-16
TWI233644B true TWI233644B (en) 2005-06-01

Family

ID=28786373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092107909A TWI233644B (en) 2002-04-08 2003-04-07 Plasma etching method and plasma etching apparatus

Country Status (5)

Country Link
US (1) US20050039854A1 (zh)
JP (1) JP4377698B2 (zh)
AU (1) AU2003236307A1 (zh)
TW (1) TWI233644B (zh)
WO (1) WO2003085716A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7955515B2 (en) 2005-07-11 2011-06-07 Sandisk 3D Llc Method of plasma etching transition metal oxides
US7977244B2 (en) 2006-12-18 2011-07-12 United Microelectronics Corp. Semiconductor manufacturing process

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003085717A1 (fr) * 2002-04-08 2003-10-16 Tokyo Electron Limited Procede de gravure au plasma
JP4412661B2 (ja) * 2004-10-15 2010-02-10 信越化学工業株式会社 プラズマ処理装置及びプラズマ処理方法
JP4660498B2 (ja) * 2007-03-27 2011-03-30 株式会社東芝 基板のプラズマ処理装置
JP5224837B2 (ja) * 2008-02-01 2013-07-03 株式会社東芝 基板のプラズマ処理装置及びプラズマ処理方法
DK2251453T3 (da) 2009-05-13 2014-07-07 Sio2 Medical Products Inc Beholderholder
US9545360B2 (en) 2009-05-13 2017-01-17 Sio2 Medical Products, Inc. Saccharide protective coating for pharmaceutical package
US9458536B2 (en) 2009-07-02 2016-10-04 Sio2 Medical Products, Inc. PECVD coating methods for capped syringes, cartridges and other articles
US11624115B2 (en) 2010-05-12 2023-04-11 Sio2 Medical Products, Inc. Syringe with PECVD lubrication
JP2012015292A (ja) * 2010-06-30 2012-01-19 Japan Science & Technology Agency NdFeBのエッチング方法
US9878101B2 (en) 2010-11-12 2018-01-30 Sio2 Medical Products, Inc. Cyclic olefin polymer vessels and vessel coating methods
US9272095B2 (en) 2011-04-01 2016-03-01 Sio2 Medical Products, Inc. Vessels, contact surfaces, and coating and inspection apparatus and methods
CN103930595A (zh) 2011-11-11 2014-07-16 Sio2医药产品公司 用于药物包装的钝化、pH保护性或润滑性涂层、涂布方法以及设备
US11116695B2 (en) 2011-11-11 2021-09-14 Sio2 Medical Products, Inc. Blood sample collection tube
CA2890066C (en) 2012-11-01 2021-11-09 Sio2 Medical Products, Inc. Coating inspection method
EP2920567B1 (en) 2012-11-16 2020-08-19 SiO2 Medical Products, Inc. Method and apparatus for detecting rapid barrier coating integrity characteristics
JP6382830B2 (ja) 2012-11-30 2018-08-29 エスアイオーツー・メディカル・プロダクツ・インコーポレイテッド 医療シリンジ、カートリッジ等上でのpecvd堆積の均一性制御
US9764093B2 (en) 2012-11-30 2017-09-19 Sio2 Medical Products, Inc. Controlling the uniformity of PECVD deposition
US9662450B2 (en) 2013-03-01 2017-05-30 Sio2 Medical Products, Inc. Plasma or CVD pre-treatment for lubricated pharmaceutical package, coating process and apparatus
US9937099B2 (en) 2013-03-11 2018-04-10 Sio2 Medical Products, Inc. Trilayer coated pharmaceutical packaging with low oxygen transmission rate
CN110074968B (zh) 2013-03-11 2021-12-21 Sio2医药产品公司 涂布包装材料
US9863042B2 (en) 2013-03-15 2018-01-09 Sio2 Medical Products, Inc. PECVD lubricity vessel coating, coating process and apparatus providing different power levels in two phases
US20150076118A1 (en) * 2013-09-17 2015-03-19 Kangmin Hsia System and Method of Polishing a Surface
EP3122917B1 (en) 2014-03-28 2020-05-06 SiO2 Medical Products, Inc. Antistatic coatings for plastic vessels
JP2018523538A (ja) 2015-08-18 2018-08-23 エスアイオーツー・メディカル・プロダクツ・インコーポレイテッド 低酸素透過速度を有する薬剤包装及び他の包装
SG11202103808YA (en) * 2018-11-05 2021-05-28 Applied Materials Inc Magnetic housing systems
US11217443B2 (en) 2018-11-30 2022-01-04 Applied Materials, Inc. Sequential deposition and high frequency plasma treatment of deposited film on patterned and un-patterned substrates

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5259922A (en) * 1990-08-14 1993-11-09 Matsushita Electric Industrial Co., Ltd. Drying etching method
US5444207A (en) * 1992-03-26 1995-08-22 Kabushiki Kaisha Toshiba Plasma generating device and surface processing device and method for processing wafers in a uniform magnetic field
US5404079A (en) * 1992-08-13 1995-04-04 Matsushita Electric Industrial Co., Ltd. Plasma generating apparatus
US5512130A (en) * 1994-03-09 1996-04-30 Texas Instruments Incorporated Method and apparatus of etching a clean trench in a semiconductor material
JPH08293481A (ja) * 1995-04-24 1996-11-05 Hitachi Ltd パターン形成方法および素子形成方法
TW312815B (zh) * 1995-12-15 1997-08-11 Hitachi Ltd
TW335517B (en) * 1996-03-01 1998-07-01 Hitachi Ltd Apparatus and method for processing plasma
US5841237A (en) * 1997-07-14 1998-11-24 Lockheed Martin Energy Research Corporation Production of large resonant plasma volumes in microwave electron cyclotron resonance ion sources
JP2001155899A (ja) * 1999-11-25 2001-06-08 Tadahiro Omi プラズマプロセス装置およびプラズマ装置を用いたプロセス
JP3920015B2 (ja) * 2000-09-14 2007-05-30 東京エレクトロン株式会社 Si基板の加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7955515B2 (en) 2005-07-11 2011-06-07 Sandisk 3D Llc Method of plasma etching transition metal oxides
US7977244B2 (en) 2006-12-18 2011-07-12 United Microelectronics Corp. Semiconductor manufacturing process

Also Published As

Publication number Publication date
US20050039854A1 (en) 2005-02-24
AU2003236307A1 (en) 2003-10-20
WO2003085716A1 (fr) 2003-10-16
TW200402792A (en) 2004-02-16
JP4377698B2 (ja) 2009-12-02
AU2003236307A8 (en) 2003-10-20
JPWO2003085716A1 (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
TWI233644B (en) Plasma etching method and plasma etching apparatus
TWI679674B (zh) 蝕刻基板的方法
KR100886981B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP4431402B2 (ja) プラズマエッチング方法
US7416677B2 (en) Exhaust assembly for plasma processing system and method
TWI642104B (zh) 蝕刻方法及電漿處理裝置
JP4578651B2 (ja) プラズマ処理方法およびプラズマ処理装置、プラズマエッチング方法
JP2003234331A (ja) プラズマエッチング方法およびプラズマエッチング装置
KR20210042939A (ko) 전자빔 매개 플라즈마 에칭 및 증착 공정을 위한 장치 및 공정
JP5759718B2 (ja) プラズマ処理装置
TWI829630B (zh) 成膜方法及電漿處理裝置
TWI328253B (zh)
US20070184657A1 (en) Etching method
US20170092509A1 (en) Plasma processing method
WO2003028078A1 (fr) Dispositif de traitement au plasma
JP2016506592A (ja) 均一なプラズマ密度を有する容量結合プラズマ装置
JP2016522539A (ja) 均一なプラズマ密度を有する容量結合プラズマ装置
JP2003023000A (ja) 半導体装置の製造方法
JP2007273596A (ja) プラズマ処理用の電極板及びプラズマ処理装置
TW200410332A (en) Method and device for plasma treatment
WO2000031787A1 (fr) Dispositif de gravure a sec et procede de gravure a sec
JP4577328B2 (ja) 半導体装置の製造方法
US20100068888A1 (en) Dry etching method
JP4128365B2 (ja) エッチング方法及びエッチング装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees