TWI221968B - System having an apparatus for controlling use of a communication bus and method for controlling use of a communication bus in a system - Google Patents

System having an apparatus for controlling use of a communication bus and method for controlling use of a communication bus in a system Download PDF

Info

Publication number
TWI221968B
TWI221968B TW091111284A TW91111284A TWI221968B TW I221968 B TWI221968 B TW I221968B TW 091111284 A TW091111284 A TW 091111284A TW 91111284 A TW91111284 A TW 91111284A TW I221968 B TWI221968 B TW I221968B
Authority
TW
Taiwan
Prior art keywords
bus
communication bus
control
data segment
transmission
Prior art date
Application number
TW091111284A
Other languages
English (en)
Inventor
William C Moyer
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of TWI221968B publication Critical patent/TWI221968B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

1221968 A7
ULjjfr案之參照 本申請案先前已於2〇〇1年6月23曰於美國提出申請,主 專利申請案號為09/888,278。 ’、 feg領域 、本發明係大致有關資料處理系統,尤係有關資料處理系 統内的通訊匯流排控制之仲裁。 ’、 t明背景 、在包含多個通訊匯流排主控裝置的資料處理系統中,匯 流排仲裁邏輯電路係用來在數個提出要求的主控裝置中選 出-個可取得匯流排主控權之主控裝置。可利用若干種習 知的方法進行一匯流排主控裝置之選擇。用來執行選擇的 現有演算法之例子包括:以循環順序來執行選擇;公平地 執行選擇;或按照一嚴格指定的優先順序來執行選擇。在 许多資料處理系統中,一匯流排主控裝置需要在與一快取 記憶體的快取線填入或複製回作業相關聯的一資料段傳輸 <持續期間保有一整體性通訊匯流排之主控權,使匯流排 主控權不會有任何中斷,以便提昇記憶體系統之工作效 率。在此類作業期間,通常係將諸如一資料段傳輸屬性等 的某一指示提供給被整段傳輸或傳送的資料傳輸之一起始 部分。在該系統内承認此種屬性,且匯流排仲裁控制電路 不會重新分配通訊匯流排之主·控權。一旦取得匯流排主控 權之後,現有的匯流排主控裝置即在資料段傳輸持續期間 保有匯流排主控權。 用來保有匯流排主控權的另一種技術即是控制匯流排的 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
1221968
裝置觸發一匯流排鎖定信號。此種技術的一個缺點在於·· 在撤銷該鎖定信號之前,系統中其他緊要的中斷也不得使 用該匯流排。特殊鎖定位元的使用是先前配合該鎖定信號 而使用之一實施例。 其他習知的系統則規定資料段傳輸是可以中斷的,並要 求·一旦重新取得匯流排主控權之後,被中斷的該匯流排 主控裝置重新開始被中斷的一資料段傳輸。此種技術的一 個缺點在於:被中斷的匯流排主控裝置必須重新建立匯流 排傳輸順序’因而降低了整體系統效率,並增加了匯流排 協定之複雜性。 在某些特殊的情況中,一快取記憶體快取線填入作業之 時間長度可能超過一時間急迫的輪替匯流排主控裝置之最 大必要延遲時間。雖然發生此種中斷的頻度通常較低,但 是此類的輪替匯流排主控裝置可能需要立即使用該匯流 排。在此種情形中,要緊的是要暫時中斷現有的資料段傳 輸順序,然後再恢復該資料段傳輸順序,但是以此種方式 中斷一現有的資料段傳輸時,必然將降低記憶體系統及與 該現有資料段傳輸相關聯的處理器之效率。 圖式簡述 將以舉例之方式說明本發明,且本發明並不限於各附 圖’而在這些附圖中,相同的代號指示類似的元件。 圖1是配合本發明而使用的一例示處瑄系統之方塊圖; 圖2是有界限的及無界限的資料段傳輸的特徵化格式之時 序圖; -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 1221968
傅仆& ^5類土的记憶裝置相關聯的資訊整段傳輸的特 徵化格式 < 時序圖; 、圖二是根據本發明的圖1所示匯流排仲裁器的-實施例之 万塊圖; 及 表 圖5是圖4所示控制暫存器的一控制襴位之一編碼表;以 圖疋圖4所不控制暫存器的一控制襴位之一替代編碼 裝 :此頁技藝者當可了解,係在簡化及清晰的原則下示 厂等圖式之各元件,且並不必然按照比例而繪製該等元 件。例如,”圖式中某些元狀尺寸可能比其他元件的 尺寸放大了,以便有助於了解本發明之實施例。 詳細說明 訂 ^對$需要多個通訊匿流排主控裝置的資料處理系統而 言i需要一種改良式匯流排主控權協定,尤其是在有關採 用:貝訊整段傳輸的系統中轉移匯流排主控權時更需要此種 協足。在包含多個通訊匯流排主控裝置的資料處理系統 中’係利用匯流排仲裁邏輯電路在數個提出要求的主控裝 置中選出一個可取得匯流排主控權之主控裝置。可利用若 干種習知的方法選擇一匯流排主控裝置。按照優先順序處 理的架構是一種經常用來決定哪一系統資源將取得匯流排 控制權的技術。在許多資料處理系統申,一旦取得匯流排 主控權之後,現有的主控裝置將在資料段傳輸的持續期間 保有主控權。 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) !221968 A7 B7 --------五、發明説明(4 ) 圖1示出需要匯流排仲裁的一例示資料處理系統1 0。一整 體性匯流排1 2是資料處理系統1 0内的通訊中心。整體性匯 流排1 2具有若干導體(圖中未示出),用以傳送資料、位 址、及控制資訊。一中央處理單元(Central Processing Unit ;簡稱CPU) 1 4係連接到整體性匯流排1 2。CPU 1 4具 有一匯流排介面1 6,該匯流排介面1 6係連接到整體性匯流 排1 2及一快取記憶體1 8。匯流排介面1 6亦係連接到 CPU 1 4的所有其他電路(圖中未示出)。一系統記憶體2 〇、 一系統記憶體2 2、及一系統記憶體2 4係分別連接到整體性 匯流排1 2。每一該等系統記憶體代表了一不同類型的記憶 體。系統記憶體2 0係標示為實施一類型A ’系統記憶體2 2 係標示為實施一類型B,且系統記憶體2 4係標示為實施一 類型C。記憶體類型的例子包括動態隨機存取記憶體 (Dynamic Random Access Memory ;簡稱DRAM)、快閃記 憶體、唯讀記憶體(Read Only Memory ;簡稱ROM)、及靜 感機存取記憶體(Static Random Access Memory ;簡稱 SRAM)。一預定數目的周邊裝置係連接到整體性匯流排 1 2 °作為第一周邊裝置的一周邊裝置2 8係連接到整體性匯 流排1 2,且作為第N個周邊裝置之周邊裝置3 0係連接到整 體性匯流排12。周邊裝置28至30可以是各種的周邊裝置, 其中包括一記憶體控制器、一圖形控制器、一顯示器、及 一鍵盤等。在所示之圖式中,N是一彻預定的整數值。一 匯流排仲裁器3 4係連接到整體性匯流排1 2。此外,另一預 疋數目的輪替匯流排主控裝置係連接到整體性匯流排1 2。 本紙張尺度適用中國S家標準(CNS) Μ規格(⑽χ 297公爱)
裝 訂
線 在所示之圖式中, 排主控裝置38、及 整體性匯流排1 2。 1221968
發明説明 一輪替匯流排主控裝置3 6、一輪替匯流 一輪替匯流排主控裝置4〇係分別連接到 在作業中’ CPU14㈣來協同每—該等周邊裝置、記憶 祖、及輪替匯流排主控裝置而作業,以便執行—預定的系 統功能或作業。係由系,统記憶體2〇、22及24提供並儲存 系統Π)所需的及系統10所產生的被選出之資訊。因為係在 系統1 0内同時執行多個作業,所以匯流排仲裁器34必須用 來控制整體性匯流排12的主控權。為了儘量減少咖㈣ 取系統記憶體的需求’ CPU14具有㈣快取記憶體Η,, 快取記憶體18的儲存容量通常遠小於任何系統記憶體的錯 存容量。快取記憶體18可以是用來存放指令及資料之統— 式快取記憶體,或者可實施不同的快取記憶體模組,而將 指令及資料存放衫同的模組中。快取記憶體㈣常存放 來自系統記憶體2 0、系.统記憶體22、及系統記憶體24的資 訊拷貝。快取1己憶體1 8利用快取記憶體資料段傳輪 系統記憶體2。、系統記憶體22、及系統記憶二= 訊,並將資訊寫回到該等系統記憶體。快取記憶體資料段 傳輸通常經由整體性匯流排1 2而傳輸一 ”區段”或”快取線·, 的資訊,該等一訊包含一資料段序列中的多個資料字組。 在一資料處理系統内實施的許多記憶體係經由資訊的整段 傳輸而進行通訊’其中係在迅速且連續的資料段中傳关次 訊。 ^具 可將資料段傳輸分成兩種類型:有界限的資料段 又 界 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Ϊ221968 五、發明説明(6 限的資料段。圖2的時序圖示出兩種類型的資料段傳輸的— 個例子,用以解釋一有界限的資料段與—無界限的資科段 間之差異。有界限的資料段通常是與快取記憶體相關聯^ 其中一資料段具有一固定長度,且通常具有二的乘冪的— 個數目之”字组傳輸時段"("beat")。例如,採用四個字組 的一快取線長度之一快取記憶體將執行—個包含四個字组 傳輸時段之快取記憶體資料段,而每—字组傳輸時段對應 於四個字財之—料组。圖2所示之有界限的資料段在^ 示的每一快取記憶體資料段中具有四個字组傳輸時段。血 界限的資料段的-個例子可能涉及諸如一直接記憶體存取 (Direct Memory Access ;簡稱DMA)控制器(dmac)等的一 ^替匯流排主控裝置,其中DMA控制器被設定成傳輸一任 意數目的資訊位元組或字组。如圖2所示,該無界限的資料 ,可以是可變。長度,因而一匯流排仲裁器無法可靠地預測 泫DMA控制器何時將釋出匯流排主控權。 圖3示出採用資訊整段傳輸且有不同資料段類型的各種記 的-特徵化之時序圖。圖中示出—整段傳輸模式裝 L、有-起始資枓段或字組傳輸時段,且該起始字輸 接著的各字组傳輸時段為長。例如,該起始字组 是三個時脈的長度’且該等後續的字組傳輸 時段可刀別疋一個時脈的持續♦ 、、 1接m p 1整段傳輸模式裝置 可支极如圖所4#界限的資料段、 常見的整段傳輸模式裝置之例子 料段 體。圖中示出一較慢整段傳輸 &快閃記憶 裝置在相同的時脈持續期間 本紙張尺度適用中國國家標準(CNS) A4規格 •9- 1221968
五、發明説明(7 ) =':=漫)的連續字組傳輸時段。舉例而言,圖 二較慢整段傳係為四個時脈週期的持續期間。對 又正奴傳輸裝置的資料段存取可" 限的。常見的較慢整段傳輸疋揉界限的或有界 地1快整段傳輸裝置則呈現—串連續的較短字组傳= :之:貝:。在圖3所示之例子中,圖示每—字组傳輸時段口 =時脈週期的持續期間。如同整段傳輸模式裝置及: 又傳輸裝置,對一較快整段傳輸裝置的資料段存取可 以疋圖7F之無界限的,也可以是有界限的。 圖4不出根據本發明的圖!所示匯流排仲裁器“的一實施 例之-詳細例子。為了便於理解,圖i至圖*的所有共同元 件都採用相同的代號。—邏輯電路5()具有_連接到整體性 匯流排12之一第一輸入端,用以接收一目前傳輸類型信 號二該目前傳輸類型信號53可包括與經由整體性匯流排12 傳送的現行或目前傳輸相關聯的各種資訊。各類資訊的例 子包括(但不限於)用來識別整體性匯流排12目前正在傳輸 指令(亦即程式)資訊或資料資訊之資訊。其他的目前傳輸 類型資訊可包括:目前傳輸是一讀取或一寫入傳輸;目前 傳輸是一單一傳輸或一多個傳輸;目前傳輸是一有界限的 資料段或一無界限的資料段;哪一所選擇的記憶裝置係與 目m傳輸相關聯;以及何種類型的記憶裝置係與目前傳輸 相關聯。邏輯電路5〇亦具有複數個匯流排要求輸入端,用 以分別自CPU 14以及輪替匯流排主控裝置36、38、及40 中之每一裝置接收一匯流排要求信號。自直接自每一該等 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1221968 A7
1221968 A7 B7 五、發明説明(9 ) 預足輸入端。多工器6 8的一輸出端係連接到策略選擇邏 輯電路54之控制暫存器56。 在作業中’匿》瓦排仲裁器3 4係用來控制資料處理系統i 0 内的哪一裝置是整體性匯流排1 2之主控裝置(亦即,具有使 用整體性匯泥排之權利)。雖然圖示之匯流排仲裁器W是資 料處理系統1 〇内獨立的且與其他有所不同的,但是我們當 了解,亦可將匯流排仲裁功能放入cPU丨4或資料處理系統 10的其他部分中’而不須以一不同的模組來執行匯流排仲 裁。匯流排仲裁器34在接收到使用整體性匯流排12的一個 或夕個匯泥排要求時,利用與一目前傳輸有關的資訊來作 出正m f生匯流排1 2控制權決定。當邏輯電路5 〇自cpu〗4以 及輪替匯浼排主控裝置36、38及4〇中之任一裝置接收到一 個或多個匯流排要求時,即根據與應先服務哪一匯流排要 求有關的某些預定準則,而在在邏輯電路5 〇内作出一決 足在所示之圖式中,係根據一優先順序準則而作出該決 疋,但是我們當了解,亦可使用不涉及優先順序之其他準 則,例如按照循環順序來選擇。邏輯電路5 〇將一用來指示 一最高優先順序的競爭主控裝置(亦即,對應於被選擇提供 服務的匯流排要求)之信號提供給多工器58,且多工器58 利用該信號來選擇與該最高優先順序主控裝置相關聯的控 制暫存器5 6之控制欄位。係利用一用來決定匯流排仲裁器 34針對提出要求的該特定裝置而要使角的仲裁策略之使用 者設計或使用者控制之編碼(亦即一控制值),而將控制暫 存态56之茲控制襴位編碼。一使用者可使用受匯流排仲裁 -12 - 本紙張尺度適用巾國國家標準(CNS) Μ規格x撕公爱y 1221968
器34控制的-積體電路的_積體電路接腳上之一信號或電 J,或在資物系統1〇内執行一使用者提供的軟體指 令,而產生孩控制值,或促成該控制值的產生。邏輯電路 5〇然後將控.j暫存器56的所選擇控制欄位解碼,並決定是 ,將待決定的資料段傳輸期間之整體性匯流排〃主控權授 予資料處理系統i 〇内i高優先順序的競爭匯流排主控裝 置,或者決定是否必須等候進行中的—資料段傳輸之完 成。邏輯電路50根據目前傳輸類型信號53、及控制暫存器 56中存放的資訊,而針對提出要求的輪替匯流排主控裝置 3、6、3 8及40中-輪替匯流排主控裝置,有條件地觸發該匯 =排授丁 CPU #號或一匯流排授予信號。如果匯流排主控 權被轉移給_並非執行目前傳輸的主控裝置之一主控裝置 (亦、P自I <亍或目前通訊匯流排主控纟置之轉移主控裝 ^態^,則中斷該目前傳輸,並取消前觸發的匯流排 ^ 丁仏號,以便強制釋出整體性匯流排。,並因而讓該最 :優先順序的主控裝置取得一正在進行的資料段傳輸之匯 机排王控權。我們當了 _ ’使用者可將控制暫存器56設定 成使一資料處理系統有更大的彈性及能力來調整中斷匯流 時間。更具體而言’可利用將特定的信號輸入用來 貫她貝料4理系統1()的_積冑電路之預定積體電路接聊, 或利用f料處理系統1 Q内存放的信號,而以將要由邏輯電 路5 0解澤的特定匯流排仲裁策略編碼來設定控制暫存器 在替代貫施例中,使用者可在軟體指令控制下,或利 用其他的使用者程式設定技術,而設定控制暫存器5 6。
裝 訂
X 297公釐) 1221968 A7 B7 五、發明説明(11 圖5示出可在控制暫存器56内的每一控制欄位中使用的一 編碼例子。有許多可以使用的不同編㉟,且我們當了解, 可以容易地修改或擴張本文所提供的例子。為了便於解 說,假設選擇了 一個三位元的編碼欄位,因而提供了總共 有八個的不同編碼。圖5所示之編碼示出了—種基於下列原 則的仲裁策略,所根據的原則包括:在資料段傳輸週期中 是否將容許匯流排控制權之改變;是否將根據所傳送的資 訊類型(料,指令或程式資訊還是資料資訊)而容許匯流 =控制權〈改變;是否將根據發生了對_系統記憶體的一 讀取或寫人作業,而容許匯流排控制權之改變;以及是否 將根據發生了-快取記憶體資料段傳輸(亦即—有界限的資 料段傳輸)或-更-般性的無界限的循序資料段傳輸,而容 許匯流排控制權之改變。仲裁策略可基於其他的因素、或 本文所述的該等特徵之—組合。_旦已識別出在整體性匯 流排12上呈現哪—類型的目前傳輸之後,邏輯電路可建 構成以-正確的匯流排授予信號作出最佳的回應。例如, 在資=處理系統10的某些實施例中,如果識別出—快取記 憶體資料段目前正出現在整體性匯流排12,則在發出一將 改變匯流排主控權的匯流排授予信號之前,錢完成該快 取^憶體資料段的傳輸。然而,如果並未出現-快取記憶 組貝料& 可因與—#界限的循序資料段相關聯的不確 疋長度Λϋ出一匯流排授予信豸。伕取記憶體資料段傳 輸不同於無界限的循序資料段傳輸,這是因為快取記憶體 資料長通常具有諸如四或人個字组傳輸時段等的—有限且 •14-
裝 訂
線 1221968 A7 B7 五、發明説明(12 ) 已知的長度。因此’與該快取記憶體資料段相關聯的傳輸 時間是有界限的。若在—快取線資料段傳輸的有限時段中 不將匯流排授予一輪替主控裝置,則由於可以有最佳的整 羧傳輸圮憶體作業,並儘量減少cpu搭配阻塞的快取記憶 體的停頓週期之數目,而可提昇系統效能。 此外,在資料處理系統丨〇的某些實施例中,如果發生了 一讀取作業,而使資訊自其中一個系統記憶體提供給 CPU 1 4,則將該資訊視為重要到足以避免CPU丨4的一潛在 仔頓狀悲,以便在容許一匯流排主控權改變之前完成該資 料段交易。然而,如果發生了 一寫入作業,則可在一特定 的系統應用中發生一匯流排主控權之改變,而不會顯著降 低系統效能。本發明可讓一使用者調整與何時可改變通訊 匯流排主控權相關聯的一特定應用規則。因此,本段内所 說明的該等規則可能並不必然適用於所有的系統,且可在 控制暫存器5 6中設定適當的編碼,以便將一特定的系統應 用最佳化。 在某些特殊的情況中,一快取線填入所需之時間長度可 能超過一時間急迫的輪替匯流排主控裝置之最大必要延遲 時間。這些主控裝置需要立即使用該匯流排,且此類要求 的頻度通常是較低的。對於此類的主控裝置,重要的是要 中斷任何的資料段序列並於爾後再恢復該資料段序列,而 不必顧及要求該資料段的CPU及被存取的記憶體系統之較 低的效率。最好是儘量減少一系統中資料段傳輸中斷的發 生’並將資料段傳輸中斷限定於一組有限的主控裝置。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) I221968
4:::二一個_的編碼指示:在任何快取記憶 &貝料㈣輸週期中’不容許任何的匯流排主 對於涉及資料段傳輸的系統設計而言, ^又 的。如果一匯流排主控裝置在定義上是當:該匯 二正在整段傳輸資訊時不容許對該匿流排主控一 權’則該匯流排主控裝置無須額外的邏 中一個⑴的編碼指示:在任何資料段傳輸週期中,都容 許匯流排主控權的轉移…侧!的編碼指示:只有在1 令快取記憶體(1快取記憶體)資料段傳輸週期中或_益界限 的資料段傳輸中,才容許一匯流排主控權的改變。亦即, 當進行快取記憶體資料段傳輸時,只有在該廬流排上的資 訊類型是程式資訊,且該資料段傳輸是無界限的情形下, 或者在進行任何類型的一無界限的資料段傳輸時,才容許 匯泥排主控權的改變。-細1G的編碼指示:如果發生一快 取記憶體資料段傳輸時,則只有在—資料快取記憶體㈣ ^己憶體)資料段讀取週期中,可容許匯流排主控權的改 變。因此’該編碼指示了三個準則:⑴資訊是資料,·⑺ j段,-快取記憶體資料段;以及⑺匯流排上的交易是 八=取父易。一個011的編碼指示:只有在快取記億體資料 長靖取週期中,或發生任何類型的無界限的資料段傳輸 時,才可容許匯流排主控權的改變心们⑽的編碼指示: =有在快取記憶體資科段寫入週期中,或發生任何類型的 典界限的貝料段傳輸#,才彳容許匯流排主控權的改變。 -16- 本纸張尺度適财目國家標準(CNS「I4規格(⑽,7公爱) 1221968 曹 A7
個1=1的編碼指示:只有在資料快取記憶體資料段寫入週 、月j7决取圮憶體資料段傳輸週期中,或發生任何類型 =然界限的f料段傳輸時,才可容許匯流排主控權的改 •個110的編碼指不:只有在資料快取記憶體資料段傳 輸,期中,或發生任何類型的無界限的資料段傳輸時,才 :谷彳匯泥排王控權的改變。因此,提供邏輯電路5 0的邏 輯以便在策略選擇邏輯電路5 4呈現特定值時,辨 識所述 裝 訂 的故些限制作為—仲裁策路。匯流排仲裁器34可回應該編 馬之拴制:貝訊,而針對整體性匯流排丨2上的資訊之整段傳 輸執彳T至少兩種不同的仲裁策略。該等變化可讓使用者能 夠針對系統中需要匯流排主控權且在某一預定選擇方案 下可取得匯流排主控權之每一電路模組,設定與資料段傳 輸相關聯的-依照各別需求而制定之仲裁策略。我們當了 解,與此處所揭示的一整體性資料匯流排上的整段傳輸資 訊相關聯之仲裁方法不同於在數個提出要求的主控裝置中 選出一個主控裝置所用之演算法。 圖6示出對使用兩個位元的欄位的控制暫存器56内之各欄 位的一種編碼方式。一個〇〇的編碼指示:在資料段傳輸週 期中,不容許任何匯流排主控權的改變;而一個n的編碼 則指示:在任何資料段傳輸週期中,都容許匯流排主控權 的改變。一個01的編碼指示:在存取一整段傳輸模式裝置 期間,不容許任何匯流排主控權的改t。一個10的編碼指 示:在存取一快速記憶裝置期間,不容許任何匯流排主控 權的改,菱。因此,舉该例子而了,一使用者顯然可根據一 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1221968 A7 _ B7 五、發明説明(~^ : " — 提出要求的裝置是在匯流排控制權屬於一涉及dram或快 閃記憶體的傳輸時還是在該傳輸涉及一 SRAM時提出一要 求,而設定一仲裁策略。 此外’可將控制暫存器6 2 - 6 5及多工器6 8與控制暫存器 56結合,以便根據匯流排主控裝置或資料段傳輸類型,而 提供選擇性控制。因為資料段傳輸的類型通常與不同的裝 置有關,所以該裝置的特性可能也會影響到仲裁協定的選 擇。每一控制暫存器6 2 - 6 5係與一特定的匯流排主控裝置 有關,且可根據哪一匯流排主控裝置有目前的匯流排控制 權以及哪一匯流排主控裝置正在要求匯流排控制權,而改 變系統中每一主控裝置的控制襴位(亦即匯流排仲裁協 足)。多工器68根據目前主控裝置信號55所提供的資訊, 而選擇控制暫存器62-65中的一個控制暫存器。對於每一 潛在的匯流排主控裝置而言,根據現用的匯流排主控裝 置,而將控制暫存器6 2 - 6 5中所選擇的一個控制暫存器提 供給策略選擇邏輯電路54。策略選擇邏輯電路54然後可利 用所提供的一個控制暫存器62_65内的該等控制欄位來決 定目前匯流排主控裝置的匯流排佔用期間之仲裁策略。可 以每一目前匯流排主控裝置獨有的資訊來設定控制暫存器 62-、65,因而可以與所有其他主控裝置的匯流排佔用無關 足万式設定一特定匯流排主控裝置的匯流排佔用期間之匯 流排仲裁協定。對各別主控裝置的選蘀性控制權可依據不 同的王控裝置佔用匯流排之情形而改變匯流排仲裁協定, 且可將該選擇性控制權最佳化,以便進一步提昇系統效 -18-
16 五、發明説明 現在我們當了解,本發明 他儲存裝置中的一組控 ^ 一種使用一暫存器或其 料段傳輸期間處理仲^方^其他的發訊機制來控制資 之每-潛在主控裝置法及系統。對於系統中 控制資料段傳f。疋” 了一控制資訊襴位,用以 諸如-1快取/裁^齡内,可針對 記憶體複製回丨夬取記憶體填入、,^ 權。在-替代實:乂 類型的傳輸而提供-控制 一裝置及W w中’孩担制搁位存有對應於所選擇的 資料段=援的資料段傳輸類型之控制資訊。在 要求二丨:月間二如果—輪替主控裝置對該匯流排提出- “ ^ &據進行中的傳輸類型及相關聯的控制 應設定’而審核該要求。 因為實施本發明之裝置大部分包含熟習此項技藝者所習 ,、口的各種電子组件及電路,所以將以不超過前文所述且超 過-般人認為必要的詳細程度來說明電路細節,以便本發 明的基本觀念可以被了解及理解,但不會模糊了或脫離^ 本發明的揭示事項。 在則又的說明書中,係參照一些特定的實施例而說明本 發明。然而,對此項技藝具有一般知識者當可了解,在不 脫離下文申請專利範圍所述的本發明之範圍下,仍可作出 各種修改及改變。例如,配合本發明而使用任何類型的記 憶體及任何類型的快取記憶體。可根據特定的系統而將各 種:貝料段傳輸策略編碼。可經由與前文說明中使用的控制 -19- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 1221968 A7 B7 五、發明説明(17 暫存器不同的方法或結構而提供控制策略資訊。此外,雖 然-系統中只有-個匯流排主控裝置可使用匯流排交易, 但是可採用本發明。m將本說明書及各圖式視為舉 例,而並非對本發明加以限制,且所有此類修改係包 本發明的範圍内。 σ 前文已參照-些特定實施例而說明了各項效益、其他優 點、及問題的解決方案。然而’並不將該等效益、並他優 ::及問題的解決方案、以及可使任何效益、優點、或解 、、万案發生或成為更明顯的任何元素視為任何或所有 ^利範圍的關鍵性的、或必要的、或不可或缺 : 裝 素。在本文的用法中,術語"包含"或該術語的任何 利在涵蓋-非獨有的包含性,例如包含—清單的^件^ ―心序、万法、物品、或裝置不只是包含那些元件,而且 也包含並未明顯列出的或此種程序、方法、物品、 所固有的其他元件。 4策置
-20· !221968 A7 B7 五、發明説明(18 ) 立件符號對照表 .序號 元件編號 原文 中文 1 10 data processing system 資料處理系統 2 12 global bus 整體性匯流排 3 14 central processing unit 中央處理單元 4 16 bus interface 匯流排介面 5 18 cache 快取記憶體 6 20 system memory 系統記憶體 7 22 system memory 系統記憶體 8 24 system memory 系統記憶體 9 28 peripheral 周邊裝置 10 30 peripheral 周邊裝置 11 34 bus arbiter 匯流排仲裁器 12 36 alternate bus master 輪替匯流排主控裝置 13 38 alternate bus master 輪替匯流排主控裝置 14 40 alternate bus master 輪替匯流排主控裝置 15 50 logic circuit 邏輯電路 16 53 current transfer type signal 目前傳輸類型信號 17 54 policy select logic circuit ^略選擇邏輯雷路 控制暫存器 18 56 control register 19 58 multiplexer 多工器 20 62-65 control register ---—.—— 21 68 multiplexer - 多工器 22 55 current master signal__ -21 - 本纸張尺度適用中園國家襟準(CNS) A4規格(210 X 297公釐)

Claims (1)

1221968 A B c D 、申請專利範圍 1 · 一種具有一用來控制一通訊匯流排的使用的裝置之系 統’包含: 複數個通訊匯流排主控裝置,至少一個該等複數個通 訊匯流排主控裝置係耦合到該通訊备流排,以便在通訊 匯流排主控裝置成為一匯流排主控裝置時,在資料段傳 輸週期中經由該通訊匯流排而傳送資訊;以及 季禺合到該通訊匯流排之一匯流排仲裁器,該匯流排仲 裁器係回應想要該通訊匯流排的主控權該等複數個通訊 匯流排主控裝置之兩個通訊匯流排主控裝置,該匯流排 仲裁器實施一仲裁策略,用以選擇性地容許該等複數個 通訊匯流排主控裝置中之一通訊匯流排主控裝置唯一地 取得該通訊匯流排之主控權,該匯流排仲裁器具有受使 用者控制之電路,用以接收控制資訊,該控制資訊可在 該等複數個通訊匯流排主控裝置中之一現有的通訊匯流 排主控裝置進行資訊的整段傳輸期間中之任何時間重新 指疋該通訊匯流排之控制權,而無須等候該通訊匯流排 上的一目前存在的資料段通訊之結束。 2 ·如申請專利範圍第1項之系統,其中該匯流排仲裁器所接 收的居控制:貝訊根據該通訊匯流排上目前存在的資料段 傳輸之類型,而決定該仲裁策略。 3.如申請專利範圍第2項之系統,其中係根據該通訊匯流排 上目前存在的資料段傳輸之類型是一-有界限的資料段傳 輸或一無界限的資料段傳輸,而決定該仲裁策略。 4 .如申請專利範圍第2項之系統,進一步包含: -22- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) !22196^ j ABCD 、申請專利範圍 韓合到該通訊匯流排之一記憶體,其中係根據該通訊 匯流排上目前存在的資料段傳輸之類型是對該記憶體的 —讀取或寫入,而決定該仲裁策略。 •如申请專利範圍第1項之系統,其中該匯流排仲裁器所接 收的該控制資訊根據該等複數個通訊匯流排主控裝置中 之那一通訊匯流排主控裝置目前具有該通訊匯流排之控 制權,而決定該仲裁策略。 6·如申請專利範圍第1項之系統,其中該匯流排仲裁器所接 收的該控制資訊根據該等複數個通訊匯流排主控裝置中 之哪一或哪些通訊匯流排主㈣置目#正要求該通訊匯 流排之控制權,而決定該仲裁策略。 •如申凊專利範圍第1項之系統,其中該匯流排仲裁器所接 收的該控制資訊根據正在回應該通訊匯流排上目前存在 的一資料段傳輸之一記憶裝置之資料段類型,而決定該 仲裁策略。 Μ 8. 如申請專利範圍第Η之系統,其中該受使用者控 路進一步包含: -個或多個暫存器’用以儲存—使用者所決定的至少 -個預定控制信號,而該預定控制信號係規定該仲裁策 略0 9. 如申請專利範圍第8項之系統,其中該匯流排仲 — 步包含·· 一 耦合到該等-個或多個暫存器之邏輯電路,該 路係回應該等至少一個箱令从立丨^ J個預疋控制信號及該通訊匯流排所 23- 本紙張尺度適用中國國家標準(CNS) A4規格^1
、申請專利範園 t的―目前資料段傳輸之-預定特徵,而執行該仲裁 種用來控制一系統中的一通訊匯流排的使用之方 包含下列步驟·· / ’ 士將一控制值經由一受使用者控制之裝置而提供給一匯 机排仲裁器,該控制值於資訊的整段傳輸期間在一預A 複數個仲裁策略中選擇一個仲裁策略,以便在複數個: 流排王控裝置中選擇匯流排主控權。 η.如申請專利範圍第10項之方法,進一步包含下列步騾: 將一狀態信號提供給該匯流排仲裁器,該狀態信號包 含用來提供與經由該通訊匯流排傳送的一目前資料段= 輸有關之類型資訊;以及 利用該控制值及該狀態信號’在一目前匯流排主#裝 置進行資訊的一則于整段傳輸·中之任何時間重新指 定該通訊匯流排之控制權,而無須等候該現行整段傳^ -24 - 本紙張尺度適财SS家標準(CNS) Α4規格(21GX 297公釐) 〜' ---
TW091111284A 2001-06-23 2002-05-28 System having an apparatus for controlling use of a communication bus and method for controlling use of a communication bus in a system TWI221968B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/888,278 US6775727B2 (en) 2001-06-23 2001-06-23 System and method for controlling bus arbitration during cache memory burst cycles

Publications (1)

Publication Number Publication Date
TWI221968B true TWI221968B (en) 2004-10-11

Family

ID=25392904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091111284A TWI221968B (en) 2001-06-23 2002-05-28 System having an apparatus for controlling use of a communication bus and method for controlling use of a communication bus in a system

Country Status (8)

Country Link
US (1) US6775727B2 (zh)
JP (1) JP4139771B2 (zh)
KR (1) KR100899951B1 (zh)
CN (1) CN1230758C (zh)
DE (1) DE10296959T5 (zh)
GB (1) GB2390200B (zh)
TW (1) TWI221968B (zh)
WO (1) WO2003001388A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI506536B (zh) * 2013-01-10 2015-11-01 Accton Technology Corp 執行裝置及其堆疊方法與堆疊系統
CN107480081A (zh) * 2016-06-07 2017-12-15 旺宏电子股份有限公司 具有可中断指令序列的存储器及其操作方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7107365B1 (en) * 2002-06-25 2006-09-12 Cypress Semiconductor Corp. Early detection and grant, an arbitration scheme for single transfers on AMBA advanced high-performance bus
JP2004062319A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp データ処理装置
DE10300342A1 (de) 2003-01-09 2004-07-22 Wilhelm Karmann Gmbh Cabriolet-Fahrzeug
US6971033B2 (en) * 2003-01-10 2005-11-29 Broadcom Corporation Method and apparatus for improving bus master performance
CN1296844C (zh) * 2003-06-20 2007-01-24 上海奇码数字信息有限公司 数据传送方法和数据传送***
GB0317699D0 (en) * 2003-07-29 2003-09-03 Ibm A copy engine and a method for data movement
US7013357B2 (en) * 2003-09-12 2006-03-14 Freescale Semiconductor, Inc. Arbiter having programmable arbitration points for undefined length burst accesses and method
US7334059B2 (en) * 2004-03-03 2008-02-19 Freescale Semiconductor, Inc. Multiple burst protocol device controller
WO2006024193A1 (fr) * 2004-08-30 2006-03-09 Magima Digital Information Co., Ltd. Procede et systeme pour transfert de donnees
CN1307571C (zh) * 2004-11-26 2007-03-28 上海广电(集团)有限公司中央研究院 一种低速总线结构及其数据传输方法
US7617338B2 (en) * 2005-02-03 2009-11-10 International Business Machines Corporation Memory with combined line and word access
KR100633773B1 (ko) * 2005-07-01 2006-10-13 삼성전자주식회사 버스 시스템 및 버스 중재 방법
US8225297B2 (en) 2005-12-07 2012-07-17 Microsoft Corporation Cache metadata identifiers for isolation and sharing
US8813052B2 (en) * 2005-12-07 2014-08-19 Microsoft Corporation Cache metadata for implementing bounded transactional memory
US8001538B2 (en) 2005-12-07 2011-08-16 Microsoft Corporation Software accessible cache metadata
US7865897B2 (en) 2006-02-03 2011-01-04 Freescale Semiconductor, Inc. Selective transaction request processing at an interconnect during a lockout
US8898652B2 (en) * 2006-03-23 2014-11-25 Microsoft Corporation Cache metadata for accelerating software transactional memory
US9043553B2 (en) * 2007-06-27 2015-05-26 Microsoft Technology Licensing, Llc Leveraging transactional memory hardware to accelerate virtualization and emulation
US8176253B2 (en) * 2007-06-27 2012-05-08 Microsoft Corporation Leveraging transactional memory hardware to accelerate virtualization and emulation
US8266387B2 (en) * 2007-06-27 2012-09-11 Microsoft Corporation Leveraging transactional memory hardware to accelerate virtualization emulation
JP2009116702A (ja) * 2007-11-07 2009-05-28 Toshiba Corp 半導体集積回路
US8478920B2 (en) * 2010-06-24 2013-07-02 International Business Machines Corporation Controlling data stream interruptions on a shared interface
US20120089759A1 (en) * 2010-10-08 2012-04-12 Qualcomm Incorporated Arbitrating Stream Transactions Based on Information Related to the Stream Transaction(s)
CN102724389B (zh) * 2011-11-15 2017-06-13 新奥特(北京)视频技术有限公司 一种同平台非编***间的监视器输出方法
FR2982961B1 (fr) * 2011-11-22 2014-09-05 Schneider Electric Usa Inc Arbitrage de dispositif de commande prioritaire
CN103257942B (zh) * 2013-03-27 2015-12-02 青岛中星微电子有限公司 一种片上***共享总线请求处理的方法及装置
US9606853B2 (en) * 2014-03-28 2017-03-28 Intel Corporation Protecting a memory device from becoming unusable
US10475492B1 (en) 2018-07-27 2019-11-12 Macronix International Co., Ltd. Circuit and method for read latency control

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710916A (en) * 1985-08-02 1987-12-01 Gte Laboratories Incorporated Switching apparatus for burst-switching communications system
DE3782335T2 (de) * 1987-04-22 1993-05-06 Ibm Speichersteuersystem.
US5388228A (en) 1987-09-30 1995-02-07 International Business Machines Corp. Computer system having dynamically programmable linear/fairness priority arbitration scheme
US4987529A (en) 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
US5072365A (en) 1989-12-27 1991-12-10 Motorola, Inc. Direct memory access controller using prioritized interrupts for varying bus mastership
KR920004993A (ko) * 1990-08-28 1992-03-28 한태희 버스 중재 로직을 가진 컴퓨터 시스템
DE69320508T2 (de) 1992-03-04 1999-03-04 Motorola, Inc., Schaumburg, Ill. Verfahren und Gerät zur Busarbitrierungsdurchführung mit einem Arbiter in einem Datenverarbeitungssystem
US5467295A (en) 1992-04-30 1995-11-14 Intel Corporation Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit
US5535333A (en) * 1993-03-30 1996-07-09 International Business Machines Corporation Adapter for interleaving second data with first data already transferred between first device and second device without having to arbitrate for ownership of communications channel
JPH0830549A (ja) * 1994-07-18 1996-02-02 Fuji Xerox Co Ltd バス制御装置
US5889973A (en) 1995-03-31 1999-03-30 Motorola, Inc. Method and apparatus for selectively controlling interrupt latency in a data processing system
US5758105A (en) * 1995-12-04 1998-05-26 International Business Machines Corporation Method and apparatus for bus arbitration between isochronous and non-isochronous devices
US5822758A (en) * 1996-09-09 1998-10-13 International Business Machines Corporation Method and system for high performance dynamic and user programmable cache arbitration
US5894562A (en) 1996-10-28 1999-04-13 Motorola, Inc. Method and apparatus for controlling bus arbitration in a data processing system
US5944800A (en) * 1997-09-12 1999-08-31 Infineon Technologies Corporation Direct memory access unit having a definable plurality of transfer channels
US6088751A (en) * 1998-02-12 2000-07-11 Vlsi Technology, Inc. Highly configurable bus priority arbitration system
US6330646B1 (en) * 1999-01-08 2001-12-11 Intel Corporation Arbitration mechanism for a computer system having a unified memory architecture
US6687821B1 (en) * 2000-03-31 2004-02-03 Intel Corporation System for dynamically configuring system logic device coupled to the microprocessor to optimize application performance by reading from selection table located in non-volatile memory
US6513089B1 (en) * 2000-05-18 2003-01-28 International Business Machines Corporation Dual burst latency timers for overlapped read and write data transfers
US6772254B2 (en) * 2000-06-21 2004-08-03 International Business Machines Corporation Multi-master computer system with overlapped read and write operations and scalable address pipelining
US6671284B1 (en) * 2000-08-04 2003-12-30 Intellon Corporation Frame control for efficient media access
US6564304B1 (en) * 2000-09-01 2003-05-13 Ati Technologies Inc. Memory processing system and method for accessing memory including reordering memory requests to reduce mode switching

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI506536B (zh) * 2013-01-10 2015-11-01 Accton Technology Corp 執行裝置及其堆疊方法與堆疊系統
US9367506B2 (en) 2013-01-10 2016-06-14 Accton Technology Corporation Executive device and control method and electronic system thereof
CN107480081A (zh) * 2016-06-07 2017-12-15 旺宏电子股份有限公司 具有可中断指令序列的存储器及其操作方法
TWI639086B (zh) 2016-06-07 2018-10-21 旺宏電子股份有限公司 具有可中斷指令序列的記憶體及其操作方法
US10289596B2 (en) 2016-06-07 2019-05-14 Macronix International Co., Ltd. Memory and method for operating a memory with interruptible command sequence
CN107480081B (zh) * 2016-06-07 2020-05-12 旺宏电子股份有限公司 具有可中断指令序列的存储器及其操作方法

Also Published As

Publication number Publication date
GB2390200B (en) 2005-05-18
JP2004531830A (ja) 2004-10-14
US20020199052A1 (en) 2002-12-26
US6775727B2 (en) 2004-08-10
CN1230758C (zh) 2005-12-07
GB0324805D0 (en) 2003-11-26
KR20040012964A (ko) 2004-02-11
KR100899951B1 (ko) 2009-05-28
DE10296959T5 (de) 2004-08-05
WO2003001388A1 (en) 2003-01-03
JP4139771B2 (ja) 2008-08-27
GB2390200A (en) 2003-12-31
CN1507592A (zh) 2004-06-23

Similar Documents

Publication Publication Date Title
TWI221968B (en) System having an apparatus for controlling use of a communication bus and method for controlling use of a communication bus in a system
US20220100696A1 (en) Techniques for command validation for access to a storage device by a remote client
KR101881089B1 (ko) 스트림 트랜잭션 정보에 기초하여 페이지 관리 정책들을 적용하기 위한 메모리 제어기들, 시스템들 및 방법들
KR19990067846A (ko) 버스 시스템 동작 방법 및 장치
TW200931250A (en) Memory controller for performing memory block initialization and copy
KR101247247B1 (ko) 클락 신호의 출력을 제어할 수 있는 컨트롤러 및 상기 컨트롤러를 구비하는 시스템
JP4250207B2 (ja) 対称多重処理システム、そのための割込制御ユニット、および対称多重処理システム内でプロセッサ割込信号を開始するための方法
KR20210038313A (ko) 레이턴시에 중점을 둔 판독 동작과 대역폭에 중점을 둔 판독 동작 사이의 동적 변경
JP3709040B2 (ja) 非同期データ処理装置
TW202121879A (zh) 透過虛擬匯流排編碼傳播遙測資訊的系統、設備及方法
JP2008009817A (ja) 半導体装置及びデータ転送方法
WO2003019399A1 (en) A multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms
JPH06231074A (ja) システムバスの多重アクセス方式
KR900001120B1 (ko) 우선도가 낮은 유니트를 우선도가 높은 위치에 위치시키기 위한 분배된 우선도 회로망 로직을 가진 데이타 처리 시스템
EP1811393B1 (en) Method and system for data transfer
JPH09179816A (ja) データ処理システム(非対称バス・アービトレーション・プロトコル)
US8943238B2 (en) Operations using direct memory access
US6532507B1 (en) Digital signal processor and method for prioritized access by multiple core processors to shared device
CN112445737B (zh) 通过非透明桥设备传输信息的***、方法和该设备
EP1761855B1 (en) Data processing system and method for interconnect arbitration
CN116601616A (zh) 一种数据处理装置、方法及相关设备
KR100487218B1 (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
CN104753830A (zh) 基带芯片及其数据处理方法
KR100190184B1 (ko) 직렬버스를 통해 데이타를 송신하는 회로
JP2002271350A (ja) データ処理システム及び共通バスアクセス方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent