TW583755B - Method for fabricating a vertical nitride read-only memory (NROM) cell - Google Patents
Method for fabricating a vertical nitride read-only memory (NROM) cell Download PDFInfo
- Publication number
- TW583755B TW583755B TW091133597A TW91133597A TW583755B TW 583755 B TW583755 B TW 583755B TW 091133597 A TW091133597 A TW 091133597A TW 91133597 A TW91133597 A TW 91133597A TW 583755 B TW583755 B TW 583755B
- Authority
- TW
- Taiwan
- Prior art keywords
- scope
- patent application
- layer
- memory cell
- nitride read
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
583755 五、發明說明(l) 發明所屬之領域: ,:明係有關於一種非揮發記憶單元極其製造方法, 甘制=士關於一種垂直式氮化物唯讀記憶單元(NROM )及 其1地方法,以提高記憶單元之效能。 先前技術: f 揮發記憶體工業中,氮化物唯讀記憶單元(nr〇m W用4 ^源,西d Μ6年。此新式的非揮發記憶體技術 ' 氮化—氧化(oxide-nitride-〇xide,ΟΝΟ ) 層=閘極介電層並藉由習知之程式化及抹除之機制而建 f出母:'己憶皁元擁有兩分離之位元線。目此,氮化物唯 讀記憶單元隻位元線大小約為整個記憶單元面積之一半。 由=晶粒之尺寸大小為成本架構中的主要要素,顯然這 就疋亂化物唯讀記憶單元技術為何能具有經濟上的競 之原因。 第1圖係繪示出傳統氮化物唯讀記憶單元之結構剖面 示意圖。&記憶單元包含-秒基底丨⑽,其具有兩分離的 位元線(源極及汲極)102 ,兩位元線絕緣層1〇4係各設置 於兩位元線102之上方,且一0N0層112係設置於兩位元線 102之間的基底100上方。此〇N〇層丨12係由一底層氧化矽声 106、一氮化矽層108、及一上層氧化矽層丨1〇依序堆疊而" 成。一閘極導電層(字元線)1丨4係設置於位元線絕緣層 104及0Ν0層112上方。 在0Ν0層112中的氮化矽層Η2具有兩電荷儲存區 1 0 7, 1 09,其鄰近於位元線1〇2。兩電荷儲存區1〇7, 1〇9係 0548-8786TWF(Nl) ; 91132 ; Spin.ptd 第6頁 583755 五、發明說明(2) 在程式化記憶單元期間用以儲存電荷。當利用電荷儲存區 1 0 7私一式化左邊的位元時,左邊的位元線1〇2作為汲極並接 收一咼程式化電壓。同時,右邊的位元線1〇2係作為源極 並接地。同理:當利用電荷儲存區1〇9程式化右邊的位元 時右邊的位元線1 〇 2作為沒極並接收一高程式化電壓。 一同時,左邊的位元線1 〇 2係作為源極並接地。再者, 當讀取左邊的位元(電荷儲存區1〇7)時,左邊的位元線 102作為源極且右邊的位元線1〇2係作為汲極。同理,當讀 取右邊的位兀(電荷儲存區丨〇 9 )時,右邊的位元線1 〇 2作 ^源極且左邊的位元線丨02係作為汲極。另外,進行抹除 時,其源汲極的相對位置與進行程式化時相同。 / —為了增加A憶單元密度以提升積體電路之積集度,必 須縮小位兀線之面積或縮小〇N〇層之寬度(兩字元線之間 距)。不幸地,當縮小位元線之面積時,會提高位元線之 電阻而造成記憶裝置的操作速度降低。另一方面,若縮小 0^10層之見度,則會在程式化、抹除或讀取期間發生記憶 早兀中兩電荷儲存區相互干擾(cell disturbance)的情 形。,別是當0N0層之寬度小於1〇奈米(nm)時。亦即, =:單兀密度會文限於上述原目而無法增加積冑電路之積 集度。 發明内容: =此’本發明之目的在於提供一種新穎的垂直式 唯讀記憶單元及其製造方法,其利用溝槽側壁的基 底作為亂化物唯讀記憶單元之通道1以降低位元線之電
583755 五、發明說明(3) P且。 本發,之另一目的在於提供—種新穎的垂直式氮化物 唯讀記憶單元及其製造方法,其藉由形成垂直式的通道以 取代傳統水平式之通道’藉以防止在進行程式化、抹除或 讀取期間發生記憶單元干擾(cell disturbance)。 根據上述之目的,本發明提供一種垂直式氮化物唯讀 記憶=之製造方法。t先,提供具有至少一溝槽之基底 ,且/ a之側壁形成有一間隙壁。隨後,以間隙壁作為罩 幕以對,底f施離子植A,而|鄰近基底纟面及溝槽底部 之基底中形成作為位元線之摻雜區。接下|,在位元線上 方形成位兀線絕緣層並接著去除間隙壁。之後,順應性形 成一絕緣層於位元線絕緣層表面及溝槽側壁以作為^極 電層。最後,纟絕緣層上形成—導電層並填人溝槽以作為 字元線。 ” =據上…的’本發明提供一種垂直式氮 憶單^括:—具有至少—溝槽之基底 、複數位几線、複數位元線絕緣層、一閘極介電層及一丰 ::。:”元線係形成於鄰近基底表面及溝槽底部之基 底中,且母一位兀線上方設置有位元線絕緣層。 層係順應性地設置於溝槽側壁及位元線絕緣層表面。^ 線係3又置於閘極介電層上方並填入溝槽。 其中,為元線係藉由磷離子植入所形成且 層係藉由熱氧化法所形成。再者,閉極介電層係緣 虱化-乳化(ΟΝΟ)層’而字元線係由複晶矽所構成。
0548-8786TWF(Nl) ; 91132 : Spin.ptd 第8頁 583755
為讓本發明之上述目的、特徵和優點能更明顯易懂, 下文特舉較佳實施例,並配合所附圖式,作詳細說明如 下: 實施方式: 以下配合第2a到2 f圖說明本發明實施例之垂直氮化 唯讀記憶單元製造方法。首先,參照第2a圖,提供一基 底2 0 0,例如一矽晶圓。在基底2 〇 〇表面上形成一罩幕層 2〇5,其可為單層結構或數層的堆疊結構。如圖中所示, 罩幕層205較佳是由一層墊氧化矽層2〇2與一層較厚的氮化 石夕層204所組成。其中,墊氧化矽層2〇2的厚度約1〇〇埃 (A )左右,且其形成方法可為熱氧化法或是以習知的常 壓(atmospheric)或低壓化學氣相沉積法(1〇w pressure chemical vap〇r dep〇sUi〇n,LpcVD)沉積而 成在墊氧化矽層20 2之上的氮化矽層204的厚度約在1〇〇〇 到2000埃的範圍,且可利用低壓化學氣相沉積法,以二氣 f烷(SiCl^)與氨氣(㈣3)為反應原料沉積而成。接 ,,在罩幕層205表面上形成一層光阻層2〇β。之後,藉由 習知微影製程於光阻層206中形成複數開口2〇7。 曰 接下來,請參照第2b圖,藉由具有開口 207之光阻層 206作為蝕刻罩幕,對罩幕層2〇5進行非等向性蝕刻製程, 例如反應離子蝕刻(reactive i〇n etching,RIE),以 將光阻層20 6的開口 207圖案轉移至罩幕層205中。接著, 以適當蝕刻溶液或灰化處理來去除光阻層2 〇 6之後,藉由 罩幕層205作為蝕刻罩幕,進行非等向性蝕刻製程,例如
0548-8786WF(Nl) ; 91132 ; Spin.ptd 第9頁 583755 五、發明說明(5) 反^離子蝕刻,以將罩幕層2〇5之開口下方之基底2〇〇蝕刻 至一預定深度而形成深度約為14〇〇〜160〇人之複數溝槽 2 0 8 ° ,下來,請參照第2c圖,將罩幕層2〇5剝除。其中, 剝除氮化石夕層204的方法為濕式蝕刻法,例如是以熱磷酸 (ΙΡ〇4 )為蝕刻液來浸泡而將其去除,剝除墊氧化矽層 2 〇 2的方法為濕式蝕刻法,其例如是以氫氟酸(叮)為蝕 刻液來浸泡。之後,藉由CVD法在基底2〇〇上方及溝槽2〇8 表,順應性形成一氧化矽層210 ,其厚度約1〇()埃左右。此 薄氧化矽層210係用以修補在蝕刻溝槽2〇8期間形成於基底 2〇〇中的缺陷(未繪示)。接著,在氧化矽層21〇上方順應 性沉積一氮化矽層2 11。同樣地,氮化矽層2丨j可利用低壓 化學氣相沉積法,以二氣矽烷(Sicl2H2 )與氨氣(NH3 ) 為反應原料沉積而成。 接下來,請參照第2d圖,非等向性蝕刻氮化矽層2 i i ,例如RIE,以在每一溝槽208的側壁上形成一間隙^212 。之後,利用間隙壁212作為罩幕而在溝槽2〇8的底$及基 底2 0 0表面實施一離子植入,例如使用磷離子,藉以在溝 槽208底部及鄰近基底2〇〇表面處之基底2〇〇中各形雜 區214,以作為位元線。 乡雜 接下來,請參照第2e圖,藉由熱氧化法或其他沉積技 術在每一摻雜區2 1 4上方形成位元線絕緣層2 1 6,例如氧化 矽層。位元線絕緣層2 1 6通常非常厚,用以降低位元線與 字兀線間所形成的電容值。在本實施例中,位元線絕緣層
583755 五、發明說明(6) 2 W厚度約在50 0到700埃的範圍。之後,藉由濕蝕刻依 序去除間隙壁212及氧化石夕層21〇。 蚀幻依 -維ί :…在溝槽2〇8側壁及位元線絕緣層21 6表面順應性 =:223,例如一氧化一氮化_氧化(_)層,以: 為閘極” '層。在本實施例中,此〇Ν〇層223係由一氧化 層218一氮化矽層22〇、及一氧化矽層222依序堆疊而 成,且氮化矽層220及兩氧化矽層218,222的厚度分 30〜10J)埃的範圍。再者,氧化矽層218可藉由熱氧化法形 成。氮化矽層220及氧化矽層222則可藉由CVD法形成。如 先前所述,此ΟΝΟ層223係在記憶單元進行程式化期間作為 儲存電荷之用,而電荷儲存區(未繪示)係位於溝槽2〇8 側壁上的氮化矽層220中並鄰近於溝槽208上方及底部之摻 雜區214。而不同於習之技術之處在於本發明係以溝槽2〇& 側壁之基底2 0 0作為記憶單元之通道。亦即,根據本發明 之氮化物唯讀記憶單元之製造方法,可形成一垂直式通 道,而不同於習之技術中的水平式通道。 最後’请參照第2 f圖,一導電層2 2 4,例如複晶石夕, 係形成於閘極介電層223上方並完全填入溝槽208。在本實 施例中,導電層224的厚度約在15〇〇到200 0埃的範圍且可 藉由CVD法形成。之後,可藉由化學機械研磨法 (chemical mechanic polishing,CMP)對導電層 224 進 行平坦化。接著,在導電層224上塗覆一光阻層(未繪示 )。隨後藉由習知微影及蝕刻程序,藉以定義出由導電層 2 2 4所構成之位元線’如此便完成垂直式氮化物唯讀記憶
583755 五、發明說明(7) 單元之製造,如第3圖所示,其繪示出第2f圖中垂直式氮 化物唯讀記憶單元之平面圖。 同樣地’請參照第2 f圖,其會釋出根據本發明實施例 之垂直式氮化物唯讀記憶單元之結構剖面示意圖。此記憶 單元包含一具有複數溝槽2〇8之基底2〇〇,及形成於鄰近基 底20 0表面及溝槽2〇8底部之基底2〇〇中的複數位元線21 4。 在本實施例中,溝槽208的深度約在1 400到1 60 0埃的範 圍。再者’位元線2 1 4係藉由林離子植入所形成。複數位 兀線絕緣層2 1 6係設置於每一位元線2丨4上方,其厚度約在 50 0到700埃的範圍。一閘極介電層223,例如由一氧化矽 層218、一氮化矽層220、及一氧化矽層222依序堆疊而成 之ΟΝΟ結構,順應性地設置於溝槽2 〇 8側壁及位元線絕緣層 2 1 6表面上。一子元線2 2 4,例如由複晶矽所構成,係設置 於閘極介電層223上並填入溝槽2〇8中。 相較於習知技術,本發明之氮化物唯讀記憶單元具有 一垂直式通道,其可調整出適當的通道長度來防止發生記 憶單元干擾,如先前所述。亦即,通道的長度係取^於溝 槽之深度。只要溝槽的深度夠深,就可避免記憶單元干擾 的情形。再者,由於氮化物唯讀記憶單元的通道位於溝槽 側壁之基底中,因此整個基底平面可供離子植入來形成位 元線之用。亦即,可增加位元線的面積而減少其電阻,藉 以增加氮化物唯讀記憶單元之操作速度。因此,根據本發 明之垂直式氮化物唯讀記憶單元及其製造方法,可提其之 效能。
0548-8786TWF(Nl); 91132 ; Spin.ptd 第12頁 583755 五、發明說明(8) 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此項技藝者,在不脫離本發明之精 神和範圍内,當可作更動與潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。
0548-8786TWF(Nl) ; 91132 ; Spin.ptd 第13頁 583755 圖式簡單說明 第1圖係繪示出傳統氮化物唯讀記憶單元之結構剖面 示意圖。 第2a到2 f圖係繪示出根據本發明實施例之垂直氮化物 唯讀記憶單元製造方法之剖面示意圖。 第3圖係繪示出第2 f圖中垂直式氮化物唯讀記憶單元 之平面圖。 [符號說明] 100、200〜基底; 1 0 2、2 1 4〜位元線; 1 0 4、2 1 6〜位元線絕緣層; 106、 110、210、218、222〜氧化矽層; 107、 109〜電荷儲存區; 108、 204、211、220 〜氮化矽層; 112 、 223〜ΟΝΟ 層; 114、224〜字元線; 2 0 2〜墊氧化矽層; 205〜罩幕層; 2 0 6〜光阻層; 207〜開口; 208〜溝槽; 2 1 2〜間隙壁。
0548-8786TWF(Nl) ; 91132 ; Spin.ptd 第14頁
Claims (1)
- 583755 六、申請專利範圍 一" ^ 1· 一種垂直式氮化物唯讀記憶單元之製造方法,包括 下列步驟: 提供一基底,該基底具有至少一溝槽; 在鄰近該基底表面及該溝槽底部之該基底中各形成_ 摻雜區以作為位元線; 在母一遠等摻雜區上方各形成一位元線絕緣層; 在該溝槽的側壁及該等位元線絕緣層表面順應性形成 一絕緣層以作為閘極介電層;以及 在該絕緣層上方形成一導電層並填入該溝槽。 2·如申請專利範圍第1項所述之垂直式氮化物唯讀記 憶單元之製造方法,其中該溝槽之深度在14〇〇到16〇〇埃的 範圍。 3·如申請專利範圍第1項所述之垂直式氮化物唯讀記 憶單元之製造方法,其中形成該摻雜區更包括下列步驟: 在該溝槽側壁形成一間隙壁;以及 利用該間隙壁作為一罩幕而對該基底實施一離子植入 程序。 4·如申請專利範圍第3項所述之垂直式氮化物唯讀記 憶單元之製造方法,其中該間隙壁係由氮化石夕所構成。 5 ·如申請專利範圍第3項所述之垂直式氮化物唯讀記 憶單元之製造方法,其中藉由磷來實施該離子植入。 6 ·如申請專利範圍第3項所述之垂直式氮化物唯讀記 憶早元之製造方法,其中更包推在形成該絕緣層之前去除 該間隙壁之步驟。583755 六、申請專利範圍 7」如申請專利範圍第丨項所述之垂直式氮化物唯讀記 早70之製造方法,其中藉由熱氧化法形成該等位元線絕 緣層。 时8·如申請專利範圍第1項所述之垂直式氮化物唯讀記 隱單元之製造方法,其中該等位元線絕緣層的厚度在5 〇 〇 到7 0 0埃的範圍。 9 ·如申請專利範圍第1項所述之垂直式氮化物唯讀記 憶單元之製造方法,其中該絕緣層係一氧化一氮化一氧化 層。 I 0 ·如申請專利範圍第1項所述之垂直式氮化物唯讀記 憶單元之製造方法,其中該導電層係一複晶矽層。 II · 一種垂直式氮化物唯讀記憶單元,包括: 一基底,該基底具有至少一溝槽; 複數位元線,形成於鄰近該基底表面及該溝槽底部之 該基底中; 一 複數位元線絕緣層,設置於每一該等位元線上方; 一閘極介電層,順應性地設置於該溝槽側壁及該等位 元線絕緣層表面;以及 一字元線,設置於該閘極介電層上方並填入該溝槽。 1 2 ·如申請專利範圍第i丨項所述之垂直式氮化物唯讀 記憶单元’其中該溝槽之深度在1 4 〇 〇到1 6 0 0埃的範圍。 1 3 ·如申請專利範圍第11項所述之垂直式氮化物唯讀 記憶單元,其令該等位元線係藉由構離子植入所形成。 1 4 ·如申讀專利範圍第11項所述之垂直式氮化物唯讀0548-8786TWF(Nl) : 91132 ; Spin.ptd 第16頁 583755 六、申請專利範圍 5己憶單元,其中該等位元線絕緣層係藉由熱氧化法所形 成。 1 5·如申請專利範圍第丨丨項所述之垂直式氮化物唯讀 記憶單元,其中該等位元線絕緣層的厚度在500到700埃的 範圍。 1 6 ·如申請專利範圍第1丨項所述之垂直式氮化物唯讀 5己憶單元,其中該閘極介電層係/氧化—氮化一氧化層。 1 7.如申請專利範圍第丨丨項所述之垂直式氮化物唯讀 冗憶單元,其中該字元線係由複晶矽所構成。0548-8786TWF(Nl) : 91132 ; Spin.ptd 第17頁
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091133597A TW583755B (en) | 2002-11-18 | 2002-11-18 | Method for fabricating a vertical nitride read-only memory (NROM) cell |
US10/318,551 US7005701B2 (en) | 2002-11-18 | 2002-12-13 | Method for fabricating a vertical NROM cell |
US10/694,155 US6916715B2 (en) | 2002-11-18 | 2003-10-27 | Method for fabricating a vertical NROM cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091133597A TW583755B (en) | 2002-11-18 | 2002-11-18 | Method for fabricating a vertical nitride read-only memory (NROM) cell |
Publications (2)
Publication Number | Publication Date |
---|---|
TW583755B true TW583755B (en) | 2004-04-11 |
TW200409298A TW200409298A (en) | 2004-06-01 |
Family
ID=32294747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091133597A TW583755B (en) | 2002-11-18 | 2002-11-18 | Method for fabricating a vertical nitride read-only memory (NROM) cell |
Country Status (2)
Country | Link |
---|---|
US (2) | US7005701B2 (zh) |
TW (1) | TW583755B (zh) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100487523B1 (ko) * | 2002-04-15 | 2005-05-03 | 삼성전자주식회사 | 부유트랩형 비휘발성 메모리 소자 및 그 제조방법 |
JP2003309192A (ja) * | 2002-04-17 | 2003-10-31 | Fujitsu Ltd | 不揮発性半導体メモリおよびその製造方法 |
TW588438B (en) * | 2003-08-08 | 2004-05-21 | Nanya Technology Corp | Multi-bit vertical memory cell and method of fabricating the same |
JP4334315B2 (ja) * | 2003-10-10 | 2009-09-30 | 株式会社ルネサステクノロジ | 半導体記憶装置の製造方法 |
US7050330B2 (en) * | 2003-12-16 | 2006-05-23 | Micron Technology, Inc. | Multi-state NROM device |
US6812120B1 (en) * | 2004-02-26 | 2004-11-02 | Powerchip Semiconductor Corp. | Method of forming floating gate of memory device |
KR100593734B1 (ko) * | 2004-03-05 | 2006-06-28 | 삼성전자주식회사 | 채널부 홀 내 채널 영역을 갖는 반도체 장치의트랜지스터들 및 그 제조 방법들 |
JP4760081B2 (ja) * | 2004-04-21 | 2011-08-31 | 株式会社デンソー | 半導体装置及びその製造方法 |
US7189635B2 (en) * | 2004-09-17 | 2007-03-13 | Hewlett-Packard Development Company, L.P. | Reduction of a feature dimension in a nano-scale device |
US7518179B2 (en) | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
TWI270199B (en) * | 2005-01-31 | 2007-01-01 | Powerchip Semiconductor Corp | Non-volatile memory and manufacturing method and operating method thereof |
US7642594B2 (en) * | 2005-07-25 | 2010-01-05 | Freescale Semiconductor, Inc | Electronic device including gate lines, bit lines, or a combination thereof |
US7619275B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
US20070020840A1 (en) * | 2005-07-25 | 2007-01-25 | Freescale Semiconductor, Inc. | Programmable structure including nanocrystal storage elements in a trench |
US7250340B2 (en) * | 2005-07-25 | 2007-07-31 | Freescale Semiconductor, Inc. | Method of fabricating programmable structure including discontinuous storage elements and spacer control gates in a trench |
US7285819B2 (en) * | 2005-07-25 | 2007-10-23 | Freescale Semiconductor, Inc. | Nonvolatile storage array with continuous control gate employing hot carrier injection programming |
US7314798B2 (en) * | 2005-07-25 | 2008-01-01 | Freescale Semiconductor, Inc. | Method of fabricating a nonvolatile storage array with continuous control gate employing hot carrier injection programming |
US7582929B2 (en) * | 2005-07-25 | 2009-09-01 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements |
US7205608B2 (en) * | 2005-07-25 | 2007-04-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
US7211487B2 (en) * | 2005-07-25 | 2007-05-01 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
US7394686B2 (en) * | 2005-07-25 | 2008-07-01 | Freescale Semiconductor, Inc. | Programmable structure including discontinuous storage elements and spacer control gates in a trench |
US7619270B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
US7256454B2 (en) * | 2005-07-25 | 2007-08-14 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements and a process for forming the same |
US7226840B2 (en) * | 2005-07-25 | 2007-06-05 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
US7112490B1 (en) * | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
US7262997B2 (en) * | 2005-07-25 | 2007-08-28 | Freescale Semiconductor, Inc. | Process for operating an electronic device including a memory array and conductive lines |
TWI288473B (en) * | 2005-10-05 | 2007-10-11 | Promos Technologies Inc | Flash memory structure and method for fabricating the same |
US20070246765A1 (en) * | 2006-03-30 | 2007-10-25 | Lars Bach | Semiconductor memory device and method for production |
US7592224B2 (en) | 2006-03-30 | 2009-09-22 | Freescale Semiconductor, Inc | Method of fabricating a storage device including decontinuous storage elements within and between trenches |
US7651916B2 (en) * | 2007-01-24 | 2010-01-26 | Freescale Semiconductor, Inc | Electronic device including trenches and discontinuous storage elements and processes of forming and using the same |
US7838922B2 (en) * | 2007-01-24 | 2010-11-23 | Freescale Semiconductor, Inc. | Electronic device including trenches and discontinuous storage elements |
US7572699B2 (en) * | 2007-01-24 | 2009-08-11 | Freescale Semiconductor, Inc | Process of forming an electronic device including fins and discontinuous storage elements |
US8409952B2 (en) * | 2008-04-14 | 2013-04-02 | Spansion Llc | Method of forming an electronic device including forming a charge storage element in a trench of a workpiece |
KR101096164B1 (ko) * | 2009-11-30 | 2011-12-22 | 주식회사 하이닉스반도체 | 이중 트렌치 공정을 이용한 반도체장치의 측벽콘택 제조 방법 |
US8779500B2 (en) | 2010-01-22 | 2014-07-15 | Macronix International Co., Ltd. | Memory device |
US9490261B2 (en) * | 2010-10-21 | 2016-11-08 | Cypress Semiconductor Ltd. | Minimizing disturbs in dense non volatile memory arrays |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567791A (ja) * | 1991-06-20 | 1993-03-19 | Mitsubishi Electric Corp | 電気的に書込および消去可能な半導体記憶装置およびその製造方法 |
US5429977A (en) * | 1994-03-11 | 1995-07-04 | Industrial Technology Research Institute | Method for forming a vertical transistor with a stacked capacitor DRAM cell |
US5460988A (en) * | 1994-04-25 | 1995-10-24 | United Microelectronics Corporation | Process for high density flash EPROM cell |
US5703387A (en) * | 1994-09-30 | 1997-12-30 | United Microelectronics Corp. | Split gate memory cell with vertical floating gate |
US5595927A (en) * | 1995-03-17 | 1997-01-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for making self-aligned source/drain mask ROM memory cell using trench etched channel |
DE19524478C2 (de) * | 1995-07-05 | 2002-03-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer Festwertspeicherzellenanordnung |
DE19600423C2 (de) * | 1996-01-08 | 2001-07-05 | Siemens Ag | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung |
DE19609678C2 (de) * | 1996-03-12 | 2003-04-17 | Infineon Technologies Ag | Speicherzellenanordnung mit streifenförmigen, parallel verlaufenden Gräben und vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
DE19720193C2 (de) * | 1997-05-14 | 2002-10-17 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
KR19980084469A (ko) | 1997-05-23 | 1998-12-05 | 문정환 | 마스크 롬 및 그의 제조방법 |
US6008079A (en) * | 1998-03-25 | 1999-12-28 | Texas Instruments-Acer Incorporated | Method for forming a high density shallow trench contactless nonvolatile memory |
US6555870B1 (en) * | 1999-06-29 | 2003-04-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for producing same |
TW508590B (en) * | 2001-05-09 | 2002-11-01 | Macronix Int Co Ltd | Operating method of flash memory with symmetrical dual channel |
US6486028B1 (en) * | 2001-11-20 | 2002-11-26 | Macronix International Co., Ltd. | Method of fabricating a nitride read-only-memory cell vertical structure |
TW575945B (en) * | 2002-12-17 | 2004-02-11 | Nanya Technology Corp | Method for fabricating a vertical NROM cell |
-
2002
- 2002-11-18 TW TW091133597A patent/TW583755B/zh not_active IP Right Cessation
- 2002-12-13 US US10/318,551 patent/US7005701B2/en not_active Expired - Lifetime
-
2003
- 2003-10-27 US US10/694,155 patent/US6916715B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6916715B2 (en) | 2005-07-12 |
TW200409298A (en) | 2004-06-01 |
US7005701B2 (en) | 2006-02-28 |
US20040094781A1 (en) | 2004-05-20 |
US20040097036A1 (en) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW583755B (en) | Method for fabricating a vertical nitride read-only memory (NROM) cell | |
KR20200060524A (ko) | 3차원 메모리 디바이스 및 대체 드레인 선택 게이트 전극들을 사용한 그 제조 방법들 | |
US7186607B2 (en) | Charge-trapping memory device and method for production | |
US9171729B2 (en) | Methods of manufacturing vertical semiconductor devices | |
WO2016023260A1 (zh) | 三维存储器及其制造方法 | |
US7902059B2 (en) | Methods of forming void-free layers in openings of semiconductor substrates | |
US20060140028A1 (en) | Semiconductor device and manufacturing method thereof | |
US7375387B2 (en) | Method for producing semiconductor memory devices and integrated memory device | |
US11004863B2 (en) | Non-volatile memory with gate all around thin film transistor and method of manufacturing the same | |
US7977734B2 (en) | SONOS flash memory | |
TW575945B (en) | Method for fabricating a vertical NROM cell | |
US6969653B2 (en) | Methods of manufacturing and-type flash memory devices | |
TWI225691B (en) | A vertical NROM cell and method for fabrication the same | |
US7514368B2 (en) | Flash memory device | |
US6717224B2 (en) | Flash memory cell and method for fabricating a flash | |
US20070004099A1 (en) | NAND flash memory device and method of manufacturing the same | |
TW588438B (en) | Multi-bit vertical memory cell and method of fabricating the same | |
US7288452B2 (en) | Method for manufacturing semiconductor device | |
US6802322B2 (en) | Method of fabricating a stringerless flash memory | |
CN110112132B (zh) | 分栅式存储器及其制作方法 | |
US20080116531A1 (en) | Semiconductor Device | |
US5879988A (en) | Capacitor of a DRAM cell and method of making same | |
CN100517657C (zh) | Sonos快闪存储器的制作方法 | |
CN101246856B (zh) | Sonos快闪存储器的制作方法 | |
TWI227933B (en) | Method for forming a self-aligned buried strap of a vertical memory cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |