TW565908B - Manufacturing method of dual damanscene structure - Google Patents

Manufacturing method of dual damanscene structure Download PDF

Info

Publication number
TW565908B
TW565908B TW90129157A TW90129157A TW565908B TW 565908 B TW565908 B TW 565908B TW 90129157 A TW90129157 A TW 90129157A TW 90129157 A TW90129157 A TW 90129157A TW 565908 B TW565908 B TW 565908B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
scope
dielectric
opening
Prior art date
Application number
TW90129157A
Other languages
English (en)
Inventor
Yi-Shiung Huang
Jiun-Ren Huang
Guei-Jiun Hung
Jing-Shiu Jang
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW90129157A priority Critical patent/TW565908B/zh
Application granted granted Critical
Publication of TW565908B publication Critical patent/TW565908B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

A7 B7 ^_I___ 經濟部智慧財產局員工消費合作社印製 565908 7448twf.doc/006 發明說明(I ) 本發明是有關於一種半導體元件之多重內連線(MulU-Level Interconnects)的製造方法,且特別是有關於一種雙 重鑲嵌結構(Dual Damascene)之製造方法。 在半導體製程中,各個元件之連結主要是靠導線,而 導線與積體電路元件之連結部分一般稱爲接觸窗 (Contact),導線和導線間之連結則稱爲介層窗(Via)。導線 本身的阻値以及導線間的寄生電容大小係爲影響元件速度 的決定性關鍵之一。因此,在半導體製程進入深次微米領 域後,常利用銅取代鋁製作內連線,並配合使用低介電常 數(Low K)材料之金屬間介電層(Inter-Metal Dielectrics, IMD),以有效降低電阻電容延遲效應(RC Delay)並提升抵 抗電致遷移(Electromigration)之能力。這是由於銅之電致 遷移阻抗値爲鋁之30至100倍,介層窗阻抗値降低10至 20倍,且電阻値降低30%。再者,因爲蝕刻銅是非常不容 易的,所以一般係利用鑲嵌製程取代傳統之導線直接定義 方式來製作銅金屬內連線。 一般的雙重鑲嵌製程包括介層窗自行對準雙重鑲嵌 (Self-Aligned Dual Damascene,SADD)、導線溝渠先定義 雙重鑲嵌(Trench First Dual Damascene,TFDD)、介層窗 先定義雙重鑲嵌(Via First Dual Damascene,VFDD)等方 式。 請參照第1A圖至第IE圖,其係爲習知一種介層窗先 定義雙重鑲嵌結構的製造流程剖面圖。首先,請參照第1A 圖,在已形成有導線102的基底100上依序形成保護層 3 本紙張尺度適用中國國家標準(CNSM4規恪(21〇χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) ·!1 訂—!---•線. A7 B7 565908 74 4 8twf. doc/006 五、發明說明(2) 104、介電層106、蝕刻中止層108、介電層110、頂蓋層 112以及底層抗反射層114。接著,再於底層抗反射層114 上形成正光阻層116,並以微影成像技術圖案化正光阻層 116,以形成開口 117,其係定義出介層窗開口的位置。之 後,以正光阻層116爲罩幕移除部分底層抗反射層114、 頂蓋層112、介電層110、蝕刻中止層108以及介電層106, 以形成暴露保護層104之一介層窗開口 118。 接著,請參照第1B圖,在移除正光阻層116與底層 抗反射層114後,於基底100上形成一層溝塡材料層120 以塡滿介層窗開口 118。之後進行一回蝕製程,移除介層 窗開口 118以外之溝塡材料層120。然後,依序於基底100 上形成底層抗反射層122以及正光阻層124,再以微影成 像技術將正光阻層124圖案化以形成開口 125,用以定義 稍後將形成之溝渠的位置。 接著,請參照第1C圖,以正光阻層124爲罩幕,移 除部分底層抗反射層122、请蓋層112以及介電層110以 形成一溝渠126,同時也會移除部分溝塡材料層120。然 後,再去除正光阻層124以及底層抗反射層122。 接著,請參照第1D圖,在移除溝塡材料層120後, 移除開口 126所裸露之部分蝕刻中止層108以及介層窗開 口 118所裸露之部分保護層104,並暴露出基底.100中之 導線102之表面。 接著,請參照第1E圖,在基底100上先形成一層共 形的阻障層128,再於基底100上形成一層導體層130, 4 _ 本紙張尺度適用中國國家標準(CNS)A4規恪(210 x 297公釐) ~一 " (請先閱讀背面之注意事項再填寫本頁) -·1111111 ^ ·1111111. 經濟部智慧財產局員工消費合作社印製 A7 B7 565908 7448twf.doc/006 五、發明說明(>) 以塡滿介層窗開口 118與溝渠126。之後,再以化學機械 硏磨法進行平坦化,以去除介層窗開口 118與溝渠126以 外之多餘的導體層130與阻障層128。 . 在上述介層窗先定義雙重金屬鑲嵌製程中,需要在介 層窗開口 118中形成一溝塡材料層120以防止正光阻層124 殘留於介層窗開口 118中,進而防止介層窗插塞之阻値與 元件之電阻電容延遲效應因殘留之正光阻而升高。但是, 在線寬緊縮至0.13微米或更小時,塡溝物質即難以塡入高 寬比(Aspect Ratio)大於5的開口。而且,在移除溝塡材料 後,會有部分溝塡材料殘留在介層窗開口 Π8與溝渠126 間之轉角(Corner)上而形成包圍介層窗開口 118之一栅狀 (Fence)結構132,所以在沈積阻障層128時,阻障層128 會被柵狀(Fence)結構截斷而降低其阻障功能,並造成金屬 連線間不當之橋接,甚至使元件失效。 此外,習知技術中定義介層窗開口 118時是以正光阻 層116爲罩幕,直接移除底層抗反射層114、頂蓋層112、 介電層110、蝕刻中止層108以及介電層1〇6直到暴露保 護層104爲止。然而,由於連續蝕刻兩層介電層所需之蝕 刻深度很大,因此正光阻層Π6需要有相當之厚度才能用 來定義介層窗開口 118,而造成光阻之成本增加,且較厚 之正光阻層116也會產生微影製程品質變差以及剝落或掉 落之問題。 此外,習知技術使用之低介電常數材料必須有低於3 之介電常數’例如是氣相沈積尚分子(Vapor-Phase 5 本紙張尺^適用中國國家標準(CNSM4規烙(210 x 297公釐) ------------Aw ---丨!丨訂--------·線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 565908 7 4 4 8twf·doc/006 五、發明說明(Lf )
Deposition Polymers,VPDP )、旋塗式介電質(Spin-on Dielectric,SOD)或旋塗式玻璃(Spin-on Glass,SOG)等’ 其緻密性、硬度與機械強度(Mechanical Strength)都較小, 所以在受到應力作用時,容易因爲介層窗開口之存在而造 成介層窗結構之變形(Deformadon),進而形成薄弱點(Weak Pomt)並造成缺陷,且影響元件良率。 因此,本發明之一目的爲提出一種雙重鑲嵌結構之製 造方法,可以維持可接受的電阻電容延遲(RC Delay)特性, 提升元件效能。 本發明之另一目的爲提出一種雙重鑲嵌結構之製造方 法,可以增加關鍵尺寸(Critical Dimension,CD)的一致性, 並減少光阻之成本及增加製程裕度。 本發明之再一目的爲提出一種雙重鑲嵌結構之製造方 法,可防止介層窗開口之變形。 根據上述目的,本發明提出一種雙重鑲嵌結構之製造 方法,此方法係在已形成一導電層之基底上依序形成一保 護層、一第一介電層、一蝕刻中止層、一第二介電層與作 爲底層抗反射層之一頂蓋層。接著定義頂蓋層與第二介電 層,以形成暴露蝕刻中止層之第一開口,用以定義一介層 窗開口之位置。然後,於頂蓋層上形成具有一第二開口之 一圖案化負光阻層,用以定義一溝渠的位置。接著移除第 二開口所暴露之頂蓋層,並移除第一開口所暴露之蝕刻中 止層,再移除第二開口所暴露之第二介電層以形成一溝 渠,同時移除第一開口所暴露之第一介電層以形成-介層 __ 6 本紙張尺度適用中國國家標準(CNS)A4規恪(210 X 297公堃) ----------------I---訂---------•線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 565908 744 8twf. doc/0 06 五、發明說明() 窗開口。之後’移除介層窗開口所暴露之保護層。然後移 除負光阻層’再依序於溝渠與介層窗開口內形成一共形的 阻障層以及一導體層,且導體層塡滿溝渠與介層窗開口。 另外,本發明尙可採用先定義介層窗開口之方式,在 已形成導電層之基底上依序形成一第一介電層、一第二介 電層與一底層抗反射層。接著定義底層抗反射層、第二介 电層與弟力笔層以形成暴露導電層之一*介層窗開口。於 底層抗反射層上形成一負光阻層,圖案化該負光阻層以形 成一開口。之後,以負光阻層爲罩幕,移除開口所暴露之 抗反射層與第一介電層以形成暴露第一介電層之一溝渠。 然後移除負光阻層,再於溝渠與介層窗開口內形成共形之 一阻障層及其上之一導體層,且導體層塡滿溝渠與介層窗 開口。 由於本發明係利用負光阻定義溝渠圖案,而在溝渠區 域之未曝光負光阻層可以顯影液移除,所以不會造成光阻 殘留。因此,採用本方法時不需要在介層窗開口中形成溝 塡材料層,即可維持可接受的電阻電容延遲(RC Delay)特 性’同時也因爲不形成溝塡材料層,故不會在介層窗開口 與溝渠之轉角上形成柵狀結構,而可防止金屬連線間不當 之橋接及元件失效。 此外,本發明所提方法之一係利用局部蝕刻製程定義 複合低介電常數材料之雙重鑲嵌結構,並使用抗餓刻能力 比習知技術所使用之正光阻強的負光阻,因此負光阻層之 厚度不需要太厚,而可以增加關鍵尺寸的一致性,並可減 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -· 1 1_1 1 I ·ϋ 1 ϋ 心:04· i-i ϋ ϋ βι ·ϋ ϋ ϋ I · 經濟部智慧財產局員工消費合作社印製 A7 B7 565908 7448twf.doc/006 五、發明說明(€ ) 少成本以及增加製程裕度。而且使用結構較爲緻密之低介 電常數材料作爲雙重金屬鑲嵌結構之介電層,以防止介層 窗開口結構之變形。 另外,直接利用頂蓋層作爲定義介層窗開口以及溝渠 之底層抗反射層,因此不需要另外於頂蓋層上形成底層抗 反射層,可以減少成本。 爲讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細 說明如下: 圖式之簡單說明: 第1A圖至第1E圖爲習知之一種雙重鑲嵌結構之製造 流程剖面圖。 第2A圖與第2F圖是依照本發明一較佳實施例之雙蔞 鑲嵌結構之製造流程剖面圖。 圖式標號之簡單說明: 100、200 :基底 102、202 :導線 104、204 :保護層 108、208 :蝕刻中止層 106、110、206、210 :介電層 112、212 :頂蓋層 114、122 :底層抗反射層 116、 124 ··正光阻層 117、 125、216、218、222、223 :開口 8 本紙張尺度適用中國國家標準(CNS)A4規烙(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 -________^----1 — - — ·線 — I-------------- A7 B7 565908 7448twf·doc/006 五、發明說明(η ) 118、219 :介層窗開口 126、223 :溝渠 120 :溝塡材料層 128、224 :阻障層 130、226 ··導體層 132 :柵狀結構 214 :光阻層 220:負光阻層 實施例 本發明較佳實施例之一種雙重鑲嵌結構之製造流程係 以第2A圖至第2F圖來說明。 請參照第2A圖,首先提供一基底200(爲簡化起見, 基底200內之元件並未繪出)。此基底200具有一導線202。 然後,在基底200上依序形成保護層204、介電層206、 蝕刻中止層208、介電層210以及頂蓋層212。 其中,保護層204與蝕刻中止層208之材質例如是氮 化较,其形成方法例如是化學氣相沈積法(Chemical Vapor Deposition,CVD) 〇 介電層206與介電層210之材質例如是低介電常數(介 電常數小於2.6左右)之材質,例如是聚亞芳香基醚((p〇ly (Arylene Ether),SiLK)、氟化聚亞芳香基醚(Fiuonirated P〇ly (Arylene Ether),FLARE)、氫化矽倍半氧化物(Hydrogen
Silsesquioxane,HSQ)等。形成介電層206與介電層210 之方法例如是旋轉塗佈法或化學氣相沈積法。當然,介電 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公窆) ------------Aw ---i — 訂----- - --線 Aw. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 565908 7448twf·d〇c/006 五、發明說明(§ ) 層206與介電層210之材質也可以是緻密性較上述低介電 常數材質(介電常數小於2·6左右)爲高之低介電常數材料 (介電常數爲3.2至3.6左右)例如是含氟矽玻璃(Fluorinated
Silicate Glass,FSG)或未摻雜矽玻璃(Undoped Silicate Glass,FSG),形成介電層206與介電層210之方法例如 是電紫增進化學氣相沈積法(Plasma enhanced Chemical Vapor Deposition,PECVD)或高密度電漿化學氣相沈積法 (High Density Plasma Chemical Vapor Deposition > HDPCVD)。上述介電層206與介電層210之材質可爲相同 材質也可爲不同材質,較佳是介電層206之材質的緻密性 較介電層210之材質高,亦即介電層206之機械強度大於 介電層210之機械強度。 另外’頂蓋層212之材質是可作爲光阻層之底層抗反 射材料者,其例如是氮氧化矽(SiON),而形成頂蓋層212 之方法例如是化學氣相沈積法。 然後,再於頂蓋層212上形成一層光阻層214。此光 阻層214之材質可爲正光阻或負光阻。之後,圖案化光阻 層214以形成一開口 216,用以定義介層窗開口的位置。 接著以光阻層214爲罩幕,移除開口 216所暴露之頂蓋層 212與介電層210以形成暴露部分蝕刻中止層208之一開 □ 218。 請參照第2B圖,之後完全移除掉光阻層214,再於 頂蓋層212上形成一層負光阻層220。之後,圖案化負光 阻層220以形成一開口 222,用以定義溝渠的位置。此處 _____ 10 本紙張尺度適用中國國家標準(CNS)A4規恪(21〇 (請先閱讀背面之注意事項再填寫本頁) • · ϋ ϋ I ϋ I 1 ϋ 一:口- ( ·1 I ϋ n ϋ ϋ n I - 經濟部智慧財產局員工消費合作社印製 297公釐) 565908 A7 B7 7448twf. doc/006 五、發明說明(y) (請先閲讀背面之注意事項再填寫本頁) 之所以使用負光阻的原因如下:因爲正光阻是照光部分產 生分解反應’負先阻是k先P卩分產生鍵結反應,所以使用 正光阻定義溝渠時,在溝渠底部之正光阻可能無法照光分 解,而殘留在介層窗開口底部,因此需要在定義溝渠之前 形成一溝塡材質層塡滿介層窗開Q以防止光阻層殘留。反 之,使用負光阻定義溝渠時,位於溝渠部分之未曝光負光 阻並未鏈結,故可以輕易的以顯影液移除,而不會有部分 負光阻殘留於在介層窗開口中,因此不需要在定義溝渠之 前形成一溝塡材質層塡滿介層窗開口以防止光阻層殘留。 接著,請參照第2C圖,以負光阻層220爲罩幕,移 除開口 222所暴露之部分頂蓋層212以暴露出部分介電層 210,並移除開口 218所暴露之部分蝕刻中止層208以暴 露出部分介電層206。移除部分頂蓋層212以及蝕刻中止 層208之方法例如是非等向蝕刻法。 接著,請參照第2D圖,以負光阻層220爲罩幕,移 除開口 222所暴露之介電層210以形成暴露部分蝕刻中止 層208之溝渠223,並移除開口 218 (第2C圖)所暴露之介 電層206以形成暴露部分保護層204之介層窗開口 219。 經濟部智慧財產局員工消費合作社印製 接著,請參照第2E圖,以負光阻層220爲罩幕,移 除溝渠223所暴露蝕刻中止層208以暴露出部分介電層 2〇6,並移除介層窗開口 219所暴露之保護層204以暴露 出部分導線202。移除部分蝕刻中止層208以及保護層204 之方法例如是非等向飽刻法。 接著,請參照第2F圖,在移除負光阻層220之後, ______11___ 本紙張尺度適用中國國家標準(CNS)A4規烙(2ι〇χ 297公釐) A7 B7 565908 744 8twf. doc/006 五、發明說明(丨D) 在基底200上先形成共形之一層阻障層224。阻障層224 之材質例如是氮化鉅(TaN)、氮化鈦或者鈦矽氮化物。接 著,形成一導體層226於阻障層224上,並塡滿開口 218 與開口 222。形成導體層226之方法例如是物理氣相沈積 法(Physical Vapor Deposition,PVD)、化學氣相沈積法或 濺鍍法。此導體層226例如是銅金屬。 接著,進行化學機械硏磨製程,移除溝渠223以外之 部分金屬層226與阻障層224,直至頂蓋層212暴露出來 爲止,而形成雙重鑲嵌結構。 上述實施例是說明採用局部蝕刻(Partial Etching)製程 定義雙重金屬鑲嵌結構之方式。 另外,本發明尙可採用直接定義介層窗開口之方式, 直接定義底層抗反射層212、介電層210與介電層206以 形成暴露導線202之一介層窗開口 219。然後於底層抗反 射層212上形成一負光阻層220,圖案化負光阻層220以 形成一開口 222。之後,以負光阻層220爲罩幕,移除開 口 222所暴露之底層抗反射層212與介電層210以形成暴 露介電層206之一溝渠223。然後移除負光阻層220,再 於溝渠223與介層窗開口 219內形成共形之一阻障層224 及其上之一導體層226,且導體層226塡滿溝渠223與介 •層窗開口 219。 上述本發明較佳實施例之雙重鑲嵌製程具有下列優 點: (1)利用負光阻定義溝渠圖案,而在溝渠區域之未曝光 12 本紙張尺度適用中國國家標準(CNS)A4規恪(210 x 297公釐) ---- ·!丨丨丨丨訂-丨丨丨丨丨! · *5^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 565908 7448twf.d〇c/006 五、發明說明(/ /) 負光阻層可以很輕易地以顯影液移除,所以不會有光阻殘 留於介層窗開口中。因此,不需要在介層窗開口中形成溝 塡材料層,即可以維持可接受的電阻電容延遲(RC Delay) 性能,同時也因爲不形成溝塡材料層,故不會在介層窗開 口與溝渠之轉角上形成柵狀結構,而可防止阻障層被柵狀 結構截斷,進而防止金屬連線間不當之橋接及其所導致之 元件失效。 (2) 利用局部蝕刻製程定義複合低介電常數材料之雙重 金屬鑲嵌結構,並使用抗蝕刻能力比正光阻強的負光阻, 因此光阻層之厚度不需要太厚,而可以增加關鍵尺寸的一 致性,同時可減少光阻之成本以及增加製程產能。 (3) 使用結構較爲緻密之低介電常數材料作爲雙重金屬 鑲嵌結構之介電層,以防止介層窗開口結構之變形及損 壞。 (4) 利用頂蓋層作爲定義介層窗開口以及溝渠之抗反射 層,因此不需要另外形成底部抗反射層,可以減少成本。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作些許之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 13 ------------------ ---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A:1規烙(210 X 297公釐) - ^

Claims (1)

  1. A8 B8 C8 D8 565908 7448twf.doc/〇〇6 六、申請專利範圍 4.如申請專利範圍第〗項所述之雙重鑲嵌結構之製造 方法’其中該第一介電層之材質係選自聚亞芳香基醚、氟 化聚亞芳香基醚與氫化矽倍半氧化物所組成之族群其中之 -" 〇 5·如申請專利範圍第4項所述之雙重鑲嵌結構之製造 方法’其中形成該第一介電層之方法包括旋轉塗佈法或化 學氣相沈積法。 6·如申請專利範圍第丨項所述之雙重鑲嵌結構之製造 方法’其中該第二介電層之材質係選自含氟矽玻璃與未摻 雜矽玻璃所組之族群之其中之一。 7·如申請專利範圍第6項所述之雙重鑲嵌結構之製造 方法’其中形成該第二介電層之方法包括電漿增進化學氣 相沈積法或高密度電漿化學氣相沈積法。 8·如申請專利範圍第1項所述之雙重鑲嵌結構之製造 方法’其中該第二介電層之材質係選自聚亞芳香基酸、氟 化聚亞芳香基醚與氫化矽倍半氧化物所組之族群之其中之 -〇 9·如申請專利範圍第8項所述之雙重鑲嵌結構之製造 方法’其中形成該第二介電層之方法包括旋轉塗佈法或化 學氣相沈積法。 !〇·如申請專利範圍第1項所述之雙重鑲嵌結構之製 b方法’其中該頂蓋層之材質包括氮氧化矽。 如申請專利範圍第10項所述之雙重鑲嵌結構之製 造方法’其中形成該頂蓋層之方法包括化學氣相沈積法。 15 本紙張尺度適中準(CNS)A4規格㈣χ 297公餐)~^— --------------------^--------- (請先閱讀背面之注意事項再填寫本頁) 565908 A8 B8 7448twf.doc/006 兒 JJo 六、申請專利範圍 12. —種雙重鑲嵌結構之製造方法,該方法包括: 提供一基底,該基底中具有一導電層; (請先閱讀背面之注意事項再填寫本頁) 於該基底上依序形成一第一介電層、一第二介電層與 一底層抗反射層; 定義該底層抗反射層、該第二介電層與該第一介電層 以形成暴露該導電層之一介層窗開口; 於該底層抗反射層上形成一負光阻層; 圖案化該負光阻層以形成一開口; 以該負光阻層爲罩幕,移除該開口所暴露之該底層抗 反射層與該第二介電層以形成暴露該第一介電層之一溝 渠; 移除該負光阻層; 於該溝渠與該介層窗開口內形成共形之一阻障層及其 上之一導體層,該導體層塡滿該溝渠與該介層窗開口。 13. 如申請專利範圍第12項所述之雙重鑲嵌結構之製 造方法,其中該第一介電層與該第二介電層之材質皆係選 自含氟矽玻璃、未摻雜矽玻璃、聚亞芳香基醚、氟化聚亞 芳香基醚與氫化矽倍半氧化物所組之族群之其中之一。 14. 如申請專利範圍第12項所述之雙重鑲嵌結構之製 造方法,其中形成該第一介電層與該第二介電層之方法包 括旋轉塗佈法或化學氣相沈積法。 15. 如申請專利範圍第12項所述之雙重鑲嵌結構之製 造方法,其中該底層抗反射層之材質包括氮氧化矽。 16. 如申請專利範圍第12項所述之雙重鑲嵌結構之製 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 565908 A8 B8 C8 D8 7448twf.doc/006 六、申請專利範圍 造方法,其中形成該底層抗反射層之方法包括化學氣相沈 積法。 (請先閱讀背面之注意事項再填寫本頁) 17. —種雙重鑲嵌結構之製造方法,該方法包括: 提供一基底,該基底中具有一導電層; 於該基底上形成一複合介電層,該複合介電層至少包 括一第一低電常數介電層與一第二低介電常數介電層,且 該第一低電常數介電層之機械強度大於該第二低電常數介 電層之機械強度; 於該複合介電層上形成同時作爲一底層抗反射層之一 頂蓋層; 圖案化該頂蓋層與該複合介電層以形成一暴露該導線 層之一介層窗開口; 於該頂蓋層上形成一負光阻層; 圖案化該負光阻層以形成一開口; 以該負光阻層爲罩幕,移除該開口所暴露之該頂蓋層 與該第二低電常數介電層以形成暴露該第一低電常數介電 層之一溝渠; 移除該負光阻層; 聲 :才 於該溝渠與該介層窗開口內形成共形之一阻障層及其 上之一導體層,該導體層塡滿該溝渠與該介層窗開口。 18. 如申請專利範圍第17項所述之雙重鑲嵌結構之製 造方法,其中該第一低電常數介電層之材質係選自含氟砂 玻璃與未摻雜矽玻璃所組之族群之其中之一。 19. 如申請專利範圍第17項所述之雙重鑲嵌結構之製 17 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 565908 A8 B8 C8 D8 744 8twf. doc/00 6 六、申請專利範圍 造方法,其中該第二低電常數介電層之材質係選自聚亞芳 香基醚、氟化聚亞芳香基醚與氫化矽倍半氧化物所組之族 群之其中之一。 20.如申請專利範圍第17項所述之雙重鑲嵌結構之製 造方法,其中該頂蓋層之材質包括氮氧化矽。 (請先閱讀背面之注意事項再填寫本頁) 訂---------線在 18 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW90129157A 2001-11-26 2001-11-26 Manufacturing method of dual damanscene structure TW565908B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW90129157A TW565908B (en) 2001-11-26 2001-11-26 Manufacturing method of dual damanscene structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW90129157A TW565908B (en) 2001-11-26 2001-11-26 Manufacturing method of dual damanscene structure

Publications (1)

Publication Number Publication Date
TW565908B true TW565908B (en) 2003-12-11

Family

ID=32502205

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90129157A TW565908B (en) 2001-11-26 2001-11-26 Manufacturing method of dual damanscene structure

Country Status (1)

Country Link
TW (1) TW565908B (zh)

Similar Documents

Publication Publication Date Title
TWI305028B (en) Partial-via-first dual-damascene process with tri-layer resist approach
US6268283B1 (en) Method for forming dual damascene structure
US7589425B2 (en) Method of manufacturing a semiconductor device having damascene structures with air gaps
US7545045B2 (en) Dummy via for reducing proximity effect and method of using the same
US6458705B1 (en) Method for forming via-first dual damascene interconnect structure
TW486801B (en) Method of fabricating dual damascene structure
US20040048468A1 (en) Barrier metal cap structure on copper lines and vias
US6680252B2 (en) Method for planarizing barc layer in dual damascene process
US7119006B2 (en) Via formation for damascene metal conductors in an integrated circuit
US6265307B1 (en) Fabrication method for a dual damascene structure
US6821896B1 (en) Method to eliminate via poison effect
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
KR20010019643A (ko) 저유전율 절연막을 갖는 다층 금속배선의 형성방법
US20060118955A1 (en) Robust copper interconnection structure and fabrication method thereof
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
TW565908B (en) Manufacturing method of dual damanscene structure
KR100691105B1 (ko) 듀얼 다마신 공정을 이용한 구리 배선 형성 방법
US20070049005A1 (en) Method for forming dual damascene pattern in semiconductor manufacturing process
KR20030058523A (ko) 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
US6756299B2 (en) Process for fabricating a semiconductor device
JP3683570B2 (ja) 半導体装置の製造方法
TW510020B (en) Manufacture method of dual damascene structure
EP1577939A2 (en) Method of manufacturing a semiconductor device having damascene structures with air gaps
KR100497776B1 (ko) 반도체 소자의 다층배선 구조 제조방법
TW465033B (en) Dual damascene process of low dielectric constant

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent