TW560231B - Fabrication method of circuit board - Google Patents
Fabrication method of circuit board Download PDFInfo
- Publication number
- TW560231B TW560231B TW091105979A TW91105979A TW560231B TW 560231 B TW560231 B TW 560231B TW 091105979 A TW091105979 A TW 091105979A TW 91105979 A TW91105979 A TW 91105979A TW 560231 B TW560231 B TW 560231B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- core layer
- insulating material
- circuit
- scope
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0582—Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
- Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
560231
[發明領域] rcuit Carrier)之製 刷電路板(P r i n t e d 本發明係有關一種電路板(ci 法,尤指一種適用於製造基板或印 Circuit Board’ pCB)之方法。 [背景技術說明] 習知積體電路封裝用之基 法,係於一蕊層上壓合至少一 (Patterning)以形成預定之電 層(綠漆)以覆蓋該蕊層上之銅 以網版印刷、滾筒式塗佈等方 乾、冷卻後’再利用曝光、顯 銲劑層部份,而後施以高溫烘 化’形成保護電路之保護層, 路而影響其電性導接功能。 板或一般印刷電路板之製 銅箔,使其圖案化 路佈局後,復敷設一拒銲劑 質電路,其中,先將拒銲劑 式塗覆至該蕊層上,經烘 影等技術去除不需保留之拒 烤使保留之拒銲劑層完全固 以避免電路因氧化或銲接短 然而,是種電路板之製造方法具有諸多缺點。例如, 往往需執行多次網版印刷或滾筒式塗佈程序以累積成拒銲 劑層所需之厚度,使製程複雜性增加;且拒銲劑層之厚度 不易控制’俾導致電路板之電性品質不穩。再者,於電路 板進行局溫烘烤過程中,由於拒銲劑與電路板蕊層之熱膨 脹係數(Coefficient of Thermal Expansion,CTE)不 同’而使電路板易因拒銲劑與蕊層間產生之應力而發生翹 曲(Warpage)現象。此外,塗覆拒銲劑至蕊層之過程中, 空氣易渗入拒銲劑層内而形成氣泡(V 0 i d ),於後續製程中 可能導致氣爆(Popcorn)現象;拒銲劑與蕊層上之銅質電
560231 五、發明說明(2) 路結合度較差,易引發脫層(Del ami nation)現象而影響電 路板之品質及信賴性。 有鑑於此,遂有另一種印刷電路板之製造方法的提 出;此種印刷電路板1之製法步驟係大致如第3A至3E圖所 示。首先,如第3A圖所示,製備一表面上形成有銅質電路 1 1之蕊層1 0,該蕊層1 0開設有多數其内壁上鑛有銅層之貫 孔(V i a) 1 2。該蕊層1 〇係以多功能環氧樹脂 (Multi-function Epoxy Resin)等材質製成 〇 接著,如第3 B圖所示,將一預定厚度之防銲材料1 4塗 覆至一鋁箔1 3上,並將該防銲材料1 4壓合至該蕊層1 〇形成 有電路1 1之表面上,施以預定之壓力及烘烤溫度使防銲材 料1 4固化並緊密填滿該蕊層1 0之貫孔丨2及其他微孔,而形 成防銲保護層。該防銲材料1 4得以多功能環氧樹脂添加有 機溶劑製成’使其具有與該蕊層1 〇相同或相近之熱膨脹係 數。 再者,如第3C圖所示,於該鋁箔丨3外露之表面上敷設 一光阻劑(Photo Resist)層15,再以進行曝光(Exp〇sure) 顯影方式將銘f自1 3欲外露出該光阻劑層1 5之部位上之光阻 劑去除。 然後,如第3D圖所示,利用 方式去除剩餘之光阻劑層1 5以及 層1 5之部位,俾露出防銲材料! ‘ 示,利用化學溶劑蝕刻(Etching φ 位;再利用電漿(P 1 a s m a)餘刻方 出該鋁箔1 3之部位,以露出電路 阻劑層1 5以及該鋁箔丨3外露出該光阻劑 出防銲材料1 4欲外露出該鋁箔1 3之部 (P 1 asma)蝕刻方法去除該防銲材料1 4外露 以露出電路11欲外露出該防銲材料14
560231 五、發明說明(3) 之部份,該電路1 1之外露部份係作為植接銲球用之銲墊 (Pad)或連接銲線用之銲指(Finger)。 最後,如第3E圖所示,利用化學溶劑去除覆蓋於防銲 材料1 4上剩餘之鋁箔1 3,以完全露出該防銲材料丨4之防銲 保護層。 以此揭方法形成之電路板丨,得克服以前述習知電路 ,製法中之諸多缺點。例如,僅以單一塗覆程序即可達預 定厚度之防銲材料1 4,故降低製程之複雜性及成本。再 者,由於防銲材料1 4與電路板蕊層1 〇之熱膨脹係數相同或 相近,故得避免電路板i因防銲材料丨4與蕊層丨〇間產生之 應力而發生翹曲現象,維持電路板1之結構良率。此外, 防鮮材料1 4以加溫加壓方式壓合至蕊層丨〇上,有助於使防 鮮材料1 4緊密附著於蕊層丨〇上之銅質電路u,且令氣泡不 ,滲入防銲材料丨4中,有效避免電路板!發生氣爆、脫層 等現象’並確保電路板1之品質及信賴性。 / 然而,是種電路板1之製造方法仍具有諸多缺點而亟 f改良。首先,該電路板1之製法過程相當複雜;需先於 ,層1 0上形成由防銲材料1 4、鋁箔丨3及光阻劑層丨5組成之 多層結構,再以曝光顯影、化學蝕刻等方式逐一去除該光 t劑層^ 5與銘箔1 3,使作為防銲保護層之防銲材料丨4外 路’,後利用電漿蝕刻方式去除部份防銲材料1 4,以形成 貫穿A防知材料1 4之開孔,藉之而令蕊層1 〇之電路1 1上作 為&塾或銲指之部位外露出該防銲材料1 4之開孔中;如此 複雜之製程相當耗費時間及成本。
560231 五、發明說明(5) 電路欲外露之部位,俾使製成品之良率提升。 本發明之另一目的在於提供一種電路板之製法,得使 電路板上電路露出之部位彼此間之距離縮小(F i n e Pitch),以令電路板上得適用於需佈設高密度電性連接結 構(如銲球、銲線等)之高階產品。 為達成上揭及其他目的,本發明揭露一種電路板之製 法,係包括下列步驟:製備一蕊層,於其至少一表面上形 成有預定之電路佈局,且該電路佈局形成有多數終端;並 將適量之光阻劑敷設至各該電路佈局之終端;塗覆一拒銲 材質層至該蕊層形成有電路佈局之表面上,以遮覆住該蕊 層表面上未敷設有該光阻劑之區域,而令該光阻劑外露出 該拒銲材質層,並使該光阻劑外露之表面與該拒銲材質層 外露之表面齊平,其中,該拒銲材質層外露之表面係相對 於其與該蕊層接合之表面;以及移除該光阻劑,以露出該 電路佈局之終端。 以上述本發明之製法所形成之電路板,可作為積體電 路封裝用之基板或一般印刷電路板之用,得提供諸多優 點。首先,該電路板之製程相當簡單,僅以單一步驟塗覆 拒銲材質層至蕊層上而形成用以保護蕊層上電路之防銲保 護層;無需如習知技術者,先於蕊層上形成多層結構之防 銲材料、鋁箔及光阻劑層,再以曝光顯影、化學蝕刻等方 式逐一去除光阻劑層與鋁箔,使作為防銲保護層之防銲材 料外露等複雜之程序。又,本發明之製法中,蕊層上之電 路終端欲外露之部位(即銲墊或銲指)係先以光阻劑等絕緣
16697.ptd 第10頁 560231 五、發明說明(6) 性材質覆蓋之,立該欲外露之部位不為拒銲材質層所遮 覆,如此僅需移除該絕緣性材質遂得露出銲塾或銲指之部 位;無需如習知技術者,俾將覆蓋於電路上之光阻劑層、 鋁箔及防銲材料逐一去除以露出銲墊或銲指;因此,本發 明之製法得有效簡化電路板製程之複雜性且降低生產成 本0 再者,使用本發明電路板之製法得精確露出電路板上 電路欲外露之部位;本發明以光阻劑等絕緣性材質直接覆 蓋住蕊層上之電路終端欲外露之部位(銲墊或銲指),而後 再移除該絕緣性材質以露出銲墊或銲指;因此該絕緣性材 質得直接精確地塗覆於欲外露之銲墊或銲指上,而使露出 之電路終端部位即為準確之銲墊或銲指,如此得避免^知 技術中雖使用X射線技術仍造成定位上誤差之缺點,俾 σ 製成品之良率得以提升。 為非 蕊層 技術 料所 縮小 銲罩 間隔 部份 發明 本發明 拒銲罩 上之電 之拒銲 遮覆, 外露銲 幕定義 有拒銲 之方式 所製成 之又一 幕定義 路終端 罩幕定 使相鄰 塾或鲜開孔, 材質層 而進一 之電路 實施例中,形 (Non-Solder 得完全露出於 義開孔,由於 開孔間必相隔 指之間距等缺 則使相鄰之電 部份,故得以 步縮小相鄰銲 板上得佈設更
Mask Define)開孔,以令 開孔中。相較於上述習知 部份之電路終端為防銲材 定 一步 點,本發明所形成之非拒 路終端(銲墊或銲指)間僅 去除該間隔之拒銲材質層 塾或銲指之間距,俾使本 高密度之銲球或銲線,而
560231 五、發明說明(7) 符合高階產品之需求。 [發明之詳細說明] 明所ί Γρ配合所附之第呢似2技2⑽詳細說明本發 】斤揭路之電路板之製法之實施例,惟該等各圖倶為簡化 不’僅以示意方式顯示與本發明有關之構件單元, 此二構件單元並非以實際數量或尺寸比例緣製, 路板結構佈局應更加複雜。 75 ~ 第一兔農羞— 第1Α至1 c圖係顯示本發明第一實施例之電路板之 過程示意圖。 法Γ 首先,如第1Α圖所示,製備一蕊層20,於其一表面上 或相對之兩表面上形成有預定之電路佈局21,且該電路佈 局2 1形成有多數終端2 1 0,該終端2 1 0係作為植接銲球用之 銲墊(Pad)或連接銲線用之銲指(Finger)。同時,將—絕 緣性材質22如光阻劑(Photo Resist)敷設至各該電路佈局 21之終端210。 ° 該蕊層2 0得以例如多功能環氧樹脂等材質製成,並開 設有多數貫穿蕊層2 0之貫孔(V i a) 2 3。該電路佈局2 1係利 用習知技術以圖案化(Patterning)壓合至蕊層2〇上之銅羯 而形成佈設於遠淡層2 0表面上之導電線路或跡線 (Conductive Traces),且各該貫孔23内壁上亦鍍有銅層 2 1卜該蕊層2 0及電路佈局2 1之結構及製法倶為習知,於 此不復予贅述。 接著,如第1B圖所示,以印刷(Printing)或模壓
16697.ptd 第12頁 560231
以上 電路封裝 點。首先 覆拒銲材 21之防銲 層結構之 學蝕刻等 層之防銲 淡層2 0上 係先以光 不為拒銲 遂得露出 蓋於電路 銲塾或銲 且降低生 述本發明之 用之基板或 ’該電路板 質層24至蕊 保護層;無 防銲材料、 方式逐一去 材料外露等 之電路21終 阻劑等絕緣 材質層24所 銲墊或銲指 上之光阻劑 指;因此, 產成本。 製法所形成之電路板2 一般印刷電路板之用, 2之製程相當簡單,僅A 層2 0上而形成用以保護 需如習知技術者,先於 銘猪及光阻劑層,再以 除光阻劑層與鋁箔,使 複雜之程序。又,本發 端210欲外露之部位(即 性材質22覆蓋之,且該 遮覆,如此僅需移除該 之部位;無需如習知技 層、鋁箔及防銲材料逐 本發明之製法得有效簡 丨卜句償體 知提供諸多優 X單一步驟塗 蕊層2 0上電路 蕊層上形成多 曝光顯影、化 作為防銲保護 明之製法中, 銲墊或銲指) 欲外露之部位 絕緣性材質2 2 術者,俾將覆 一去除以露出 化電路板製程 再者,使用本發明電路板2之製法得精確露出電路板 上電路欲外露之部位;本發明以光阻劑等絕緣性材質2 2直 接覆蓋住蕊層2 0上之電路2 1終端2 1 0欲外露之部位(銲墊或 銲指),而後再移除該絕緣性材質2 2以露出銲墊或銲指; 因此該絕緣性材質2 2得直接精確地塗覆於欲外露之銲墊或 銲指上,而使露出之電路2 1終端2 1 0部位即為準確之銲墊 或銲指,如此得避免習知技術中雖使用X射線技術仍造成
16697.ptd 第14頁 560231 五、發明說明(10) 定位上誤差之缺點,俾使製成品之良率得以提升。 篇二實施例 第2A至2C圖係顯示本發明第二實施例之電路板之製法 過程示意圖。此實施例係與第一實施例所揭露者大致相 同’故相同元件以相同圖示標號示之。 首先,如第2A圖所示,製備一蕊層20,於表面上或相 對之兩表面上形成有預定之電路佈局21,且該電路佈局21 形成有多數終端2 1 0 ;並將一光阻劑之絕緣性材質2 2敷設 至各該電路佈局2 1之終端2 1 0,以使該終端2 1 0完全為該絕 緣性材質2 2所包覆住。 接著,如第2B圖所示,塗覆一拒銲材質層24至該蕊層 2 〇开》成有電路佈局2 1之表面,以覆蓋該蕊層2 0表面上未以 該絕緣性材質2 2遮覆之區域,並使該絕緣性材質2 2外露出 該拒銲材質層2 4,且該絕緣性材質2 2之外露表面2 2 0係與 該拒銲材質層2 4之外露表面2 4 0齊平。 最後’如第2C圖所示,移除該絕緣性材質22,以令該 $路佈局2 1上為該絕緣性材質2 2覆蓋之終端2 1 0完全外 f °該外露之電路佈局2 1終端2 1 0係作為植球用之銲墊或 鲜線用之銲指’或另為電鍍他種具防止銅氧化作用之金屬 之用。 、 本實施例之特徵在於,電路佈局2 1之終端2 1 0係預先 以絕緣性材質(光阻劑)2 2完全包覆住,然後,將絕緣性材 質=2移除以於拒銲材質層2 4開設開孔2 5時,得使該電路2 1 終端210完全露出於該開孔25中,如此具有完全外露之電
560231 五、發明說明(11) 路2 1終端2 1 0之開孔型態為非拒銲罩幕定義(n 〇 n — ^ 〇 1 d e r Mask Def i ne)開孔,此種開孔型態係無法以習知電漿蝕刻 技術而達成。 本實施例,除得達成第一實施例所提供之諸多優點 外,亦得使電路板上電路露出之部位彼此間之距離縮小 (Fine Pitch)。由於本發明無需使用習知電漿蝕刻技術, ,得使拒銲材質層2 4開設有非拒銲罩幕定義開孔2 5,以令 …層2 0上之電路2 1終端2 1 0得完全露出於開孔2 5中。相較 =上述習知技術之拒銲罩幕定義開孔,由於部份之電路終 鳊為防銲材料所遮覆,使相鄰開孔間必相隔一定之距離而 二法進步縮小外露銲墊或銲指之間距等缺點,本發明所 ϋ之非拒鲜罩幕定義開孔2 5,則使相鄰之電路2 1終端 m ΐ或録指)間僅間隔有拒録材質層部份,故得以去 二隔之拒銲材質層部份之方式而進一步縮小相鄰銲墊 :二二之間距’俾使本發明所製成之電路板2上得佈設更 回松度之銲球或锃始 尺Α知線’而符合高階產品之需求。 P ,.攻者’僅係用以說明本發明之具體實施例而 蓺者在夫股=限定本發明之可實施範圍,舉凡熟習該項技 等效改變或修飾,二:示之精神與原理下所完成之 · 仍應皆由後述之專利範圍所涵蓋。 響
16697.ptd 第16頁 560231 圖式簡單說明 [圖式簡單說明] 為讓本發明之上述及其他目的、特徵以及優點能更明 顯易懂,將與較佳實施例,並配合所附圖示,詳細說明本 發明之實施例,所附圖示之内容簡述如下: 第1 A至1 C圖係顯示本發明第一實施例之電路板之製法 過程剖面示意圖; 第2A至2C圖係顯示本發明第二實施例之電路板之製法 過程剖面示意圖;以及 第3A至3E圖係習知電路板之製法過程剖面示意圖。 [元件符號說明] 1 電 路 板 10 層 11 電 路 12 貫 孔 13 崔呂 層 14 防 銲 材 料 15 光 阻 劑 層 2 電 路 板 20 蕊 層 21 電 路 佈 局 210 終 端 211 銅 層 22 絕 緣 性 材質 220 外 露 表 面 23 貫 孔 24 拒 銲 材 質層 240 外 露 表 面 241 表 面 25 開 孔
16697.ptd 第17頁
Claims (1)
- 560231 六、申請專利範圍 1 · 一種電路板之製法,係包括下列步驟: 製備一蕊層,於其至少一表面上形 路佈局,且該電路佈局形成有多數終端x有預定之電 性材質敷設至各該電路佈局之終端、、'·、 ’並將一絕緣 塗覆一拒銲材質層至該蕊層成 面上,以遮覆住該蕊層表面上未‘許分路佈局之表 之區域,而令該絕緣性材質 °又^絕緣性材質 使該絕緣性材質外露之表面出該拒鲜材質層,並 面齊平,其中,該拒銲材展,銲材質層外露之表 與該蕊層接合之表面;以及9外路之表面係相對於其 移除該絕緣性材質,^ .如申請專利範圍第1項之製路出該^電路佈局之終端。 光阻劑。 法,其中,該絕緣性材質係 其中 〇 其中 D 其中 其中 該絕緣性材質係 該絕緣性材質係 該電路佈局之終 該拒銲材質層係 3·如申請專利範圍第1項之製法 遮覆住部份該電路佈局之終 4·如申請專利範圍第1項之製法 完全包覆住該電路佈局之終 5·如申凊專利範圍第1項之製法 知係作為鮮塾或鲜指之用。 6·如申請專利範圍第丨項之盤 /去"j 甲 ,? 具有/、5亥欲、層相同或相诉 、 7如由-主皇4丨γ㈤ 攻之熱膨脹係數0 7·如申清專利範圍第1項之製 ^ Cl Bp JSi! ^ ^ 1去,其中,該拒銲材皙JS # 以印刷方式塗覆至該蕊層之 。 何買層係 8 ·如申請專利範圍第丨項之製面上^ 1法,其中,該拒銲材質層係560231 六、申請專利範圍 以模壓方式塗覆至該蕊層之表面上。 9.如申請專利範圍第1項之製法,其中,該拒銲材質層係 完全覆蓋住該蕊層表面上未敷設有該絕緣性材質之區 域,並使該拒銲材質層與該蕊層表面上緊密接合。 1 0 .如申請專利範圍第1項之製法,其中,該絕緣性材質係 以化學溶劑蝕刻方式移除。16697.ptd 第19頁
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091105979A TW560231B (en) | 2002-03-27 | 2002-03-27 | Fabrication method of circuit board |
US10/176,122 US6968613B2 (en) | 2002-03-27 | 2002-06-20 | Fabrication method of circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091105979A TW560231B (en) | 2002-03-27 | 2002-03-27 | Fabrication method of circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
TW560231B true TW560231B (en) | 2003-11-01 |
Family
ID=28451361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091105979A TW560231B (en) | 2002-03-27 | 2002-03-27 | Fabrication method of circuit board |
Country Status (2)
Country | Link |
---|---|
US (1) | US6968613B2 (zh) |
TW (1) | TW560231B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7550680B2 (en) * | 2006-06-14 | 2009-06-23 | Stats Chippac Ltd. | Package-on-package system |
US11088110B2 (en) * | 2019-01-28 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, circuit board structure and manufacturing method thereof |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4104111A (en) * | 1977-08-03 | 1978-08-01 | Mack Robert L | Process for manufacturing printed circuit boards |
US4487654A (en) * | 1983-10-27 | 1984-12-11 | Ael Microtel Limited | Method of manufacturing printed wiring boards |
US4915983A (en) * | 1985-06-10 | 1990-04-10 | The Foxboro Company | Multilayer circuit board fabrication process |
US4720324A (en) * | 1985-10-03 | 1988-01-19 | Hayward John S | Process for manufacturing printed circuit boards |
JP2881963B2 (ja) * | 1990-05-25 | 1999-04-12 | ソニー株式会社 | 配線基板及びその製造方法 |
US5487999A (en) * | 1991-06-04 | 1996-01-30 | Micron Technology, Inc. | Method for fabricating a penetration limited contact having a rough textured surface |
US5227013A (en) * | 1991-07-25 | 1993-07-13 | Microelectronics And Computer Technology Corporation | Forming via holes in a multilevel substrate in a single step |
US5511306A (en) * | 1994-04-05 | 1996-04-30 | Compaq Computer Corporation | Masking of circuit board vias to reduce heat-induced board and chip carrier package warp during wavesolder process |
EP0764393B1 (en) * | 1995-03-02 | 2001-07-04 | Circuit Components, Incorporated | A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology |
KR100237328B1 (ko) * | 1997-02-26 | 2000-01-15 | 김규현 | 반도체 패키지의 구조 및 제조방법 |
US5952716A (en) * | 1997-04-16 | 1999-09-14 | International Business Machines Corporation | Pin attach structure for an electronic package |
US6014805A (en) * | 1997-10-29 | 2000-01-18 | Lear Automotive Dearborn, Inc. | Method of fabricating a hybrid printed circuit board |
US6233817B1 (en) * | 1999-01-17 | 2001-05-22 | Delphi Technologies, Inc. | Method of forming thick-film hybrid circuit on a metal circuit board |
US6529027B1 (en) * | 2000-03-23 | 2003-03-04 | Micron Technology, Inc. | Interposer and methods for fabricating same |
US6651324B1 (en) * | 2000-11-06 | 2003-11-25 | Viasystems Group, Inc. | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer |
US6432748B1 (en) * | 2001-09-24 | 2002-08-13 | Phoenix Precision Technology Corp. | Substrate structure for semiconductor package and manufacturing method thereof |
-
2002
- 2002-03-27 TW TW091105979A patent/TW560231B/zh not_active IP Right Cessation
- 2002-06-20 US US10/176,122 patent/US6968613B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6968613B2 (en) | 2005-11-29 |
US20030182797A1 (en) | 2003-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7849591B2 (en) | Method of manufacturing a printed wiring board | |
CN103579128B (zh) | 芯片封装基板、芯片封装结构及其制作方法 | |
TWI413475B (zh) | 電氣結構製程及電氣結構 | |
KR100836653B1 (ko) | 회로기판 및 그 제조방법 | |
JP5163806B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
TWI466610B (zh) | 封裝結構及其製作方法 | |
JP4939916B2 (ja) | 多層プリント配線板およびその製造方法 | |
KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
JP2536274B2 (ja) | ポリイミド多層配線基板の製造方法 | |
TW560231B (en) | Fabrication method of circuit board | |
TWI573502B (zh) | 基板結構及其製作方法 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP2004104045A (ja) | 多層回路配線基板 | |
JP5293239B2 (ja) | プリント基板およびその製造方法 | |
WO2018030262A1 (ja) | モジュール部品の製造方法 | |
JP4590088B2 (ja) | フレキシブル基板素片、及び、多層フレキシブル配線板 | |
KR20060042723A (ko) | 경연성 다층 인쇄회로기판의 제조 방법 | |
JP2005268416A (ja) | プリント配線基板およびその製造方法 | |
US10477678B1 (en) | Substrate structure and manufacturing method thereof | |
JP5232467B2 (ja) | 多層プリント配線板の製造方法 | |
KR100888562B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 | |
JP4797910B2 (ja) | 半導体パッケージ多層基板の製造方法 | |
JP2005353751A (ja) | プリント配線基板 | |
CN115175475A (zh) | 具有指定散热层的多层pcb制作方法和多层pcb | |
JP3665036B2 (ja) | プリント配線板の製造方法及びプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |