TW483233B - Electronic circuit unit - Google Patents

Electronic circuit unit Download PDF

Info

Publication number
TW483233B
TW483233B TW090111593A TW90111593A TW483233B TW 483233 B TW483233 B TW 483233B TW 090111593 A TW090111593 A TW 090111593A TW 90111593 A TW90111593 A TW 90111593A TW 483233 B TW483233 B TW 483233B
Authority
TW
Taiwan
Prior art keywords
transistor
resistor
alumina substrate
resistors
electrode
Prior art date
Application number
TW090111593A
Other languages
English (en)
Inventor
Akiyuki Yoshisato
Kazuhiko Ueda
Yasuhiro Ikarashi
Akihiko Inoue
Hiroshi Sakuma
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000160252A external-priority patent/JP3244678B2/ja
Priority claimed from JP2000160257A external-priority patent/JP3244679B2/ja
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Application granted granted Critical
Publication of TW483233B publication Critical patent/TW483233B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Description

483233 A7 B7 五、發明説明（1 ) 〔發明所屬之技術領域〕 (請先閱讀背面之注意事項再填寫本頁) 本發明係面安裝（裝載）型之電子電路單元有關。 〔習知技術〕 一般言，此種面安裝型之電子電路單元乃槪略構成爲 焊接（錫銲）各種電路零件於被配設於基板上之導電圖案 之銲錫區，且以屏蔽罩來覆蓋該等電路零件。基板側面配 設有端面電極，當要面安裝電子電路單元之母基板時，端 面電極係被焊接於母基板之銲錫區。電路零件乃響應於調 諧電路或諧振電路或放大電路等所需要之電路結構來使用 ，例如做爲放大電路用之電路零件乃使用電晶體，片形（ chip )電阻，片狀電容器及感應器（感應體）等，而該等 電路零件乃藉導電圖案來連接。 〔發明擬解決之課題〕 經濟部智慧財產局員工消費合作社印製 近年來，將片形（晶片）零件或電晶體等之電路零件 予以小型化之技術有顯著的進步，例如外形尺寸爲0 . 6 X 0 . 3 mm左右之超小形之片形電阻或片狀電容器也已 被實用化。因而，在前述之習知之電子電路單元，也使用 如此之小形的片形（狀）零件或電晶體等，並以形成該等 電路零件之零件間之間距狹窄之狀態下來安裝於基板上時 ，就可令電子電路單元予以小型化至某一程度。然而，片 形零件或電晶體等之電路零件的小形化具有界限，而且， 當要安裝多數之電路零件於基板上時，一定需要令各電路 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X：297公釐): ~~ -4- 483233 A7 B7 五、發明説明（2 ) 零件之焊接部分不會產生短路，因而’要使零件間之間距 成爲使狹窄也具有界限，使得該等情事（事態）成爲妨礙 電子電路單元更進一步小型化之主要原因。 又此種電子電路單元當具有例如放大電路時，於前述 之習知技術乃做爲對於放大電路所需要之所有的電阻使用 著，預先予以修整爲所期盼之電阻値的通用之片形電阻， 但所安裝之片形電阻中，倘若具有電阻値之參差不齊（離 勢）時，電晶體之集極電流値會形成參差不齊，使得具有 在以後所要進行之輸出調整會成爲麻煩。 本發明係鑑如此之習知技術之課題而發明者，其目的 係擬提供一種適合於小型化且可簡單地來進行輸出調整之 電子電路單元。 〔解決課題用之手段〕 爲了達成上述目的，本發明之電子電路單元乃構成爲 ，具有薄膜形成於氧化鋁基板上之包括電容器和電阻及電 感元件的電路元件，以及引線接合於前述氧化鋁基板上之 電晶體的裸晶片（切片），而前述電晶體至少具有第i電 晶體，且在該第1電晶體之基極偏壓用分壓電阻和射極電 阻中，僅予以修整射極電極來設定前述第1電晶體的電流 値。 依據如此之結構時，可使用薄膜技術來形成包括有電 容器和電阻及電感元件之電路成爲高精（密）度，而且電 晶體之半導體元件因以引線接合裸晶片者，因而，所需要 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐）· (請先閱讀背面之注意事項再填寫本頁) 訂 -畢· 經濟部智慧財產局員工消費合作社印製 -5- 483233 A7 B7 五、發明説明（3 ) (請先閲讀背面之注意事項再填寫本頁) 之電路零件可高密度地安裝於氧化鋁基板上，使得可實現 適合於小型化之面安裝型的電子電路單元。又在以薄膜形 成之基極偏壓用分壓電阻的各電阻値即使具有參差不齊， 也僅修整射極電阻就可改變電晶體之集極電流値，使得對 於輸出調整所需要的修整電阻値，能在1個地方來進行。 又在上述結構中，倘若電晶體具有互成串聯之第1電 晶體和第2電晶體時，理想爲在該等第1及第2之電晶體 的基極偏壓用分壓電阻和射極電阻中，僅予以修整第1電 晶體之射極電阻來設定兩電晶體之電流値，構成爲如此時 ，僅要修整第1電晶體之射極電阻，就可省略要修整所有 之基極偏壓用分壓電阻之情事。 又在本發明電子電路單元乃具備以薄膜形成包括電容 器和電阻及電感元件之電路元件於氧化鋁基板上，以及以 引線接合於前述氧化鋁基板上的電晶體之半導體裸晶片， 而前述電晶體至少具有第1電晶體，且令要施加於該第1 電晶體基極之基極偏壓用分壓之電阻，在前述氧化鋁基板 上以薄膜形成爲互相靠近。 經濟部智慧財產局員工消費合作社印製 依據如此之結構時，可使用薄膜技術來形成包括有電 容器和電阻及電感元件之電路成爲高精（密）度，而且電 晶體之半導體元件因以引線接合裸晶片者，因而，所需要 之電路零件可高密度地安裝於氧化鋁基板上，使得可實現 適合於小型化之面安裝型的電子電路單元。又在以薄膜形 成於氧化鋁基板之電阻絕對値雖具有某程度之參差不齊（ 以下簡稱爲偏差），但由於以薄膜形成要施於電晶體之複 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐)· ' -6 - 483233 Α7 Β7 五、發明説明（4 ) 數的基極偏壓用分壓電阻成爲互相靠近，使得該等電阻之 偏差比率會大致成爲同樣，因而，可省略修整電阻値。 又在上述結構中’倘右電晶體具有互成串聯之第1電 晶體和第2電晶體時，理想爲在氧化鋁基板上，以薄膜形 成第1及第2之基極偏壓用分壓電阻成爲互相靠近，當構 成爲如此時，就可省略要修整所有之基極偏壓用分壓電阻 〇 又在上述結構中，理想爲排列配設複數之基極偏壓用 分壓電阻之一部分或全部成爲複數例，當構成如此時，就 可在有限之氧化鋁基板上之空間內，以良好之效率來配置 基極偏壓用分壓電阻。 〔發明之實施形態〕 以下，將參照圖式來說明有關本發明之實施形態例， 圖1係電子電路單元之斜視（立體）圖，圖2係顯示電路 結構之佈置（線路圖）的氧化鋁基板之平面圖，圖3係氧 化銘基板之背面圖’圖4係電路結構的說明圖’圖5係顯 示端面電極之斜視圖，圖6係端面電極之剖面圖，圖7係 顯示半導體裸晶片和連接區之關係的說明圖，圖8係顯示 電子電路單元之製造過程的說明圖。 本實施形態例係適用於頻率諧調型（調頻）型升壓放 大器之例子，該調頻型升壓放大器乃爲了增進攜帶型電視 機（.設備）之接收性能（尤其，接收靈敏度和耐妨礙特性 )，而與未圖示之U H F (超高頻）調諧器組合來使用， 本紙張尺度適用中國國家標準（CNS) Α4規格（210x297公釐）. (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -7- 483233 A7 B7 五、發明説明（5 ) 具有可選擇所期盼頻率之T V信號之同時，放大所選擇之 T V信號來輸入於U H F調諧器的功能。 圖1係顯示如此之調頻型升壓放大器（電子電路單元 )的外觀’如同圖所示，該調頻型升壓放大器係由裝載將 後述之電路構成元件之氧化鋁基板1，及安裝於該氧化鋁 基板1之屏蔽罩2所構成，而形成將焊接於未圖示之母基 板的面安裝構件。氧化鋁基板1被形成爲方形平板狀，而 以切斷大張基板成薄長方形狀之分割片之後，更進一步分 割該分割片成爲細狀而獲得。屏蔽罩2係彎曲加工金屬板 成箱形者，氧化鋁基板1上之電路構成元件乃由該屏蔽罩 2所覆蓋著。 如圖2所示，在氧化鋁基板1表面，配設有電路構成 元件及要連接該等之導電圖案，又如圖3所示，在氧化鋁 基板1背面，配設有做爲背面電極之導電圖案。有關本實 施形態例之調頻型升壓放大器，乃爲了選擇和放大Τ V信 號而具有調諧電路及放大電路，並形成如圖4所示之電路 結構，而在圖2所示之各電路構成元件，附有對應（符合 )於圖4之電路圖之符號。但圖4僅顯示電路結構之一例 子者，本發明也可適用於具有除此以外之電路結構之電子 電路單元。 如圖4所示，調頻型升壓放大器乃具有調諧電路及放 大電路的電路構成元件之電容器C1〜C7，電阻R1〜 R 3.，電感元件L 1〜L 3，二極體D 1，電晶體T r 1 ，導電通路S 1，S 2等，而該等電路構成元件和連接該 本纸張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐）· (請先閲讀背面之注意事項再填寫本頁) 訂 Φ. 經濟部智慧財產局員工消費合作社印製 -8 - 483233 A7 B7 五、發明説明（6 ) 元件之導電圖案係配設於氧化鋁基板1表面。該導電圖案 係使用例如C r (鉻）或c u (銅）等以濺射等之薄膜技 (請先閲讀背面之注意事項再填寫本頁) 術所形成者，而在圖2中’附上符號P以畫陰影線來表示 〇 秦· 經濟部智慧財產局員工消費合作社印製 將簡單地說明有關調頻型升壓放大器之電路結構，爲 了選擇和放大所期盼頻率之丁 V信號，乃由以電感元件 L2、 L3和電容器C3、C4及二極體D1所形成之調 諧電路，及以電晶體T r 1和其周邊電路元件（電阻R 1 〜R 3，電容器C 6 )及不平衡/平衡變換元件T所形成 之放大電路所構成。複數頻率之T V fg號係藉電容器c 1 來輸入於調諧電路。調諧電路之調頻（諧振頻率）乃會由 控制所施加於二極體D 1之陰極的電壓（v c t 1 )而改 變，因而，使其成一致於所期盼之T V信號的頻率，就僅 會選擇所期盼之TV信號’且藉電容器C 5來輸入於放大 電路之電晶體Tr 1之基極。電晶體T r 1之基極供應有 基極偏壓用分壓電阻R 1、R 2的偏壓，而電晶體T r 1 之集極電流（与射極電流）係由射極電阻R 3之電阻値所 設定。以電晶體T r 1所放大之T V信號乃從集極輸出， 而集極配設有不平衡/平衡變換元件τ。該不平衡/平衡 元件I係由以互成耦合之一對導電通路s 1、s 2所形成 之電感元件所構成，而從導電路S 2之兩端輸出平衡Τ V 信號，並輸入於前述之U H F調諧器。 .如圖2所示，形成有接地用電極（G Ν D )和輸入用 電極（Vcc、Vctl、RFin)及輸出用電極（ 本紙張尺度逍用中.國國家標準（CNS ) A4規格（210X297公釐）. -9- 483233 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( 7 ) 1 1 R F 〇 U t ) 於 氧 化 鋁 基 板 1 之 端 部 j 而 該 等 係 由 導 電 圖 1 1 I 案 之 一 部 分 所 構 成 〇 接 地 用 電 極 和 輸 入 用 電 極 及 輸 出 用 電 1 1 極 係 僅 形 成 於 方 形狀 之 氧 化 鋁 基 板 1 的 成 相 對 向 之 兩 長 邊 諸 1 1 側 而 在 除 此 之 外 的 成 相 對 向 之 兩 短 邊 側 未 予 以 形 成 〇 亦 先 閎 1 1 即 在 氧 化 鋁 基 板 1 之 — 方 長 邊 側 的 兩 角 隅 部 形 成 有 背 Ι& 1 I G N D 電 極 且 在 該 等 G N D 電 極 之 間 形 成 有 V C C 電 之 意 1 極 和 R F 1 η 電 極 及 V C t 1 電 極 〇 又 在 氧 化 鋁 基 板 1 之 事 項 再 1 另 一 方 長 邊 側 的 兩 角 隅 部 與 其 近 旁 之 3 個 地 方 形 成 有 填 寫 本 G N D 電 極 並在 該 等 G N D 電 極 之 間 形成 有 兩 個 頁 1 1 R F 〇 U t 〇 再 者 如 將 後 述 j 氧 化 鋁 基 板 1 之 兩 個 長 邊 1 I 乃 對 應 ( 符合 ) 於切 斷 大 張 基 板 成 薄 長 方 形狀 之 分 割 片 時 1 I 的 分 割 線 而 氧 化 鋁 基 板 1 之 兩 個 短 邊 乃 對 m 於 再 進 —* 步 1 訂 | 細 分 分 割 該 分 割 片 時 之 分 割 線 〇 1 1 另 一 方 面 j 如 圖 3 所 示 配 設 於 氧 化 鋁 基 板 1 背 面 之 1 1 導 電 圖 案 P 1 ( 背 面 電 極 ) 5 各 形 成 對 向 於 各 別 之 接 地 用 | 電 極 ( G N D ) 和 輸 入 用 電 極 ( V C C - V C t 1 Λ 1 R F i η ) 及 輸 出 用 電 極 ( R F 〇 U t ) ， 如 圖 5 和 圖 6 所 示 y 兩 者 係 藉 端 面 電 極 3 形 成 導 通 〇 該 端 面 電 極 3 係 在 1 1 A g ( 銀 ) 厚 膜 層 上 y 依序 疊 層 N i ( 鎳 ) 底 電 鍍 層 和 1 1 A U ( 金 ) 者 最 下 層 之 A g 厚 膜 層 係 由 以 厚 膜 形成 不 含 | 玻 璃 成 分 A g 糊 ( 膏 材 ) 之 後 ’ 以 2 0 0 °c 左 右 來 焙 燒 之 1 I 低 溫 燒 成 材料所 形 成 0 又 中 間 層 之 N i 底 電 鍍 層 係 要 令 1 1 A U .電 鍍 層 容 易 附 著 用 者 〇 最 上 厚 之 A U 電 鍍 層 係在焊 接 1 1 端 面 電 極 3 於 未 圖 示 之母 基 板的 銲 錫 區 時 ， 用 於 防 止 最 下 1 1 1 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐）. -10- 483233 A7 B7 五、發明説明（8 ) 層之A g析出於銲錫用者。而在屏蔽罩2安裝於氧化鋁基 板1之電子電路單元的完成品’焊接彎曲於屏蔽罩2側面 所形成之腳片2 a於與接地用電極（G N D )導通之端面 電極3，而屏蔽罩2形成爲在氧化鋁基板1之四個角隅被 接地之狀態。 前述之各電路構成元件中，電容器C 1〜C 7係在下 部電極上，藉S i〇2等之（電）介質膜來疊層上部電極者 ，該等係使用濺等來形成薄膜。上部電極表面配設有C u 層，由該C u層來提高調諧電路之Q。電容器C 1〜C 7 之下部電極和上部電極乃連接於導電圖案P，而如圖2所 示，在電容器7和V c c電極間之導電圖案P，電容器 C7和RFou t電極間之導電圖案P，電容器C2和 V c t 1電極間之導電圖案P，各配設有放電用之接近部 〔空隙（間隙）〕G。該接近部G係由配設於互相成對向 並列所設之各導電圖案P的一對突部所構成，兩突部之尖 端彼此保持有所定之間隙來成相對向。該狀況時，導電圖 案P和GND電極之尺寸精度因均可由薄膜技術而增進， 使得接近部G之間隙尺寸可加以變狹窄，因此，能在低電 壓下成爲放電。又各電容器C 1〜C7中，電容器C 1和 C 3〜C 5係被形成爲單純之方形狀，但C 2和C 7則以 組合2個以上之方形而被形成異形狀。亦即，電容器C 2 係從一矩形之一邊突出2個矩形之凹形狀，電容器係使3 個矩形朝長邊方向錯開且形成連續狀態。該等電容器C 2 和C 7係需要較大之電容値的接地用電容器，倘若形成接 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐）· (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -11 - 483233 A7 B7_ 五、發明説明（9 ) 地用電容器C 2和c 7成如此之異形狀時’就可有效地利 用氧化鋁基板1上之有限空間，而可高度地安裝所期盼電 容値的電容器。 再者，在各電容器C 1〜C 7中’電容器6係由大小 有不同之2個接地用電容器所構成，兩者係藉互成分離之 一對導電圖案P被並聯者。亦即，如圖2所示，兩接地用 電容器C 6之各一方的電極部，雖被連接於聯繫於G N D 電極的導電圖案P，但兩接地用電容器C 6之另一方電極 部，則藉互爲分離之2個導電圖案P來連接於電晶體 Tr 1之連接區SL。由圖4可察明，電容器C6乃配設 於電晶體T r 1之射極和接地間，而前述連接區S L乃爲 電晶體T r 1之射極所要進行引接接合之地區，使得電容 器C 6之電容値成爲由藉互爲分離之導電圖案P所並聯之 2個接地用電容器所設定。因此，從電晶體T r 1之射極 藉電容器C 6直至接地的導電圖案P整體之電感會減少， 使得可增進由接地用電容器C 6所產生之連接區S L的接 地效果，又由於會提高由各接地用電容器C 6和各導電圖 案P而產生之寄生振盪頻率，因而予以設定該頻率成爲電 晶體T r 1之動作（操作）點頻率以上，就可消除寄生振 湯。 電阻R .1〜R 3係以使用濺射等之薄膜技術來形成例 如T a S i〇2等之電阻膜者，而在其表面則響應於所需配 設有S i〇2等之（電）介質膜。如圖2所示，3個電阻 R 1〜R 3中，電阻R 1和R 2係以薄膜形成並列配設於 本^張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐）. "" (請先閱讀背面之注意事項再填寫本頁) 訂 -S: 經濟部智慧財產局員工消費合作社印製 -12- 483233 A7 B7 五、發明説明（10 ) 氧化鋁基板1上互爲接近之位置，剩下的電阻R 3則以薄 膜形成於從電阻R 1和R 2遠離之位置。以如此地薄膜形 成電阻R 1和R 2於接近之位置，因而，各電阻R 1、 R 2之電阻値即使對於期盼値產生參差不齊，也可令電阻 .R 1、R 2之整體的參差不齊（不均勻）之比率成爲同樣 。由圖可察明，電阻R 1和R 2爲電晶體T r 1之基極偏 壓用分壓電阻，將施加Rl / (R1+R2) xV c c之 電壓於電晶體T r 1之基極。而基極偏壓用分壓電阻的電 阻R 1、R 2整體之不均勻比率係如前述經常爲相同，因 此，並不需要對於該等電阻R 1、R 2進行修整電阻値。 另一方面，電阻R 3爲電晶體T r 1之射極電阻，而電流 係從V c c電極流於電晶體T r 1之集極和射極，且再經 過R3被接地。而在各電阻R 1〜R3中，因由射極電阻 之電阻R 3所貢獻於電晶體T r 1之放大度爲最大，因此 ，僅予以修整電阻R 3來使電流値能成一定，以進行輸出 調整。 再者，以如圖9所示，在對於電晶體T I* 1串聯另外 之電晶體T r 2之電路結構時，倘若將兩電晶體T r 1、 .Tr2之基極偏壓用分壓電阻的電阻Rl、 R2、 R4, 以薄膜形成於氧化鋁基板1上成互爲接近之位置，則並不 需要對於該等電阻R 1、R 2、R 4進行修整電阻値。因 此，在於此狀態時，也僅予以修整射極電阻之電阻R 3， 就可設定兩電晶體T r 1、T r 2之電流値。 又電感元件L 1〜L 3和導電通路S 1、S 2係令 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐). — — " (請先閱讀背面之注意事項再填寫本頁)
、1T Φ. 經濟部智慧財產局員工消費合作社印製 -13- 483233 A7 B7 五、發明説明（11 ) c r或c U等以使用濺射等之薄膜技術所形成者，且被連 接於導電圖案P。各電感元件L 1〜L 3表面配設有C u 層’而由該C u層來增進諧振電路之Q。電感元件L 1和 L 2均被形成爲角形（四角形）之渦旋形狀，而各別之一 端係以引線接合於V c t 1電極或接地用之導電圖案P。 電感元件L 2係要設定槪略之諧振頻率的諧振頻率設定用 者’電感元件L 3係連接於電感元件L 2之另一段電感元 件L 3係調整諧振頻率用之諷整用導電圖案，而以如圖2 之虛線所示，以修整電感元件L 3來切削，就可令電感元 件L 2之匝數增加，而形成調整諧振頻率。該時，倘若令 修整後之電感元件L 3之導電寬形成與諧振頻率設定用之 電感元件L 2之導體寬同樣時，就會使電感元件L 2和電 感元件L 3之特性阻抗成爲不變。 如前述，不平衡/平衡變換元件T係由以互相耦合之 一對的導電通路S 1、S 2所形成之電感元件所構成，該 等導電通路S 1、S 2係以薄膜形成於氧化鋁基板1上。 該等導電通路S 1、S 2係在氧化鋁基板1上藉所定之間 隙來形成相對向之渦旋狀，而一方之導電通路S 1兩端係 被連接於電晶體T r 1之集極和連接於電容器C 7之導電 圖案P，至於另一方之導電通路S 2兩端則被連接於一對 之R F 〇 u t電極。該狀態時，以薄膜形成之導電通路 Sl、 S2之尺寸精度因極爲高，使得可令兩導電通路 S 1、S 2間之間隙成爲狹窄而可確保所期盼之耦合度， 因此，可配設小型之不平衡/平衡變換元件T於氧化鋁基 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）· (請先閲讀背面之注意事項再填寫本頁)
、1T Φ. 經濟部智慧財產局員工消費合作社印製 -14- 483233 A7 B7 五、發明説明（12 ) 板1上之有限空間內。再者，如圖1 0所示，也可藉著所 定之間隙成相對向的一對導電通路s 1、S 2來形成爲鋸 齒形狀於氧化銘基板1上。 又二極體D 1和電晶體T r 1係在裝載半導體裸切片 (晶片）於以薄膜形成於氧化鋁1上之導電圖案P的連接 區，並以引線接合該半導體裸切片於導電圖案P者。亦即 ，如圖2所示，二極體D 1之半導體裸切片形成四角形形 狀，而配設於其下面之一方電極係使用膏狀銲錫或導電糊 (膏）等之導電性黏著劑被固定於連接區，至於配設於半 導體裸切片上面之另一方電極乃被引線接合於導電圖案P 之所定部位。又電晶體T r 1之半導體裸切片（晶片）也 形成四角形形狀，而配設於其下面之集極乃使用導電性黏 著劑來固定於連接區，基極和射極則以引線接合於導電圖 案P之所定部位。且與前述之端面電極3同樣，在該等連 接區上，依序疊層有N i底電鍍層和A u電鍍層。而在此 ，如圖7 (A)或（B)所示，連接區5之面積對於半導 體裸切片之下面面積成爲較小，由於採用如此之結構，而 可確保導電性黏著劑之滯流（停滯）部，致使導電性黏著 劑並不會從半導體裸切片4之外形溢出，由而可防止與周 圍之導電圖案P產生短路之事故於未然。又配設有開口 5 a於連接區5內部，由而可儲存多餘之導電性黏著劑於 開口 5 a內，使得更可確實地防止導電性黏著劑形成溢出 (突出）。 接著，主要使用圖8來說明有關構成如上述之電子電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）. (請先閲讀背面之注意事項再填寫本頁) 、11 Φ. 經濟部智慧財產局員工消費合作社印製 -15- 483233 A7 B7 五、發明説明（13 ) 路單元的製造過程。 首先，如圖8 ( A )所示，予以濺射T a S i〇2等於 (請先閲讀背面之注意事項再填寫本頁〕 氧化鋁基板1表面整體後，鈾刻其成所期盼之形狀來形成 電阻膜6，以構成相當於電阻R 1〜R 3之部分。接著， 如圖8 ( B )所示，從電阻膜6上濺射C r或C u等，並 經濟部智慧財產局員工消費合作社印製 鈾刻成所期朌形狀來形成下部電極7後，以如圖8 ( C ) 所示，從下部電極7上濺射S i 0 2等，並蝕刻其成所期盼 之形狀來形成電介質膜8。其次，如圖8 ( D )所示，從 電介質膜8上濺射C r或C u等之後，蝕刻成所期盼之形 狀來形成上部電極9。其結果，由下部電極7或上部電極 9可構成相當於導電圖案P和電感元件L 1〜L 3及導電 通路SI、 S2之部分，而由下部電極7和電介質膜8及 上部電極9之疊層體可構成相當於電容器C 1〜C 7之部 分。接著，以電鍍或薄膜技術形成C u層於相當於電感元 件L1〜L3和導電通路SI、S2及電容器C1〜C7 部分之表面後，如圖8 ( E )所示，除了導電圖案P之部 分予以形成保護膜1 0。接著，如圖8 ( F )所示，在氧 化鋁基板1背面整體濺射C r或C u等後，蝕刻其成所期 盼之形狀來形成背面電極1 1，以構成相當於背面側導電 圖案P之部分。 再者，以上所說明之圖8 ( A )〜（F )之製程，乃 對於由刻設有朝縱橫向成格子狀展延之分割溝之氧化鋁材 料所形成之大張基板來進行，而以下所說明之圖8 (G) 〜（J )之製程’係要對於以沿朝一方向之分割溝來切斷 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）. -16- 483233 A7 B7 五、發明説明（14 ) 所能獲得之薄長方形形狀之分割片所進行者。 亦即，切斷大張基板成薄長方形形狀之分割片後，以 如圖8 ( G )所示，由厚膜形成A g層1 2於該分割片之 切斷面的氧化銘基板1兩端面，而以A g層1 2來導通配 設於氧化鋁基板1表背面之導電圖案P、P 1之接地用電 極（GND)和輸入用電極（V c c、Vc t 1、 RF i η)及輸出電極（RF o u t )彼此。該Ag層 1 2係相當於前述端面電極3之A g厚膜層，係一種不含 有玻璃成分之A g糊（膏）所形成之低溫燒成材料。再者 ，將如此之A g層1 2之厚膜形成製程雖也可對於一片薄 長方形形狀之分割片來進行，但做成具有若干間隙來疊合 複數之分割片之狀態時，可對於複數之分割片同時進行 A g層1 2之厚膜形成，使得合適於大量生產。其次，對 於裝載有A g層1 2和半導體裸切片的連接區之各表面， 依序電鍍N i底電鍍層和A u層後，以如圖8 ( Η )所示 ^在各連接區上’以使用靜錫嘗或導電糊等之導電性黏著 劑來固定二極體D 1和電晶體T r 1之半導體裸切片。該 時，如前述連接區之面積因形成小於半導體裸切片之下面 面積，使得可防止導電性黏著劑從半導體裸切片之溢出， 而形成爲導電性黏著劑並不會與半導體裸切片周圍之導電 圖案成爲所不希望之短路。其次，如圖8 ( I )所示，以 引線接合各半導體裸切片於導電圖案P之所定部位後，以 如圖.8 ( J )所示，修整射極電阻之電阻R 3來進行輸出 調整之同時，修整調整用導電圖案之電感元件L 3來調整 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）. (請先閲讀背面之注意事項再填寫本頁) 訂 -Φ. 經濟部智慧財產局員工消費合作社印製 -17- 483233 A7 B7 五、發明説明（15 ) 諧振頻率。該時，調整諧振頻率係在分割爲各個氧化鋁基 板1之前的薄長方形形狀分割片之狀態來進行，而由於配 設有接地用電極（G N D )之緣故，因而，配設於相鄰之 氧化鋁基板1之輸入用電極（V c c、V c t 1、 .R F i η )及輸出用電極（R F 〇 u t )間，一定有接地 用電極（G N D )在位，因此，調整諧振頻率乙事形成並 不會對於相鄰之氧化鋁基板1賦與不良影響。 接著，安裝屏蔽罩2於各薄長方形形狀分割片的氧化 鋁基板1，且焊接該屏蔽罩2之腳片2 a於導通於接地用 電極（G N D )之端面電極3後，以沿著另一方之分割溝 細分分割片來分割成各個氧化鋁基板1，就可獲得如圖1 所示之電子電路單元 依據如此所構成有關上述實施形態例的電子電路單元 ，因在氧化鋁基板1上，以薄膜形成電容器c 1〜C 7、 電阻R1〜R3、電感元件L1〜L3、導電通路S1、 S 2等之電路元件和要連接於該等電路元件之導電圖案P ，且以引線接合二極體D 1和電晶體T r 1之半導體裸切 片於該氧化鋁基板1上，並配設導電圖案之接地用電極和 要連接於輸出入用電極之端面電極3於氧化鋁基板1側面 ，因而，可使用薄膜技術和半導體元件之引線結合來高密 度地安裝所需要之電路構成元件於氧化鋁基板1上，使得 可實現適合於小型化之面安裝型的電子電路單元。又在電 晶體T r 1之基極偏壓用分壓電阻R 1、R 2和電晶體 T r 1之射極電阻R 3中，僅以修整射極電阻R 3來進行 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐）. (請先閱讀背面之注意事項再填寫本頁) 訂 ΑΨ. 經濟部智慧財產局員工消費合作社印製 -18- 483233 A7 B7 五、發明説明（16 ) 輸出調整，而省略修整基極偏壓用分壓電阻R 1、R 2 ’ 因此，能在一個地方實施對輸出調整所需要之修整電阻値 〇 .〔發明之效果〕 本發明係以如上述之形態來實施，且可發揮如下所記 載之效果。 因構成爲以薄膜形成包括電容器和電阻及電感元件之 電路元件於氧化鋁基板上之同時，以引線接合電晶體之半 半導體裸切片（晶片），且在該電晶體之基極偏壓用分壓 電阻和射極電阻中，僅修整射極電阻，因此，不僅可安裝 所需要之電路零件於氧化鋁基板上成爲高密度來意圖電子 .電路之小型化，甚至以薄膜形成於氧化鋁基板上之基極偏 壓用分壓電路的各個電阻値具有參差不齊之不均勻狀，也 僅要修整射極電阻，就可改變電晶體之集極電流値，因而 ，可省略要進行修整基極偏壓用分壓電阻之情事。 因以薄膜形成包括電容器和電阻及電感元件之電路元 件於氧化鋁基板上之同時，以引線接合電晶體之半導體裸 晶片，且以薄膜形成該電晶體之基極偏壓用分壓電阻成互 相接近，使得不僅可高密度地安裝所需要之電路零件於氧 化鋁基板上來意圖電子電路單元之小型化，而且各個分壓 電阻即使對於所期盼之電阻値產生參差不齊之情事，分壓 電阻整體之參差不齊（不均勻）之比率也幾乎不會有所改 變，因而，可省略對於電晶體之基極偏壓用分壓電阻實施 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）· ' ~ (請先閲讀背面之注意事項再填寫本頁) 訂 ΑΨ. 經濟部智慧財產局員工消費合作社印製 -19- 483233 A7 --------- B7 五、發明説明（17 ) 修整電阻値，使得能以簡單地來實施輸出調整。 〔圖式之簡單說明〕 圖1係有關本發明之實施形態例的電子電路單元斜視 (_1Δ體）圖。 圖2係顯示電路結構佈置之氧化鋁基板的平面圖。 圖3係氧化鋁基板之背面圖。 圖4係電路結構之說明圖。 圖5係顯示端面電極之斜視圖。 圖6係6端面電極之剖面圖。 圖7 ( A )、 （ B )係顯示半導體裸晶片和連接區之 關係的說明圖。 圖8 ( A )〜（J )係顯示電子電路單元之製造過程 的說明圖。 圖9係其他電路結構之說明圖。 圖1 0係顯示其他電路結構佈置之氧化鋁基板的平面 圖。 〔符號之說明〕 1 :氧化鋁基板 2 :屏蔽罩. 3 :端面電極 4 ’·半導體裸切片（晶片） 5 :連接區（地帶） 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐·） (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -20- 483233 A7 B7 五、發明説明（18 ) 5 a :開口 6 :電阻膜 7 :下部電極 8 :(電）介質膜 9 :上部電極 1〇：保護膜 1 1 :背面電極 1 2 : A g 層 C 1〜C 7 :電容器 R 1〜R 3 :電阻 L 1〜L 3 電感元件 丁 r 1、T r 2 :電晶體 S 1、S 2 :導電通路 P、P 1 :導電圖案 S L :連接區（地帶） (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 -

Claims (1)

  1. 483233 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 、申請專利範圍 1·一種電子電路單元，其特徵爲：具有薄膜形成於 氧化鋁基板上之包括電容器和電阻及電感元件的電路元件 ，以及引線接合於前述氧化鋁基板上之電晶體的裸晶片（ 切片），而前述電晶體至少具有第1電晶體，且在該第1 電晶體之基極偏壓用分壓電阻和射極電阻中，僅予以修整 射極電極來設定前述第1電晶體的電流値。 2 ·如申請專利範圍第1項之電子電路單元，其中前 述電晶體具有互成串聯之第1電晶體和第2電晶體，在該 等第1及第2之電晶體的基極偏壓用分壓電阻和射極電阻 中，僅予以修整第1電晶體之射極電阻來設定前述第1及 第2之電晶體的電流値。 3 · —種電子電路單元，其特徵爲：具備以薄膜形成 包括電容器和電阻及電感元件之電路元件於氧化鋁基板上 ，以及以引線接合於前述氧化鋁基板上的電晶體之半導體 裸晶片，而前述電晶體至少具有第1電晶體，且令要施加 於該第1電晶體基極之基極偏壓用分壓之電阻，在前述氧 化鋁基板上以薄膜形成爲互相接近。 ^ 4 ·.如申請專利範圍第3項之電子電中前 述電晶體具有互成串聯之第1電晶體和第2電晶體^並以 薄膜形成該等第1及第2之電晶體的基極偏壓用分壓電阻 成爲互相接近狀於前述氧化鋁基板上。，. ，义 1/.. 5 ·如申請專利範圍第3項之電子邊、薇^元件.:，，中排 '.'工讀/ 列配設前述基極偏壓用分壓電阻之至少一部分成複列。 6 .如申請專利範圍第4項之電子電路單元，其中排 本紙張尺度適用中國國家標準（CNS )八4規格（210X 297公釐） -22- (請先閱讀背面之注意事項再填寫本頁)
    483233 A8 B8 C8 D8 、申請專利範圍 列配設前述基極偏壓用分壓電阻之至少一部分成複數列 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -23- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW090111593A 2000-05-30 2001-05-15 Electronic circuit unit TW483233B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000160252A JP3244678B2 (ja) 2000-05-30 2000-05-30 電子回路ユニット
JP2000160257A JP3244679B2 (ja) 2000-05-30 2000-05-30 電子回路ユニット

Publications (1)

Publication Number Publication Date
TW483233B true TW483233B (en) 2002-04-11

Family

ID=26592906

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090111593A TW483233B (en) 2000-05-30 2001-05-15 Electronic circuit unit

Country Status (6)

Country Link
US (1) US6714420B2 (zh)
EP (1) EP1161125B1 (zh)
KR (1) KR100430901B1 (zh)
CN (1) CN1240258C (zh)
DE (1) DE60118118T2 (zh)
TW (1) TW483233B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW517447B (en) * 2000-05-30 2003-01-11 Alps Electric Co Ltd Semiconductor electronic circuit unit
US20060180342A1 (en) * 2003-03-28 2006-08-17 Minoru Takaya Multilayer substrate and method for producing same
US7433192B2 (en) * 2004-12-29 2008-10-07 Agere Systems Inc. Packaging for electronic modules
US7215204B2 (en) * 2004-12-29 2007-05-08 Agere Systems Inc. Intelligent high-power amplifier module
US8493744B2 (en) * 2007-04-03 2013-07-23 Tdk Corporation Surface mount devices with minimum lead inductance and methods of manufacturing the same
US8208266B2 (en) * 2007-05-29 2012-06-26 Avx Corporation Shaped integrated passives
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
US10420886B2 (en) * 2013-02-15 2019-09-24 Repro-Med Systems, Inc. Multi-flow universal tubing set
CN109496057A (zh) * 2018-11-12 2019-03-19 晶晨半导体(上海)股份有限公司 一种印制电路板布局

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3809928A (en) * 1962-09-07 1974-05-07 Texas Instruments Inc Integrated structure amplifier with thermal feedback
US4001711A (en) * 1974-08-05 1977-01-04 Motorola, Inc. Radio frequency power amplifier constructed as hybrid microelectronic unit
US3958075A (en) * 1974-11-11 1976-05-18 Gentron Corporation High power thick film circuit with overlapping lead frame
US4318054A (en) * 1979-02-07 1982-03-02 Nippon Gakki Seizo Kabushiki Kaisha Input circuit of audio amplifier
FR2478402A1 (fr) * 1980-03-11 1981-09-18 Lignes Telegraph Telephon Oscillateur a ligne a retard a ondes elastiques accordable par une tension electrique, et recepteur de telecommunication comprenant un tel oscillateur accordable
US4841253A (en) * 1987-04-15 1989-06-20 Harris Corporation Multiple spiral inductors for DC biasing of an amplifier
JPH0453219A (ja) * 1990-06-20 1992-02-20 Murata Mfg Co Ltd 表面実装型電子部品
JPH04365396A (ja) * 1991-06-13 1992-12-17 Tdk Corp 高周波用面実装モジュール
JPH07211856A (ja) * 1994-01-12 1995-08-11 Fujitsu Ltd 集積回路モジュール
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
DE69524855T2 (de) * 1994-08-25 2002-08-14 Nat Semiconductor Corp Bauelementstapel in mehrchiphalbleiterpackungen
JP3175823B2 (ja) * 1998-04-24 2001-06-11 日本電気株式会社 高周波増幅装置
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
SE516152C2 (sv) * 1999-03-17 2001-11-26 Ericsson Telefon Ab L M Anordning för möjliggörande av trimning på ett substrat samt förfarande för framställning av ett substrat som möjliggör trimning
JP3353037B2 (ja) * 1999-04-19 2002-12-03 北陸電気工業株式会社 チップ抵抗器
TW502492B (en) * 2000-05-30 2002-09-11 Alps Electric Co Ltd Electronic circuit unit

Also Published As

Publication number Publication date
EP1161125B1 (en) 2006-03-22
DE60118118D1 (de) 2006-05-11
DE60118118T2 (de) 2006-11-09
US20020011596A1 (en) 2002-01-31
EP1161125A3 (en) 2003-10-29
CN1240258C (zh) 2006-02-01
KR20010110119A (ko) 2001-12-12
KR100430901B1 (ko) 2004-05-10
US6714420B2 (en) 2004-03-30
EP1161125A2 (en) 2001-12-05
CN1332601A (zh) 2002-01-23

Similar Documents

Publication Publication Date Title
TW483233B (en) Electronic circuit unit
TW535352B (en) Surface-mounting type electronic circuit unit
TW502492B (en) Electronic circuit unit
TW498602B (en) Circuit unit
TW517447B (en) Semiconductor electronic circuit unit
JP3242391B2 (ja) 電子回路ユニットの製造方法
JP3244681B2 (ja) 電子回路ユニット
JP3244677B2 (ja) 電子回路ユニット
JP3246908B2 (ja) 電子回路ユニット
JP3244682B2 (ja) 電子回路ユニット
JP3244680B2 (ja) 電子回路ユニット
JP3244679B2 (ja) 電子回路ユニット
JP3246907B2 (ja) 電子回路ユニット
JP3244678B2 (ja) 電子回路ユニット
JP2001345643A (ja) 電圧制御発振器
JP2001345640A (ja) 電圧制御発振器
JP2001345639A (ja) 電圧制御発振器
JP2001345642A (ja) 電圧制御発振器
JP2001345641A (ja) 電圧制御発振器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees