TW464764B - Measurement circuit of chip capacitance - Google Patents

Measurement circuit of chip capacitance Download PDF

Info

Publication number
TW464764B
TW464764B TW089111584A TW89111584A TW464764B TW 464764 B TW464764 B TW 464764B TW 089111584 A TW089111584 A TW 089111584A TW 89111584 A TW89111584 A TW 89111584A TW 464764 B TW464764 B TW 464764B
Authority
TW
Taiwan
Prior art keywords
pmos
circuit
measurement circuit
nmos
capacitance
Prior art date
Application number
TW089111584A
Other languages
English (en)
Inventor
Jen-Teng Fan
Jr-Heng Wang
Original Assignee
Faraday Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Tech Corp filed Critical Faraday Tech Corp
Priority to TW089111584A priority Critical patent/TW464764B/zh
Priority to US09/631,342 priority patent/US6404222B1/en
Application granted granted Critical
Publication of TW464764B publication Critical patent/TW464764B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • G01R31/2639—Circuits therefor for testing other individual devices for testing field-effect devices, e.g. of MOS-capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Description

hb A16 4 6134TWF.DOC/002 pj __B7 五、發明說明（I ) 本發明是有關於一種量測電容的量測電路，且特別 是有關於一種量測晶片中金屬寄生電容的量測電路。 在半導體製程中，常以金屬做爲晶片中的內連線， 因此，在金屬與晶片底材（substrate)之間及金屬與金屬 之間會形成金屬寄生電容。以半導體製成的電晶體在操 作時，會因爲這些金屬寄生電容產生如時間延遲的現 象。所以要量測出這些金屬寄生電容的大小，以瞭解這 些金屬寄生電容對晶片效能（performance)的影響程度。 測量電容的方法有直接量測電容法，而直接量測電 容法是使用精密的電容表直接測量電容的大小。但是使 用電容表直接測量電容之測量準確度僅可達到PF級（PF 表示1〇得負12次方法拉），由於半導體的技術不斷的進 步，晶片的金屬內連線寬度也逐漸地縮小，相對地，晶 片中的金屬寄生電容也可能小至FF級（FF表示10的負 15次方法拉）的大小，所以直接量測電容法無法精確地 量測如此小的金屬寄生電容。 習知技術中有一種採用 CBCM(Charge-based Capacitance Measurement)電路來量測晶片中的金屬寄生 電容。第1圖繪示習知之CBCM電路方塊圖。量測電容 的部分是由二對完全匹配的MOS構成二組對稱電路， 其中一對爲PMOS(如第1圖所標示106與110)，另一對 爲NM0S (如第1圖所標示1〇8與112)。 在第1圖中，左邊的電流表〗串聯在電源供應器 100與左邊PM0S 106的源極之間’其電流表102是量 本紙張尺度適用中國國家標苹（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) -ϋ t— n I ^ c.· _ 缦濟部智慧財產局員工消費合作社印製 K . 464764 6134TWF.DOC/002 A7 _____ B7 五、發明說明（2) 測從電源供應器100流入左邊PMOS 106的源極的電流。 右邊的電流表104串聯在電源供應器100與右邊PMOS 110的源極之間，其電流表104是量測從電源供應器1〇〇 流入右邊PMOS 110的源極的電流。其中，電源供應器 1〇〇是提供定電壓Vdd至量測電路中。 左邊PMOS 106的汲極與左邊NMOS 108的汲極並 聯至左邊ml金屬114，假設左邊ml金屬114與晶片底 材間所形成的金屬寄生電容爲(^„。右邊PMOS 110的汲 極與右邊NMOS 112的汲極並聯至右邊ml金屬116，假 設右邊ml金屬116與m2金屬118間所形成的晶片待測 電容爲Q，另右邊ml金屬116與晶片底材間所形成的 金屬寄生電容爲(：_。其中，m2金屬118接地，左邊ml 金屬114與右邊ml金屬116在晶片中是左右對稱且大 小相等。如此，在右邊PMOS 110的汲極所看到的金屬 寄生電容爲+ Q。 左邊PMOS 106的閘極與右邊PMOS 110的閘極並 聯至信號產生器120的輸出端VI，左邊NMOS 108的 閘極與右邊NMOS 112的閘極並聯至信號產生器120的 另一個輸出端V2。左邊NMOS 108的源極與右邊NMOS 112的源極並聯接地。 第2圖繪示習知之CBCM電路的時序信號時序圖。 在第1圖中，CBCM電路的時序信號是由信號產生器120 所產生的。信號產生器120送出時序信號VI到左邊PMOS 106的閘極與右邊PMOS 110的閘極，信號產生器120 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先間讀背面之注意事項再填寫本頁) -I ^ illi — 訂------ 1^ 經濟部智慧財產局貝工消费合作杜印製 6134TWF.DOC/002 A7 B7 五、發明說明（>)
送出時序信號V2到左邊NMOS 108的閘極與右邊NMOS 112的閘極。理想電路運作敘述如第2圖所示： 步驟一：在時間ί。-/,，所有的MOS都是關閉狀態，左邊 電流表102與右邊電流表104量測到的電流値 都是0。 步驟二：在時間，左邊PMOS 106與右邊PMOS 110 是導通狀態，左邊NMOS 108與右邊NMOS 112 是關閉狀態。這時，電容C_(即左邊m 1金屬114) 與電容即右邊ml金屬116與右邊m2 金屬118)開始充電。此時，分別有大小不同的 充電電流流經左邊電流表102與右邊電流表 104 ° 步驟三：在時間/2-/3，左邊PMOS 106與右邊PMOS 110 是關閉狀態，左邊NMOS 108與右邊NMOS 112 是關閉狀態，左邊電流表102與右邊電流表1〇4 量測到的電流値都是0。 步驟四：在時間，左邊PMOS 106與右邊PMOS 110 是關閉狀態，左邊NMOS 108與右邊NMOS 112 是導通狀態。這時，電容<：_(即左邊ml金屬114) 與電容〇_+心(即右邊ml金屬116與右邊m2 金屬11 8)開始放電。 其中，上述四個步驟中，流經左邊電流表102之平均電 流爲’流經右邊電流表104之平均電流爲。 此時，由下列數學式子的推導可以計算出電容匕的 本紙張尺度適用中國國家棵準（CNS)A4規格（210x 297公釐） (請先閱讀背面之注意事項再填寫本頁) Λ 經濟邨智慧財產局貝工消费合作社印製 ϋ n —1 I I I d 1 I I - - 1 n n I I I II ϋ I n - ! n - n - n 464764 A7 B7 6134TWF,DOC/002 五、發明說明（f) 大小： ^ wire+x =κ)·騎·， (請先閱讀背面之注意事項再填寫本頁) I -/ 广一 wire+x_wire 〇 x — Vdd.f 其中，/是頻率（如第2圖所示）。 事實上’在時間/2,左邊PMOS 106與右邊PMOS 110 由導通的狀態轉爲關閉的狀態，左邊NMOS 108與右邊 NMOS 112是關閉狀態。根據電子學之小信號模型（Small Signal Model)分析理論，從左邊pm〇S 106的閘極往上 看，可以看到左邊PMOS 106的源極與閘極間的等效電 容’從左邊PMOS 106的閘極往下看，可以看到左邊PMOS 106的閘極與汲極間的等效電容及電容c—。從右邊pm〇S 110的閘極往上看，可以看到右邊PMOS 110的源極與 閘極間的等效電容，從右邊PMOS 110的閘極往下看， 可以看到右邊PMOS 110的閘極與汲極間的等效電容及 電容十<^。 經濟部智慧財產局員工消費合作社印製 由上述得知，在時間/2瞬間（如第3圖所示，時序信 號VI 304由接地電位切換至Vdd)，有一負向電流/_自 左邊PMOS 106的閘極回流至左邊電流表102，一負向 電流^_自右邊PMOS 110的閘極回流至右邊電流表 104。第3圖繪示習知由spice驗證CBCM電路之負向電 流的結果。由第3圖發現，負向電流302不同於負向 電流。300，其原因爲右邊PMOS 110的閘極往下看到 的電容比左邊PMOS 106的閘極往下看到的電容多出電 6 木紙張尺度適用中國®家標準（CNS)A4規格<210 X 297公S ) 4 47 6 4 6134TWF.DOC/002 A7 五、發明說明（） 容G。因爲，負向電流，_ 302與負向電流300的大 小不同，則會造成量測電容C,的誤差。 因此本發明係提供一種晶片電容量測電路，能夠有 效抑制因MOS的暫態現象所產生大小不同的負向電流 回流電流量測裝置而造成的量測誤差，提高量測晶片中 電容的準確度。 本發明提出一種晶片電容量測電路，包括：一個量 測電路由數個MOS組成一組對稱電路，其晶片待測電 容是利用量測電路對左右兩側電容的平均充電電流之差 異來量測。一個電源供應器供應電源給量測電路。一個 電流量測裝置耦接至電源供應器與量測電路之間，測量 從電源供應器流入量測電路的電流値。以及，一個信號 產生器耦接至量測電路，以提供一組時序信號於量測電 路。 其中，信號產生器提供時序信號給量測電路，使量 測電路的這些MOS依序做導通及關閉的動作，使量測 電路的對稱電路所產生且回流至電流量測裝置的負向電 流相等，以準確地量測待測電容的電容値。 本發明提出一種晶片電容量測電路，包括一個量測 電路、一個電源供應器、一個第一電流表 '一個第二電 流表與一個信號產生器，第一電流表與第二電流表耦接 在電源供應器與量測電路之間，以量測電源供應器供應 量測電路的電流値，信號產生器耦接至量測電路，以提 供一組時序信號於量測電路。此量測電路包括：第一對 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 訂---------·ί----一 II 丨 1 4 6 47 6 4 613 4TWF. DOC/ 002 pj __ _B7___ 五、發明說明（& ) 完全匹配MOS，其包括第一 PMOS與第二PMOS，第一 PM0S的源極耦接至第一電流表，第二PM0S的源極耦 接至第二電流表，第一 PMOS的閘極與第二PMOS的閘 極並聯至信號產生器的第一輸入端。第二對完全匹配 M0S，包括第三PMOS與第四PMOS，第三PMOS的源 極耦接至第一 PMOS的汲極，第四PMOS的源極耦接至 第二PMOS的汲極，第三PMOS的閘極與第四PMOS的 閘極並聯至信號產生器的第二輸入端。以及，第三對完 全匹配MOS，包括第一NM0S與第二NM0S，第一 NM0S 的汲極耦接至第三PMOS的汲極與左連線電容的一端， 左連線電容的另一端接地，第二NM0S的汲極耦接至第 四PMOS的汲極、右連線電容的__〜端與待測電容的一端， 右連線電容的另一端與待測電容的另一端均接地，第一 NM0S的閘極與第二NM0S的閘極並聯至信號產生器的 第三輸入端，第一 NM0S的源極與第二NM0S的源極並 聯接地。 其中，信號產生器提供時序信號給量測電路，使量 測電路的第一對完全匹配PMOS、第二對完全匹配PMOS 與第三對完全匹配NM0S依序做導通及關閉的動作，使 第一電流表與第二電流表量測此量測電路所產生且回流 至電流量測裝置的負向電流是相等的，以準確地量測待 測電容的電容値。 爲讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 8 <請先閱讀背面之注意事項再填寫本頁) -------訂-------- '^' 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（21CU 297公釐） 5 47 6 4 6 1 3 4TWF. DOC/0 0 2 Λ7 B7 經濟部智慧財產局員工消費合作社印製 i、發明說明（1 ) 明如下： 圖式之簡單說明： 第1圖繪示習知之CBCM電路方塊圖； 第2圖繪示習知之CBCM電路的時序信號時序圖； 第3圖繪示習知由spice驗證CBCM電路之負向電 流的結果； 第4圖繪示本發明之晶片電容量測電路的方塊圖； 第5圖繪示本發明之較佳實施例的晶片電容量測電 路方塊圖； 第6圖繪示本發明之晶片電容量測電路的時序信號 時序圖； 第7圖繪示本發明由spice驗證晶片電容量測電路 之負向電流的結果；以及 第1表本發明之晶片電容量測電路與習知之CBCM 電路經spice驗證的結果表。 標號說明： 100，400，500 :電源供應器（power supplier) 102，104，502，504 :電流表（amperemeter) 106，110，506，508，512，514 : PMOS 108，112，510，516 : NMOS 114，116，518，520 : ml 金屬 118，522 : m2 金屬 120 ’ 406，524 :信號產生器（signal generator) 300，700 :負向電流 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂--------線' 經濟部智慧財產局員工消費合作社印製 47 6 4 613 4TWF. DOC/ 00 2 _____B7__ 五、發明說明（次） 302，702 :負向電流。
304 :時序信號VI 402 :電流量測裝置（current measured device) 404 :量測電路（measured circuit) 408 :左連線電容（left wire capacitance) 410 :待測電容（remain measured capacitance) 412 :右連線電容（right wire capacitance) 704 :時序信號VP1 706 :時序信號VP2 實施例 第4圖繪示本發明之晶片電容量測電路的方塊圖。 在第4圖中，量測電路404由三對完全匹配的數個MOS 所組成，並且三對完全匹配的MOS分屬二個對稱電路， 每一個對稱電路由二個PMOS與一個NMOS所組成。量 測電路404是利用量測電路404對其左右兩側電容的平 均充電電流之差異來量測待測電容410，左側爲左連線 電容408，右側爲右連線電容412與待測電容410。其 中左連線電容408與右連線電容412可以是晶片中金屬 與晶片底材間的寄生電容，，待測電容410可以是晶片 中金屬與金屬間的寄生電容。 電源供應器400供應電源給量測電路404，電源供 應器400是提供一個電壓源給量測電路404。電流量測 裝置402測量從電源供應器400流入量測電路404的電 流値，電流量測裝置402可以使用電流表來測量從電源 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） I I------II I I I _ , I II----. I — II----L (請先閱讀背面之注意事項再填寫本頁) 6 4 經濟部智慧財產局員工消費合作社印製 47 6 4 6134TWF.DOC/002 A7 ____ 五、發明說明（7 ) 供應器400流入量測電路404的電流値。信號產生器406 提供一組三相非重疊的時序信號於量測電路404，信號 產生器406是使用三相非重疊時序信號產生器。 其中，信號產生器406提供三相非重疊的時序信號 給量測電路404，使量測電路404的這些MOS依序做導 通及關閉的動作，使量測電路404的對稱電路所產生且 回流至電流量測裝置402的負向電流相等，以準確地量 測待測電容410的電容値。 第5圖繪示本發明之較佳實施例的晶片電容量測電 路方塊圖。在第5圖中，左邊的電流表502串聯在電源 供應器500與左邊PMOS 506的源極之間，其電流表502 是量測從電源供應器500流入左邊PMOS 506的源極的 電流。右邊的電流表504串聯在電源供應器500與右邊 PMOS 512的源極之間，其電流表504是量測從電源供 應器500流入右邊PMOS 512的源極的電流。其中，電 源供應器500是提供定電壓Vdd至量測電路中。 左邊PMOS 506的汲極連接至左邊PMOS 508的源 極，右邊PMOS 512的汲極連接至右邊PMOS 514的源 極，左邊PMOS 506的閘極與右邊PMOS 512的閘極並 聯至信號產生器524的第一個輸出端VP1。 左邊PMOS 5 08的汲極與左邊NMOS 510的汲極並 聯至左邊ml金屬518，假設左邊ml金屬518與晶片底 材間所形成的左連線電容爲匚_。右邊PMOS 514的汲極 與右邊NMOS 516的汲極並聯至右邊ml金屬520 ’假 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
46 47 6 4 6134TWF·DOC/002 A7 ---- B7 五、發明說明（ί·7) 設右邊ml金屬520與m2金屬S22間所形成的待測電 容爲Q，右邊ml金屬520與晶片底材間所形成的右連 線電容亦爲。其中，m2金屬522接地，左邊ml金 屬518與右邊ml金屬520在晶片中是左右對稱且大小 相等。如此，在右邊PMOS 514的汲極所看到的金屬寄 生電容爲。 左邊PMOS 508的閘極與右邊PMOS 514的閘極並 聯至信號產生器524的第二個輸出端VP2，左邊NMOS 510的閘極與右邊NMOS 516的閘極並聯至信號產生器 524的第三個輸出端VN。左邊NMOS 510的源極與右邊 NMOS 516的源極並聯接地。 第6圖繪示本發明之晶片電容量測電路的時序信號 時序圖。在第5圖中，晶片電容量測電路的時序信號是 由信號產生器524所產生的。信號產生器524送出時序 信號VP1到左邊PMOS 506的閘極與右邊PMOS 512的 閘極，信號產生器524送出時序信號VP2到左邊PMOS 5〇8的閘極與右邊PMOS 514的閘極，信號產生器524 送出時序信號VN到左邊NMOS 510的閘極與右邊NMOS 516的閘極。理想電路運作敘述如第6圖所示： 步驟一：在時間卩，所有的MOS都是關閉狀態，左邊 電流表5〇2與右邊電流表5〇4量測到的電流値 都是〇。 步驟二：在時間G，左邊PMOS 506與右邊PMOS 512 是關閉狀態，左邊PMOS 508與右邊PMOS 514 本紙張尺度適用中國國家標準（CNS)A4規格（210^ 297公釐） (請先閱讀背面之注意事項再填寫本頁) —訂i |!線' 經濟部智慧財產局貝工消費合作社印製 A7 B7 4 6 4764 6134TWF.DOC/002 五、發明說明（ιί) 是導通狀態，左邊NMOS 510與右邊NMOS 522 是關閉狀態。這時，左邊電流表502與右邊電 流表504量測到的電流値仍然是〇。 步驟三：在時間，左邊PMOS 506與右邊PMOS 512 是導通狀態，左邊PMOS 508與右邊PMOS 514 是導通狀態，左邊NMOS 510與右邊NMOS 516 是關閉狀態。這時，左連線電容即左邊ml 金屬518)、右連線電容與電容即右邊 ml金屬520與右邊m2金屬522)開始充電。 此時，分別有大小不同的充電電流流經左邊電 流表502與右邊電流表504。 步驟四：在時間，左邊PMOS 506與右邊PMOS 512 是關閉狀態，左邊PMOS 508與右邊PMOS 514 是導通狀態，左邊NMOS 510與右邊NMOS 522 是關閉狀態。這時，左邊電流表502與右邊電 流表504所量測到的電流値是0。 步驟五：在時間，左邊PMOS 5 06與右邊PMOS 512 是關閉狀態，左邊PMOS 50 8與右邊PMOS 514 是關閉狀態，左邊NMOS 510與右邊NMOS 522 是關閉狀態。這時，左邊電流表502與右邊電 流表504所量測到的電流値是0。 步驟六：在時間d，左邊PMOS 506與右邊PMOS 512 是關閉狀態，左邊PMOS 508與右邊PMOS 514 是關閉狀態，左邊NMOS 510與右邊NMOS 516 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
A 經濟部智慧財產局貝工消费合作社印製
t I5J· 1 n ϋ ϋ I I ^ 1 I- InJ- - - - - —i i - - ϋ ί _ _ _ I n I 經濟部智慧財產局負工消費合作社印製 f 46 47 6 4 6134TWF.DOC/002 A7 B7 五、發明說明（（2) 是導通狀態。這時，左連線電容^_(即左邊ml 金屬518)、右連線電容與待測電容(：_+&(即 右邊ml金屬520與右邊m2金屬522)開始放 電。 其中，上述六個步驟中，流經左邊電流表502之平均電 流爲/_，流經右邊電流表504之平均電流爲/_+;c。 此時，由下列數學式子的推導可以計算出待測電容 Q的大小： I_x:(C_+Cx)*Vdd·/ I 丽=c*，vdd*f C — ^ wire+x I wire。 "—Vdd· f 其中，/是頻率（如第6圖所示）。 事實上，在時間V左邊PMOS 506與右邊PMOS 512 由導通的狀態轉爲關閉的狀態，左邊PMOS 508與右邊 PMOS 514是導通狀態，左邊NMOS 108與右邊NMOS 112 是關閉狀態。根據電子學之小信號模型分析理論，從左 邊PMOS 506的閘極往上看，可以看到左邊PMOS 506 的源極與閘極間的等效電容，從左邊PMOS 506的閘極 往下看，可以看到左邊PMOS 506的閘極與汲極間的等 效電容及左邊PMOS 508的源極與閘極間的等效電容串 聯。其中，因此時左邊PMOS 508的閘極處於接地電位， 所以左邊PMOS 508的閘極與汲極間的等效電容和左連 線電容(：_已被隔離。同理，從右邊PMOS 512的閘極往 上看，可以看到右邊PMOS 512的源極與閘極間的等效 14 ---------^---1---------訂---------線-i (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS〉A4規格（210 x 297公釐） 46 47 6 4 6134TWF.DOC/002 A7 B7 五、發明說明（丨j ) 電容，從右邊PMOS 5〗2的閘極往下看，可以看到右邊 PMOS 512的閘極與汲極間的等效電容與右邊PMOS 514 的源極與閘極間的等效電容串聯。 由上述得知，在時間Μ舜間（如第7圖所示，時序信 號VP1 704由接地電位切換至Vdd)，有一負向電流‘ 自左邊PMOS 506的閘極回流至左邊電流表502，一負 向電流自右邊PMOS 512的閘極回流至右邊電流表 504。第7圖繪示本發明由sptce驗證晶片電容量測電路 之負向電流的結果。由第7圖發現，負向電流/_ 7〇〇與 負向電流L+, 702大小幾乎一樣，這是因爲左邊PMOS 506及PMOS 508與右邊PMOS 512及PMOS 514完全匹 配，所以左邊PMOS 506的閘極往上或往下看到的電容 與右邊PMOS 512的閘極往上或往下看到的電容是相等 的。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 線--f 同樣地，在時間U舞間（如第7圖所示，時序信號VP2 706由接地電位切換至Vdd)，此時因爲左邊PMOS 506 與右邊PMOS 512皆爲關閉狀態且左邊PMOS 506與右 邊PMOS 512的閘極皆爲接地電位，所以沒有負向電流 回流至左邊電流表502與右邊電流表504，進而影響量 測的準確度。 第1表本發明之晶片電容量測電路與習知之CBCM 電路經spice驗證的結果表。在第1表中，利用三種不 同左側電容（左連線電容與右側電容（右連線電容c_ 與待測電容Ο的數値’由spice模擬晶片電容量測電路 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐Γ 464764 6134TWF.DOC/002 A7 B7 五、發明說明（（f) 與CBCM電路量測晶片中待測電容q的結果，其結果發 現晶片電容量測電路比CBCM電路增加40%〜60%的準 確度。 因此，本發明的優點係應用晶片電容量測電路，可 以有效抑制因MOS的暫態現象所產生大小不同的負向 電流回流至電流量測裝置而造成的量測誤差，大大地提 升量測晶片中電容的準確度。 綜上所述，雖然本發明已以較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者，在不脫 離本發明之精神和範圍內，當可作各種之更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定 者爲準。 <請先閱讀背面之注項再填寫本頁) 訂.---- 經濟部智慧財產局貝工消费合作社印製 6
f I aiM I n VI 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 46/764 6134TWF.DOC/002 A8 R8 C8 Π8 六、申請專利範圍 1. 一種晶片電容量測電路，包括： 一量測電路，由複數個MOS組成一對稱電路，該 晶片之一待測鼋容是利用該量測電路對左右兩側之一左 連線電容與一右連線電容及一待測電容之一平均充電電 流的差異來量測： 一電源供應器，供應電源給該量測電路； 一電流量測裝置，耦接至該量測電路與該電源供應 器之間，測量從該電源供應器流入該量測電路之一電流 値；以及 一信號產生器，耦接至該量測電路，提供一時序信 號於該量測電路； 其中，該信號產生器提供該時序信號於該量測電 路，使該量測電路之該些MOS依序做導通及關閉的動 作，使該量測電路之該對稱電路所產生之回流至該電流 量測裝置之一負向電流相等，以準確地量測該待測電容 之一電容値。 經濟部智慧財產局員工消費合作杜印製 (請先閱讀背面之注意事項再填寫本頁) 2. 如申請專利範圍第1項所述之晶片電容量測電 路，其中該量測電路由三對完全匹配之該些MOS所組 成，且三對完全匹配之該些MOS分屬該對稱電路，該 對稱電路是由二個PMOS與一個NMOS所組成。 3. 如申請專利範圍第〗項所述之晶片電容量測電 路，其中該左連線電容、該右連線電容及該待測電容是 該晶片中金屬與晶片底材間之一寄生電容及金屬與金屬 間之該寄生電容。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 464764 6 1 3 4TWF, DOC/0 0 2 A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 4. 如申請專利範圍第1項所述之晶片電容量測電 路，其中該電源供應器提供一電壓源於該量測電路。 5. 如申請專利範圍第1項所述之晶片電容量測電 路，其中該電流量測裝置是一電流表。 6. 如申請專利範圍第1項所述之晶片電容量測電 路，其中該信號產生器是一三相非重疊時序信號產生 器。 7. —種晶片電容量測電路，包括一量測電路、一電 源供應器、一第一電流表、一第二電流表與一信號產生 器，該第一電流表與該第二電流表耦接在該電源供應器 與該量測電路之間，該第一電流表與該第二電流表量測 該電源供應器供應該量測電路之一電流値，該信號產生 器耦接至該量測電路，該信號產生器提供一時序信號於 該量測電路，該晶片之一待測電容是利用該量測電路對 左右兩側之一左連線電容與一右連線電容及一待測電容 之一平均充電電流的差異來量測，該量測電路包括： 一第一對完全匹配PMOS，包括一第一 PMOS與一 第二PMOS，該第一 PMOS之一源極耦接至該第一電流 表，該第二PMOS之該源極耦接至該第二電流表，該第 一 PMOS之一閘極與該第二PMOS之該閘極並聯至該信 號產生器之一第一輸入端； 一第二對完全匹配PMOS，包括一第三PMOS與一 第四PMOS，該第三PMOS之該源極耦接至該第一 PMOS 之一汲極，該第四PMOS之該源極耦接至該第二PMOS (請先閱讀背面之注意事項再填寫本頁) n 14 ^^1 一一DJI ^^1 ^^1 t-_fc ^^1 ^^1 I ^ ^^1 ^1- .^1 ^^1 .^1 n u n It m ί I— I 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 46/1764 6 1 3 4TWF, D0C/0 0 2 A8 R8 C8 D8 六 經濟部智慧財產局員工消費合作杜印製 申請專利範圍 之該汲極，該第三PMOS之該閘極與該第四PMOS之該 閘極並聯至該信號產生器之一第二輸入端；以及 一第三對完全匹配NMOS，包括一第一 NMOS與 一第二NMOS，該第一 NMOS之該汲極耦接至該第三 PMOS之該汲極與該左連線電容之一端，該左連線電容 之另一端接地，該第二NMOS之該汲極耦接至該第四 PMOS之該汲極、該右連線電容之一端與該待測電容之 一端，該右連線電容之另一端與該待測電容之另一端均 接地，該第一 NMOS之該閘極與該第二NMOS之該閘極 並聯至該信號產生器之一第三輸入端，該第一 NMOS之 該源極與該第二NMOS之該源極並聯接地； 其中，該信號產生器提供該時序信號於該量測電 路，使該量測電路之該第一對完全匹配PMOS、該第二 對完全匹配PMOS與該第三對完全匹配NMOS依序做導 通及關閉的動作，使該第一電流表與該第二電流表量測 該量測電路所產生之回流至該電流量測裝置之一負向電 流是相等的，以準確地量測該待測電容之一電容値。 8. 如申請專利範圍第7項所述之晶片電容量測電 路，其中該第一 PMOS、該第三PMOS與該第一 NMOS 串聯成一第一對稱電路，該第二PMOS、該第四PMOS 與該第二NMOS串聯成一第二對稱電路。 9. 如申請專利範圍第7項所述之晶片電容量測電 路，其中該電源供應器提供一電壓源於該量測電路。 10. 如申請專利範圍第7項所述之晶片電容量測電 (請先閱讀背面之注意事項再填寫本頁) 訂— 線乂 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 6 Δ 47 6 4 6134TWF.DOC/002 A8 B8 C8 D8 六、申請專利範圍 路，其中該信號產生器是一三相非重疊時序產生器，該 三相非重疊時序信號產生器產生三組非重疊時序信號。 11.如申請專利範圍第7項所述之晶片電容量測電 路，其中該左連線電容、該右連線電容及該待測電容是 該晶片中金屬與晶片底材間之一寄生電容及金屬與金屬 間之該寄生電容。 (請先閱讀背面之注意事項再頊寫本頁) 經濟部智慧財產局員工消費合作社印製 訂----------線 If---*1· 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公t )
TW089111584A 2000-06-14 2000-06-14 Measurement circuit of chip capacitance TW464764B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW089111584A TW464764B (en) 2000-06-14 2000-06-14 Measurement circuit of chip capacitance
US09/631,342 US6404222B1 (en) 2000-06-14 2000-08-02 Chip capacitance measurement circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089111584A TW464764B (en) 2000-06-14 2000-06-14 Measurement circuit of chip capacitance

Publications (1)

Publication Number Publication Date
TW464764B true TW464764B (en) 2001-11-21

Family

ID=21660075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089111584A TW464764B (en) 2000-06-14 2000-06-14 Measurement circuit of chip capacitance

Country Status (2)

Country Link
US (1) US6404222B1 (zh)
TW (1) TW464764B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876208B2 (en) 2001-12-25 2005-04-05 Renesas Technology Corp. Semiconductor device and method of checking semiconductor storage device
CN102445603A (zh) * 2010-10-04 2012-05-09 台湾积体电路制造股份有限公司 测量电容器电容的方法
TWI386656B (zh) * 2009-07-02 2013-02-21 Novatek Microelectronics Corp 電容值測量電路與方法
TWI485408B (zh) * 2007-01-12 2015-05-21 Microchip Tech Inc 用於量測電容之裝置
US9793220B2 (en) 2012-03-16 2017-10-17 Intel Deutschland Gmbh Detection of environmental conditions in a semiconductor chip

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
US6838869B1 (en) * 2001-04-02 2005-01-04 Advanced Micro Devices, Inc. Clocked based method and devices for measuring voltage-variable capacitances and other on-chip parameters
TWI240078B (en) * 2001-11-09 2005-09-21 Macronix Int Co Ltd Circuit for measuring capacitance and measuring method using the same
JP4257823B2 (ja) * 2002-05-27 2009-04-22 パナソニック株式会社 半導体装置および容量測定方法
US6856143B2 (en) * 2002-06-14 2005-02-15 Texas Instruments Incorporated System and method for measuring a capacitance of a conductor
US6788074B2 (en) * 2002-06-21 2004-09-07 Texas Instruments Incorporated System and method for using a capacitance measurement to monitor the manufacture of a semiconductor
US6731129B1 (en) * 2002-12-17 2004-05-04 International Business Machines Corporation Apparatus for measuring capacitance of a semiconductor device
JP4342959B2 (ja) * 2003-01-21 2009-10-14 株式会社ルネサステクノロジ 容量値測定用回路及び配線特性の解析方法
TWI220693B (en) * 2003-07-28 2004-09-01 Winbond Electronics Corp Method and test structures for measuring interconnect coupling capacitance in an IC chip
US6980009B2 (en) * 2003-10-22 2005-12-27 International Business Machines Corporation Structure for measurement of capacitance of ultra-thin dielectrics
US8227941B2 (en) * 2009-07-23 2012-07-24 C.E. Niehoff & Co. System and method for generator phase signal monitoring and control
US8283810B2 (en) 2005-01-21 2012-10-09 C.E. Niehoff & Co. System and method for generator phase signal monitoring and control of electrical current distribution
TWI306950B (en) * 2006-11-06 2009-03-01 Macronix Int Co Ltd Method for measuring intrinsic capacitances of a mos device
TW200916798A (en) * 2007-10-05 2009-04-16 King Yuan Electronics Co Ltd Method for measuring accurate stray capacitance of automatic test equipment and system thereof
US7973541B2 (en) * 2007-12-06 2011-07-05 Qualcomm Incorporated Method and apparatus for estimating resistance and capacitance of metal interconnects
DE102009017011A1 (de) * 2009-04-14 2010-10-28 Balluff Gmbh Schaltungsanordnung zur Bestimmung einer Messkapazität
CN103969511A (zh) * 2014-05-27 2014-08-06 上海先进半导体制造股份有限公司 硅片上各芯片的电容参数的测量方法
CN108152599B (zh) * 2017-12-28 2020-07-17 北京华峰测控技术股份有限公司 一种晶圆的电容测试方法和测试装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795964A (en) * 1986-08-01 1989-01-03 Texas Instruments Incorporated Method and apparatus for measuring the capacitance of complementary field-effect transistor devices
US5999010A (en) * 1997-12-08 1999-12-07 Simplex Solutions, Inc. Method of measuring interconnect coupling capacitance in an IC chip
US6300765B1 (en) * 1999-02-09 2001-10-09 Bta Technology, Inc. System, IC chip, on-chip test structure, and corresponding method for modeling one or more target interconnect capacitances

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876208B2 (en) 2001-12-25 2005-04-05 Renesas Technology Corp. Semiconductor device and method of checking semiconductor storage device
TWI485408B (zh) * 2007-01-12 2015-05-21 Microchip Tech Inc 用於量測電容之裝置
TWI386656B (zh) * 2009-07-02 2013-02-21 Novatek Microelectronics Corp 電容值測量電路與方法
CN102445603A (zh) * 2010-10-04 2012-05-09 台湾积体电路制造股份有限公司 测量电容器电容的方法
CN102445603B (zh) * 2010-10-04 2015-04-01 台湾积体电路制造股份有限公司 测量电容器电容的方法
US9086450B2 (en) 2010-10-04 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for measuring capacitances of capacitors
US9793220B2 (en) 2012-03-16 2017-10-17 Intel Deutschland Gmbh Detection of environmental conditions in a semiconductor chip

Also Published As

Publication number Publication date
US6404222B1 (en) 2002-06-11

Similar Documents

Publication Publication Date Title
TW464764B (en) Measurement circuit of chip capacitance
US9086450B2 (en) Method for measuring capacitances of capacitors
CN107544607B (zh) 一种利用基准电流源的电流型puf电路
JP5175361B2 (ja) 金属接続配線の抵抗及び容量を推定する方法及び装置
TWI322497B (en) Improved calibration technique for measuring gate resistance of power mos gate device at wafer level
KR102085973B1 (ko) 반도체 장치의 테스트 회로 및 방법
Kim et al. Power distribution network design and optimization based on frequency dependent target impedance
TWI235242B (en) Circuit-arrangement to measure capacitances of the structures in an integrated circuit
TWI240078B (en) Circuit for measuring capacitance and measuring method using the same
CN107765167B (zh) 基于开关电容的tsv测试电路及测试方法
JP2002026099A (ja) エレクトロマイグレーション評価回路
US7046017B1 (en) Full-wave rectifier for capacitance measurements
CN103439585A (zh) 一种集成电路互连线寄生电容的测量电路及其测量方法
CN101226207B (zh) 有源可变阻抗合成器
JP5533063B2 (ja) 半導体集積回路
Sasaki et al. New frequency dependent target impedance for ddr3 memory system
CN209327519U (zh) 一种测试芯片及***
CN103472311A (zh) 测量小电容失配特性的测试结构和方法
TW472335B (en) Structure for measuring parasitic capacitance of metal interconnects and its measuring method
Srivastava et al. SI/PI co-optimization for LPDDR3 mobile interface
Tan et al. Enhanced on-die rc characterization methodology
Moign Analysis, modelling and reduction of the simultaneous switching noise generated by the high data rate IOs of a STM32 microcontroller
Fujii et al. Evaluation of power supply noise reduction by implementing on-chip capacitance
Mandhana et al. Study of simultaneous switching noise reduction for microprocessor packages by application of high-K MIM decoupling capacitors
Wei et al. Voltage-dependency Effect of Through-silicon Vias on the Power Distribution Network

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent