TW462143B - Semiconductor integrated circuit - Google Patents

Description

4 6 2 1 4 3 a? 137 經濟部中央標準局員工消費合作社印製 五、發明説明（ X ) 1 1 [發明之領域] 1 1 | 本 發 明 有 m 於 包 含 有 邏 輯 電 路 和 /或記憶電路之半導體 f—"π 1 I 装 置 之 輸 出 電 路， 尤 其 有 關 於 設 在 半 m 體 積 體 電 路 晶 片 之 輪 請 a/ΐ 1 1 I 出 段 之 用 Μ 高 速 而 且 m 定 的 傳 達 信 口占 之 輸 出 電 路 之 構 造 〇 iAj 讀 背 ! [習知之技術] lt7 冬 1 I 1 m 著 半 専 體 積 體 電 路 之 動 作 之 高 速 化 在 多 個 積 Ά& m 電 路 審 1 I 再 1 裝 置 間 傳 達 之 信 m 亦 因 而 需 ft*·» 要 以 高 速 轉 送 〇 在 這 種 情 況 時 填 寫 本 袈 f 被 轉 送 之 信 之 遷 移 時 間 (上升時間和下降時間）需 要 綰 頁 、_j I Ϊ 短 〇 在 信 號 振 幅 很 大 之 情 況 時 會 有 由 於 信 號 線 間 之 電 容 1 1 耦 合 所 引 起 之 串 擾 雜 訊 由 於 信 號 之 振 盪 (Γ in si n g )所產 1 1 生 之 開 關 雜 訊 由 於 信 號 線 之 高 速 充 放 電 所 產 生 之 電 磁 放 1 訂 射 和 消 耗 電 力 增 大 等 之 問 題 變 為 顯 著 0 為 著 解 決 此 等 問 1 題 提 議 有 各 種 方 法 使 信 號 振 幅 變 小 的 傳 送 信 號 習 知 之 方 ί 1 I 法 是 在 信 號 輸 入 側 設 置 终 端 電 阻 利 用 該 终 端 電 阻 用 來 使 1 i 信 號振It減 小 〇 此 種 抑 制 信 號 振 幄 之 方 法 有 SSTL 3 (S t u b 1 Se r i e s T e r mi n a t e d L 〇 g i C f 0 Γ 3 . 3 V )之等鈒I方 式 等 〇 f 另 外 作 為 此 種 振 幅 限 制 電 路 者 b 于 曰 本 國 專 利 案 特 開 1 平 6- 326591¾公報 所 示 之 電 路 0 1 1 1 但 是 在 使 用 此 種 終 端 電 阻 用 限 制 信 m 振 幅 之 情 況 時 1 ! 是 依 昭 Μ、ΐ 輸 出 電 路 所 包 含 之 電 晶 體 (H0S 電 晶 體 )之導通時 1 1 之 電 阻 (0 Ν電阻）和 終 端 電 阻之雷 阻比闲衫夫定 信 號 位 準 但 是 直 1 1 流 電 流 從 該 終 1.1 H 端 電 m 經 由 傳 送 路 徑 流 到 輸 出 電 路 之 導 通 1 I 狀 態 之 電 晶 體 會 產 生 消 耗 電 流 增 加 之 問 題 〇 1 1 1 另 外 ， 终 端 電 之 電 m m 之 決 定 是 依 照 傳 送 線 之 固 有 阻 1 ! 本紙張尺度適用中國國家標準（CNS ) Λ4規袼（2丨0X297公漤） 4 4 6 2 14 3 at B7 經濟部中央標準局員工消f合作社印製 五、發明説曰/ ( ) I I 抗 之 值 (因為實現阻抗匹配，所以不會由於信號之反射而 i [ 產 生 波 彤 失 真 )c 因此 在信號振幅被決定之情況時，因 1 1 為 該 终 端 電 m 之 電 砠值 被 預先決定，為著要貿現依照需要 請 1 先 1 之 振 幅 限 制 該 輸 出電 路 之最終輸出段之電晶體之0 N電阻 閱 讀 1 背 1 大 致 被 惟 一 的 決 定 。不 飽 和區域之H0S電晶體之吸極電流 |& 之 1 注 1 和 吸 極 -源極間電壓之比 成為通道幅度和通道長度之比 意 事 項 1 β 之 涵 數 0 因 此 當ON 電 阻被決定時，該係數石之值亦決 Ιέ 3 定 因 此 該 輸 出 MOS電晶體之電流驅動力亦被預先決定。 寫 本 頁 笨 i 因 此 該 輸 出 電 路 之扇 出 (fan-out)被限制，所Μ要K高 r 1 I 速 驅 動 多 涸 電 路 會 有困 難 1 1 I 為 著 解 決 上 逑 之 使用 終 端電阻用Μ實現小振幅動作之構 1 1 訂 1 造 中 之 問 題 所 Η 提案 有 經由f|]整輸出電路之動作電源電 壓 位 準 輸 出 電 路本 身 限制輸出信號振幅之構造（參照 1 1 曰 本 國 專 利 案 特 開 平6- 3 2 6 5 9 1號公報）。 1 [ 圖 53 表 ττΐ 習 知 之 半導 jrm 體 積體電路装置之輪出部之構造， 1 1 如 上 述 之 習 知 技 術 文獻 所 示。 Ϊ >, 在 圖 53 中 習 知 之半 導 體積體電路装置CH包含有：電源 1 1 電 路 PW1 依照在内部產生之基準電壓VTT，用來產生比電 1 源 電 壓 VCC低之内部電源電壓VCC1;電源電路PW2，依照基 1 I 準 電 壓 VTT用來產生比接地電壓VSS高之另外一方之内部電 1 I 源 電 壓 VSS 1 和 輸 出電 路 0B，以該内竚電源線CL上之内部電 1 1 源 電 壓 VCC 1 和 内 部 接地 m SL上之另外一方之電源電壓VSS1 1 1 作 為 兩 個 動 作 電 源 電壓 的 進行動作，依照來自内部之信號 1 I Ν 驅 動 輸 出 節 點 ND 藉K 產 生輸出信號0 U T將其傳達到圖中 1 1 本紙乐尺度適用中國國家榇準（CNS )六衫見格（21〇Χ297公# ) 5 462143 A7 B7 五、發明説明（3 經濟部中央標準局員工消費合作社印製 未顯示之另外一個晶Η。在内部電源線CL和内部接地線SL 之間連接有樓定化電容器C。 輸出電路OBM CMOS反相器構成，其中包含有Ρ通道MOS電 晶體Q a和η通道Μ 0 S電晶體Q b。 電源電路PV1和PW2所產生之内部電源電壓VCC1和VSS1之 電壓位準之決定是依照被設在對象晶片之终端電阻之電阻 值和H0S電晶體Qa® Qb之ON電阻和該輪出信號OUT之輸出電 壓V0UTM及對象晶片之輸入信號電壓VIN之電壓。 基準電壓VTT被設定在電源電壓VCC之中間電壓之VCC/2 之電壓位準USS=0V)。下面將參照圖54所示之信號波形圖 用來說明泫圖53所示之半導體積體電路裝置之信號輸出動作。 電源電路Ρ1Π輸出比電源電壓VCC低之内部電源電壓VCC1 ，和電源電路py2輸出比該接地電壓vss高之另外一方之内 部電源電壓VSS1。内部電路Μ該電源電壓VCC和接地電壓 VSS作為兩個動作電源電壓的進行動作，內部信號ΝΙ在該 電源電壓V C C和接地電壓V S S之間進行變化。 當内部信號ΝΙ為L位準時•在輸出電路0B,M0S電晶體Qa 為ON狀態，MOS電晶體Qb為OFF狀態，輸出信號ΟϋΤ被保持 在由終端電阻和該M0S電晶體Qa之ON電姐所決定之電壓位 準。當内部信號N I從L位準上升到Η位準時，Μ 0 S電晶體Q a 變成OFF狀態，MOS®晶體Qb變成ON狀態。當該内部信號NI 和另外一方之電源電壓VSS1之電壓差變成高於M0S電晶體 Q b之臨界值電壓時，輸出節點N D就開始放電，輸出信號0 U T 之電壓位準進行下降。最後，該輸出信號0 ϋ T降到依照终 -----------裝------.1Τ (請先Μ讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規梢（210Χ 297公釐） 6 4 6 2 14 3 Α7 Β7 五、發明説明（4 ) 端阻和MOS電晶體Qb之ON電Μ之比例所決定之電壓位準。 在未存在有终端電阻之情況時’該输出信號OUT之Η位準（ V0H)為内部電源電壓VCC1之電壓位準，和在未存在有終端 電阻之情況時，輸出信號OUT之L位準（V0L)之電壓位準為 另外一方之内部電源電壓VSS1之電壓位準。 在該圖53所示之半導體積體電路裝置之構造中，在存在 有終端電阻之情況，經由將内部電源電壓VCC1和VSS1之電 壓位準設定在適當之值，用來調整M0S電晶體Qa和Qb之ON 電阻之值。 如圖55所示，對象晶片CHa之輸入部包含有差動放大器 DA，以其負輸入接受經由終端電阻RT而來之輪入信號VIN (圖53所示之積體電路裝置CH之輸出信號OUT)，和Μ其正较1\海受 輸入信號VIN。該差動放大器DA之負輸入被保持在基準電 壓V ΤΤ。終端電阻R Τ之電阻值之決定是依照傳送輸出信號 OUT之傳送路徑之特性阻抗。在此處該终端電阻RT之電阻 值為5〇β |圖53所示之輸出信號OUT和輸人信號VIN之L位 準為VTT-400mV，和圖53所示之輸出電路0B之電晶體Qa和 Qb之0K電阻為25Ω。在這種情況，低電位内部電源電壓 VSS1之值被設定為VTT-6 00iV。同樣的，當輸出信號OUT和 輸入信號VIN之Η位準為VTTMOOmV時，内部電源電壓VCC1 被設定為VTT + 600mV。在這種情況，依照M0S電晶體Qa和Qb 之ON電阻用來決定内部電源電壓VCC1和VSS1之電廇也举。 換言之*經由變更該内部電源電壓VCC1和VSS1之電壓位準 ’用來變更Μ 0 S電晶體Q a和Q b之0 N電姐，藉Μ調整電流驅 本紙沬尺度適用中國國家標準（CNS ) 規栴（2丨0Χ 2^?公釐） (請先閱讀背面之注意事項再填寫本頁 裝. 丁 '-'0 經濟部中央標準局員工消費合作社印製 A7 4 6 2 143 B7 五、發明説明（Γ)) 動力。利用這種方式實現所需要之布置。 另外，在未設有該终端電阻R Τ之情況時，可以防止直流 電流在該終端電阻RT和輸出電路0Β所含之ON狀態之HOS電 晶體與基準電壓V T T源（對象晶片C H a内）之間流動。在這種 情況，依照内部電源電壓VCC1和VSS1用來決定其輸出信號 ΟϋΤ之電壓位準，因此可Μ實現小振幅動作。 圖56表示圖53所示之電源電随PW1之構造。在該圖56中 ，電源電硌PW1包含有：高電胆之電阻元件Ra和Rb，串聯 連阵έ電源線VL和節點NDb之間；η通道H0S電晶體Qc，以其 閘極和吸極連接到節點N D b，和ti通道Μ 0 S電晶體Qd，以其 吸極連接到電源線VL，和Μ其閘極連接到節點NDa。H0S電 晶體QcM其源極接受基準電壓VTT。M0S電晶體QdM其源極 連接到内部電源線CL *藉以將內部電源電壓VCC1輸出到該 内部電源媒C L上。 在該圖56所示之電源電路PW之構造中，在高電阻之電阻 元件R a和R b有微小電流流動，因此，Μ 0 S電晶體Q c K二極 體模態進行動作。因此*節點N D b之電壓位準為V ΤΤ + 1 V t h 1 。其中，V t h表示Μ 0 S電晶體Q c之臨界值電壓。電姐元件R a 和Rb之連接節點NDa之電壓位準之決定是依照電阻元件Ra 和R b之電蛆比例。在此處是電砠元件R a和R b之電阻值相等 之情況，所以節點N D a之電壓位準以接地電壓V S S作為基準 ，以下式表示。 (VCC+ VTT+ Vth) /2= ( 3 / 4) V C C 4- (' V t h / 2 )

輸出段之Μ 0 S電晶體Qd因為其閘極電壓低於電源電壓V C C 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2W公#_ ) - - - ....... i i -- 士.^, I - -- ---- ^^^1 - -- -- ^ -1 .ΛΑΓ-5 (請先M讀背而之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 8 462143 A7 經濟邮中央標隼局員工消費合作社印製 B7五、發明说明（Γ)) (Vth<VTT= VCC/2)'所Μ以源極隨耦器模態進行動作，因 此内部電源線CL上之內部電源電壓VCC1K下式表示： VCC1 = (3/4)VCC -(l/2)Vth 經由將電阻元件R a和R b之電阻比洌設定在適當之值，可Μ 用來調整上式所示之内部電源電壓VCC1之值。在這種情況 ，内部電源電壓VCC1依照電源電壓VCC之電壓位準進行變 化。電源電路PW 2之構造亦與該圖56所示之電源電路相同 ，只要變更電壓極性和電晶體之導電型即可實現。在這種 情況，低電ii内部電源電壓VSS1K下式表示： VTT/2 + Vthp/2 = VCC/4 + Vthp/2 在上式中，Vthp表示p通道MOS電晶體之臨界值電壓之絕 對值。因此 > 假如該等臨界值電壓Vth和Vthp相等時> Μ 基準電壓VTT(=VCC/2)為中心*輸出上下振幅分別為VCC/4 一 Vth/2之信號。 但是*在該圖56所示之電源電路之構造之情況時，電流 從電源線VL流經電阻元件Ra和RbM及M0S電晶體Qc，該基 準電麼V TT之電壓位準會產生變化*因此，不能將内部電 源電壓VCC1和VSS1之電壓位準正確的設定在所希望之電壓 位準。另外，信號之高位準和低位準對中心會具有不同之 振幅，因而破壊信號振幅之對稱性，所Μ輸入信號之確定 時序在Η位準和L位準會有不同，因此在最壞之情況時需要 決定輸入信號判定時序，所以不能保I穿進行高速動作。 另外·因為從輸出電路將信號傳達到多個半導體積體電 路裝置*所Μ會有大電流流動。在這種情況需要利用圖5 3 i— ^^^^1 - - - ^^^^1 1 士 Jy〆 ^^^^1 一， - 、νβ (請先閱讀背面之注意事項再填寫本頁) 本紙浪尺度適用中國國家標羋（CNS ) Λ4規枋（210Χ 297公焓） 9 462143 a7 B7五、發明説明（‘7 ) 扇 在 是 但 ο 流 電 耗 消 該 償 補 來 3J 3^ 電 大 有 具 要 需 流 電 耗 消 的 大 償 補 要 著 器為 容' 電時 化 況 定情 g 之 之大 示變 所出 上穩 置 能 裝 不 路有 電 會 體 ’ 積難 體困 導有 半會 在器 要容 ’ 電 是化 但 定 。 穩 器ts 一谷5 I电 fb内 定域 S 區 之 限 量 有 容 之 置 裝 路 電 體 積 體 半 在 ο 中 點造 缺構 之 之 壓術 電技 源知 電 習 部該 內在 生 -產外 的另 定 準 VS位 壓 壓 Ba^a ιξ" 地之 接/2 和CC C V VC壓 壓 電 電 源 源 電 電 為 生成 產 定 部設 内 其 壓 電 間 中 之 將 體 導 半 在 此 因 片 晶 擐 導 半 1琶-1 變基 生之 產丨 壓 電 源 電 部 内置 其 裝 當路 ’ 電 I rteB 積 擐 導 半 個 置各 裝 ’ 路時 電 況 IS fc 積之 片 晶 體 導 半 資 有 行 會 進以 間所 置 ’ 裝 異 路互 電 準 體位 積壓 體 電 導準 半基 在其 當為 T 因 異 ， 互時 成況 變情 會 之 準受 位柃 壓 之 電 料 題 問 之 受 拎 之 號 信 之 確 正 行 進 能 不 要 概 之 明 發 生 產 定 -穩號 Μ 信 可出 ’ 輸 路之 電幅 體振 積之 體 心 導中 半為 供準 提位 是 壓 的 電 目 之 之 定 明 一 發以 本有 具 ----------裝------訂 (請先間讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印^ 具 號 出 信 輸 之 Μ 幅 可振 , 號 路 信 電 之 體 心 積 中 體 為 導 準 半 位 供 壓 提電 是 之 的翮 目 無 一 壓 另 電 之 源 明 電 發 與 本Μ 有 本發明之另一目的是提供半導體積體電路，具儀有面積 效率優良之樓定化電容器用來實琨輸出信號振幅控制功能。 本發明之另一目的是提供半導體積體電路，即使在信號 輸出時亦可以锺定的輸出所希望之電壓位準之信號。 本發明Z曼另一目的是提供半導體積體電路，即使在信號 -1 0 - 本紙浪尺度適用中國國家標华（CNS ) Λ4規格（210X29?公#_ ) 4 6 2 14 3 a； ii?五、發明説明（δ) 制 抑 分 充 被 動 變 之 壓 電 源 電 作 動 生 產 的 定 穩 M 可 亦 時 出 輸 號 信 出 輸 之 備 具 路 電 體 積 體 導 半 -~1ιπ= 種 是 路 電 之 點 觀 11 第 之 明 發 本 ’ 第 間 ； 之接 點連 節 電 出行 輸進 和點 點 節 - - 0, II第 第和 在點 合 節 耦出 , 輸 體使 晶 來 電 用 0S號 1Μ信 第部 : 内 有 照 電 第 接 連 電 行 進 ,1點 體mlsl 晶與 2 號 信 部 内 照 依 間 之 點 節 出 輸 和 點 節 和诅 點入 節輸 出 高 輸有 使具 來 Μ 用 -, 置 通装 導生 之 產 式壓 補 電 互 1 -- rfr 行 進 第體 在 晶 合 電 s S 8 ο 第 第 與 壓 電 ‘* 準壓 基電 該定 生 一 產 之 來準 用位 ’ 壓 壓電 電之 準間 基之 受壓 接電 部之 入點 輸節 之源 抗壓 第 電 電 部 内 流 電 將 第來 照 用 依 ’ ’ 差 置 之 裝壓 源 電 產 壓 電 之 上 點第 節 1 i 和lr 壓第 電到 出給 輸供 置 電 装 電 高與 有壓 具 電 Μ準 , 基 置該 裝生 生產 產來 壓用 壓 電 準 基 受 接 部 入 輸 之 抗 阻 壓 電 之 間 之 壓 電 之 點 節 源 壓 電 置 装 源 電 ώα 內 2 第 和 壓 電 定 1 之 準 位 差 之 壓 電 之 上 點 節 2 第 和 壓 電 出 輸 之 置 装 生 從 產ΐ 壓.¾Γ- Μ 電 2使 第來 照 用 點 節 源 壓 電 2 第 之 同 不 源 壓 電 I—1 第 與 至 流 點 2 第 ： 裝 . 訂------.外一Γ (請先g讀背面之注意事項再填寫本I) 經濟部中央樣準局員工消費合作杜印製 路 電 體 積 體 導第 半比 種生 一 產 是來 路用 電 ’ 之路 點電 観生 Γ 產 第壓 之電 明 τ—_ 發第 本 ： 有 第 到_1Μ 之 達 在 傳 § 接 原 其Π連 將 I 置 壓 第裝 電比出 之 生輸 備 具 低 壓 電 之 上 源 壓 電 產丨之 來點加 用節胞 t52被 路 U 照 電ί依 達 生— ’ 傳 產 U 間 inL 壓 之 等 電卩點 2 ， ff 第壓2g ; 電 第 點之和 節高點 丨壓節 電t 之 上 源 壓 電 件 元 節 ? 2 容 第 電 或 1 第 ; 該點 將節 來出 用輸 ’ 到 號達 信 傳 部準 内位 之 壓 電 之 上 點 第 在 接 連 壓第 電 ; 之點 方節 本紙張尺度適用中國國家標準（CNS ) Λ4現格（210 X 297公f ) 1ί ----- 462143 A7 經濟部中央標準局負工消費合作社印裝 B7五、發明説明（3 ) 2電容元件，連接在第2節點和；第3電容元件，連接在第1 節 點和第2節點之間。 本發明之第3観點之電路是一種半導體積體電路，具備 有：第1電壓產生電路，用來產生比第1電壓源上之電壓低 之電壓，將其傳達到第1節點；第2電壓產生電路，用來產 生比第2電壓源上之電壓高之電壓*將其傳達到第2節點； 輸出裝置，Μ該等第1節點和第2節點上之電壓作為兩個動 作電源電壓的進行動作，依照被施加之内部信號用來驅動 輸出節點；第1電容元件*連接在第1節點和用以接受與第 1電壓源相同極性之電壓之第1基準節點之間；第2電容元 件*連接在第2節點和用以接受與第2電壓源相同極性之電 壓之第2基準節點之間；第3電容元件，連接在第1節點和苐^ 圣準節點之間；和第4電容元件*連接在第2節點和第1基準 節點之間。 經由Κ高輸入胆抗之輸入部用來接受基準電壓藉以產生 内部電源電壓，使内部電源電壓產生動作不會對基準電壓 造成影響，因此可以將基準電壓穩定的保持在所希望之電 壓位準，利用這棰方式可以穩定的產生具有所希望之電壓 位準之内部電源電壓。因此，可以穩定的產生具有所希望 之小振幅之輸出信號。 另外•經由在第1和第2節點分別並聯連接2個電容元件 ，在電路動作時可Μ使該第1和第2節點之電壓穩定化•可 Μ穩定的輸出所希望之電壓位準之信號。 經由下面聯合附圖之對本發明之詳细說明當可對本發明 -12 - 本紙張尺度適用中國國家標隼（CNS ) Λ4岘柊（210Χ 297公後） I — ^ . 裝 訂------^ ' (請先閲讀背面之注意事項再填寫本頁) 462143 A7 137五、發明説明（丨.〇) 之上逑和其他目的*特徵，觀點和優點具有更清楚之瞭解。 之 路 電 體 積 體 導 半 之 11 態 形 拖 實 之 明 發 1 本 明示 說表 單的 簡體 之 具 11 圖 3 圖 附 接 連 相 互 之 路 電 體 積 〇 造鬅 導 構 f 表 剖 2 要匾 主 形 波r 號111 信雪 -Γ之 3M路 圖 電 體 積 體 導 半 之 示 所 2 圖 和 11 圖 示 表 來 用 造 構 之 統 ¾ 之 明 發 本 態 用形 使施 於實 適之 示 明 表發 的本 略 示 概表 4 5 圖 圖 部 要 主 之 路 電 體 積 擐 導 半 之 部 要 主 之 路 電 體 積 體 導 半 之 3 態 形 施 實 之 明 發 本 ο 示 造Η帛 構 6 之圖 份 部 要 主 之 路 電 體 積 體 導 半 之 4 態 形 施 簧 之 明 發 本 ο 示 構 之圖 份 造 構 之 份 部 要 主 之 路 電 體 積 體 導 半 之 5 態 形 施 實 之 3^ 發 本 示 表 8 圖 郜 要 主 之 路 電 體 積 導 半 之 6 態 形 施 實 之 明 發 , 本 造示 構 9 之 圖 份 (請先閱讀背面之注意事項再填寫本頁) 裝 ，1Τ 經濟部中央標準局員工消費合作社印製 要 主 之 路 電 體 積 體 半 之 7 態 形 施 莨 之 明 發 本 ο 示 造表 構10 之 圖 份 要 主 之 路 電 體 積 擭 Awn 導 半 之 8 態 形 施 踅 之 明 發 。 本 。 造示造 構表構 之11之 份圖份 部 部 態 形 施 實 之 明 發 本 示 表 的 略 概A' 2 3 Ί1 Hi 圖 圖 造 構 之 例 更 變 之態 2J 形 施 實 之 明 發 本 示 表 的 略 概 $电 體 積 體 導 半 之 本紙張尺度適用中國國家標準{ CNS ) Λ4規格（210X297公犛） 3 462143 A7 Η 7 經濟部中央標準局負工消費合作社印装 五、發明説明 ( 11 .) 1 1 I 路 ~hr 主要 部 份 之 構 造 〇 1 1 | 圖 14概 略 的 表 示 本 發 明 之 茛 施形 態 10 之 半 導 體 積 體 電 路 I I 之 主 要部 份 之 構 造 〇 請 先 1 1 閱 I 圖 1 5表 示 本 發 明 之 實 胞 形 態 1 1之 半 導 體 積 體 電 路 之 主 要 讀 背 ( I 部 份 之構 造 0 之 注 1 I 意 1 ' I 圖 1 6表 示 本 發 明 之 實 施 形 態 12之 半 m 體 積 體 電 路 之 主 要 孝 項 1 1 再 1 部 份 之構 造 〇 填 寫 本 装 圖 17表 示 本 發 明 之 實 施 形 態 13之 半 導 體 積 體 電 路 之 主 要 頁 ί 部 份 之構 造 〇 1 1 圖 18表 示 本 發 明 之 實 施 形 態 14之 半 導 BB 體 積 體 電 路 之 主 要 1 1 部 份 之構 造 0 1 訂 圖 19表 示 本 發 明 之 實 施 形 態 15之 半 等 體 積 體 電 路 之 主 要 1 [ 部 份 之構 造 ύ 1 I 圖 20表 示 本 發 明 之 實 施 形 態 16之 半 導 體 積 體 電 路 之 主 要 1 1 部 份 之構 造 〇 ! i、 圖 21表 示 本 發 明 之 簧 施 形 態 17之 半 導 體 積 am 體 電 路 之 主 要 1 部 份 之構 造 〇 1 I 圖 22表 示 本 發 明 之 實 施 彤 態 1 8之 半 導 體 積 體 電 路 之 主 要 1 1 I 部 份 之構 造 0 1 1 圖 23表 示 本 發 明 之 踅 胞 形 態 19之 半 導 體 積 m 電 路 之 主 要 I 1 部 份 之構 造 ΰ 1 1 圖 24表 示 本 發 明 之 實 陁 形 態 20之 半 導 體 積 體 電 路 之 主 要 1 1 部 份 之構 造 0 1 1 I 圖 25表 示 本 發 明 之 實 施 形 態 21之 半 m 體 m 體 電 路 之 主 要 1 i 本紙張尺度適用中國國家標孪（CNS ) Λ4規格（210Χ 297公免 一 I /1 L— 14 經濟部中央標準局員工消費合作社印製 4 6 2 1 ^3 A7 β?五、發明説明（12) 部份之構造。 圖26表示圖25所示之基準電壓產生電路之構造之一簧例。 画27概略的表示本發明之實施形態22之半導體積體 電路之全體之構造。 圖28概略的表示本發明之實腌形態23之半·體積體 電路之全體之構造。 圖29概略的表示圖28所示之DRAM電路之構造。 圖30概略的表示圖29所示之DRAM電路之構造。 画31M記憶電容量之函數表示DRAM之M0S電容器和記憶 單元電容器之電容量。 圖32概略的表示本發明之實施形態23之DRAM記憶單元之 剖面構造。 圖33概略的表示本發明之實施形態23之第1穩定化電容 器之剖面構造。 圖34概路的表示圖33所示之穩定化電容器之平面布置。 圖35A表示圖33和圖34所示之穩定化電容器之單位電容 量元件之電性等值電路* 35B表.示毽定化電容器之電性等 值電路。 圖3W和36B表示圖33所示之穩定化電容器對輸出電路之 連接態樣。 圖37/\概略的表示本發明之實施形態23之第2穩定化電容 器之剖面構造* 3 7 B表示其電性等值電路。 圖38A概略的表示本發明之茛胞肜態23之第3穩定化電容 器之剖面構造，38B表示其電性等值電路。 木紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公费） - nn I I - —- ,- ^^^^1 .^HIV - 1 (請先閱讀背面之注意事項再填转本頁) _ 15 _ 462143五、發明説明（U) A7 B7 經濟部中央樣準局貝工消費合作社印製 圖39概略的表示本發明之實施形態23之半導體積體電路 之另一構造ϋ 圓40表示本發明之質施形態24之毽定化電容器元件之第 1連接態漾。 圖41表示本發明之質施形態24之穩定化電容器元件之第 2連接態樣。 圖42表示本發明之實施形態24之穩定化電容器元件之第 3連接態漾。 圖43表示本發明之實施形態24之穩定化電容器元件之第 4連接態樣。 圖44表示從圖43所示之穰定化電容器元件之内部電源節 點看到之電容器之電性等值電路。 圖45 Α和45Β表示圖43所示之穩定化電容器元件之各個電 容器元件之電容量和合成電容量之關係。 圖46A和46B用來更詳细的表示圖45所示之合成電容量之 最大值边传區域。 圖47表示本發明之霣施形態24之樓定化電容器元件之第 5連接態樣。 圖4S表示本發明之實施形態24之S定化電容器元件之第 6連接態漾。 圖49表示本發明之實施肜態24之镲定化電容器元件之第 7連接態揉。 画50表示本發明之實施形態24之穩定化電容器元件之第 8連接態樣 本紙張尺度適用中國國家標隼（CNS ) Λ4規櫓（2IOx2M公犮） (請先Μ讀背面之注意事項再填寫本頁 '衣. 、-a 16 A7 B7 經濟部中央標隼局貝工消費合作社印製 五、發明説明（ 11) I I real 圖 5 1表示 本發明 之實施 形 態 24之 穩 定 化 電 容器元 件 之 第 1 1 1 9連接態樣。 1 I 圖 5 2概略 的表示 適於使 用 本 發 明 之 實 施 形 態24之 半 専 體 請 先 1 閱 1 積 體 電路之 輸出部 之構造 0 背 1 面 ί 圖 53概略 的表示 習知之 半 導 體 稹 體 電 路 卞 輸出部 之 構 造0 之 注 f I 意 1 圖 5 4是信 號波彤 圖，用 來 表 示 圖 53所 示 之 半導體 積 體 電 事 項 1 I 再 1 路 之 動作。 填 寫 本 圖 55概略 的表示 習知之 半 導 體 積 體 電 路 之 信號輸 人 部 之 頁 I 1 構 造 0 1 1 I 圖 56表示 圖53所 示之電 源 電 之 構 造 0 1 1 [發明之實施形態] 1 訂 [實施形態1 J 1 1 圖 1表示本發明之實施形態1 之 半 導 體 積 體 電路之 信 tJJs 輸 1 I 出 部 之構造 。在該 園1中 該半導體積體電路1包含 有 第 1 1 | 1電壓產生電路2 * 經由高 輸 入 阻 抗 接 受 基 準 電壓Vr ef 依 ί ..*- 照 該 基準電 M Vref用來產 生 基 準 電 壓 Vr e f和 電源電 壓 VCC ί 之 間 之電壓 V C a ;第2電壓 產 生 電 路 3 經由高輸入阻抗接 I Ί 受 基 準電壓 Vref - 依照該 基 準 電 壓 Vr ef用 來 產生接 地 電 Μ 1 I V S S和基準電壓V I- e ί之間之電壓V S a = 第 1電源電路5 連 接 1 1 I 在 用 K供給 電源電 壓VCC之第1 電 Μ 源 VCC ( 電 壓源和 其 電 壓 1 I 以 相 同之符 號表示 )和第1 iff 點 4之間 依照從該第1 電 壓 產 1 1 生 電 路2胞加之電壓V C a用 來 產 生 内 部 電 源 電 壓V4將 其 傳 達 ! I 到 第 1節點4 ;第2電源電路8 連 接 在 用 >1 供 給接地 電 壓 VSS 1 I 第 2電壓源V S S和 第2節點7 之 間 依 眧 來 g 第2電壓產生 1 1 本紙張尺度適用中國國家標準（CMS ) Λ4規桔（2丨〇X2^7公#.) 462143 A7 經濟部中央標準局員工消費合作社印製 B?五、發明説明（15) 電路3之電壓源VSa用來產生低電位内部電源電壓將其傳達 到第2節點7 ;和輸出電路1 0，依照内部信號I Η用來將第1 節點4和第2節點7上之電壓之一方傳達到輸出節點9。 第1電源電路5包含有：ρ通道MOS電晶體5a，連接在第1 電壓電源V C C和第1節點4之間；和比較電路5 b，用來使來 自第1電壓產生電路2之電壓VCa和第1節點4上之高電位内 部電源電壓V 4進行比較，依照其比較结果用來調整p通道 HOS電晶體5a之電導。該比較電路5b由差動放大器構成， Μ其正輸入接受第1節點4上乏電壓V4，和K其負輸入接受來 自第1電壓產生電路2之電壓VCa。 第2電源電路8包含有：η通道MOS電晶體8a，連接在第2 電壓源V S S和第2節點7之間；和比較電路8 b I用來使來自 第2電壓產生電路3之電壓VSa和第2節點7上之電壓V7進行 比較，依照其比較结果用來調整η通道HOS電晶體8a之電導 。該比較電路Sb由差動放大器構成，以其正輸入接受第2 節點7上之電壓V 7，凇Μ其負輸入接受來自第2電壓產生電路 3之電壓VSa。 在電壓V C a高於第1節點4上之電壓之情況時，比較電路 5b之輸出信號依照該電壓VCa和V4之差變成L位準，MOS電 晶體5 a之電導增加，從第i電壓源V C C將電流供給到第1節 點4，電壓V4之電壓位準進行上升。另外一方面，在電壓 V4高於電壓VCai情況時，該比較電路5b之輸出信號變成 Η位準，H 0 S電晶體5 a變成0 F F狀態，從第1電壓源V C C到第1 節點4之電流路徑破斷開。因此，第1節點4上之電壓V 4保 本紙張尺度適用中國國家標準（CNS ) Λ4規栺（210X 297公犮） -111- ^^^^1 0 - -- n^i - («^^1 t ^^^^1 —Bn. I I ^^^^1 ~rv 3.-5 (請先閱讀背而之注意事項再填寫本頁) -18 - 4 6 2 1 4 3 Λ7 經濟部中央標隼局員工消費合作社印製 B7五、發明説明（U_> ) 持在電壓VCa位準。 同樣的，在第2節點7上之電壓V 7高於電壓V S a之情況時 *比較電路8b之輸出信號回應該差變成Η位準，MOS電晶體 8a之電導變大，電流從第1節點7流向第2 S S，電壓V 7 之電壓位準進行降低。另外一方面，在電壓V7低於電壓VSa 之情況時，該比較電路8 b之輸出信號變成L位準* MO S電晶 體8 a變成0 F F狀態，從第2節點7到第2電壓源V S S之電流路 徑被斷開。因此電壓V7保持名電壓V S a之電壓位準。 輸出電路10包含有：緩衝前段電路11，用來接受内部信 號IN，對其進行緩衝處理和輸出；P通道M0S電晶體（第1電 晶體）1 2，連接在第1節點4和輸出節點9之間，依照來自該 緩衝前段電路11之信號進行導通•用來使第1節點4和輸出 節點9產生電連接；和η通道Μ 0 S電晶體（第2 Μ 0 S電晶 體）13，在回應來自媛衝前段電路11之信號時*與該M0S電 晶體1 2進行互補式之導通，用來使輸出節點9和第2節點7 產生電連接。Η 0 S電晶體1 2在導通時將輸出節點9驅動成為 第1節點4上之電壓位準。Μ 0 S電晶體1 3在導通時將輸出節 點9諶動成為該第2節點7上之電壓位準。 第1電壓產生電路2在第1電壓源VCC和第2電壓源VSS之間 包含有串聯連接之：電阻元件2 4 ;二極體連接之ν個（0 , 1,2....)之η通道M0S電晶體23和 <個U = 0以上之整數）之二 極體連接之p通道Μ 0 S電晶體2 2必以閘極接受基準電壓V「e f 之p通道Μ 0 S電晶體2 1。電阻元件2 4之電阻值很大，所以該 第1電壓產生電路2中之從第1電壓源V C C流向第2電壓源V S S 本紙張尺度適用中國围家標準（CNS ) Λ4規栝（210X297公筇） (請先閱讀背面之注意事項再填寫本頁) 裝 訂 -19- 4 6 2 1 43 A7 經濟部中央標準局員工消費合作社印取 R7五、發明説明（1.7) 之電流很小。因此，Μ 0 S電晶體2 3和2 2 Μ二極體模態進行 動作*分別產生其臨界值電壓V T H和V ΤΡ之絕對值之電壓降。 MO S電晶體2 1 Κ其閛極接受基準電壓V「e f。該Μ 0 S電晶體 之閘極經由閘極絕緣瞑連接到内部節點藉以實現高輸入阻 抗。因此*在該第1電壓產生電路2中從第1電壓源VCC朝向 第2電壓源V S S即使有澈小電流流動時，該電流對基準電壓 V「ef不會有任何影響*可Μ將基準電壓Vref穩定的保持在 所希望之電壓位準。 第2電壓產生電路3在第1電屬源VCC和第2電壓源VSS之間 包含有串聯連接之：η通道MOS電晶體31;二極體連接之η 通道HOS電晶體32;二極體連接之ρ通道MOS電晶體33;和 電阻元件34。在該第2電壓產生電路3中，y個（y = 0,l,.., 之整數）之η通道MO S電晶體3 2和w個（w = 0 , 1 , 2 ...)之p通道 Μ 0 S電晶體3 3經由高電姐之電阻元件3 4進行二極體模態之 動作，分別產生臨界值電壓V T H和V Τ Ρ之絕對值之電壓降。 Μ 0 S電晶體3 1 Κ其閛極接受基準電壓V r e f，以源極隨耦器 模態進行動作。在該第2電壓產生電路3中，基準電壓Vref 施加到Μ 0 S電晶體3 1之閛極，同樣的實現高輸入阻抗|第2 電壓產生電路3之電流不會對該基準電壓Vref造成影響· 可以將基準電壓V「ef穩定的保持在一定之電壓位準。 該半導體積體電路装置1更包含有：隱定化電容器丨5 * 連接在第1電壓源V C C和第1節點4之間；毽定化電容器1 S ，連接在第2節點7和第2電壓源V S S之間。該等穩定化電容 器丨5和18之電容量被設定成遠大於裝置外部之負載電容器 本紙張尺度適用中國國家標準（CNS ) /\4坭楼（210X297公犛) - - JJI^i ^—^1 - - I- - ni^i **hr- I- -- I ^^^1 ^^—^1 11^1-J1 、-° (锖先閱讀背面之注意事項再填寫本頁) A7 462143 B7 五、發明説明（i8) 1 9之電容量。下面將說明該圖1所示之電路之動作。 在第1電壓產生電路2中，電阻元件24之電阻值被設定成 遠大於Μ 0 S電晶體2 1〜2 3之等值電阻值（Ο N電阻），Η 0 S電晶 體2 2和2 3 Μ二極體模態進行動作，和Μ 0 S電晶體2 1 Μ源極 隨耦器模態進行動作。因此*從該電阻元件2 4和Μ 0 S電晶 體23之連接節點2a輸出之電壓VCa可Μ >乂下式表示： VCa = Vref+ I VTP [ + Χ· I VTPI + V * VTN .....(1) 其中，x， v=0，l，2,... M 0 S電晶體5 a之閘極電位依照比較電路5 b之輸出信號被 設定成為對應到電壓VCa和V4之差之電壓位準，和Μ下式 表示之電壓V 4傳達到第1節點4 : V4 = VCa .....(2) 同樣的，在第2電壓產生電路3中，MO S電晶體3 1 K源極 晴耦器模態進行動作，用來傳達比基準電壓低臨界值電IS VTN之電壓| M0S電晶體32和33以二極體模態進行動作，分 別產生臨界值電壓V T N和V T P之絕對值之電壓降。因此來自 Η 0 S電晶體3 3和電阻元件3 4之連接節點3 a之電壓V S a Μ下式 表示： VSa = Vref- VTN- y * VTN - w · I VTPI ,..(3) 其中，y， w=0,l,2,... M 0 S電晶體8 a欣照第2節點7之電壓V 7和電壓V S a之電壓差 設定其閘極電壓因此利用該第2電源電路S之動作將下式 所示之電壓V 7傳達到第2酣點7 : V7 = VSa ......(4) 本紙张尺度適州中標々（CNS ) Λ4^格（210 X 297公漦） ----p---I--裝------訂------J — (請先閱讀背面之注意事項再填寫本頁) 餿滴部中*標卑局Μ工消贽合作社印$ 21 462143 A7 B7 五、發明説明（rj) 當輸出電路1 0依照内部信號I N驅動輸出節點9時，就將 該第1節點4上之電壓V4或第2節點7上之電壓V7傳達到輸岀 節點9。因此|輸出到該輸出節點9之信號之高位準之電壓 和低位準之電壓被設定為上述之式（2)和（4)之值。經由變 更第1電壓產生電路2中之二極體連接之MOS電晶體22和23 之數X或v之值|可Μ從V r e f起依照顒序以I V T P i或V T Η之 幅度 < 階段式的變更該第1節點4上之電壓V 4之電壓位準。 另夕卜，第2節點之電壓V 7亦可以k V Τ Η或丨V Τ Ρ I之幅度， 階段式的進行麥更。 圖2表示2個半導體積體電路之連接態樣之一實例。在圖 2中，來自半導體積體電路1 a之輸出信號〇 U Τ被轉送到半導 體積體電路1 b。該半導體積體電路1 a所含之輸出電路1 0之 _出節點9經由傳送路徑T H L耦合到半導體積體電路1 b所含 之輸入電路1 b a。該輸入電路1 b a用來使基準電壓V r e f和經 由傳送路徑TM L施加之信號進行比較，依照其比較结果產 生内部信號Φ。該輸入電路1 b a Μ差動放大電路構成。亦 即，用Μ決定輪出電路1 0所輸出之信號Ο ϋ Τ之振幅之基準 電壓V r e f *被使甩作為對方之半導體積體電路1 b中之輸入 電路之輸入信號之邏輯判定位準之基準。該基準電壓Vref 從晶片外部施加。 這時，在圖1所示之構造中，所說明之情況是第1電壓產 生電路2中之二極體連接之p通道MOS電晶體22之數目X為1 ，和η通道H 0 S電晶體2 3之數目v為0，另外，第2電壓產生 電路3所含之二極體連接之η通道MOS電晶體32之數目y為1 和P通道Μ 0 S電晶體3 3之數目w為0。在這種情況，第1節點4 上之電壓V4和第2酣點7上之電壓V7可ΚΜ下式表示： V4 = Vref + 2 - I VTP I V7=Vref- 2 - VTN 因此 < 如圖3所示，從該輸出電路ί 0輸出到輸出節點9之 信號0 U ΐ之高位準變成V r e f + 2 ‘ I V T P I ，低位準變成 n I' i II^私 H 訂 ίν (請先閱讀背面之注意事項再填寫本頁) 本纸依尺度诎州屮闯改家標_(('吣）/\4現格（2丨(}><297公釐） 22 A7 462143 B7 五、發明説明（D) V r e f - 2 · V T N。因此，_出信號0 U T Μ基準電壓V r e f為中 心，在上方為2 · ! VTP ί ，下方為2，V ΤΝ之間變化。通常 ，ρ通道Μ 0 S電晶體之臨界值電壓之絕對值丨V Τ Ρ丨和η通道 Μ 0 S電晶體之臨界值電壓V 了 Ν之值大致相等。因此可以輸出 以基準電壓V r e f為中心變化大致相同大小之信號：· 在輸入側半導體積體電路1 b，輸入電路1 b a Μ基準電壓 V r* e f作為比較基準，甩來判定經由該傳送路徑Τ Η施加之 信號之電壓位準。經由傳送路徑T M L傳送之信號0 U Τ Μ基準 電壓打e f作為中心在上下方向具有相同之振幅值。因此， 在输入電路1 b a，其輸入信號之高位準和低位準之確定時 序相同，可Μ Μ高速正確的判定輸入信號之電壓位準，藉 以產生内部信號。 該基準電壓V ref如上述之SSTL — 3之等级I方式所示， 可Μ設定在0.45VDDQ之電壓位準，亦可Μ設定在VCC/2之 電位位準。要保持與S S 了 L _ 3之等鈒I方式等之互換性時

，最好是使基準電壓Vref成為0.45VDDQ。其中，電壓VDDQ 是只使搿在輸出電路之最终段之電源電壓。 這時，如画4所示，對於分別形成有半導體積體電路之 半導體晶片㈣〜《 n，構建成從外部共同施加基準電壓V r e f 。在這種情況，基準電壓V r e f與該等半導體晶片〜n之 動作狀況無關的被保持在一定之電壓位準：，另外，即使在 基準電壓V r e f有變動時，該半導體晶Η # 0〜# π之輸出電路 所輸出之信號亦為Κ基準電壓V r e f為中心之信號，同揉的 其輸出信號位準亦依照基準電壓V「e f之變化進行變化。該 基準電壓V r e f亦被使用作為輸入電路之比較基準電壓。因 此，Μ如基準電壓V r e f之電壓位準即使有變動時，在輸入 側之半導體積體電路装置亦可以正確的利定其輸入倍號之 遲輯位準，在基準電壓V r e f即使有變動時，亦不會產生輸 人信號之錯誤判定，可Μ保證具有正確之電路動作。 本紙張尺政诚川中阀^家行:蜱（（WS ) Λ4規格（2 ΙΟΧ 公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 •Ί 經濟部中夾標^"βΐ-消费合作社印y 462143 經濟部中央標隼局貝工消费合作社印製 A7 B7五、發明説明（21) 在圖1所示之雷路中，在輸出節點9連接有負載電容器19 。該負載電容器1 9之電容量依照輸出電路1 0之扇出（f a η - o u t)進行變化。在輸出電路動作時，經由Μ 0 S電晶體5 a和 8a進行充放電。這時，M0S電晶體12進行導通，負載電容 器進行被充電成高位準之動作。在這種情況為著要進行高 速動作，所Μ該負載電容器1 9需要Μ高速進行成為高位準 之充電。該M0S電晶體5a之閛極電壓之決定是依照比較電 路5b之輸出信號，在穩定狀態時為OFF狀態。為著防止振 邊之發生，所以比較電路5 b之動作電流比較小，回應速度 比較慢，用來抑制Μ 0 S電晶體5 a之急激轉移成為深〇 N狀態 。因此，要Μ高速從第1電壓源2對第1節點4供铪電流會有 困難。為著要不會產生振盛的Μ高速供給電流，所以設有 第1電容元件（Μ定化電容器）15連接在第1電壓源VCC和第1 節點4之間。當第1節點之電壓急激的降低時，來自該第1 電容元件（穩定化電容器）15之電荷達到負載電容器19。這 時之第1節點4之電臛位準之決定是依照電容器15和19之電 容量之比例。為著要抑制由於該電荷之移動而造成之第1 節點4之電壓位準之降低，所从穩定化電容器1 5之電容量 最好遠大於該負載電容器19之電容量。實質上在考慮到該 穩定電容器15之佔用面積時 > 將負載電容器19和穩定電容 器15之電容量之比設定為1比10以上，最好為1比1〇〇以上 。利用這種方式，可Μ不會產生振慂的抑制第1節點4之電 壓之降低，可ΜΚ高速將負載電容器19充電成為指定之電 壓位準。_ 本紙張尺度適用中國國家標準（CNS ) Α4現格（210 X 297公焓） {請先閱讀背面之注意事項再填寫本頁) '24- 13762U3五、發明説明（22 例如|在高速之系統中，負載電容器19之電容量為 '12 0PF(50X10 F)程度，因此*該穩定化電容器15之電容量 時 電 放 之 9 1 器 容 電 載 負 在 ο 度 程 該 高 較 姐 電 值 等 其 作 動 行 進 域 F 區 -7和 10飽.K 5 a /- 8 nF體 5 3 晶 為 成SS 變M0 之 7 點 節 隹 0 困 有 會)1 電 件 放元 速容 高 電 要 荷器 電 容 電 ifc 定 穩 第 ， 第 況 情 c?t 種 這 在 此 因 Μ 藉 荷 電 之 加 施 被 收 哏 容 器 電 容 之 電 18化 器定 容穩 電 輿 化有 定具 毽和 況 量 情 容 種 電 這 之 在19。 此器量 因容 容 。 電 電 電載之 放負度 速於程 高 大同 現遠相 實量15 時 電 準 基 態 照 形依 施路 實 電 之 生 明產 發壓 本 電 照 之 依抗 ’ 阻 述入 所輪 上 高 如有 具 建 構 為 因 内 生 產 壓 (請先閱讀背而之注意事項再填寫本頁) 使 電 内 ， 之 壓 幅 電 振準 之 基 號響 信影 出 會 輸不 定 作 Λ勖 以生 用產 生壓 產 電 壓部 電 内 部 K 内所 該 -用壓 利 電 和源 ， 電 壓部 之 確 。 路 正 壓電M 電較可 部比M 内該所 之 照 * 準 依成 位和構 壓路所 電 電 件 之較元 望比動 希由驅 所是之 和路導 定 電 電 S㈣S 生該調 產為 Μ 的因用 確，號 正外信 以 另出 可 輸 經濟部中央櫺準局I工消f合作社印製 半位 個 之 多壓 到 電 加 準 施基 同 ’ ο 共 時 壓壓作 電 電 動 源準路 電 基電 部將體 内部積 之外在 準從使 位成即 壓建則 電 構 ， 之由路 定 經 電 指 ，體 生外基 產另體 的 導

影 電 之 準 訊。基 雜壓為 源電成 電 部定 之内設 時之值 作準心 動位中 路 定 之 電 一 幅 到生振 受產之 會的號 不確信 , 正 出 W 且輸 影 而將 到定為 受穩因 #Κ, 不可外 亦，另 準W Ρ 杉 Β 爵 Κ 之 所動 . 變 準 壓 基 電 定 準 判基 準該 位到 低受 和會 準 不 位亦高 ， 之時 號動 信變 入有 輸 壓 為電 作準 準基 位該 壓使 本紙張尺度適用中國國家標隼i CNS ) Λ4規格（210X 297公势） 25 4 6 2J_43_五 '發明説明（2J) 經濟部中央標準局負工消費合作社印製 節 號高出 D信Μ輸 。α 在的之 準ii-訊作 位第器 雜動 輯之 容源速 邏點電 電 高 之節 等制現 號給 該抑實 信供 用以以 入歷 利可可 輸電 以’ ’ 定 源所電 電 判電，放放 的部器充充 確内 容 行 之 正為 電進點 且作 化速節 而在 定高出 定為穩 K 輸 樓因接蚁行 K- 連可進 可外 別時簧 。 - 另分 出確路 響點輸速電 _-_ 2 態 形 施 實 圖 造 構 之 部 出 輸路 之 電 路生 電產 體壓 積 電 擐 ί 辱 半 之3, 2 中 態 造 形構 腌之 實 示 之 所 -) 明 發 本 示 表 圖 該 在 第 在 具 (諳先Μ讀背面之注意事項再填寫本頁) 壓 電 地 接 受 接 極 閛 其 ΜΟΚ 道 ’ 通間 „ρ之 之 a 件； 元 阻 電 為 作 有 點 節 部 内 和 路 電 壓1¾¾ 電s 1 2"，第 第35到 在體接 中 點 節 部 內 在 接 體 晶 電 第 在 接 連 電 另 源 壓 外 之 件 元 阻 電 為 作第 有和 具 3 圖 與 造 構 之 他 其 晶 電連， S 極同 M0閛相 道其造 通K構 1 之 間示 之所 源丨 壓 電 貝 明 說 之 细 詳 其 而 0 號 考 參 之 同 相 加 附 份 部 之 〇 應略 對省 其Κ 在加 道 通 Ρ 中 造 構 之 示 所 5 圖 該 在 道 通 Π 和 5 2 體 晶 電 減阻 由 電 經 之 是 等 琨矽 實 聚 之 與 阻當 電 ’ 道常 通通 高 。 該量 ο 之 蛆物 電 純 道不 通入 高 注 有 之 具域 35區 體道 晶 通 電 少 時 較 比 件 元 道 通 之 可 阻 ’ 電 件 道 元 通阻 高 電 有為 具作 13 5 用 3 使體 由 晶 0 電 道 通 體件 晶 元 電 阻 0S電 IJT- 小 減 以 每 之 〇 體 } 晶 者 電 件 S * J ο 元 阻 ’ I电 時 之 2 積等態 面-矽形 片聚施 晶 之 實 小 常 之 減通明 Κ 於發 可大本 此 值之 因姐式 , 電 方 積之述 面積上 用面照 佔位依 之 單 為 因 用 使 為 因 電 本紙張尺度適用中國國家標準（CNS ) Λ4現格（210Χ297公贫：） 26 d 6 2 1 43 經濟部中次樘準局只_τ.消舟合作社印製 A7 B7五、發明説明（H) 晶體作為電壓產生電路中之徽小電流供給用之電詛元件， 所以電阻元件之形成區域之佔用面積可以減小*因此可Μ 減小晶：片面積。 [實施形態3 ] 圖6表示本發明之實施形態3之半導體積體電路之信號輸 忠部之構造。該圖6所示之半導體積體電路與圖1所示之半 導體積體電路具有下列各點之不同。 亦卽，在第1電壓產生電路2，在内部節點2 a和Μ其閘極 接受基準電壓V r e f之ρ通道0 S電晶體2 1之間，包含有X個 之η通道Μ 0 S電晶體2 2 a，和二極體連接之v涸之η通道Μ 0 S電 晶體23。此處之χ，ν為0,1，2...之整數。 在第2電壓産生電路3中，在Μ其閘極接受基準電壓Vref 之η通道Μ 0 S電晶體3 1和節點3 a之間，設有y個二極體連接 之P通道M0S電晶體32a，和二極體連接之w個之p通道M0S電 晶體3 3，其中之y，v是0 , 1 , 2 ...之整數。其他之構造與圖 1所示之構造相同，在其對應之部份附加相同之參考號碼 。另分在第1電壓產生電路2中，被連接在第1電壓源V C C和 内部節點2 a之間之電阻元件（Z)可Μ使用圖1所示聚矽電阻 ，亦可Μ使用H 0 S電晶體，因此以參考諕碼2 4 a表示。同漾 的*在第2電壓產生電路3中，被連接在該內部節點3a和第 2電壓源V S S之間之電阻元件（Z )可Μ使用聚矽電阻和Η 0 S電 晶體之任何一種•以苻號3 4 a表示該電龃元件（Ζ )。 由第1電壓產生電路2產生之内部電壓V C a可Μ K下式表 示： _V C a = If r e f + I VTP I + x · VTH+v· VTH_ 本紙张尺度過川屮阀1¾家標啥（（’NS ) Λ4规格（2丨OX297公f ) ---------裝------訂--------„Ti (請先閱讀背面之注意事項再填寫本頁) 27 Δ 6 2 143 A7 B7 五、發明説明（25)

來自第2電壓產生電路3之内部電壓VSa可以以下式表示： VSa = Vref - VTN- y · i VTP I — w. j VTP I 因此•第2節點7上之電壓V 7可以以下式表示： V 7 = Vref- V T N - ( y + w ) * | VTP I 當x=y=l，\/=w=0時，第1節點上之電壓V4和第2節點 7上之電壓V 7可以Μ下式表示： \/4= Vref+ i VTP j + VTN V7

ref - I VTP I

VTN 經消部中夾標年而舁工消费合竹社印*'1水 因此，輸岀到輸出節點9之信號M基準電壓V r e f為中心 ，在上下方向具有丨VTP丨+ VTN之振幅。因此，基準電壓 Vref與高位準電壓之電壓差，和基準電壓與低位準電壓之 電壓差變成相等，MOS電晶體可以使用任意之導電型之MOS 電晶體。在第1電壓產生電路2和第2電壓產生電路3中，二 極體連接之MOS電晶體之數目亦可以相等。 依照上述方式之本發明之實施形態3時*在第1和第2電 壓產生電路中，因為Μ相同導電型之MOS電晶體構成位準 修正用之二極接之Μ 0 S電晶體，所Μ可Κ很容易產生所 希望之電壓位準之內部電壓，和可Μ獲得與實施形態1同 樣之效果。 [實施形態4] 圖7表示本發明之實施形態4之半導體積體電路之信號 輸出部之構造。該圖7所示之半導體積體電路與圖1所示 之半導體積體電路具有Μ下各點之不同。亦即，第1電 壓產生電路2連接在第3電懕源V Ρ Ρ (用Κ供給高於電源電 --------裝------訂-------·ν (請先閱讀背面之注意事項再填寫本頁) 本紙张尺度適川中冢標冷（rNS ) Λ4規格（210Χ297公漦） 28 4 6 2 1 43 A? 經濟部中央標準局員工消費合作社印製 B7五、發明説明（2 ί;) 壓VCC之升壓電壓VPP)和第2電壓源VSS(用以供給接地電壓 V S S )之間。第2電壓產生電路3耦合在第1電壓源（用κ供給 電源電壓VCC)和第4電壓源VBB(用以供給低於接地電壓VSS 之負電壓VBB)之間。其他之構造與圆1所示之構造相同， 在其對應之部份附加相同之參考號碼。 在MOS電晶體21,22,和23全郜變成導通狀態時，第1電壓 產生電路2擐定的產生内部電壓VCa。因此，該第1電壓產 生電路2至少需要MVTN+IVTPI之電壓作為其一方之動作 電源電壓。另外，内部電壓VCa為Vref +丨VTPI K上之電壓 位準，該第1電壓產生電路2需要K高於該内部電壓VCa之t 屑位準之電壓作為其一方之動作電源電壓。 電源電壓V C C為著要減小該半導體積體電路之消耗電流 和使其內部動作高速化（以高速進行內部ίϊ號嬝之充放電） |所Μ具有被設定成為2.2V，和1.2V等低電壓位準之傾向 。但是在此種低電源電壓下•由於MOS電晶體21,22和23之 臨界值電壓之大小*會有不能產生所需要之電壓位準之内 部電壓之問題。在這種情況，經由利用高於該電源電壓V C C 之升壓電壓VPP，即使在低電源電壓下*亦可以穩定的產 生所希望之電壓位準之内部電壓VCa，可Μ使該輸出電路 之動作電源電壓範圍擴大》 同漾的，在第2電壓產生電路3中•内部電壓\/Sa為Vref 一 V T N之電壓位準以下之電壓位準。因此，在這種情況時 ，例如在基準電壓V r e ΐ為V C C / 2之電壓位準之情況時，在 低電源電壓下由於該Μ 0 S電晶體31 , 3 2和3 3之臨界值電壓位 -29 - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2】ΟΧ 297公楚） {諳先閱讀背而之注意事項再填寫本頁) 4 6 2 1 A3 A7 B7 經濟部中*標準局1U工消资合作社印# 五、發明説明（27) 準之值，在利用接地電壓v s s作為另外一方之動作電源電 壓時，會有不能產生所希望之電壓位準之内部電壓V S a之 問題。在此種情況，經由使用負電壓V B B用來使Μ 0 S電晶® 3 1，3 2和3 3全部維持在導通狀態，可以產生所需要之電壓 位準之內部電壓VSa，即使在低電源電壓下亦可以穩定的 產生所希望之電壓位準之內部 電壓VSa，因此可K很容 易使動作電源電壓VCC之電壓範園擴大。 另外，利用一般之充電泵電路，Μ電容器之充電泵動作 可以產生該升壓電壓VPP和負電壓VBB。尤其是在該半導體 積體電路使用後面所說明之動態型半導體記憶装置之情況 畤，因為設有分別用Μ驅動字線和用Μ施加到半導體基板 區域之升壓電壓VPP之產生電路和負電壓VBB之產生電路， 所以可Κ利用該等電路。但是，亦可Μ構建成従外部施加 該等升壓電壓VPP和負電壓VBB。 依照上逑方式之本發明之S施形態4時，因為利用高於 電源電壓V C C之升壓電壓V Ρ Ρ和低於接地電壓V S S之負電壓 V Β Β用來產生内部電壓，所K g卩使在低電源電壓下亦可Μ 穩定的產生所希望之電壓位準之内部電壓，因此即使在低 電源電壓下亦可以S定的產生所希望之電壓位準之内部電 源電壓（第1和第2節點上之電壓），可Μ實現動作電源電壓 之範園寬廣之輸出電路。 [實胞形態5] 圖S表示本發明之實施形態5之半専體積體電路之信號輸 (諳先閲讀背面之注意事項再填寫本頁)

---------Λ-----裝-----* — 訂 I 本紙張尺度適州中1¾¾家標呤（（’NS ) Μ規格（ΉΟΧ 297公i ) 462143 A7 經濟部中央標準局負工消費合作社印製 B7五、發明説明（28) 出部之構造。該圖8所示之半導體積體電路除了以下各點 外踅質上與圖1所示之半導體積體電路之構造相同，在其 對應之部份附加相同之參考號碼。 本實腌形態5之半導體積體電路在第1節點4和第2電壓源 V S S之間連接有電阻元件4 1 |和在第2節點7和第1電壓源V C C 之間連接有電阻元件4 2。該等電阻元件4 1和4 2分別具有高 電阻值，和分別具有作為拉下元件和拉上元件之功能|在 第1節點4之電壓位準降低之情況時，第1電源電路5從第1 電壓源V C C供給電流，用來使第1節點4之電壓位準上升。 但是，當該第1節點4之電壓位準變成高於指定之電壓位準 時，只有第1電源電路5內之Μ 0 S電晶體5 a變成0 F F狀態，因 為穩定化電容器不吸收該電壓上升，所以該第1節點4之上 升電壓被保持。此種電壓之上升之產生時機包括當電路杉β 有大的電流消耗時，經由MOS電晶體53供給大電流時，MOS 電晶體12進行高速之開關動作在將高位準之信號傳達到輸 出節點9後變成OFF狀態時。在此種第1節點4之電壓上升時 ，利用拉下用之高電阻之電阻元件41用來使該第2節點4之 電壓位準降低。利用這種方式可以將第1節點4穩定的保持 在所希望之電壓位準*因此可以產生具有所希望之高位準 電壓之輸出信號。 同樣的，在第2節點7之電壓位準變高之情況時，第2電 源電路S使該第2節點7之電壓位準降低。但是|當該第2節 點7之電壓位準變成低於指定之電壓位準時•第2電源電路 内之Μ 0 S電晶體δ a變成0 F F狀態*第2節點7之電壓位準保持 本紙張尺度適用中國國家標準（CNS ) Λ4現梢（210X297公釐) ~ (請先閱讀背而之注意事項再填寫本頁) 裝.

'1T 4621^3 A7 經濟部中央樣隼局員工消費合作社印製 Η 7五、發明説明（2 :j) 在低位準。在第2節點7之電壓位準低於指定之電壓位準之 狀態，由於附隨在該輸出節點9之阻抗成分因而產生振盪 等，變成下越（undershot)之情況等。在此種第2節點7之 電壓位準低於指定之電壓位準時，從第1電壓源VCC經由高 電阻之電阻元件42供給電流，用來使第2節點7之電壓位準 上升。因此電阻元件42具有作為高電阻之拉上元泮之功能。 即使在使拉下元件連接到該第1節點4和使拉上元件連接 到第2節點7，藉K使源極隨耦器模態之電晶體在第1和第2 節點上產生内部電源電壓之構造中，亦可Μ穩定的保持所 希望之電壓位準之内部電源電壓。 [簧施形態S] 圖9表示本發明之實廊形態6之半導體積體電路之主要部 份之構造。在圖9中顯示有半導體積體電路之輸出電路1〇 之構造。 在圖9中，該輸出電路10所包含之緩衝前段電路11具備 有：位準變換電路11a，用来將輸入信號I Ν之高位準電壓變 換成|電壓VBB位準和將其輸出；和位準變換電路1U*用 來將該輸入信號IN之低位準電壓變換成升壓电f V P P位準。 位準變換電路11a包含有：p通道M0S電晶體54，連接在 第1電壓源V C C和節點5 8之間，Μ其閘極接受輸入信號I N ; ρ通道Μ 0 S電晶體5 5 ·連接在第1電壓源V C C和節點5 9之間， 經由反相器51以其閛極接受輸入信號IN; η通道M0S電晶體 5 6 *耦合在節點5 δ和用以供給負電壓V Β Β之第2電壓源之間 ，Κ其閘極連接到節點5 9 ;和η通道H 0 S電晶體5 7 .連接在 本紙張尺度適用中國國家標隼（CNS ) Λ4現格（2iOX297公竣) ~ (請先閗讀背面之注意事項再填寫本頁) 經濟、邵中央標隼局貝工消費合作社印製 4 6 2 14 3 Λ7 R7 五、發明説明（川) gS點5 9和第4電壓源V B B之間，以其閘極連接到節點5 8。節 點5 8連接到輸出段之Μ 0 S電晶體（第1 Μ 0 S電晶體）1 2之閘極c 位準變換電路lib包含：p通道MOS電晶體60，連接在用 以供給高於電源電壓VCC之升壓電壓VPP之第3電壓源和節 點64之間，和Μ其閛極連到節點65 ; p通道H0S電晶體6 1， 連接在第3電壓源ϊ Ρ Ρ和節點6 5之間，和Κ其閛極連接到節 點64; π通道H0S電晶體62，連接在節點64和第2電壓源VSS 之間，和Μ其閛掻接受反相器之輸出信號；和η通道M0S 電晶體6 3，連接在節點6 5和第2電壓源V S S之間，和以其閛 極接受輸入信號IN。節點65連接到輸出段之M0S電晶體（第 2M0S電晶體）13之閘極。下面將說明有關之動作。 輸入信號I N在電源電壓V C C和接地電壓V S S之間進行變化 。當輸入信號IN變成電源電壓VCC位準之高位準時，在位 準變換電路11a，M0S電晶體54變成OFF狀態，KOS電晶體55 變成0H狀態。節點59經由M0S電晶體55被充電，其電壓位 準進行上升，因此Μ 0 S電晶體5 6轉移到0 N狀態。利用這種 方式，節點5 8之電壓位準進行降低| Μ 0 S電晶體5 7轉移到 OFF狀態。當節點58之電壓位準轉移到負電壓VBB位準時， Μ 0 S電晶體5 7變成完全0 F F狀態，節點5 9保持在電源電壓V C C 位準。 Μ 0 S S晶體1 2之閘極連接到節 點5 8，以其閛極接受負電壓V Β Β。利用這種方式，Μ 0 S電晶 體1 2變成更深之0 Ν狀態*以高速將電流從第1節點4供給到 輸出節點9。g外一方面，在位準變換電路1 1 b，M0S電晶 本紙張尺度適用t國國家標準（CNS ) Λ4说相（210X297公釐） ----：---^---裝------訂------踩J (請先閱讀背面之注意事項再填寫本頁) 33 4 6 2 1 43 A7 B7 經濟部中央標隼局員工消費合作社印掣 五、發明説明（，H) 體63為ON狀態，MOS電晶體62為OFF狀態，節點65變成接地 電壓VSS位準’另外一方面，節點64被保持在升壓電壓VPP 位準。利用這種方式，Μ 0 S電晶體1 3之閛極電壓變成低於 第2節點7之電壓位準•因此變成更深之狀態。M0S電晶 體12變成更深之ON狀態，輸出節點9之電壓位準Μ高速進 行上升。 當輸入信號IN為L位準時，在位準變換電路11a’ M0S電 晶體54變成ON狀態，M0S電晶體55變成OFF狀態，節點58被 充電到電源電壓V C C位準，節點5 9保持在負電壓V B B位準。 利用這種方式| M0S電晶體12以其閛極接受高於源極之電 壓V4之電源電壓VCC，因而變成深OFF狀態。另外一方面> 在位準變換電路1 lb，M0S電晶體63變成OFF狀態，H0S電晶 體62接受來自反相器51之高位準信號因而變成ON狀態。利 用這種方式，節點64放電成為接地電壓VSS位準，H0S電晶 體61變成ON狀態，節點65被充電到升壓電壓VPP位準。在 此種狀態，M0S電晶體13變成更深之ON狀態，利用其大的 電導使電流從輸出酣點9放電到第2節點7。利用這種方式 ，輸出節點9之電壓位準以高速進行下降。 如上所述，使用位準變換器11a和lib，經由使M0S電晶 等 該 使 來點 用節 ， 出 態輸 狀現 ON實 之以 深可點 更 ,節 時大出 通 導 比電來 為之速 成13加 13和K 和12可 12體， 體晶電 ] 7 態 形 施 實 ----^------裝------訂------泳-7 (請先閱讀背面之注意事項再填寫本頁) 變輸 導自 電 放 充 。 速度 高速 之 化 變 之 號 信 出 輸 之 要 主 之 路 電 積 留 導 半 之 7 態 形 胞 實 之 明 發 本 示 表 ο I 昼 _ 本紙張尺度適用中國國家標準（CNS) Μ現棺（2丨0x297公釐） 6 Δ. 經濟部中央標準局員工消費合作社印製 2 14 3 A7 157五、發明説明（32) 部份之構造。在圖ίο中顯示有輸出電路ίο之構造。在該圖 ίο所示之輸出電路ίο中•在輸出段使用輸出節點充電用之 η通道M0S電晶體12a和輸出節點放電用之n通道M0S電晶體 1 3。為著補償該η通道Μ 0 S電晶體1 2 a之臨界值電壓之損失 ，所Μ設有位準變換電路11c用來輸'出在升電壓VPP和接地 電壓VSS之間變化之信號。 該位準變換電路11c具備有與圖9所示之位準變換電路 lib同樣之構造，包含有：p通道M0S電晶體6〇a，連接在用 Μ供給升壓電壓V P P之高（第3 )電壓源V P P和節點6 4a之間， 和其閘極經由節點6 5 a連接到η通道Η 0 S電晶體1 2 a之閛極； P通道M0S電晶體61a，連接在高電壓源VPP和節點65a之間 ，和K其閘極連接到節點S 4 a ; η通道Μ 0 S電晶體6 2 a，連接 在節點64a和用Μ供給接地電壓VSS之第2電壓源之間*和 其閘極經由反相器5 1 a接受輸入信號I Ν ;和η通道Μ 0 S電晶 體63a，連接在節點65a和用以供給接地電壓VSS之第2電壓 源V S S之間|和Μ其閛極接受輸人信號I H。η通道Μ 0 S電晶 體1 3之閘極被施加未經位準變換之輸入信號I Ν。節點6 5 a 連接到Μ 0 S電晶體1 2 a之閘極。 該位準變換電路丨1 c之動作與先前之圖9所示之位準變換 電路lib之動作相同。亦卽*當輸人信號IN是電源電壓VCC 位準之Η位準時，Μ 0 S電晶體6 3 a變成0 N狀態，Μ 0 S電晶體 62a變成OFF狀態，節點65a之電壓位準變成接地電壓VSS 位準，Η 0 S電晶體1 2 a維持0 F F 狀態。這時，Μ 0 S電晶體1 3 變成0 Ν狀態*輸出節點9經由該0 Ν狀態之Μ 0 S電晶體1 3迆行 ^ 3 5 - 本紙張尺度適用中國國家標準（CNS ) ( 2IOX297公荩） I ^ Γ. I "訂 (請先間讀背而之注意事項再填鸿本頁) 462143 Λ7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (: ) 1 1 放 電 〇 1 1 另 外 一 方 面 * 當 輸 入 信 號 I N為L位準時* Μ 0 S電晶 體 63 a 1 1 變 成 OFF狀態 H0S 電 晶 體 62 a變成0 Ν狀態*節點6 4 a 放 電 成 tn 先 i I 接 地 電 壓 VSS位準c 利用這種方式* H0S電晶體6U變成ON WI 讀 1 I ιέ 1 1 狀 態 節 點 65 a上升成為高電壓VCC位 準。該節點65 a連接 之 1 注 | 到 MOS電晶體12a 之 閘 極 M0S電晶體1 2 a Μ不會使其 臨 界 值 意 事 項 1 電 壓 產 生 損 失 之 方 式 將 該 第 1節點4上 升之電壓傳達 到 輸 出 再 填 t 節 點 9上 > 寫 本 頁 农 ! 另 外 在 第 1節點4上 之 電 壓位準低 於V C C - V Τ Ν之情況時 1 1 » 該 Μ 0 S電晶體1 2 a 之 閘 極 電壓為電 源電壓V C C位準 可 1 I Μ 將 該 第 1節點4上 之 電 壓 傳 達到輸出 節點9上，不需要特 ί 訂 別 設 置 位 準 變 換 電 路 lie c 在這種情況，因為閘極電壓 1 1 變 高 所 >1 Μ 0 S電晶體1 2 a 之 電流驅動 力變大，可以 簧 規 高 1 1 速 充 電 (使用升壓電壓之情 '況時）。 1 1 另 外 為 著 實 現 高 速 放 電 ，亦可以 為η通道M0S電 晶 體 13 ! 設 置 與 位 準 變 換 電 路 11C同樣之位準變換電路。 1 I 經 由 只 K η通道M0S 電 晶 體 構成輸出 段，與CMOS反 相 器 之 1 1 構 造 不 同 的 不 需 要 進 行 阱 分離，因 此可K減小電 路 佔 用 1 I 面 稹 0 另 外 經 由 使 用 位 準 變換電路 ，可以用來實 現 輸 出 1 1 節 點 之 指 定 電 壓 位 準 之 高 速 充電1而 不會有η通道Μ 0 S 電 晶 1 | 體 之 臨 界 值 電 壓 損 失 0 1 I [實施形態8] 1 1 | 画 11 表 示 本 發 明 之 實 胞 形 態8之半専體積體電路之主要 1 1 部 份 之 構 造 0 在 圖 1 1 中 顯 示 有用以將 第1節點4保持 在 指 定 1 i 本紙張尺度適用中國國家標準（CNS ) A4规格（210><297公# ) 36 經濟部中央標隼局員工消費合作社印製 2 143 at F57五、發明説明（31) 之電壓位準之第1電源電路5之構造。 在圖11中*該第1電源電路5包含有阻抗變換電路50，具 有輸出阻抗小於第1電壓產生電路2之輸出阻抗*依照來自 該第1内部電壓產生電路2之内部電壓用來設定η通道H0S電 晶體5 C之閘極電壓。Η 0 S電晶體5 C連接在第1電壓源V C C和 第1節點之間，Μ源極隨耦器橫態進行動作。 第1内部電壓產生電路2包含有：高姐抗之電阻元件24, 連接在第1電壓源VCC和節點2a之間；和η通道M0S電晶體 23,22aa和22ab，分別形成二極體連接*和互相串聯連接 在節點2和以閘極接受基準電壓Vref之p通道MOS電晶體21 之間。作為電阻元件2 4者亦可Μ使用先前之簧施彩態2之 MM0S電晶體形成之電阻元件。該電阻元件24之電阻值被 設定成遶大於M0S電晶體23,22aa,22ab和21所具有之0Ν電 咀。該第1電壓產生電路2經由高電阻之電阻元件2 4將電流 供給到節點2 a *因此，節點2之輸出阻抗極大。 阻抗變換電路50包含有：η通道M0S電晶體50a和p通道 M0S電晶體50b，串聯連接在第1電壓源VCC和節點50f之間 ;高電阻之電阻元件5 0 c *連接在節點5 0 f和第2電壓源V S S 之間；η通道M0S電晶體50d *連接在第1電壓源VCC和M0S電 晶體5之閘極節點5 0 g之間，和以其閛極連接到節點2 a ;和 P通道Μ 0 S電晶體5 0 e，連接在節點5 0 s和第2電壓源V S S之間 ，和以其閘極連接到節點5 0 f。 H0S電晶體50e以其閛極連接到茆點2a，和M0S電晶體50bM 其閘極和吸極連接到節點5 0 f。高電阻之電阻元件5 0 c之電 (#先閱讀背面之注意事項再填寫本頁 裝

-1T 本紙張尺度適用中國國家標準（匚1^)/\4規格_(210>< 297公楚） A7 462143 B7 五、發明説明（35) 姐值被設定成遠大於Μ 0 S電晶體5 0 a和5 0 b之Ο N電阻之電阻 值。下面將說明有關之動作。 在第：1電壓產生電路2，在節點2a上產生下式所示之電壓 V 2 a -

V2a = Vref + I VTP I + 3 x VTH M 0 S電晶體5 0 a M源極隨耦器模態進行動作，將比閛極電 壓低臨界值電壓V TN之電壓傳達到源極。Μ 0 S電晶體5 0 b以 二極體模態進行動作，產生其臨界值電壓之絕對值之電壓 降。因此，節點5 0 f之電壓V 5 0 f以下式表示。

V50f = Vr ef + 3 x VTN + | VTP I -VTN+ I VTP i - VTH-I VTP I M 0 S電晶體5 0 d以其閛極連接到節點2 a，和將下式所示之 電壓傳達到節點5 0 s。

Vref + 2 X VTN + | VTP i 另外一方面，p通道HOS電晶體50e亦同樣的，K源極隨 耦器模態進行動作，和將下式所式之電壓傳達到該節點 5 0 g °

Vref + 2 x VTN+ I VTP I 因此，該節點50g之電壓V50gK下式表示：

V50g = Vref + 2 x VTN + ! VTP I n通道M 0 S電晶體5 0 d之閘極（節點2 a )和源極（節點5 0 g )之 電壓差為V T N。另外，p通道Μ 0 S電晶體5 0 e之閘極（節點5 0 f )和源極（節點5 0 g )之電壓差為1 V T P I 。 當節點5〇g之電壓位準進行上升時，M0S電晶體50d變成 0 F F狀態，另外一方面> p通道Μ 0 S電晶體5 0 e變成0 N狀態， 該節點5 0 g之電壓位準進行降低3相反的 > 當節點5 0 g之電 本紙张尺度垧州屮闽K家標哼（（'NS ) Λ4規格（2!Οχ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經消部中夾榡卑均K工消費合作杜印來

經濟部中央標準局員工消費合作社印製 2 1 4 3;· A7 B7五、發明説明（：3R) 壓位準追行降低時，P通道Μ 0 S電晶體5 0 e變成0 F F狀態，另 外一方面，η通道Μ 0 S電晶體5 0 d變成0 H狀態，節點5 0 s之 電壓位準進行上升。MOS電晶體50d和50e之導通時之電姐 遠小於電阻?t作2 4之電阻值。 因此*該MOS電晶體50d和50e不會同時變成ON狀態*不 會經由該M0S電晶體50 d和50e產生貫通電流。另外，MGS® 晶體50d和50e被設定在0H狀態和OFF狀態之境界狀態，因 此其消耗電流極小。Μ 0 S電晶體5 c Μ其閛極接受電壓V 5 0 g ，Μ源極隨耦器模態進行動作。在該圖11所示之構造中， 第1節點4上之電壓V4 Μ下式表示： V4= V50g- VTN= Vref + VTN+ | VTP I 因此，傳達比基準電壓Vref高VTN+fVTPI之電壓。 M0S電晶體5c需要較之電流驅動力（因為需要Μ高速對 輸出負載進行充電）。因此，該M0S電晶體5c之閘極電容量 較大。要減底消耗電流時，該第1電壓產生電路2之電阻元 件2 4之電狙值需要很大。因此，在電源投入使該節點2 a直 接連接到Μ 0 S電晶體5 C之閛極之情況峙，其電壓位準之上升 會變慢*從電源投入至第1節點4上之電壓達到穩定狀態需 要相當之時間，半導體積體電路不能Μ較快之時序進行動 作。 另外一方面，Μ 0 S電晶體5 0 d和5 0 e被要求只驅動Μ 0 S電晶 體5 c之閘極電容量。該Μ 0 S電晶體5 0 d和5 0 e不會同時變成 0 N狀態|和在0 N狀態其阻抗較小（導通時）。因此，當異川S 電晶體5 c比較時，該Μ 0 S電晶體5 0 d和5 0 e可K >i裉小型之 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2!0·Χ29·7公;¢: ) _ 3 9 - (請先閉讀背而之注意事項再填寫本頁) 4 62 1 43 A7 H? 五、發明説明（37) (請先閱讀背而之注意事項再填寫本頁) 電晶體形成|因此該等之閘極電容量可Μ很小。因此，即使 在内部節點2 a之負載變小，以高電阻之電阻元阵2 4進行充 電之情況時，在電源投入後，該MOS電晶體50d可K以高速 變成Ο Η狀態*用來使節點5 0 g之電壓位準進行上升，因此 第1節點4上之電壓位準可Μ K高速被穩定化。 另外，利用高電阻之電阻元件5 0 c之充電用來使該Μ 0 S電 晶體50 e之閘極電壓達到指定之電壓位準。在這種情況， Μ 0 S電晶體5 0 e之閘極電容量變小，可Μ使用高電阻之電阻 元件50c用來減低消耗電力，利用來自該M0S電晶體50a和 50b之電源，可Μ在電源投入後Μ高速使M0S電晶體50e之 閘極電壓達到指定之電壓位準，因此可K將該節點50g之 電壓位準穩定的保持在一定之電壓位準。 另外，在該阻抗變換電路50中，因為使用有充電用H0S 電晶體5 0 d和放電用Μ 0 S電晶體5 0 e雙方，所以SP使Μ 0 S電晶 體5c之閘極電壓有上升或下降時Θ」用M0S電晶體50d和50e 之動作，可以將其保持在一定之電壓泣準，可Μ將所希望 之電壓位準之内部電源電壓穩定的傳達到第1節點4上。 經濟部中央標準局貝工消費合作社印製 圖12表示第2電源電路S之另一構造。在圖12中 > 第2電源 電路8具有阻抗變換電路52，位於第2電壓產生電路3和ρ通 道H0S電晶體8c之閘極之間，具有輸出阻抗小於第2電壓產 生電路3之輸出阻抗，M0S電晶體8c連接在第2節點7和第2 電壓源V S S之間，和Μ其閛極接受姐抗變換電路5 2之輸出 信號。該等電路3和52具有與圖13同樣之構造，和進行同 樣之動作。 40 一 本紙乐尺度適用中國國家標準（CNS ) Λ4規格（210X297公殓） 4 6 2 14 3 A7 B7 經濟部中央標準局員工消費合作社印聚 五、發明説明 (3S ) 1 1 依 照 上 述 方 式 之 本 發 明 之實 施 形 態S時，使用 阻抗變換 1 1 1 電 路 ( 所 具 有 之 輸 出 阻 抗 小於 内 部 電壓 產生鼋路所具 有 之輸 1 出 阻 抗 ) Μ源極隨耦器模態進行動作 用來決 定M0S 電晶 請 先 Μ i I I 體 之 閘 極 電 壓 藉 Μ 設 定 第 1和/或 第 2節點之電壓 位準 因 請 背 1 為 構 成 比 種 方 式 所 Μ 在 電源 投 入 後可 Μ以高速使 該 等 之 注 t 1 意 1 Μ 0 S電晶體之閛極電壓達到指定之電壓位準，電 源投入後 事 項 1 I 再 1 可 Μ Μ 較 快 之 時 序 使 半 導 體積 體 電 路進 行動作t ，另 外 ，經 填 寫 本 裝 由 在 阻 抗 變 換 電 路 之 輸 出 段設 置 充 放電 電晶體 可 以 將用 Έ 1 I Μ 設 定 該 等 第 1和第2 節 點 電壓之M0S電 晶體之閘極t 壓 穩定 1 ! 的 保 持 在 所 希 望 之 電 壓 位 準〇 1 1 另 外 在 圖 11 所 示 之 構 造中 第 1電壓產生電 路2和 阻抗 i 訂 變 換 電 路 50可 Μ 分 別 使 用 升壓 電 m r-±t. V P P用來代替 電源電壓 1 I VCC 另外 在圖12所示之構造中 第2 電壓產生電 路 3和 1 1 I 阻 抗 變 換 電 路 52亦 可 Μ 使 用員 電 壓 V B B用來代替 接地電壓 1 I α 在 這 種 情 況 可 Μ 使 動 作 電源 電 壓 之範 園變廣t '另 外 ，亦 可 Μ 不 需 要 時 別 設 置 阻 抗 變換 電 路 〇 [實施肜態9 ] 1 圖 13 表 示 本 發 明 之 實 胞 形態 9之半導體積體電 路之主要 1 1 I 部 份 構 造 〇 在 圖 13中 該半 導 Stgl 體 積體 電路包含有 多 個被 1 1 設 置 成 互 相 並 聯 之 輸 出 電 路10 -1 1 0 - η 。該等輸出 電 路 1 1 10-1 •-«W 10 -η 具 偁 有 與 圖 13所示 之 輸 出電 路1 0相同之 構 造， 1 I 分 別 用 來 對 從 内 部 胞 加 之 信號 IN 1 〜INn 進行媛衝處 理 和將 1 1 其 傳 達 到 對 ιτίττ 懕 之 m 點 9 - 1 〜9 - η 0 亦 即該 半導體積體 電 路並 \ 1 I 行 的 輸 出 多 個 -½ 輸 出 信 號 。第 1節點4和 第2酣點 7被 配 置成 1 1 本紙張尺度適用中國國家標準（CNS ) A4现格（210 X 297公# ) -41 - A7 462143 B? 五、發明説明（3:.)) 由該多個輸出電路10-1〜l〇-n共用。該等輸出電路10-1〜 1 0 - η依照第1節點4和第2節點7上之電壓用來驅動對應之輸 出節點9_1·〜9 - η ° 對於第1節點4設有：第1電壓產生電路2，利用圖中未顯 示之基準電壓Vref用來產生内部電壓VCa;第1電源電路5 ，丨衣照該内郜電壓VCa用來在第1節點4上產生指定之電壓 位準之電壓；和穩定化電容器15>連接在第1電壓源VCC和 第1節點4之間。 對於第2節點7設有：第2電壓產生電路3，利用圖中未顯 示之基準電壓Vref用來產生内部電壓VSa;第2電源電路8 依照內部電壓VSa用來將指定之電壓位準之電壓傳達到 第2節點7上；和穩定化電容器13，連接在第2節點7和第2 電壓源V S S之間。第1電源電路5和第2電源電路8亦可以使 用差動放大器和M0S電晶體之組合*或垦源極隨耦器M0S電 晶體。 在該圖13所示之構造中，對於並行動作之輸出電路10-1 〜10-ηι經由配置共用之電壓產生電路2和3，電源電路5 和8及穩定化電容器1 5和1 8 *可以將該等電壓設定用之電 路配置成由輸出電路10-1〜10-η共用，可Μ減小該等之電 壓設定部之佔用面積。但是*為著要穩定的驅動多個之輸 出電路1 0 - 1〜1 0 - η，所Μ Μ 0 S電晶體5和8 Μ及穩定化電容 器1 5和1 8之電流驅動力，當與只驅動1個輸出電路之情況比 較時，必需被設定成為很大。 依照此種方式之本茛腌形態9時，因為設置由多個輪出 本紙張尺度適用中國國家標淨-(CNS ) Λ4規格（210Χ 297公兑） (請先閱讀背面之注意事項再填寫本頁) 裝 '1Τ 經濟部中央標準局員工消費合作社印製 42 6 4 :2 143 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（4()) ·· 1 1 I 電 路 共 用 之 電 路 和 設 置 共 用 電 路 用 來設定 輸 出 信 號 振 幅 1 1 1 之 決 定 用 電 壓 所 以 可 減 小 該 電 壓設定 部 之 佔 用 面 積。 1 1 [實施形態10] 請 閱 讀 背 ιέ 1 1 圖 1 4表不本發 明 之 實 胞 形 態 11之半導體積 體 電 路 主 要 1 部 份 之 構 造 0 在 該 Τα] 画 14所示 之 半 導 體 積體電 路 中 用 >1 連 1 1 * I 接 外 部 之 電 容 器 元 件 之 節 點 15 a和1 5 b被電連接Μ 0 S電晶體5 事 項 1 I 再 1 之 滬 極 和 吸 極 〇 另 外 用 Μ 連 接 外 部 之電容 器 元 件 之 節 點 填 寫 本 裝 18a和18b被電連接到M0S電晶體S之源極和吸 極 〇 該 第 節 點 頁 1 I 15 a , 15b , 18 a和1 8 b為外部端子 〇 1 1 用 Μ 使 第 1節點4和 第2節點7之電壓位準穩 定 化 之 電 容 器 1 1 在 半 導 體 積 體 電 路 1上未於被積體化 而是個別的配置在該 1 訂 半専體竣體電路1之外部 在節點1 5 a 和 1 5 b之間 Μ及節點 I | 18 a和18b之間 連 接 個 別 零 伴 之 電 容 器元件 作 為 穩 定 化 電 1 1 I 容 器 0 在 將 m 定 化 電 容 器 配 置 在 該 積 體電路 之 外 部 之 搆 造 1 1 中 可 Μ 利 用 個 別 零 件 之 電 容 器 元 件 ，可Μ 使 用 具 有 任 意 h% 大 小 之 電 容 量 之 電 容 器 元 件 和 可 Μ 利用具 有 很 大 之 電 容 量 (當與該輸出節點9之 負 載 電 容 量 比 較時）之電容器作為 I m 定 化 電 容 器 0 因 此 如 圖 13所示 在該半 導 體 積 體 電 路 1 1 f 具 有 多 個 輸 出 端 子 和 並 行 驅 動 該 多 髓 輸出端 子 時 利 用 被 1 1 配 置 在 外 部 之 電 容 器 元 件 可 Μ m 定 的 供給電 荷 可 Η 高 1 i 速 變 化 信 號 可 以 實 現 JW m 定 和 高 速 進行動 作 之 半 導 體 積 1 1 體 電 路 〇 另 外 在 半 導 體 積 體 電 路 上 *因為 不 需 要 設 置 佔 1 I 用 較 大 面 積 之 m 定 化 電 容 器 所 可 以減小 晶 Η 面 積 0 1 1 I [茧施形態I 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4规格（210X 297公犮） 43 462143 Λ7 經濟部中央標隼局員工消費合作社印裝 B7五、發明説明（4 J ) 圖15表示本發明之簧施形態11之半導體積體電路之主要 部份之構造。在圖i 5中顯示有闬以產生高位準之内部電源 電壓之第1電壓產生電路2之構造。在圖15中，該第1電壓 產生電路2包含有：比較電壓產生電路60，用來產生與HOS 電晶體之5之閘極之電壓位準對應之電壓；差劝放大器6之 ，用來使該比較電壓產生電路60之輸出電壓和基準学屨V r e f 進行比較；和p通道M0S電晶體64，依照差動放大器62之輸 出信號用來將電流從第1電壓源V C C供給到節點2 a。從舒點 2a輸出要被施加到第1電源電路5之內部電壓VCa，第1電源 電路5可K使用圖1和圖11之任何一方之構造。以下之實施 形態之說明亦同。 比較電壓產生電路60包含有：p通道M0S電晶體60a和η通 道Μ 0 S電晶體6 0 b和6 0 c，串聯連接在節點2 a和節點6 0 e之間 ，分別形成二極體連接；和定電流源60，連接在舒點60e 和接地節點（第2電壓源）之間。M0S電晶體60a〜6〇c利用定 電流源6 0 d之驅動電流Μ二極體模態進行動作，分別產生 其臨界值電壓之絕對值之電壓降。 差動放大器62Κ其負輸人接受基準電壓Vref以其正輸入 接受節點6〇e上之電壓。差動放大器62如一般習知者，包 含有M0S電晶體作為構成元件，在其差動輸入段包含有以 閘極接受基準電壓V「e f之Μ 0 S電晶體和K閛極接受節點6 0 e 上之電壓之Μ 0 S電晶體。因此，在該差動放大器6 2，經由 高輸人祖抗接受基準電壓V「ef，該第丨電壓產生電路2之電壓 產生動作不會對基準電壓V r e f造成任何不良之影響。 本紙張尺度適用中國國家標芈（CNS ) Λ4規格（210X 297公f ) ,( - -44- (請先閲讀背面之注意事項再填寫本頁) 裝 ，vs 6 4 2 143 A7 B7

五、發明説明U 該差動放大器62，在節點60ei之電壓高於基準電壓Vref 之情況時，輪出高位準之信號，使Μ 0 S電晶體6 4保持在0 F F 狀態。另外一方面，在節點60e上之電壓低於基準電壓Vref 之情況時*输出與其差對應之低位準之信號。依照該差動 放大器62之輸出信號，MOS電晶體64之電導變大*從第1電 壓源V C C將電流供給到節點2 a，用來使節點2 a上之電壓上 升，藉K使節點60e之電懕上升。因此•利用該差動放大 器62可Μ使節點60e之電壓位準保持在基準電壓之電 壓位準。 Μ 0 S電晶體6 0 a〜6 0 c 二極體模態進行動作*分別產生 與臨界值電壓之絕對值相等之電壓降。因此 > 來自節點2a 之内部電壓VCa以下式表示：

VCa = Vref + 2 x VTN + I VTPI 傳達到第1節點4上之高位準之内部電源電壓V 第1電 源電路5之構造而不同，但是在Μ閘極接受電壓VCX之源極 隨耦器MO S電晶體之情況時•以下式表示：

V4 = VCa- VTN 經濟部中央標準局貝工消費合作社印裂 -1 I -I ^(^1 HIf .—I—Γ - - -I: HI 士，^· i 1 (請先閲讀背面之注意事項再填寫本頁)

=Vref + VTH + I VTP I 嵌照上述方式之本發明之宵施形態11時*左第1電壓產生 電路中，因為利用差動放大器使基準電壓和用Μ規定高位 準之内部電源電壓之内部電壓進行比較|依照其比較结果 調整該内部電壓之位準，所以利用差動放大器和電流供給 電晶體及比較電壓產生電路之回饋迴路，可Μ將用以決定 内部翟源電壓之内部電壓摄定的保持在指定之電壓位準。 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公;¢:) 45 4 6 2 143五、發明説明（4]) A7 B7 經消部中央#卑局兑工消贽合作社印敢 [實施形態1 2 ] 圖16表示本發明之實施形態12之半導體積體電路之主要 部份之構造。在該圖16所示之半導體積體電路中顯示有第 1電壓產生電路2之部份之構造。該画16所示之第1電壓產 生電路2具有以下之各點與圖15所示之第1内部電壓產生電 路之構造不同。 亦即，該圈1 6所示之第1内部電壓產生電路2具有作為驅 動元件用來將電流供給到内部節點2 a之p通道H 0 S電晶體6 4 ，其源極連接到用K烘給高於電源電壓V C C之升壓電壓V P P 之高電壓源另外，差動放大器U接受升壓電壓VPP作 為其一方之動作電源電壓。其他之構造因為與圖15所示之 構造栢同 > 所K在其對應之部份附加相同之參考號碼。 該圖1 6所示之第1電壓產生電路之進行動作是以高於電 源電壓VCC之升壓電壓VPP作為其一方之動作電源電壓。該 半導體積體電路即使在以低電源電壓驅動之情況時，苏可 Μ利用升壓電壓V P P使比較電壓產生電路6 0更確實的成為 動作狀態*即使在低電源電壓構造之情況時，亦可以確實 的產生所希望之電壓位準之内部電壓。 [貿施形態1 3 ] 圔17表示本發明之實施形態13之半導體積體電路之主要 部份之構造。在該圖17中頭示有用以產生内部電壓 以決定第2節點7上之低位準内部電源電壓之電壓位準之第 2電壓產生電路3之部份之構造。 在圖1 7中，該第2電壓產生電路3包含有：比較電壓產生 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度述州中网囚家標彳（（’吣）八4規格（2]0/ 297公漦） 46 462 143 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (川 ! i 電 路 70 > 耦合在p通道M0S 電晶體8之閘極•用 來 產 生 與内 1 1 部 電 壓 VS a對應之電壓位準之電壓；差動放大 器 72 t 用來 1 1 使 來 自 該 比較電壓產 生電 路70之電壓和基準電壓V re f進行 請 1 先 1 比 較 ； 和 η通道MOS電 晶體 7 4 *依照差動放大器7 2之輸出信 (¾] 1 背 EJ占 用 來 調 整節點3 a上 之電 壓VSa之電1£位準。 Μ 0 S電晶體7 4 面 之 1 耦 合 在 節 點3 a和接地 節點 (第2電壓源）V S S之間 以其閘極 意 孝 1 i 接 受 差 動 放大器72之 輸出 信號。 再 比 較 電 壓產生電路 70包 含有：定電流源7 0 a 連 接 在電 本 頁 裝 1 源 節 點 (第1電壓源）V C C和 節點7 0 e之間，用來 供 給 — 定之 1 1 電 流 和 p通道M0S電 晶體 70b和70c及η通道M0S電晶體70d 1 I 1 串 聯 連 接在節點7 0 e和節點3 a之間，和分別 形 成 二 極體 1 1 訂 連 接 〇 從 節點7 0 e輸出比較電壓。 1 -μ· m 動 放 大器72 Μ其 正輸 入接受來自比較電壓產生電路70 1 1 之 比 較 電 壓，和Μ其 負輸 人接受基準電壓V「e f » i I 在 比 較 電壓產生電 路70 ，依照來自定電流源7 0 a 之 定電 1 流 Μ 0 S電晶體7 0 b〜 7 0 d分別以二極體模態進 行 動 作 ，產 i 生 臨 界 值 電壓之絕對 值之 電壓降。因此節點70 e 電 壓 1 ^ 70 e 以 下 式表示： 1 1 V70e ~ VSa + VTN + 2 X VTP 1 1 1 差 動 放 大器72對來 自該 節點7 0 e之電壓V 7 0 e 和 基 準 電壓 I f Vr e f 進 行 差動式之放 大。 當電壓V70e高於基準電壓V r e f時 1 1 | 依 眧 其 電壓差使差 動放 大器72之輸出信號變成高位準， 1 1 Η 0 S電晶體7 4之電導變大 電流從節點3 a流到 第 2電壓源（ 1 I 接 地 節 點 )V S S，該内 部電 壓VSa之電壓位準進 行 下 降 0 1 1 本紙張尺度適用中國國家標準（CNS ) A4規括（2] Ο-X 297公釐） -A? ~ 6 2 143 H7 經濟部中央橾準局員工消費合作社印製 五、發明説明 (‘η ) ί 1 I 當 電 壓 V70e 低 於 基 準電 壓V r e f之情況時 差動放大器？2 1 1 | 之 輸 出 信 號變 成 低 位 準， MOS電晶體74維 持 OFF狀態 因此 ] I » 來 自 節 點3 a 之 內 部 電壓 VSa被設定成為 使 來自節點 70e之 請 先 Μ 1 1 I 比 較 電 壓 \/70e 成 為 與 基準 電壓Vref相等之電壓位準 ，因此 讀 背 1 J 來 i 該 節點 3a之 内 部電 壓V S a Μ下式表 示 ； 之 1 1 意 '1 VS a = V ref- '2 X 1 VTP -VTN 項 [ I 再 1 第 2節點7上 之 電 壓 V7之 電壓位準隨著第2 電源電路 8之構 -¾ 本 裝 造 而 異 〇 第2電源電路8亦 可Μ使用圖1和 圖 1 2之源極 隨耦 頁 1 1 器 MOS電晶體8 c之任何一方。在Μ下之實 施 形態中亦 同ΰ f 1 在 該 圖 17所 示 之 第 2内部電壓產生電路 中 ，差動放 大器 1 1 72M莫具有 高輸 入 阻 抗 之輸 人部接受基準電壓Vref。因此， 1 訂 可 以 產 生 内部 雷 壓 VS a而不會對基準電壓 Vr ef之電壓 位準 1 I 造 成 任 何 影響 0 另 外 ，在 内部電壓V S a有 變 動之情況 時， 1 I 利 用 該 比 較電 壓 產 生 電路 70，差動放大器72和MOS電 晶體 1 1 [ 74 之 回 饋 迴路 可 K Μ高 速將肉部電壓V S a 驅動成為 指定 之 電 壓 位 準 ， 因 此 可Μ 將第2節點7上之低位準内部電源 電 壓 V7 定的 保 持 在 一定 之電壓位準。 另 外 在將 該 圖 17所示 之第2電壓產生 電 路組合到 圖15 1 I 所 示 之 第 1電壓產生電路之使用方式之情 況 時，該第 1節點 1 i 4上之高位準電源電壓V4成為高於基準電 壓 Vref之高 電壓 1 I 位 準 另 外一 方 面 第2節點7上之低位準内部電源電壓V 7 1 1 成 為 低 於 基準 Vr e f之 電壓 位準。因此，輸壯1|號以基準電壓 ί 1 Vr e f 為 中 心， 具 有 上 下相 同之振幅。因此 經由構建成使 1 I 用 該 差 動 放大 器 62 (參照圖15)和差動放大器72(參照 圃17) 1 ! 本紙掁尺度適用中®國家標準（CNS ) A4規格（2丨0X 297公釐） -48 462143 A7 經满部中夾標卑跔g工消合作.^印於 B7五、發明説明（If丨） 用來產生内部電壓，亦可以產生具有Μ基準電壓Vref為中 心之振幅之信號。 [黃施形態1 4 ] 圖18表示本發明之實施形態14之半導體積體電路之主要 部份之構造。在該圖1 8中顯示有第2電壓產生電路3之部份 之構造。 該圖18所示之第2電壓產生電路3與_17所示之第2電壓 產生電路具有Μ下各點之不同。亦即•在該圖所示之第 2電壓產生電路3中，用Μ調整内部電壓V S a之電壓位準之ti 通道MOS電晶體74之源極是接受負電壓VBB用來代替接受接 地電壓VSS。其他之構造與圖17所示之構造相同，在其對 應之部份附加相同之參考號碼。 如圖18所示，經由利用負電壓VBB，在低電源電壓下* 即使基準電壓V r e f之電壓位準變低，内部電壓V S a成為接 近接近地電壓之電壓位準時，亦可Μ將該内部電壓VSa保 持在所希望之電壓位準。利用這種方式可Μ使電壓產生電 路之動作電源電壓之範圍變廣。 另外，因為負電壓V Β Β胞加到MO S電晶體7 0之源極*所以 差動放大器7 2 Ji (電源電壓V C C和負電壓V Β Β作為其兩傾動作 電源電壓的進行動作。利用這種方式可Μ將Μ 0 S電晶體7 4 確實的驅動成為0 F F狀態。 [賁施形態1 5 ] 圖19表示本發明之實胞形態15之半導體積體電路之主要 部份之構造。在圖1 9中顯示有用以產生內部電壓V C a藉Κ 產生第1節點4上之高位進肉部雷源雷壓V 4夕第1雷懕產Φ雷 本紙張尺度適州屮阄W家標肀（（'NS ) Λ4規格（2丨CTX 297公t ) (請先閱讀背面之注意事項再填寫本頁) d 5 2 143 A7 B7 五、發明説明 1 經濟部中央標隼局員工消費合作社印製 路2之部份之構造。該圖19所示之第1電壓產生電路2之構 造與圖15所示之第1電壓產生電路2具有以下各點之不同。 亦即•比較電壓產生電路60之構成包含有：電阻元件60f ，連接在節點3 a和節點6 0 h之間；和定電流源δ 0 s，連接在 節點60h和接地節點（第2電壓源）VSS之間。其他各點與圖 15所示之構造相同，在其對應之部份附加相同之參考號碼 在該圖19所示之第1電壓產生電路2之構造中，利用差動 放大器62和p通道M0S電晶體64用來進行控制 > 藉以使上述 節點60h之電壓位準變成等於基準電壓Vref。因此，節點 2a上之内部電壓Vca之電壓位準Μ下式表示： Vca=Vref-f I - R 在上式中，I表示定電流泷6〇g進行驅動之電流，R表示 電阻元件6 0 f之電阻值。經由適當的調整該電阻元件6 0 f之 電阻值R和定電流源S 0 s之驅動電流ί之大小，可Μ將内部 電壓Vca設定在基準電壓VreiK上，電源電壓VCCM下之任 意之電壓位準。利用這種方式可以很容易使輸出信號之振 幅成為最佳。 另外，在該圖19所示之第1電壓產生電路2中，亦可K被 施加升壓電壓VPP(如括弧内所示）用來代替電源電壓VCC。 [實施例16] 圖20表示本發明之實施形態16之半導體積體電路之主要 部份之構造。在圖2 0中顯示有第2電壓產生電路3之部份之 構造。該圖2 0所示之第2電壓產電路3與圖1 7所示之第2電 壓產生電路具有以下各點之不同。比較電壓產生電路70具 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2!0X297公嫠） 50 Λα 經濟部中央標隼局負工消費合作社印聚 6 2 1 A3 a7 B7五、發明説明（+¾ 有：定電流源7 Ο ί >連接在電源節點（第1電壓源）V C C和節 點7 0 h之間；和電阻元件7 0 g *連接在節點7 0 h和節點3 a之 間。其他之構造與圖17所示之構造相同*在其對應之部份 附加相同之參考號碼。 在該圖20所示之第2電壓產生電路之構造中，來自節點 3a之内部電壓VSa，因為節點70h之電壓位準和基準電壓 Vref之電位準相同，所KM下式表示： VSa = Vref — I · R 在上式中，I表示流經定電流源7 0 f之電流，R表示電阻 元件7 0 g之電阻值。 因此，在該圖20所示之第2電壓產生電路之構造之情況 時，可以將内部電壓VSa設定在基準電壓打6]'和接地電壓 VSS之間之任意之電壓位準。在該圖20所示之第2電壓產生 電路3中，亦可以使用括弧內所示之負電壓VBB用來代替接 地電壓VSS。 另外，在圖19和圖20所示之電壓產生電路中，假如比較 電壓產生電路6 0和7 0之定電流源供給相同之電流而且電阻 元件之電阻值R相同時，來自輸出電路之輸出信號可以獲 得Μ基準電壓V r e f為中心，上側之振幅和下側之振幅相同 之輸出信號。 [實施形態1 7 ] 圖21表示本發明之實腌形態17之半導體基體電路之主要 部份之構造。在圖21中顳示有第1電壓產生電路之部份之 構造。該圖2 1所示之第1電壓產生電路2與圖1 9所示之第1 -51 - 本紙張尺度適用十國國家標準（CNS ) Λ4規格（210Χ297公蝥） .^f^i: 二 1 I Γ - - ^—«^1 · ^FE - - «f^n^i J- _ n^l 1 -- 1 丨> I— im —^m I (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（U) 電壓產生電路具有下列各點之不同。亦即，在節點2a和電 胆元件60f之間設有二極體連接之η通道MOS電晶體60i。第 1電源電路5包含有η通道MOS電晶體5c，被連接在第1電壓 源VCCTO和第1節點4之間，Μ其閘極接受電壓Ι/Ca。其他之 構造與圖19所示之構造相同，在其葑應之部份附加相同之 參考號碼。 在該圖21所示之第1電壓產生電路2中，内部電壓VCaK 下式表示：

VCa = V「ef + I · R + VTN 因此，被輸出到第1節點4之高位準内部電源電壓V 4以下 式表示：

V4= Vref + I * R (請先閱讀背面之注意事項再填寫本頁) 壓 電 源 電 部 第内 之 之 示 準 所位 2 高 圖 之 該t 用 使11 在第 ， 在 此現 因出 時 況 情 之 路 電 生 產 壓 電 點 準 位 壓 電 之 電 照 依 只 流 定 電 決之 其動 ’ 驅 關所 弔 g 细ζ ο 壓 電 值 8τ·- 臨 之 5C值 豊 且 Hofl 7J- 晶 電 電 之 s f ο ο Μ 6 與件 成 元 變阻 6 源 流 電 定 和 大 之 經濟部中央標準局員工消費合作社印掣 變内 之 準 壓位 電 高 值 之 界準 臨位 到壓 受 電 而之 動望 變希 之所 數生 參 產 造的 製定 於毽 由以 會可。 不，壓 , 響 電 此影源 因之電 。動部 中 造 ttTD. 構 V 之 壓 示 電 所壓 21升 圖受 該接VP 在成壓 , 建 電 外構壓 另被升 以該 圖 在 態 形 施 實 第 可 壓 ^ |电 路源 電 電 生作 產動 壓之 。 電方卜 I 一 示 其表 為内 作弧 /PPIS /以 中 要 主 之 路 電 體 靖 體 導 半 之 8 11 態 形 施 寊 之 明 發 本 示 表 2 2 圖 本紙張尺度適用中國國家標準（CNS ) A4规格（210X 297公替） 52 4 經濟部中央標隼局負工消費合作社印裝 62 1^3 A7 _ i37 五、發明説明（5丨.）） 部份之構造。在該圖22中顯示有第2電壓產生電路之部份 之構造。該圖22所示之第2電壓產生電路與圖20所示之第2 電壓產生電路具有Μ下各點之不同。亦即•配置有二極體 連接之Ρ通道H0S電晶體70丨，連接在定電流源70f和電阻元 件70g之間。第2電源電路8包含有p通道M0S電晶體8c，連 接在第2電壓電源V S S和第2節點7之間，Μ其閘極接受電壓 VSa。其他之構造與圖20所示之構造相同，在其對應之部 份附加相同之參考號碼。 在該圖22所示之第2電壓產生電路之構造中，傳達到第2 節點7之低位準之内部電源電壓V7以下式表示：

V7 = VSa + I VTP I =Vref- I· R 因此，假如使用該圖22所示之第2電壓產生電路時，出 現在第2節點7之低位準之內部電源電壓V 7與Μ 0 S電晶體8 C 之臨界值電壓無關。因此，即使由於製造參數之變動使 M0S電晶體之臨界值電壓變動時|亦不會受其影響，可以 樓定的產生所希望之電壓位準之低位準内部電源電壓。 在該圖22所示之第2電壓產生電路3之構造中|亦可以使 用括弧内所示之負電壓VBB用來代替接地電壓VSS。另外· 該圖22所示之第2電壓產生電路，假如與圖21所示之第1電 壓產生電路組合的使用時，高位準内部電源電壓和低位準 内部電源電壓均可Μ設定在與Μ 0 S電晶體之臨界值電壓無 關之電壓位準。 [實施形態19] 本紙張尺度適用中國國家標準（CNS ) Λ4規# ( 210Χ 297公费） . γ .裝 訂 银 (請先閱讀背面之注意事項再填寫本頁) 53 4 6 2 143 A7 137 經濟部中央#準局貝工消費合作社印製 五、發明説明（5J) 圖23表示本發明之實施形態19之半導體褚體電路之主要 部份之構造。在圖23中顯示有第1電臛產生電路2之部汾之 構造。該圖23所示之第1電壓產生電路2在Μ下各點與圖19 所示之第1電壓產生電路之構造不同。 亦即，在節點2a和節點60h之間連接有互相串聯之電砠 元年60fa，60fb和60c，和在電姐元件60fb和60fc分別並 聯連接有可溶斷之鐽结元伴601b和601c。該等鍵结元件 601b和601cM鋁或高熔點金屬形成。其他之構造與圖19所 示之第1電壓產生電路之構造相同。 在該圖23所示之第1電壓產生電路2中，利用鏈結元件 601b和601c之熔斷/非熔斷，用來決定節點2a和節點60h之 間之電咀元件之合成電阻值。在鏈结元件601b和601c均被 熔斷之情況時，在節點2a和節點60h之間，配置具有3個電 阻元件60fa，60fb和60fc之合成霉阻值之電阻元件。另外 一方面’在鏈结元件601b和601c均未被熔斷之情況時，電 阻元件60fb和60fc被該等_結元件6〇lb和601c短路，在節 點2 a和節點60h之間之電姐值變成為電姐元件60f a所具有 電阻值。 因此，經由選擇性的熔斷/非熔斷該等鏈結元件6〇lb和 601c，可Μ用來調整節點2a和節點60h之間之電姐值，因 此可Μ調整經由内部電壓VCa出琨在第1節點4之高位準内 部電源電壓V4之電麗位準。利用這種方式，即使由於製造 參數之變動使高位準内部電源電壓V4之電應位準變成與所 希望之電壓位準不同時，亦可以很容易的調整成為所希望 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公浼") -- ----„---7--•裝------訂------抹J (請先間讀背面之注意事項再填寫本頁) 54 6 2飞厶3 λ 7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明 (52 ) 1 1 I 之 電 壓 位 準 0 1 1 1 在 半 導 am 體 4 體 電 路 包 含 有 半導體記憶裝 置之情況 時， 該 1 [ ifi 1 I 鐽 结 元 件 60 lb和 60 1 c 可 Μ 在 用以救濟不良 記憶單元 之不 良 尤 Μ 1 I 位 址 程 式 規 劃 時 Μ 鏈 结 元 件之程式規劃 (熔斷/非 熔斷 ) 讀 背 1 1 面 之 同 工 程 進 行 程 式 規 劃 *利用這種方 式，不需 要增 加 之 注 | 意 *； 製 造 工 程 就 可 以 很 容 易 的 進 行高位準内部 雷源電壓 之位 準 事 項 \ I 再 1 調 整 〇 填 寫 本 1 [實施彤態20] 頁 1 | 圖 24 表 示 本 發 明 之 實 施 形 態2 0之半導體 奉貴體電路 之主 要 I | 部 份 之 構 造 ύ 在 該 圖 24中 顯 示有第2電壓產生電路之郜份 1 1 I 之 構 造 0 該 圖 2 4所 示 之 第 2電壓產生電路3具有以下 各點 與 1 訂 圖 20所 示 之 第 2電壓產生電路之構造不同 ) 1 1 亦 即 在 定 電 流 源 70f和節點3a之間連接有互相串聯之電 1 I 阻 元 件 70 g a 9 70 g b和 70 g C 9 和該等電阻元 件7 0 g b和 7 0 g c 分 1 I 別 並 聯 連 接 有 可 熔 斷 之 键 结 元件7 0 1 b和7 0 1 c。其他 之構 造 1 與 圖 2 0所 示 之 第 2電壓產生電路之構造相同，在其對應之 1 部 份 附 加 相 同 之 參 考 號 碼 0 1 :丨 在 該 圖 2 4所 示 之 電 壓 產 生 電路3中，鐽結元件7 0 1 b和 1 1 70 1 c 以 鋁 或 高 熔 點 金 屬 形 成 。利用該等_ 结元件70 1 b和 1 I 701c 之 熔 斷 /非熔斷 可以調整節點7 0 h和 節點3 a之 間之 電 I 1 1 阻 值 j 因 此 根 據 内 部 電 壓 VS a可Μ調整第2酣點7之低位準 1 1 内 部 電 源 電 壓 V7之 電 壓 位 準 0 1 1 利 用 這 種 方 式 ， 即 使 在 由 於製造參數之 變動使第 2茆點 1 I 上 ~^7 低 位 準 内 部 電 源 電 壓 之 電壓位準變動 |偏離所 希望 1 本紙張尺度適用中國國家標準（CNS ) /\4坭枱（210X297公筇） 55 462 口 3 A7 B7 經濟部中央標隼局員工消費合作杜印11

五、發明説明 (53 ) 1 1 值 時 7 利 用 該 等 縫 結 元件701b和701c之熔斷，可Μ 用來 正 1 1 i 確 的 設 定 所 希 望 之 電 壓位準 0 1 I [實施形態2 1 ] 請 先 間 1 1 I 圖 25概 略 的 表 示 本 發明之 實拖彤態21之半導體4 體電 路 讀 背 Xy 1 之 全 體 之 構 造 0 在 圖 25中， 該半導體4體電路1包含有 I 1 意 ] 基 準 電 壓 產 生 電 路 80 ，用來 產生基準電壓Vref;和 内部 電 事 項 1 I 1 源 電 路 82 依 昭 JVVi 該 基 準電壓 Vref用來產生内部電源 電壓 V4 備有羌前之實施形態之任 本 装 和 V7 〇 該 內 部 電 源 電 路82具 何一 個 頁 ! 之 構 造 包 含 有 第 1和第2電 壓產生電路2和3，和内 部電 源 1 1 電 壓 產 生 用 之 Μ 0 S電晶體5和 7。該内部電源電路82包含有 1 1 穩 定 化 電 容 器 15和 18 (當在外部未設置該等穩定化電容器 1 訂 1 5和 18 之 情 況 時 ) 1 I 輸 出 電 路 10 接 受 來 自内部 電路8 4之輸出信號I N， 藉Κ 將 1 I 電 壓 V4或 V7位 準 之 信 號傳達 到輸出節點（輸出端子） 9上 ) 1 1 t 内 部 電 路 8 4接 受 電 源 電壓VCC和接地電壓VSS作為兩 個動 作 f * 電 源 電 壓 的 進 行 動 作 0 1 如 該 圖 25所 示 經 由將該 基準電壓產生電路8 0設 在半 導 體 碡 體 電 路 1内 >可以不需要有用K接受該基準電壓之梢 t ( I 端 子 ， 端 子 數 巨 可 以減少 0 1 1 圖 26 表 示 圖 25所 示 之基準 電壓產生電路80之構造 之一 實 I 1 例 0 在 該 圓 26中 ， 基 準電壓 產生電路8 0包含有：高 電阻 之 1 I 電 咀 元 件 80 a •連接在電源節點（第1電壓源）V C C和節點8 0 g 1 1 之 間 ; η通道M0S 電 晶 體80b ，連接在節點3 0 s和節點 80 i之 \ ! I 間 ， 和 Μ 其 閘 極 連 接 到節點 80g; p通道M0S電晶體80ρ 連 1 I 一 56 - 本紙張尺度適用中國國家榇準（CNS )，\4規格（210X 297公趋） 6 4 經濟部中央標隼局員工消費合作社印製 2 14 3 a? B7五、發明説明（54) 接在節點8 0 i和節點8 0 h之間，和以其閘極連接到節點8 0 h :高電阻之電阻元件8 0 d，連接在節點8 0 h和接地節點（第2 電壓源）VSS之間；η通道MOS電晶體80e，連接在電源節點 V C C和輸出節點8 0 j之間，和Μ其閛極連接到節點8 0 s ;和p 通道MOS電晶體80f，連接在輸出節點80j和接地節點VSS之 間，和以其閛極連接到節點8 0 h。下面將說明有關之動作。 電姐元件8 0 a和8 0 d之電姐值遠大於Μ 0 S電晶體8 0 b和8 0 c 之ON電阻，MOS電晶體80b和80c>i二極體模態進行動作。 另外，電砠元件80a和SOd之電阻值相等，因此節點80i之 電壓位準變成為VCC/2。因此，節點SOg之電壓V80g和節點 80h之電壓V80h分別Μ下式表示。 V80g = VCC/2 + VTN V80h= VCC/2- I VTP I MOS電晶體80e之閜極上之電壓V80g因為低於吸極電壓 VCC，所K Μ源極隨耦器模態進行動作，將比其閛極上之 電壓V S 0 s低臨界值電壓V Τ Ν之電壓傳達到輸出節點8 0 j。另 外一方面> p通道M0S電晶體80f因為其閘極上之電壓80h高 於吸極電壓V S S，所Μ Μ源極隨耦器橫態進行動作，將比 該電壓V 8 0 h高臨界值電壓之絕對值丨V Τ Ρ丨之電壓傳達到 輸出節點8 0 a。因此，基準電壓V r e f >乂下式表示。 Vref = VCC/2 在該圖26所示之基準電壓產生電路80之構造中，因為使 用高電阻之電姐元件80a和80d*所Μ在M0S電晶體80b和 80c及高電咀之電阻元件80d之路徑只有微小之電流流動。 本紙張尺度適用中國國家標隼（CNS ) Λ4現格（210><297公釐) ~ -57 - (請先閱讀背面之';i意事項再填寫本頁) .衣

-1T 4 6 2 143 A7 B7 經濟部中央標準局員工消費合作社印掣 五、發明説明 — *0 ) 1 1 | 因 此 在輸出 電 路 動 作 時 即 使 電 源 電 壓VCC有變化 ，因為 1 1 1 該 基 準電壓 產 生 電 路 80 之 回 應 速 度 極 慢， 酣點8 0 i上之電 'ν 1 I 壓 位 準之變 化 亦 很 慢 所 該 節 點 80 i之電壓位準大致沒 請 先 間 1 1 | 有 變 化•可 Μ 產 生 與 電 源 電 壓 '之 急 激 變化 大致無關 之 穩定 讀 背 1 .1 之 一 定電壓 位 準 之 基 準 電 壓 Vr e f ΰ 之 注 ! ί 意 \ Ί 另 外，M0S電晶體80g 由 於 基 準 電 壓 V r e f之低於指 定 電壓 事 項 1 1 fy 1 1 位 準 (V C C / 2 )而變成0 N狀態 用來將電流供給到輸出節點 填 寫 本 策 80 • J C 這時 Ρ 通 道 M0S電晶體80f為 0 F F狀態。另外- -方面 頁 1 1 當 基準電 壓 Vr e f 高 於 指 定 電 m 位 準 (VCC/2)時 | ρ 通 道 1 t | Μ 0 S電晶體8 0 f 變 成 ON狀 態 輸 出 節 點 8 0 j之電壓進行降低 1 1 〇 在 這時M0S電晶體80e 為 0 F F狀態 ，因此 該M0S電 晶 體 1 訂 80 e和8 0 f不 會 同 時 變 成 ON狀 態 不 會 產生 貫通電流 0 另外 1 | 1 該 等MOS電晶體80e 和 80f位於ON狀態和OFF狀態之 境 界區 1 I 域 其消耗 電 流 極 小 0 1 1 1 依 照上述 方 式 之 本 發 明 之 實 施 形 態 21時 ，因為在 半 導體 ! 體 電路内 部 設 有 用 K 產 生 基 準 電 壓 之電 路，所Μ 不 需要 用 Μ 接受來 自 外 郜 -½ 基 準 電 壓 之 梢 端 子， 因此可以 減 少梢 .1 端 子 之數目 藉 >1 減 小 晶 片 面 積 〇 1 I [實施形態2 2 ] 1 1 ( 圖 2 7概略 的 表 示 本 發 明 之 實 施 形 態 22之 半専體鸹 體 雷路 1 1 之 全 體之構 造 0 圖 27所 示 之 半 導 體 體電 路具有Μ 下 之各 1 1 點 與 圖25所 示 之 半 導 體 體 電 路 不 同 〇 1 | 亦 即，該 圖 2 7所 示 之 半 導 體 體 m 路包 含有輸入 電 路86 i 1 j 用 來使來 g 被 設 於 内 部 之 基 準 電 壓 產生 電路80之 基 準電 1 1 ** 5 8 - 本紙張尺度適用中國國家標隼（CNS ) Λ4^格（210><297公楚） 4 6 2 1 4 3 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明（Γ)6) 壓V「e f和施加到輸入節點S 5之輸入信號V I Ν進行比較，依 照其比較結果用來輸出信號。該輸入電路8 6以其負輸入接 受基準電壓Vref，和Μ其正輸人接受來自輸入節點85之輸 人信號V I Η。其他之構造與圖2 5所示之構造相同，在其對 應之部份附加相同之參考號碼。 經由在內部電源電路8 2和輸人電路8 6雙方被施加來自Ο Ν 晶片之基準電壓產生電路80之基準電壓Vref，所Μ不需要 從外部將用Κ判定該輸人信號之邏輯位準之基準電壓共同 的施加到各個晶片，另外，輸入信號之高位準和低位準之 判定基準，與從輸出電路10輸出到輸出節點9之輸出信號 VOUT之中心位準相同|假如在各個晶片內藏相同之基準電 壓產生電路時，則可Μ將輸人信號和輸出信號之中心位準 設定在相同之基準電壓Vref，可以正確的轉送信號。 在圖27所示之構造中，輸入節點85與輸出節點9分開的 設置。但是該輸人節點85和輸出節點9亦可以連接到相同 之外部端子。 另外，在上述之圖26所示之基準電壓產生電路中，基準 電壓被設定為電源電壓VCC之1/2之電壓位準。但是， 該輸入信號之高位準和低位準判定基準亦可以被設定成 0.45VDQ之電壓位準，成為先前所逑之SSTU等趿I方式等 所使用之方式。亦即基準電懕1/ r e f亦可以被設定成為 0 . 4 5 V D D Q之電壓位準。其中，V D D Q表示從外部施加之輸出 電路專用之電源電壓。經由使該從外部施加之輸出電路專 用之電源電壓，與用K内部電路動作之電源電壓分開·在 本紙張尺度適用中國國家標準（CNS ) Λ4規栝（210X297公# ) 一 5 9 一 (請先間讀背雨之注意事項再填寫本頁 打私 . 1 ϊί .1τΪ1 1 462143 A7 137 經濟部中央標準局員工消費合作.杜印製 五、發明説明 (5 7 ) 1 1 I 輸 出 電 路 動 作 時 可 Μ 抑 制 内 部 電 路 用 之 電 源 電 壓 之 變 動， 1 1 i 和 涇 由 施 加 輸 出 電 路 專 用 之 電 源 電 壓 輸 出 電 路 可 具有 r—v ! I 餘 裕 的 驅 動 輸 出 節 點 可 Κ 穩 定 的 輸 出 信 m 〇 請 先 fl/1 1 1 I 依 眧 /SVS 上 述 方 式 之 本 發 明 之 實 施 形 態 22時 因 為 構 建 成在 讀 背 1 .1 半 導 體袼 體 電 路 内 設 置 基 準 電 壓 產 生 電 路 將 來 自 該 基準 之 注 I I 意 | 電 壓 產 生 電 路 -½ 基 準 電 壓 施 加 到 用 以 決 定 輸 出 信 號 振 幅之 亊 項 1 1 1 内 部 源 電 路 和 使 用 作 為 輸 入 信 號 之 高 ΙΛ, u 準 /低位準判 填 定 準 本 裝 基 之 基 準 電 壓 所 不 需 要 增 加 梢 端 子 之 數 巨 就 可Μ 頁 、_»· 1 1 正 確 的 進 行 使 輸 人 信 號 和 輸 出 信 之 中 心 位 準 致 之 信號 1 1 之 轉 送 〇 尤 其 是 在 系 統 電 源 之 變 動 時 該 系 統 内 之 半 導體 ί 1 體 電 路 之 電 源 電 壓 全 部 同 樣 變 動 之 情 況 因 為 基 準 電壓 1 訂 亦 同 樣 的 進 行 變 動 所 Μ 即 使 在 此 種 糸 统 電 源 變 動 時 ，亦 1 I 可 Μ 正 確 的 判 定 信 號 之 局 位 準 /低位準 可M S定而且正 1 ! I 確 的 進 行 信 號 轉 送 0 1 1 [萁施形態23] 1 圖 28概 略 的 表 示 本 發 明 之 實 施 形 態 23 之 半 導 體 乐f 體 電路 之 全 體 之 構 造 〇 在 該 圖 28 中 半 導 gatr 體 Η 體 電 路 1包含有： 作 為 記 憶 元 件 之 DRAM (D y η a nt i C R an do ΐη Ac c e 5 5 Μ e m 0 Γ y) 1 1 1 電 路 90 處 理 機 92 用 來 對 被 收 納 在 該 DRAM 電 路 90 之 資料 1 1 和 來 自 外 部 之 資 料 進 行 指 定 之 處 理 和 輸 入 /輸出介面電 1 1 路 94 用 來 進 行 該 積 體 電 路 與 外 部 之 信 號 之 授 受 0 處 理機 i 1 92和 DRAM 電 路 90可 進 行 與 該 輸 入 /輸出介面電路94之資 1 1 料 之 授 受 〇 1 1 I 在 該 半 導 體枝 體 電 路 1中 處理槠92和DRAH電路90被積 1 1 本紙張尺度適用中國國家標準（CNS)Λ4规格（210；χ：297公t) -60 462143 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（58) 體化。因為在相同之半導體晶片上裝載處理櫬9 2和D R A Μ電 路9 0，所以該D R A Μ電路9 0不受梢端子數目之限制*可Μ經 由所希望之位元幅度之資料匯流排進行與處理機9 2之資料 之授受。利甩這種方式可Μ以高速進行資料之轉送。 如上所逑*輸入/輸出介面電路9 4包含有輸出電路1 0和 用Κ限制該輸出電路1 0之輸出信號之振幅之内部電源電路 8 2。輸入介面部依照基準電壓進行輸入信號之邏輯位準之 判定。 圖29概略的表示圖28所示之DRAM電路90之構造。在該圖 29中* DRAM電路90包含有：DRAM90a，具有多個動態型記 憶單元；和DRAM控制器90b，依照來自處理機92或外部之 命令，用來對該DRAM90a進行存取控制。DRAH控制器90b經 由控制對DRAM9 0a之資料之寫人和讀出，可Μ用來實琨處 理機9 2和D R A Μ 9 0 a之間之資料轉送，和輸人/輸出介面電路 94和Df?AM90a之間之資料轉送。 圖30概路的表示圖29所示之DRAM(Dynainic Random Access Memory)之全體之構造。在該圖30中，DRAM90a包 含有記憶單元陣列1 0 0具有多個記憶單元MC被排列成行列 狀。在該記憶單元陣列1 0 0中配置有：多個字線，被配置 成對應到記憶單元之各列，和分別連接到對應之列之記憶 單元；和多個對偶之位元線，被配置成對應到記憶單元之 各行，和分別連接到對應之行之記憶單元。在該圖3 0中代 表性的顯示1個之字線WL和1個之位元線對偶BLP。該位元 線對偶B L P包含有位元線B L和互補之位元線/ B L。在字線W L 本紙張尺度適用中國國家標準（CNS ) Λ4現枯（210X 297公总） „ , -S 1 - —II _ ί^ϋ I -II 」-_ - - - - —, 0¾ ,νφ (請先Μ讀背面之注意事項再填寫本頁) 4 6 2 143 經濟部中央標準局貝工消費合作社印製 ΑΊ Β7五、發明説明（Γβ) 和1對之位元線BLP之交叉部配置有對應之多涸記憶輩元。 在該圖3 0中，代表性的顯示記憶單元M C被配置成對應到位 元線BL和字線WL之交叉部。 記憶單元MC包含有：記憶m元電容器MS，Κ電荷之形態 收納責訊；和存取電晶體MT，Κ η通道MO S電晶體構成，在 字線WL之選擇時進行導通，用來將記憶單元電容器MS之儲 存節點S N連接到對應之位元線（圖3 0中之位元線β L )。對記 憶單元電容器MS之另外一方之電極節點（單元板電極節點） 施加中間電壓（單元板電壓）VCP。該中間電壓VCP是DRAM之 動作電源電壓VCC和接地電壓GND之差之1/2之電壓位準。 該D R AM之動作電源電壓可Μ是共同施加到該半導體轉體電 路1之處理機92和DUM電路90之電源電壓，另外，亦可以 是在DRAM内部產生降壓之內部電源電壓。 DRAM9〇aE包含有：位址緩衝器102，闬來接受從DRAM外 部施加之位址信號*對其進行緩衝處理藉以產生内部位址 信號；列選擇電路1 0 4，依照來自位址鍰衝器1 0 2之内部列 位址信號，將對應到記憶單元陣列1 0 0之位址被指定之列 之字線驅動成為選擇狀態：感測放大器電路1 0 6 *在活性 化時對位元線對偶B L P之電位進行差動式放大，和將其閂 鎖；和行選擇電路ί 0 S，依照來自位址媛衝器1 0 2之内部行 位址信號|用來選擇記憶單元陣列1 0 0之行。利用寫入/ _ 出電路Π0對該行選擇電路103所選擇之行上之記憶單元進 行資料之寫人/讚出。該寫入/請出電路Π0亦進行與DRAM 外之資料之輸入/輸出。 本紙張尺度適用中國國家標李（CNS ) Λ4規格（2丨0>< 297公炝） 一 6 2 - V 裝--------訂------冰 (請先閱讀背雨之注意事項再填寫本頁) 462143 經濟部中央標準局貝工消費合作社印製 A7 Η 7 _五、發明説明（BO) DRAM90a更包含有控制電路112用來接受來自圖29所示之 DRAM控制器之各種控制信號，藉K產生内部動作所需要之 控制信號。 在動作時，利用列選擇電路1 0 4將選擇列所對應之字線 WL驅動成為選擇狀態，藉以將連接在該選擇字線WL之記憶 單元之資料讀出到對應之位元線上。記憶單元之資料被謓 出到位兀線BL和/ BL之一方，另外一方保持在指定之預充 電電位（VCC/2)之電壓位準，和產生記憶單元之讀出資料 之基準電壓。其次，感測放大器電路106被活性化，用來 對各個位元線對偶BLP之電位進行差動式放大和加以閂鎖 。其次，行選擇電路108依照來自該位址缓衝器102之内部 行位址信號，選擇其選擇行，將其連接到寫入/讀出電路 110*藉K進行資料之寫入/讀出。 記憶塱元電容器MS為著要以小沾用面積實現大的電容量 *所以使其電容器絕緣膜變薄。為著保證具有薄電容器絕 緣瞑之記憶單元電容器M S之耐性，所以對單元板電極節點 SC施加中間電壓位準之單元板電壓VCP。另外一方面，字 線WL在被選擇時其電位升壓到高於動作電源電壓位準之電 壓位準。因此，該存取電晶體Μ Τ之閛極絕緣膜比記憶翬元 電容器MS者厚，用來保證其附壓。 圖31表示使用存取電晶體HT之電容器（閘極電容器）和記 憶單元電容器MS之每單位面積之電容量和DRAM之記憶容量 之關係《在圖31中*横铀表示DRAM之記憶容量，縱軸表示 每單位面積（w m2 )之電容量（單位f F )。使用存取電晶體 -63 - 本紙張尺度適用中國國家標準（CNS ) Λ4坭格（210X297公f ) (請先閲讀背面之注意事項再填寫本頁) 462143 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明（Gi) MT之閘極電容器其耐壓大於電源電壓。該閘極電容器所使 用之電晶體亦可Μ與周邊電路或處理機22(參照圖28)所含 之邏輯電路之構成元件之MOS電晶體相同。因此，在圖31 中顙示使用存取電晶體ΗΤ和周邊電路或邏輯電路之構成元 件之MOS電晶體之閛極電容器Cs之單位電容量Co。 另外一方面，在記憶單元電容器M S為著以小佔用面積實 琨很大之電容量，所Η使單元板成為中間電壓VCP( = VCC/2) 。因此*該記憶單元電容器MS之附壓為VCC/2。在利用與 該M0S電晶體同一用途之記憶單元電容器MS之情況時，將2 個記憶單元電容器MS串聯連接用來使其耐壓特性成為電源 電壓VCC。在這種情況，因為利用其電容量之串聯連接用 來補償電容量之降低，所K將記憶單元電容器MS之面積設 定為2倍。因此，在使用記憶單元電容器MS之情況時，如 圖3 1之曲線111所示，可以滿足C 〇 = C S / 4之關係。其中> CS是實際艺記憶單元電容器MS之電容量。因此，該圖31所示 之縱軸之1/4之值成為實際之記憶單元電容器MS之電容量 CS(圖31所示之縱軸之電容量Co表示每單位面積之電容量 如圖3 1所示 > 使用Μ 0 S電晶體之閘極電容器和記憶m元 電容器M S都是隨著D R A Μ之記憶容量之增加使其電容量C g和 Cs增加。在閘極電容器之情況時，閘極絕緣膜之膜厚和通 道幅度/通道長度都是依照定標法則被定搮。因此，即使 進行高積體化時，其電容量之增加程度亦小於積體化之增 加程度（參照圖31之曲線I)。另外一方面，在記憶單元電 容器M S之情況時，隨著D R A Μ之記憶容量之增加使其佔用面 ------_---Γ--.裝------訂------^ (請先間讀背而之注意事項再填i:£5本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公赴） 64 462143 經濟部中央梯隼局員工消費合作社印製 A7 B7五、發明説明) 積減小|其理由如下所述|亦即要霣現大致相同大小之電 容量時，隨著DRAM之記憶容量之增加，其單位電容量Co之 增加比Μ 0 S電容器（閛極電容器）者快速（參照圖3 1之曲線 I I卜 在DRAM中，記憶單元HC之記憶資Ηέ讀出之進行是利用感 測放大器用來檢測和放大出琨在位元線B L (或/ B L)之電壓（ 讀出電壓）Δν。該讀出電壓AV>隨著記憶單元電容器MS 之電容量CS和位元線BL (或/ BL)之電容量CB之比（CS/CB)之 變大*使其絕緣值變大。位元線電容量C B之決定是依照位 元線BL (或/BL)之長度和與其連接之存在電晶體MT之數目 。為著使該位元線電容量C B儘可能的減小，所以通常是在 DRAM中採用塊分割方式等，用來使位元線之長度變短和使 與其連接之記憶單元之數目減少。但是該位元線電容量C B 之值之減小具有一定之限度。因此•需要使記憶單元電容 量MS之電容畺CS儘可能的變大，用來使讀出電壓Δν之絕對 值變大。 另外，在DRAM中，當由於射人α射線產生電洞/電子對 偶因而使儲存電荷量產生變化時，讀出電壓Δ V之值就產 生變化，變成不能正確的讀出記憶單元資料。在靜態隨槠 存取記憶器（SRAM)中，記憶單元具蔺有正反器之構造，在 快速EEPR0M(快速記憶器：統一抹除型非揮發性半導體記 憶装置）之記憶單元中，利用浮動閛極之儲存電荷用來決 定記憶單元電晶體之臨界值電壓，射入c(射線對該等記憶 單元之影響小於D R A Μ記憶單元。為著減小該α射線之影響 -65 - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X29?公筇） (請先閱讀背面之注意事項再填寫本頁) 4 6 2 143 A7 經濟部中央標準局貝工消費合作社印聚 B7五、發明説明 *和產生充分之讀出電壓，所以在DRAM中，使記億簞元電 容器MS之櫧存電荷儘可能的變大。尤其是當動作電源電壓 VCC變成小於2.5V或1.2V時，因為該記憶單元電容器MS之 儲存電荷量減小，所Μ需要很大之記憶單元MC之電容量。 由上述之観點來看，DRAM之記憶單元電容器之電容量需 要維持在大致一定之大小（30〜35fF)之值而與密集度無關 〇 在圖31中，直線I表示M0S電言鲧（閛極電容器之電容量 Cg，直線E表示串聯2個記憶單元電容器時之每單位面積 之電容量，直線III表示實際之記憶單元電容器之電容量 。記憶翬元電容器MS和MS電容器（閛極電容器）之每單位面 積之電容量Co之值被顯示成對應到各個記憶容量。 如圖3 1所示*例如在1 6 Μ位元之D R A Μ中，使用記憶單元 電容器MS之電容器之電容量是閘極電容器之電容量之0.8 信，在6 4 Μ位元之D R A Η之情況時，使用在記憶輩元電容器 MS之電容器之每單泣面積之電容量是閘極電容器之每單位 面積之電容量之1,5倍。在256M位元之DRAM中，使用記憶 單元電容器MS之電容器之每單位面積之電容量變成為閘極 電容器之每單位面積之電容量之大約2.5倍。亦即，在6 4M 位元之DRAM Μ後之世代之DRAM中，使用記憶單元電容器HS 之電容器其面積效率優於閘極電容器者，和_著01?〇之記 憶容量之增大使兩者之電容量之差急激的變大。 在本實施形態23中，經由有效的活用該記憶單元電容器 H S之優於閘極電容器之特徵，可以蜇現面積效率優良之穩 -----1 —^― .. In I --- I— , I -- i * I I— : ^^^1 ! l 1^1 1aJ (請先間讀背而之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公势） 462143 A7 經濟部中央標準局員工消費合作社印聚 B7五、發明説明（ίΜ ) 定化電容器。尤其是記憶容量小於1 6 Η位元之D U Μ之記憶 單元電容器，可以以小佔用面積實現遠大於閘極電容器之 電容量，和可Κ實規面積效率優良之電容元件。尤其是如 圖1等所示，用以使內部電源電壓V 4和V 7穩定化之穩定化 電容器15和1S需要有外部負載電容之10至100倍大小之電 容量，例如其電容量為5nF。因此，當半導體||體電路包 含有DRAM時，可ΜΜ該DRAM之記憶單元製造工程之同一工 程實規穩定化電容器，可以Μ小佔用面積實現面積效率優 良之穩定化電容器。 圖32概略的表示DRAM之記憶輩元之剖面構造。在該圖32 中概略的顯示2涸記憶單元MCa和MCb之剖面構造。在P阱區 域201之表面形成記憶翬元MCa和HCb，該P阱區域201形成 在低不純物濃度之P -型半導體基板200上*而且具有濃度 高於該基板200。在該P阱201之表面，分開的形成高濃度Η 型不純物區域202a，202b和202c。在不純物區域202a和 20 2b之間之區域上*經由閘極絕緣膜（圖中未顯示）形成導 電層204a，該導電層204a由作為字線（WL)之第1層聚矽層 形成，另外，在不純物區域202b和202c之間之區域上，經 由圖中未顯示之閘極絕緣膜形成導電層204b，該導電層 204b由作為另外一個字線之第ΐ層聚矽層形成。該等導電 層2 0 4 afe2(J4 b被配置成互相平行和依圖3 0之列方向延伸。 在該等導電層204a和204b上形成導電層205，該導電層 由第1層鋁配線層形成和作為位元線（BL)，該導電層205被 配置在與作為字線之導電層204a和204b交叉之方向。 一 6 7 - 本紙張尺度適用中國國家標準（0灿）/\4現栳（210>< 297公梦_) (請先閱讀背而之注意事項再填寫本頁 丁 462 143 a7 B7 經濟部中央標準局員工消費合作社印裂 五、發明説明 (Β ) I 1 I 對 於 不 純 物 區 域 2 02a 形 成有 導電層2 0 6W来形 成 具 有 延 1 1 i 伸 到 導 電 層 2 0 4a 上 插頭 部 份和 平坦部之 記憶單 元 電 容 器 y—v 1 I 之 一 方 之 電 極 (儲存節點） j 另外 ，對於不 純物區 域 202 c t 讀 先 間 1 t 1 同 樣 的 形 成 有 専 電 層 206b 用 來形 成具有插 頭部份 和 平 坦 部 讀 背 1 之 電 容 器 之 儲 存 節 點 J該 等 導電 層206a和 206 b 分 別 電 連 接 之 注 1 I 意 1 到 不 纯 物 區 域 2 0 2 a 和 20 2 b 0 事 項 1 1 4 1 m 電 層 208形成經由電容器絕緣_207a和207b面對作為 該 記 η 本 袈 憶 單 兀 電 容 器 之 儲存 節 點之 導電層206a和206b 之 平 坦 頁 1 I 部 和 Μ 覆 蓋 該 等 導 電層 206a 和 2 0 6 b之方 式形成 記 憶 單 元 1 I I 電 容 器 之 另 外 - 方 之 電極 (單元板電極節點）。作 為 記 憶 單 I 1 元 電 晶 jiSi 體 之 另 外 一 方 之電 極 層（單元板電極節點） 之 導 電 層 1 訂 208被配置成在全體之記憶單元上延伸。 1 | 利 用 作 為 字 線 之 導 電層 2 0 4a 和 不純物區 域 2 0 2 a 和 2 02b ϊ 1 1 作 為 電 容 αα 之 m 電 層 206 a 電容 器絕緣膜 2 0 7和導電層208 1 1 I 用 來 實 琨 方 之 記 ixc era- 憶単 元 MCa * 記憶S元MCb之 實 琨 是 利 1 用 不 純 物 區 域 202 b 和 2 0 2 c 作為 字線之導 電層204b 作 為 J J 1 儲 仔 節 點 之 導 電 層 2 0 6 b， 電 容器 絕緣膜2 0 7 b |和 單 元 板 電 ! j 極 節 點 〇 1 1 由 該 圖 32所 示 構 造可 以 瞭解 *記憶單 元電容 器 被 配 置 1 1 I 成 從 平 面 圖 看 形 成 與 記憶 單 元之 存取電晶 體重叠 0 利 用 此 1 t 種 三 次 元 式 之 單 元 構 造可 減小 單元佔用 面積。 另 外 一 方 1 1 面 構 成 儲 存 節 點 之 m m 層 2 0 6 a 和206b其 上部之 平 坦 部 1 i m 厚 形 成 較 厚 0 利 用 這種 方 式， 可Μ增大 與作為 單 元 板 電 1 1 極 節 點 導 電 層 2 0 8互相面對之面積。從該平面_看到之 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規輅（210X297公赴） 一 6 8 一 5 2 143五、發明説明（Γ>Η Α7 Β7 佔用面積不會增大*但是可以增大面對之面積藉Κ增大記 經濟部中央標準局員工消費合作权印製 憶單元電容器之電容量。 該圖32所示之記憶單元之構造稱 種三次元式之堆叠電容器可Μ簧現 件。在本實腌形態中利用該記憶單 容元件用來使該内部電源電壓穩定 [穩定化電容元件1] 圖33概略的表示本發明之實胞形 元件之剖面構造。在該圖33中，在 200之表面上形成作為第1導電型之 (H型半導體層）210。以該Ν肼210作 與圖32所示之記憶單元相同之構造 Ν阱210之表面肜成互相隔開之高灃 ，2 0 2 d，2 0 2 ein202 f。該等不純物區 示之記憶單元之不純物區域202a和 成。在以下之說明中，圖32所示之 構成元件，除了附加字外，附加有 件表示在同一製造工程形成。 元件分離用之熱氧化膜之元件分 物區域202f。另外，在不純物區域 元件分離氧化膜2 0 9 b，另外，元件 純物區域2 0 2 g之外部。利用元件分 定該電容元件形成區域。 在不純物區域202d和202e之間之 本紙伕尺度適用中®國家標準（CNS ) Λ4規梏（210χ297公t ) 為堆叠電容器構造，此 面積效率優良之電容元 元之構造作為穩定化電 化。 態2 3之第1穩定化電容 p_型半導體基板區域 半導體基板區域之N阱 為基板區域，形成具有 之電容元件。亦即，在 度N型不純物區域202g 域202d〜202g在圖32所 202b之同一製造工程形 構成元件和圖3 3所示之 相同參考數字之構成元 離膜209c肜成郯接不純 2 0 2 d和2 0 2 s之間形成有 分離顏209a形成鄰接不 離膜209a和209 c用來規 半導體基板區域（Η阱 (諳先Μ讀背面之注意事項再填寫本頁) 69 4 62 143 經濟部中央標嗥局負工消资合作社印製 A7 137五、發明説明（f；7 ) )2 1 0上，經由閘極絕緣膜2 0 3 a形成導電層2 0 4 d位於字線之 同一層。在不純物區域202e和202f之間之半導體基板區域 210之表面上，經由閛極絕緣膜203b形成導電層204e位於 字線之同一層。另外，在元件分離膜209b和209c上形成與 字線同一層之導電層204c和204c’。該等導電層204c〜 2 0 4c '-與圖32所示之字線（亦即閘極電極層204c〜204c’ 同樣的，由被導入不純物之低電阻之聚矽，高熔點金屬， 或高熔點金屬矽化物層形成。該等導電層20 4c〜204e和 4〇c'是與字線相當之導電層。 在不純鞠區域202d和202f分別形成剖面具有T字型形狀 之第1導電層2 0 6 c和2 0 6 d，該等第1導電層2 0 6 c和2 0 6 d分別 電連接到不純物區域202d和202f。該等第1導電層206c和 2 0 6 d分別具有：插頭部汾（腳部份）用來與對應之不純韧區 域202d和202f電連接；和平坦部份*具有較大之表面面積 用來實際的形成電容量。該等導電層206 c和206d在用Μ構 成圔32所示之記憶單元之儲存節點之等電層206a和206b之 同一製造工程形成，和具有相同之構造和材料（不純物摻 雜聚矽第1導電層206c和206d被圖型製作成指定之肜狀 ，經由層間絕緣膜互相分離。 在第1導電層2 0 6 c和2 0 6 d上經由絕緣膜2 0 7 a和2 0 7 b形成 第2導電層208a。該第2導電層208a由摻雜有低電阻之高濃 度之不純物之聚矽構成，在作為圖3 2所示之記憶單元之電 容器之另外一方電極之輩元板導電層208之同一製造工程 形成。 本紙译尺度適用中國國家標準（CNS ) Λ4規枋（2!ΟΧ297公趁） |[ 7 ί I —ί ™ *1Tn-^J. (請先M讀背面之注意事項再填寫本頁) 6 2 14 3 B7 經濟部中央標準局貞工消費合作社印製 五、發明説明 (GS 1 1 不 純 物 區 域 2 0 2 e 電 連 接到 沿 著 圖 中 之水 平 方 向 延 伸 之 1 1 | 導 電 層 2 0 5 a 0 該 導 電 層 2 0 5 a 對 到 用 以構 成 圖 32所 示 之 位 1 I 元 線 之 導 電 層 205 和在該位元線205之同 一 製 造 X 程 形 成 先 Μ 1 1 I 9 而 且 由 與 該 位 元 線 對 應之 導 電 層 2 0 5之同- -材料之高熔 讀 背 1 點 金 屬 矽 化 物 等 構 成 ΰ 第2導電層2 0 8 a電連接到該電容元 之 1 | 意 I 件 之 一 方 之 電 極 節 點 V A -形 成 在 N阱2 1 0之 表 面 之 不 純 物 區 事 項 1 | 再 1 域 202g 電 連 接 到 該 電 容 元件 之 另 外 一 方之 電 極 節 點 VB 0 填 本 裝 在 該 圖 33所 示 之 構 造 中， 第 2導電層208用 來 形 成 電 容 元 頁 1 1 件 之 — 方 之 電 極 〇 第 1導電層206 c和206d經由不純物區域 1 i 202d 和 202f 電 連 接 到 H阱（半 導 體 基 板 區域 )210 和 電 連 接 ! 1 到 該 電 容 元 件 另 外 一 方之 電 極 節 點 VB ^ 因 此 形 成 在 區 1 訂 域 A和B 之 電 容 器 互 相 並 聯連 接 在 電 極 節點 V A和 VB 之 間 : 該 i [ 等 電 極 節 點 V A和 VB分 別 連接 到 圖 1所示之M0S 電 晶 .glflt m 5或δ之 1 1 | 吸 極 和 源 極 0 1 I 該 圖 33所 示 之 電 容 元 件具 餚 有 與 記 憶單 元 相 同 之 構 造 1 形 成 在 區 域 A和B 之 電 容 元件 之 佔 用 面 積很 小 C 電 容 器 絕 緣 ί 膜 20 7 c 和 207d 與 圖 32所示 之 記 憶 單 元之 電 容 器 絕 緣 膜 2 0 7 a 和 207 b 同 樣 的 具 有 矽氮 化 膜 和 矽 氧化 膜 之 2層構造 1 I I 可 K Μ 小 佔 用 面 積 實 琨 很大 之 大 電 容 量° 1 i 另 外 形 成 在 區 域 A和B之 電 容 元 件 因為 具 餚 有 與 記 憶 單 1 1 元 相 同 之 構 造 所 Μ 除 了半 m 體 基 板 區域 (Η阱 )2 1 0 之 形 成 1 1 外 可 以 在 記 憶 單 元 之 對應 之 構 成 元 件之 製 造 工 程 之 同 一 1 I 工 程 形 成 該 等 構 成 元 件 ，DRAM之 製 造 工程 數 a 不 會 增 加 1 1 1 I 可 以 賣 現 面 積 效 率 優 良 之電 容 元 件 〇 1 ί 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公犛） 462143 經濟部中央標孪局員工消費合作社印製 A7 B7五、發明説明（G9) 圖34表示圖33所示之電容元件之平面布置。在圖34中， 在不純物區域202d和202e之間配置與字線相當之導電層 20 4d *在不純物區域202e和202f之間配置與字線相當之導 電層2 0 4e。不纯物區域2 0 2 e經由接觸孔2 1 5電連接到與位 元線相當之導電層205a。導電層204d和204e與導電層205a 被配置在互相垂直之方向。如先前所說明之方式，電容元 件具備有與記憶單元相同之構造，導電層2040和2 0 4e相當 於字線，導電層205a相當於位元線。 不純物區域2 0 2 d經由虛線所示之插頭部份電連接到導電 層206c，不純物區域202f經由虛線所示之插頭部份電連接 到導電層206d。在導電層206c和206d上配置與記憶單元電 容器之單元板相當之導電層208a。用以構成電容元件之電 極節點之導電層206c和206d均延伸到導電層204(3和204e上。 如圖3 3所示，該等導電層2 0 6 c和2 0 6 d之上側平坦部份其 膜厚較厚*其側面之表面積很大。因此，導電層2 0 8 a和導 電層206c和206d之互相面對之面積很大。亦即，所獲得之 電容元件具備有作為DRAM之記憶單元電容器之特徵之可从 Μ小佔用面積實現大電容量之特徵。該圖3 3和圖3 4所示之 電容元件*與記憶簞元之陣列構造同樣的*在列方向和行 方向配置所需要之數目。 圖35Α和35Β表示1個單位電容元件之電性等值電路和本 發明之簧施形態2 3之第1電容元件之電性等值電路。如圖 35Α所示，1個單元電容元件包含有：電容器CS (相當於記 憶單元電容器MS) ·由導電層208a和導電層206(206c或 本紙張尺度適用中國國家標隼（CNS ) Λ4規格（2丨OX 297公苋） ----Γ----裝------ΐτ------¥ (請先閱讀背面之注意事項再填寫本頁) 4 6 2 14 3 A7 經濟部中央標隼局員工消费合作社印製 B7五、發明説明） 206d)形成；和電容器CP，由與字線相當之専電層204( 204d、204e)和半導體基板區域（N阱）210形成。電容器CP 和電容器CS並聯連接在半導體基板210。電容器CS之一方 之電極連接到節點V A。半導體基板區域2 1 0連接到另外一 方之電極節點VB。用以形成電容器CP之與字線相當之導電 層2 0 4 ( 2 0 4 c〜2 0 4 f )可Μ成為浮動狀態，亦可Μ固定式的 連接到一定之電位。電容器CP相當於記憶單元之存取電晶 體之閘極電容器。因此，電容器CP之附壓大於電源電壓 VCC，卽使對該導電層204(204d，204e)施加固定式之電源 電壓VCC時，亦不會損及可靠度。另外一方面，與記憶單 元電容器對應之電容器C S其電容器絕緣膜很薄，酎壓很小 。但是，因為施加在電極節點V A和V B之間之電壓低於 VCC/2之電壓位準，所以不會損及其可靠度。 在圈35B中*在電源節點VA和VB之間並聯連接多涸電容 器CS。茌圖35B中，電因為遠小於電容器CS所Μ未加 顯示。如該圖3 5 Β所示，在節點V Α和V Β之間並聯連接多個 之電容器CS。當電容器CS之數目為X時，該電容元件具有X • CS之電容量。因此，經由並聯連接與記憶單元電容器相 當之所需數目之單位電容元件CSi可Μ很容易以低丨占用面 積實現具有所需要之電容量之電容元件。 圖36Α表示使用該圖33和圖34所示之電容元件作為第1節 點4之電壓穩定ib用之電容元件時之連接態樣。在圖36Α中 ，該電容元件15之一方之電極節點VA連接到第1電壓源VCC ，另外一方之電極節點V B連接到第1節點4。第1節點4上之 本紙張尺度適用中國國家標準（〇奶）/\4规栝（210/297公釐） „ „ (請先閲讀背面之注意事項再填寫本頁 裝- 'vs 462143 經濟部中央標準局貝工消費合作枉印^ A7 B7五、發明説明（71_ ) 内部電源電壓V 4，如先前所說明之方式，成為高於基準電 壓Vref之電壓位準*因此電源電壓VCC和内部電源電壓V4 之差小於V C C / 2。因此在穩定化電容元件1 5之電極節點V A 和VB之間不會被施加高於VCC/2之電壓，即使並聯連接多 涸與記憶單元電容器相同之電容器時，亦可Μ充分的保證 其耐壓。 圖3 6 Β表示用Μ使低位準内部電源電壓g定化之電容元 件之連接態揉。電容元件18與p通道MOS電晶體8並聯連接 。該電容元件1 8之一方之電極節點V A電連接到第2節點7， 另外一方之電極節點V B電連接到接地節點（第2電壓源）V S S 。第2節點7上之低位準内部電源電壓V7是高於內部電源電 壓V S a之電壓位準。因此，該第2節點7± i低位準內部電源 電壓V7是低於基準電歷Vref之電壓位準。因此 > 該低位準 内部電源電壓V 7和接地電壓V S S之差小於V C C / 2。因此卽使 並聯連接多個圖33和圖34所示之電容元件作為該穩定化電 容器1 S時*亦可以充分的保證其耐壓。另外，圖3 6 A和3 6 B 中之電極和VB之連接位置亦可以互換。 如圖36A和36B所示，利用與記憶單元相同之構造，尤其 是利用與記憶單元電容器相同之構造用來獲得電容量，因 為並聯連接多個與該記憶單元電容器相同構造之單位電容 元件用來獲得穩定化電容元件，所Μ可Μ很容易Μ低佔用 面積實現具有所需要之電容元件之穩定化電容器。另外， 可Μ在記憶單元之同一製造工程實現該等墦定化電容元件 *不會增加任何製造工程。 本紙掁尺度逋用中國國家標準（CNS ) Λ4現指（210><297公犮） ~ ί 4 - ^^^^1 ___ i f^i 1 - - ^^^^1 - - ^^^^1 一 、- I— 1-^^^^1 ί ϋ ^11^1 US. 、-口 - J (請先間讀背面之注意事項再填寫本頁) 4 6 2 143 at B7 經濟部中央標準局貝工消費合作社印t 五、發明説明 (72. 1 i [樓定化電容元件2 ] 1 1 1 圖 37概 略 的 表 示本發明之 實 施 形態 23之 第 2穩定化電容 1 1 1 元 件 剖 面 構 造 。在該圖37所 示 之穩 定 化 電 容 元 件 之 構 造 請 先 1 1 中 在 形 成 於 ρ型半導體基板2 0 0 之表 面 之 N阱2 1 0 表 面 上 全 間 讀 背 1 體 經 由 閘 極 m 緣膜203c形 成 與 字線 相 當 之 導 電 層 20 4f 0 面 之 [ 1 意 4 I 該 字 線 相 當 導 電 層204f大致 形 成 在N阱2 10 之 全 體 表 面 上 0 事 項 1 I 在 該 字 線 相 當 導 電層204ί上 經 由圖 中 未 顯 示 之 層 間 絕 錄 再 填 1 膜 形 成 與 位 元 線 相當之導電 層 20 5 b ^ 該 位 元 線 相 當 導 電 層 寫 本 頁 裝 1 2 0 5b 大 致 涵 蓋 全 面彤成與字 線 相 當導 電 層 20 4f 互 相 面 對 1 1 在 該 位 元 線 相 田 導電層2 0 5 b上 分別 形 成 互 相 分 開 之 與 記 1 I 憶 單 元 電 容 器 之 儲存節點相 田 之 第1導電層206el 2 06e 2 1 訂 ， < * * * 2 0 6 e n c 、該等第1導電 層 2 0 6el 〜206 e η 共 同 電 連 接 到 1 | 位 元 線 相 當 導 電 層 2 0 5 b 〇 憶 DC3 単 元電 容 器 之 U 存 節 點 之 電 1 1 1 容 量 形 成 部 份 (頭部之平坦部份） 形成 在 位 元 線 之 上 部 0 因 1 1 此 在 記 憶 OEI 単 元 之製造過程 中 該記 億 里 元 電 容 器 之 儲 存 節 點 是 在 位 元 線 之製造後形 成 〇 1 因 此 在 該 圖 37A所示之電容元件之構造中 用以使單 J Ί 位 電 容 元 件 和 對 應之不純物 區 域 進行 電 連 接 ^7 接 觸 孔 其 形 1 i 成 方 式 與 先 前 之 圖3 3所示者 同 樣 的， 在 記 憶 單 元 電 容 器 製 1 1 造 工 程 之 同 一 工 程，亦即在 記 憶 單元 電 容 器 之 儲 存 節 點 用 1 1 之 接 觸 孔 -V 形 成 工程，可Μ 形 成 用以 使 該 等 第 1導電層 1 1 2 0 6e 1 〜2 0 6 e η 與 位元線相當 専 電 層205b進 行 電 連 接 用 之 接 1 | 觸 孔 0 因 此 在 圖37Α所示之構造中 不需要m加罩幕之 1 1 I 數 巨 和 製 造 工 程 之数目。以 覆 蓋 該等 第 1導電層206 e 1 〜 1 ! 本紙張尺度適用中國國家標準（CNS ) A4規栝（210X297公苑） 75 462143 A 7 IP五、發明説明（73) 經濟部中央標準局肩工消費合作社印製 206en之方式，在記憶單元板電極層之同一 _形成第2導電 層208b，在第1導電層206el〜206en和第2専電層208b之間 包夾有電容器絕緣膜2 0 7 e。 N阱2 1 0經由形成在其表面之高濃度N型不純物區域2 0 2 h 連接到電極節點V B。字線相當導電層2 0 4 f和第2導電層 2 0 8 b連接到電極節點V A。位元線相當導電層2 0 5 b連接到電 極節點。 在該圖37A所示之電容元件之構造中|經由字線相當導 電層204f和位元線相當導電層205b之間之層間絕緣膜用來 形成電容器Cq。與儲存節點相當之第1導電層206el〜 206en和第2導電層208b，經由其間之電容器絕緣膜207e可 以實琨n個m位電容元件並聯連接之電容元件。因此，利 用該第1導電層206el〜206en，電容器絕緣膜207e和第2導 電層20Sb可Μ霣現具有n· Cs之電容量之電容元件。 第1導電層2 0 6 e 1〜2 0 6 e η共同電連接到位元線相當導電 層205b，該電容元件之電容量之決定是依照第1導電層 206el〜206en之與第2導電層208b面對之平坦部份之表面 積。因此，由第2導電層208b和第1導電層206el·〜206en及 電耷落絕緣膜207e所形成之電容元件之電容量，與先前之圖 35B所示之電容元件I之電容量相同。 利用字線相當導電層2 0 4f和N阱210及閘極絕緣膜2 0 3 c用 來形成電容元件C a。Η畊2 1 0經由不純物區域2 0 2 h電連接到 電極節點V B，該N阱2 1 0之表面全體具有作為電容器之一方 電極之功能。 (請先閲讀背而之注意事項再坑寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公疫） 76 4 經濟部中央標準局員工消費合作社印製 6 2 143 A7 B7五、發明説明（7-i ) 圖3 7 B表示該圖3 7 A所示之電容元件之電性等值電路。如 圖3 7 B所示，在電極節點V A和V B之間並聯連接有電容器C a ，CS1，----，CSri和Cq。因此，利用形成在該N阱210之表 面全面之字線相當導電層204f|可以使電容器Ca之電容量 大於圖33所示之電容元件之構造者，另外，經由追加形成 在位元線相當導電層205b和字線相當導電層204f之間之電 容器Cq，可Μ使電容量變大。形成在該位元線相當導電層 205b和字線相當導電層204f之間之層間絕緣睽之膜厚，變 厚成大約為閘極絕緣膜2 0 3 c之2 0倍程度。用來防止由於配 線間之寄生電容所造成之電容耦合。因此*電容器Cq之電 容量變成為電容器Ca之電容量之5%程度之值。 另外，位元線相當導電層2 0 5 b之構成可以使用_或鉬等 之高瑢點金屬和聚矽之複合構造或高熔點金屬矽化物構造 之任何一方。對於字線相當導電層2 0 4 f亦同。 [穩定化電容元件3 ] 圖3 3 A概略的表示本發明之實施形態2 3之第3 S定化電容 元件之剖面構造。在圖38A中，在p型半導體基板200之表 面形成N阱2 1 0 a。該晰2 10a，當與圖33和圖37所示之N阱210 比較時，其表面不純物濃度變低。利用該N阱210a之衷面 不純物濃度之變低用來使通道易於形成。在N阱2 1 0 a之大 致全體表面上，經由閘極絕緣膜2 0 3形成與字線相當之導 電層204g：。在該字線相當導電層204s上形成互相分開之與 儲存節點相當之® 1導電層206fl〜206fn。在該等第1導電 層206fl〜206fn上，經由電容器絕緣瞋207f形成與單元板 本紙張尺度適用中國國家標準（CNS ) Λ4規梏（210x 297公势） ----'--,---策-- (請先閲讀背面之注意事項再填寫本頁) -77 - 4 62 143 A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明 (75) 1 1 I 相 當 之 第 2導電層20Sc。第1導電層206fl - -206fri共同電連 I 1 1 接 到 字 線 相 當 導電層2 0 4g。 1 I 在 am 210 a之周邊表面設置高濃度p型不 純 物 區域2 19， 請 先 閲 1 1 [ 和 與 該 不 純 物 區域219鄰接之高濃度N型不 純 物 區域2 0 2 i。 讀 背 1 J 字 線 相 m 専 電層2 0 4 g電連接到電極節點 VB 不純物區域 之 注 1 I 意 2 02 i 和 219及第2導電層208c電連接到電極 節 點 V A - 事 項 1 I 再 1 如 該 圖 38A所示，使N阱210a之表面之不 純 物 澴度變成較 填 $ 本 袈 低 用 來 形 成 通道區域220。該通道區域220 電 連接到高濃 頁 t I 度 p型不純物區域219*用來形成電容器之 一 方 電極。因此 1 1 I t 利 用 該 字 線 相當導電層20 4s和閘極絕緣 膜 203d及通道區 I 1 域 220 用來形成使用有P通道M0S電晶體之M0S 電容器。先 1 訂 前 之 圖 3 3和 圖 3 7所示之N阱2 1 0電連接到高 '曲 濃 度 Η型不純物 ! | 區 域 不 形 成 通道區域*其表面被利用作 為 電 極，用來使 1 I 表 面 電 阻 減 小 1 1 I 但 是 如 該 圖38A所不*使并210a之表 面 不 純物濃度變 成 較 低 用 來 形 成通道區域220，藉以在該通道區域220形成 1 圖 中 未 m 示 之 空乏層區域。該空乏層區域 是 未 存在有電荷 之 區 域 在 通 道區域220和阱210a之間形成空乏層電容量 I I t 因 此 該 圖 38A所示之H0S電容器具有閘 極 絕 緣膜203d所 1 1 ] 形 成 之 電 容 量 和空乏層電容量相加後之電 容 量 ，因此可Μ 1 1 使 該 電 容 元 件 之電容量變大。 I 1 亦 即 如 圖 3 8 B所示，在電極節點V A和V B之間並聯連接 1 I 單 位 電 容 元 件 CS1〜CSn和M0S電容器Cm，可以實現面積效 1 I 率 優 良 之 電 容 元件。高濃度p型不純物區域2 1 9對通道區域 \ 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公趙） -73 - 462 143 經濟部中央標嗥局員工消費合作社印製 A7 B7五、發明説明) 220供給電荷，該通道區域220具有作為一方之電極之作用 。另外一方面，高濃度Η型不純物區域202i將電極節點VA 之電壓施加到N阱2 1 0 a。因此，在p通道Μ 0 S電晶體之構造 中，作為源極/吸極區域之高濃度Ρ型不純物區域219之電 壓和成為該M0S電晶體之基板區域之Ν阱210a之電壓變成相 等，因此對於構成該M0S電容器之M0S電晶體之臨界值電壓 不會有基板效應，不論施加在電極節點VA之電壓如何，都 可以穰定的實現一定之電容量。 該圖3SA所示之電容元件被使用作為用K使内部電壓電 源穩定化之穩定化電容量。在這種情況，M0S電容器在N餅 210a之表面彤成ρ型通道區域。因此•對電極節點VB施加 較低之電壓（低於胞加到電極節點VA之電壓因此 > 其連 接形態與圖3 6 A和3 6 β所示之連接相同。 依照上述方式之本發明之實施形態2 3時，因為利用具有 與記憶單元相同構造之電容器作為穩定化電容器，所以可 Μ >i小佔用面積實琨具有大電容量之電容器。 另外，作為該半導體積體電路者並不只限於如圖2 8所示 之處理機和D R A Μ之積體化之構造，亦可Μ是使D iU Μ和邏輯 在同一半導體晶片上積體化之構造 另外，如圖3 9所示，半専體積體電路1亦可以包含有： D RA Μ 2 3 0 ;和輸人/輸出介面電路2 3 2，例如以與系統時鐘 之時鐘信號C L Κ同步之方式進行資料之輸人/輸出。該輸人 /輸出介面電路2 3 2用來進行與D R A Μ 2 3 0之選擇記憶單元間 之資料之授受。該輸人/輸出介面電路2 3 2所包含之輸出部 -79 - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ297公f ) (請先閱讀背面之注意事項再填寫本頁 裝 -1Τ 462143 經濟部中央標準局負工消費合作社印聚 A7 H7五、發明説明（77 ) 具備有振幅限制功能。D R A Μ具備有與通常之D R A Μ相同之構 造。對於如該圖3 9所示之與時鐘信號同步進行資料之輪入 /輸出之記憶器，在半導體積體電路1內假如設置具有堆叠 電容器型之記憶單元之DRAM時，使用與該記憶單元相同樣 構造之電容器可以用來實現穩定化電容器。 該圖39所示之輸入/輸出介面電路232亦可以是時鐘同步 型半導體記憶裝置中之輸入/輸出鍰衝器之一部份。 [實施形態2 4 ] [穩定化電容器之連接形態1 ] 圖4 0表示用Μ使輸出穩定化之穩定化電容器之第1連接 態樣。在該圖4 0中，第1節點4之電壓穩定化.用之穩定化電 容器15a被連接在第1酣點4和第2電壓源（Μ下藺稱為接地 節點）VSS之間。第2節點7之電壓穩定化用之穩定化電容器 1S被連接在第2節點7和接地節點VSS之間。 當輸出電路1 0之動作時，在電流從第1節點4流到輸出節 點9之情況，經由第1電源電路5之Μ 0 S電晶體5 a或5 c供給電 流*和經由該穩定化電容器1 5 a供給電流i a。Μ 0 S電晶體5 a 或5 c具有較高之Ο N電阻。在第1節點4之電壓急激變化之情 況時，穩定化電容器1 5 a之儲存電荷經由第1節點4胞加到 輸出電路10。當第1節點4之電壓變化時，在該第1節點4之 電壓高速進行麥化之情況，锺定亿ΐ容器之阻抗L1/」· w .c )變成小於Μ 0 S電晶體5 a或5 c之阻抗（Ο N電阻）。在g種倩 況·穩定化電容器1 5 a將其儲存電荷施加到第1節點4，和 從接地節點V S S取入電荷，將其供給到第1節點4。因此， 本紙張尺度適用中國國家標準（CNS > Λ4規枯（2!0X 297公浼） Q Λ . ^ . ：：^衣 I .訂 (請先閱讀背面之注意事項再填荈本頁) 462143 A7 經濟部中央標準局貝工消費合作社印t R7五、發明説明（78 ) 該輸出電路1 〇進行動作，在第1節點4之電壓位準以高速進 行變化之情況時，相當於電流U從接地節點V S S經由穩定 化電容器1 5 a流到第1節點4。 ' 另外一方面*當該輸出電路10之動作時*在輸出節點9 放電之情況*第2節點7之電壓位準Μ高速進行變化。在這 種情況*穩定化電容器U之阻抗小於第2電源電路8所包含 之Μ 0 S電晶體8 a或8 c之0 Ν電胆，從輸出節點9施加到該第2 節點7之電流，經由穩定化電容器1 8放電到接地節點V S S。 電流i a和i b分別在該等穩定化電容器1 5 a和1 8流動，成為 該輸出電路10之動作時之過渡狀態，在過渡狀態，該等第 1節點4和第2節點7之電壓位準之決定是依照連接在該輸出 節點9之負載電容器之電容量和穩定化電容器15a或ISa之 電容量。亦即，其決定是依照負載電容器和穩定化電容器 15a或18之電荷之電容量分割之電壓位準。 在該圖4 0所示之毽定化電容器之連接形態中，穩定化電 容器15a和18均Μ其一方之電極節點電連接到接地節點VSS 。因此，在半導體積體電路之布置中，即使在近傍只存在 有接地線之區域，亦可以很容易的配置該等1定化電容器 1 5 a 和 1 8 〇 [連接形態2 ] 圖41表示本發明之實施形態24之穩定化電容器之第2連 接態漾。在該圖4 1所示之構造中，用K使第2節點7之電壓 穩定化之穩定化電容器1 8 a被連接在第1電壓源（K下稱為 電源節點）V C L'和第2節點7之間。用Μ使第1節點4之電壓穩 ^ 8 1 _ 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公浼） —1 ^ Ί ί 1 訂 1 t 务 (請先閱讀背面之注意事項再填寫本頁) 462143 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（73 ) 定化之Μ定化電容器15，與圖1所示之配置同樣的，被連 接在電源節點V C C和第1節點4之間。 當輸出電路10之動作時，在輸出節點9被充電至高位準 之情況，穩定化電容器1 5之阻抗小於電流驅動Μ 0 S電晶體 之阻抗（0 Η電阻），電流i c經由該穩定化電容器1 5供給到第 1節點4，經由輸出電路1 0傳達到輸出節點9。經由該S定 化電容器1 5之電流i c之流動*當第1節點4之電壓位位準急 激的降低，使儲存在穩定化電容器1 5之電極之電荷減少時 ，從電源節點VCC將電荷供給到被連接至穩定化電容器15 之第1節點4之電極|藉Μ補償該減少之電荷。亦即，被儲 存在連接至該第1節點4之電極之電荷Q為C15* V15。其中 ，（:15表示穩定化電容器15之電容量，V15表示施加在該穩 定化電容器15之電極間之電壓。因此，在第1節點4之電壓 急激降低之情況時，因為施加在穩定化電容器15之電壓 V 1 5變大，所Κ同等的，電荷量Q變大*從電源節點V C C供 給該增加之電荷量Q。 另外一方面，在輸出電路1 0使輸出節點9放電至低位準 之情況時，第2電源電路8之Μ 0 S電晶體8 a或8 c之阻抗變大 •電流i d從第2節點7經由低阻抗吠態之辍定化電容器1 8 a 流到電源節點V C C。在這種情況，傳達到穩定化電容器1 8 a 之電荷因為被電源節點VCC吸收，所Μ相當於有電流id流 動。 在該圖41所示之連接態樣之情況時，g定化電容器15和 ί 8 a耦合在電源節點V C C。因此，在該g定化電容器1 5和 -82 - 本紙張尺度適用中國國家榇準（CNS ) Λ4規棺（210X297公#) {請先閱讀背面之注意事項再填寫本頁) 4 6 2 143 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明（so) 18a之配置區域近傍之未設置接地線之區域，亦可以配置 該等穩定化電容器1 5和1 δ a，可以提高該穩定化電容器1 5 和18a之布置之彈性。 [連接形態3 ] 圖4 2表示本發明之實胞彤態2 4之毽定化電容器之第3連 接形態。在該圖42所示之構造中，用Μ使第1節點4之電壓 穩定化之蘀定化電容器15b，被連接在第1節點4和用以供 給輸出信號輸出之電源電壓VCCQ之第3電壓源下稱為輸 出電源）V C C Q之間。用Μ使第2節點7之電壓位準穩定化之 穩定化電容器1 3 b，被連接在第2節點7和用Μ供給信號輸 出之接地電饜VSSQ之第4電壓源（以下稱為輸出接地節點 )V S S Q之間。 在MGS電晶體5之源極被施加有與輸出電源IfUCCQ不同之 電源電壓VCC。在M0S電晶體8之源極被供給有來自第2電壓 源之接地電壓V S S，該接地電壓V S S與皰加到該輸出接地節 點VSSQ之接地電壓VSSQ不同。 輪出用之電源電壓V C C Q和接地電壓V S S Q，因為在輸出電 路之動作時由於信號ί:镇出消耗較大之電流，所Μ要著要穩 定的供給該消耗電流，需要有與内部電路用之電源不同之 其他電源。在輸出電路10之動作時，在穩定化電容器15b 和1 8 b會有急激之大動作電流流動。因此，使該S定化電 容器1 5 b之一方之電極連接到輸出電源節點V C C Q，和使穩 定化電容器1 S b之一方之電極節點連接到輸出接地節點 V S S Q，ΪΙ Μ在輸出電路1 0之動作時隱定的供蛤較大之消耗 -83 - 本紙浪尺度適用中國國家標準（CNS ) Λ4規栝（210X 297公發） n In I it - lie -I— I 士良---I I I -I— - \~* 1^1 1-... _ - - ; I T1·fe,, (請先間讀背面之注意事項再填寫本頁) 462143 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明（81) 電流。另外*電源電壓v c c和接地電壓v s s被使用作為其他 之内部電路之動作電源電壓。因此，用以設定該第1節點4 和第2節點7之內部電源電壓之電壓位準之電路，不一定要 配置在該輸出電源節點VCCQ和輸出接地節點VSSQ之近傍， 用Μ設定第1和第2節點4和7之電壓之電路之布置之限制變 小|因此可以改善設計之彈性。 該圖42所示之穩定化電容器15b和ISb之動作分別與圖41 所示之穩定化電容器15和圖4所示之穩定化電容器18之動 作相同（亦即只有連接節點不同）。 [連接形態4 ] 圖43表示本發明之實施形態24之穩定化電容器之第4連 接形態。在該圖43所示之構造中，穩定化電容器15連接在 電源節點VCC和第1節點4之間•和穩定化電容器1S連接在 第2節點7和接地節點V S S之間。另外，電容元件3 0 0連接在 第1節點4和第2節點7之間。 如該圖43所示，經由在第1節點4和第2節點7新連接其他 之電容元件3 0 0可K獲得以下之效果。 當輸出電路1 0進行動作使輸出節點9進行放電時，經由輸 出電路10供給到該第2節點7之放電電流，因為第2電源電 路8之Μ 0 S電晶體8 a或δ b為高阻抗*所以經由穩定化電容器 18放電1同時亦經由電容元件300和15放電到電源節點VCC 。因此，對接地節點V S S之放電電流減小，可以減低該接 地電壓V S S之雑訊《同樣的*在輸出電路1 0對該輸出節點9 進行充電之情況時f因為第1電源電路5之Μ 0 S電晶體5 a或 _ 8 4 一 本紙浪尺度適用中國國家標準（CNS ) Λ4規格（2!ΟΧ297公趋） ΐ I^私 t , n f·ν' (諳先M讀背面之注意事項再填寫本頁) 462143 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明（82) 5 C為高阻抗，所以經由毽定化雷容元件1 5對第1節點4供給 電流或是從接地節點V S S經由電容元件1 8和3 0 0將電流供給 到第1節點。電流從該接地節點V S S經由電容元件1 8和3 0 0 流到第1節點4之產生是因為電容元件300之一方之電極連 接到第1節點4，當儲存在該電容元件300之電極之電荷量 變少時使過渡電流流經該電容元件3 00。這時，因為M0S電 晶體8 a或8 c為高阻抗，所Μ電荷經由電容元件1 8供給到電 容元件3 0 0。 因此，可以使該充放電電流分散到接地節點V S S和電源 節點VCC兩者*在輸出電路10之動作時可Μ使電源雜訊（電 源電壓V C C和接地電壓V S S兩者所產生之雜訊）減小。另外 ，經由設置該穩定化電容元件300，對於第1節點4和第2節 點7，可Μ使穩定化電容器之電容量增加而不會使面積增 大。下面將說明該穩定化電容元件之面積效率之提高。 圖44表示第2節點之穩定化電容器之等值電路。對於第2 節點7 *串聯連接之電容元阵3 00和15形成與穩定化電容器 1 8並聯連接。在此處M C ν表示穩定化電容器1 5之電容量， M Cs表示穩定化電容器18之電容量，和表示電容元件 300之電容量，求連接在第2節點7之镲定化電容器全體之 電容量Ct。其合成電容量CtM下式表示： Ct= Cg + Cv · Cc/ (Cv+Cc) ....(11) 電容元件15，18和300之電容量之合計*假如面積為一 定時，則成為一定值K : Cv + Cg + Cc = k ......(12) -85 - 本紙張尺度適用中國國家標準（CNS ) A4規辂（210X 297公澄） - I— I ^^^^1 ί ^i^pF I ^^^^1 !- : 一 ’ (請先間讀背面之注意事項再填寫本頁) 4 6 2 1 43 A7 經濟部中央標準局員工消費合作社印繁 [37五、發明説明（8¾ 假設電容器15和18之電容量Cv和Cg相等。 Cv = Cg ……（13) 利用上式（1 2 )和（1 3 )可K獲得下式 Cc=K-2* Cg ......(14) 當將式（14)代入式（Π)時可K獲得下式 C t =Cg+Cg * (K-2 · Cg) / (Cg+K-2 * Cg) = Cg + Cg. (K-2 * Cg) (K-Cg) --(15) 為著求得電容量Cg之合成電容量Ct之最大值，所MCg尉 上式（15)進行微分。 dCt/dCg=l+(K-2-Cg)* (K-Cg)-1 +Cg· (-2)· (K-Cg) - 1 +Cg · (K-2 · Cg) · (-1) · (-1) · U-Cg) - 2 =(3 · Cg2 - 6 · K · Cg + 2 · K2 )/ (Cg~K)2 ...................(16) 經由使上式（1 6 )成為0可以求得極限值。 3 · Cg2 -6 · K · Cg + 2 · K2 = Ο ........(17) 解上述之式（17)，求得下式 Cg = (1 ± ) · Κ ............(18) 電容量C s之範圍在〇和Κ之間。因此|利用上式（1 8 )，具 有極大值之電容量“之值成為合成電容量Ct之最大值。該 最大值之電容量C g具有下式之關係。 Cg= (1-1/ JJ) K .................(18a) 將上式（1 8 a )代入到上式（1 4 )可以獲得下式。 Cc= (-1 + 2/ iT) * K .............(19) _電容量Cc之範圍為OgCcSKi上式（1 9 )滿足此條件。當 本紙張尺度適用中國國家標準（CNS ) Λ4规枯（210X 297公t ) (請先閱請背面之注意事項再填寫本頁) 策. 訂 462143 A7 經濟部中央標準局負工消費合作社印製 (57五、發明説明（S_1) 將該等式（18a)和（19)代人式（15)時，可Μ求得合成電容 量Ct之最大值Ctmax。 C t m a X = (4-2 J~3 ) · K · 當M全體之電容虽作為1時•則K = 1。這時，合成電容 量Ct之最大值CtniaxM下式表示。 Ctmax = 4-2 J~~3 =0.5359 因此*當與電容量Cg為0.5，電容量CV為0.5和只使用2 個穰定化電容器1 5和1 8之情況比較時，分別連接到第1節 點4和第2節點7之穩定化電容器之電容量可Μ增加0.0359 ，因此全體之穩定化電容器之電容量可以增大大約7.2¾。 換言之，經由連接電容元件1 5、1 8和3 0 0之3個電容元件， 可以減小穩定化電容器之佔用面積。 圖45 A表示該等電容元件之電容量和合成電容量Ct之具 體之值，圖45B表示合成電容器之電容量Ct和毽定化電容 器18之電容量Cs之關係。在圖45B中，縱軸表示合成電容 器Ct之電容量（單位K=l)，横軸表示毽定化電容器18之電 容量Cs。如該圖45Α和45Β所示，當.電容量Cv和Cs為0.4和 電容量Cc為0.2時，該合成電容器Ct之電容量為大於0.5之 0 , 5 3。亦即，當電容量C v和C s之電容量從0 . 1增加到0 . 4時 ，合成電容器Ct之電容量亦隨著變大*當超過該區域時， 合成電容器C t之電容量就變小。 圖46A表示該圖45B所示區域DM之近傍之各個電容量之具 體之值•圖46B表示在該區域DM之合成電容器Ct；之電容量 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4現格（210X 297公犛） 462143 經濟部中央標準局員工消費合作社印製 A7 \M五、發明説明（S5 ) 和穩定化電容器18之電容量Cs之關係。在該圖46B中，縱 軸表示合成電容器Ct之電容量，橫軸表示穩定化電容器18 之電容量Cs。在該圖46A和46B中均為K=l。 如該圖4 6 Α所示，當電容量C γ和C g之值從0 . 3 9增加到0 , 4 時 > 合成電容器Ct之電容量亦隨著增加。當上述之電容量 Cv和Cs之值變成大於0.43時，合成電容器Ct之電容量就變 小。因此，如先前之式所示|當設定成Cg=Cv=0.4226和 Cc=0. 1547時，可以使電壓穩定化用之電容元件之電容量 成為最大。Cg/CtiBax = 0.4226/0.5359 = 079，因此，在輸 出節點9之充放電時，電容元件18放電該第2節點7之放電 電流之7 9 3：，另外一方面》其餘之2 1 %之電流流到電容元件 3 0 0和1 5，可Μ用來使接地節點V S S之雜訊變小。另外，在 第1節點4之情況亦同樣的，7 1纟之電流從電源節點V C C經由 毽定化電容器15供給到第1節點4，其餘之2U之電流從接 地節點V S S經由電容元件3 0 0和1 8供給。可Μ用來使電源電 壓V C C之雜訊變小。 亦即*依照本連接形態4時，因為構建成在第1和第2節 點之間連接追加之電容元件，所以可以使連接在第1節點 和第2節點之穩定化電容器之電容量變大而不會造成面積 之增加•換言之，該穩定化電容器之佔用面積可Κ減小。 另外，可Η使第1酣點4之充電電流和第2酣點7之放電電流 分散到電源節點和接地節點，所Κ可Κ減小該等電源電壓 VCC和接地電壓VSS之雜訊，可以防止内部電路因為該電源 雜訊之影響而進行錯誤動作。 -88 - 本紙張尺度適用中國國家標準（CNS)A4規栴（210X297公¢) (婧先W讀背而之注意事項再填离本頁) 裝 '1Τ i·ν 4 6 2 143 A7 137 經濟部中央梯準局員工消費合作社印製 五、發明説明 (SB) ! 1 [連接形態5 ] 1 I 1 [ΞΓ 圖 47 表 示 本發 明 之實 施 肜 態2 4之穩 定 化電容 元 件之第5 1 I 連 接 形 態 0 在該 圖 47所 示 之 構造中， 穩 定化電 容 器15被連 請 先 δΰ 1 1 接 在 _ 出 電 源節 點 VCCQ 和 第 1節點4之 間 ，穩定 化 電容器18 1¾] 讀 背 1 i 被 連 接 在 第 2節點7和輸 出 接 地節點V S S Q之間， 在 第1節點4 面 1 I 意 I 和 第 2節點7 之間 連 接有 電 容 元件300 ，其他之構造與圖43 事 1 | 再 1 所 示 之 構 造 相同 0 填 在 該 寫 本 裝 圖 47所不 之 構造 中 在輸出電 路 10之動 作 時，消耗 頁 ·-_^ 1 I 大 電 流 之 毽 定化 電 容器 15和 1 8分別連 接 到輸出 專 用之電源 1 1 節 點 V C C Q 和 接地 節 點 VSSQ 〇 另外一方 面 ，用Μ 在 該第1節 1 1 點 4和第2節 點7上產生肉部電源電壓之電路部份不會消耗 I 訂 ! I 很 大 之 電 流 (當與該穩定化電容器15 1 8和300比 較時）。 因 此 將 該 等Μ 0 S電晶體5之 源極連接 到 電源節 點 VCC -和 1 1 I 將 HOS電晶體δ之 接 地酣 點 連 接到接地 節 點VSS >該等電源 1 1 節 點 上 之 電 源電 壓 V C C和接地節點上之接地電壓V S S在內部 電 路 亦 被 利 用° 因 此， 内 部 電路之動 作 不會受 到 不良之影 1 .1 響 在 輸 出 電路 10 之動 作 時 ，可Μ從 輪 出電源 節 點VCCQ和 輸 出 接 地 節 點 VSSQ 穩定 的 供 給充放電 電流。 利 用這種方 1 1 I 式 可 以 將 用 以產 生 內部 電 源 電壓之電 路 配置在 半 導體晶Η 1 1 上 之 適 當 之 場所 可Μ 改 菩 布置之彈 性 (因為不- -定要將 1 I 内 部 電 源 電 壓產 生 電路 經 常 配置在輸 出 電路近 傍 )。另外 1 | » 輸 出 電 源 節點 VCCQ 和 輸 出 接地節點 VSSQ被設 置 成為輸出 1 I 專 用 可 以 對該 輸 出節 點 9穩定的供給充放電電流。 1 1 I [連接形態6 ] 1 1 -只Q — 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2IOX 297公犛） 89 462143 A7 經濟部中央標隼局員工消費合作社印製 五、發明説明（87 ) 圖48表示本發明之實施形態24之穩定化電容器之第6連 接形態。在該圖4 8中，在電源節點V C C和第1節點4之間連 接有穩定化電容元件1 5 c，和在第1節點4和接地節點V S S之 間連接有穩定化電容元件1 5 d。另外，在第2節點7和接地 節點VSS之間連接有穩定化電容元件18c，和在第2節點7和 電源節點V C C之間連接有穩定化電容元件1 8 d。該等S定化 電容元件15cftl5d之電容量被設定成為Cv/2(亦即，穩定 化電容器15之電容量CV之一半）> 和穩定化電容元件ISc 和18d之電容量被設定成為Cs/2(亦即| S定化電容器18之 電容量Cs之一半）。在這種情況時，因為在第1輸出節點4 並聯連接有穩定化電容元件15〇和156，所以合成電容量為 C v。同樣的，在第2輸出節點7因為並聯連接有電容元件 18c和所K該第2輸出節點7之電容器之電容量為Cg。 當輸出電路10進行動作用來對輸出節點9進行充電時| 經由樓定化電容元件1 5 c和1 5 d將電流供姶到第1節點4。在 這種情況，充電電流從電源節點VCC和接地節點VSS兩者供 給。因此，可K使電源節點V C C之雜訊之大小約為只設置1 個具有電容量C v之穩定化電容器時之雜訊大小之一半。另 外*在接地節點VSS亦同樣的，其電壓降低量可以設定成 為連接具有電容量Cv之電容器時之一半之大小。 同樣的，在輸出電路10進行動作使輸出節點9放電時· 電流從第2節點7經由穩定化電容元件1 8 c和1 S d流動。該穩 定化電容元件1 8 c和1 8 d之放電電流分別流入接地節點V S S 和電源節點V C C。因此 > 在這種情況時因為放電電流經由 本紙張_尺度適用中國國家標準（€奶）六4規格（210><297公势) ~ (請先閱讀背面之注意事項再填寫本頁) 裝' ，\=β 4 62 143 經濟部中央標準局員工消費合作枉印製 A7 B7五、發明説明（S8) 具有相同大小之電容量之穩金体電容元ί牛1 8 c和1 S d進行放電 >所以放電電流大致被分成2半，因此接地電壓節點V S S和 電源節點V C C之電壓上升程度*亦即雜訊之大小可以成為 連接具有電容量Cs之電容器時之大致一半。 依照上述方式之本連接形態6時，對於第1節點4和第2節 點7，因為在電源節點和接地節點之間分別連接有電容元 件，所K可K將充放電電流分散到電源節點VCC和接地節 點VSS，可以將輸出電路10之動作時之電源雜訊之大小減 小成為大致一半，可Μ防止輸出電路10之動作時使內部電 路進行錯誤動作。 [連接形態7] 圖49表示本發明之實施形態24之穩定化電容器之第7連 接形態。在該圖49所示之連接形態中，在第1節點4和輸出 專用之輸出電源節點VCCQ之間連接有蒱定化電容元件15e ，和在第1節點4和輪出專用之輸出接地節點VSSQ之間連接 有穩定化電容元件1 5 f。在第2節點7和輸出專用之輸出接 地節點VSSQ之間連接有穩定化電容元件18s，和在第2節點7 和輸出電源節點V C C Q之間連接有穩定化電容元件1 8 f。電 容元件15e和15f分別具有電容量0/2，電容元件18e和18f 分別具有電容量Cs/2。該等電容元件之電容量全部相等。 在該圖49所示之連接形態中當輸出電路10之動作時， 在輸出節點9之充電之情況，充電電流從輸出電源節點 V C C Q和輸出接地節點V S S Q經由穩定化電容元件1 5 e和1 5 f供 姶到第1節在信號之輸出時不會有電流從用Μ供給内部 -9 1 - 本紙張尺度適用中國國家標準（CNS ) Λ4規棉（210X297公犛） ------------- 士民 -I ---- m - — I— τ I......- _ 1 ----Tt κ. (請先閱讀背面之注意事項再填寫本頁) 4 6 2 143 A7 經濟部中央標隼局—工消費合作社印製 B7五、發明説明（S3 ) 電路之動作電源電壓之電源節點VCC流出（因為MOS電晶體 5 a或5 c之阻抗較高）。在這種情況，因為充電電流被分散 到輸出電源節點V C C Q和輸出接地節點V S S Q，所以該等節點 VCCQ和VSSQ之雜訊可Μ減半。 同樣的，當輸出電路10之動作時在輸出節點9進行放電 之情況，流入到第2節點7之放電電流經由穩定化電容元件 1 8流到輸出接地節點V S S Q和經由S定化電容元件1 8 f流到 輸出電源節點V C C Q。因此，該放電電流亦流到輸出接地節 點VSSQ和輸出電源節點1/CCQ，因為放電電流被分散，所K 該等節點之雜訊可Μ減半（當與設置1個具有電容量Cs之擐 定化電容元件之情況比較時）·=另外，即使在輸出電源電 壓VCCQ和VSSQ產生有雜訊時亦不會影響該電源電壓VCC和 VSS，内部電路可K穩定的進行動作。 [連接形態8] 圖50表示本發明之實施形態24之穩定化電容器之第8連 接形態。在該圖5 0中，在第1節點4和電源節點V C C之間連 接具有電容量C v / 2之穩定化電容元件1 5 s，和在第i節點4 和接地節點V S S之間連接具有電容量C v / 2之穩定化電容元 件15h。在第2節點和接地節點VSS之間連接具有電容量 C g / 2之樓定化電容元件1 8 g，和在第2節點7和電源節點V C C 之間連接具有電容量Cs / 2之穩定化電容元件1 8 h。另外， 在第1節點4和第2節點7之間連接具有電容量C c之毽定fb電 容元件3 0 0。 在此種連接態漾中，當輸出電路1 0進行動作用來對輸出 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨Ο X 297公犮） n 0 . Η (請先閱讀背面之注意事項存填转本頁) 經濟部中央標準局員工消費合作社印" 4 62 143 B7五、發明説明（9U) 節點9充電之情況時，經由穩定化電容元件15s和15h將電 流供給到第1節點4，和經由蘀定化電容元件1 8 g和1 8 h及S 定化電容元件3 0 0供給充電電流。電源節點V C C之充電電流 之變動之大小和接地節點VSS之充電電流之接地電壓VSS之 變動之大小可以減半（當與使用具有電容量C v之穩定化電 容器和具有電容量Cg之穩定化電容器之情況比較時）。另 外，在該圖所示之連接彤態中，利用第1節點4和第2節點7 之間之電容元件3 0 0，不需要增加佔用面積就可以使連接 在第1節點4和第2節點7之穩定化電容器之電容量變大《利 用這種方式，即使在MOS電晶體5a或5c和δ3或8c之0H電姐 較大之情況時，亦可K使第1節點4和第2節點7之電壓穩定 化，可高速將具有所希望之振幅之信號穩定的输出到 輸出節點9。 [連接形態9] 圖51表示本發明之實施形態24之搭定化電容器之第9連 接形態。在圖51所示之構造中，穩定化電容元件連接在輸 出電源節點V C C Q和輸出接地節點V S S Q。亦即，在第1節點4 和輸出電源節點V C C Q之間連接毽定化電容元件1 5 i *在第1 節點4和輸出接地節點V S S Q之間連接穩定化電容元件1 5 j。 在第2節點7和輸出接地節點V S S Q之間連接穩定化電容元件 1 8 i，和在第2節點7和輸出電源節點V C C Q之間連接穩定化 電容元件1 S j。在第1節點4和第2節點7之間連接®定化電 容元件300。其他之構造與圖50所示之構造相同，在其對 應之部份附加相同之參考號碼。 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X29?公楚） 1 r.^衣 - 訂 . .^ (請先閱讀背面之注意事項再填艿本頁) 462143 A7 B7 五、發明説明（91) 經濟部中央標隼局員工消费合作社印製 在該醒5 1所示之構造中，將輸出電源節點V C C Q和輸出接 地節點VSSQ連接到穩定化電容元件*在輸出電路10之動作 時輸出節點9之充放電電流因為流到該等輸出電源節點V C C Q 和輸出接地節點V S S Q *所Μ可Μ抑制輸出電路1 〇之動作時 之第1節點4和第2節點7之電壓之變勤，可以在_出節點9 穰定的產生所希望之振幅之輸出信號。另外|用Μ在第ί 節點4和第2節點7產生內部電源電壓之電路部份因為利用 電源電壓VCC和接地電壓VSS，所Κ不會受信號輸出時之雜 訊之影響•可KS定的進行動作，另外，因為內部電路利 用該等之電壓VCC和VSS，所Μ可Μ將用以產生該內部電源 電壓之電路部份配置在適當之位置，可以提高布置之彈性。 利用本簧施形態24之穩定化電容器時*可Κ控制電源電 壓VCC和VSS之變動，在内部產生基準電壓Vref之情況時， 可以將基準電壓Vref穩定的保持在一定之電壓位準。 [其他之適用例] 圖52概略的表示本發明之另一適用例之半導體體電路 之構造。在該圖52中*該半導體轉體電路包含有：電壓降 低電路3 1 0 |用來使電源電壓V C C降低到指定之位準•將其 傳達到第1節點4;電壓上升電路312，用來產生高於接地 電壓V S S之電壓位準之電壓|將其傳達到第2節點7 ;穩定 化電容器314·用來使第1節點4上之電壓位準搔定化；和 隱定化電容器3 1 6，用來使第2節點7上之電壓穩定化。 輸出電路1 0以該第1節點4和第2節點7上之電壓作為動作 電壓的進行動作。 ----ri J--裝------訂------沐 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼（CNS ) A4規格（2丨ϋ X 297公趋） 94 462143 經濟部中央標隼局員工消費合作社印製 A7 B7五、發明説明（32) 電壓降低電路310和電壓上升電路312用來產生指定之電 壓位準之電源電壓*將其傳達到第1節點4和第2節點7。該 等之電壓降低電路310和電壓上升電路312具有用Μ產生指 定位準之電壓之功能，不需要以具有高輸人阻抗之輸入部 接受基準電壓。 另外，穩定化電容器3 1 4和3 1 6具備有用冰使第1節點4和 第2節點7之電壓穩定化之構造，亦可以具有圖1和本實施 形態24之從第1連接形態到第9連接形態之任何一個之連接 形態。 另外，本發明亦可Μ使用在傳送路徑設有終端電阻之系 統。輸出段之電晶體之驅動力可以與該终端電阻之電咀值 獨立的變大，可Μ踅現高速動作之***。 嵌照上逑方式之本發明時，可Μ依照基準電壓穩定的產 生指定之電壓位準之内部電源電壓 > 可以實現穩定進行高 速動作之半導體#體電路。 雖然上面已經詳细的描逑和說明本發明，但宜瞭解者| 上逑之說明只作舉例之用而無意用來限制本發明f本發明 之精神和範圍只Μ所附之申請專利範圍限制。 ----r--.--扣衣-- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4规枱（2ΙΟΧ 297公t ) -95-

Claims (1)

1. 462143六、申請專利範圍 電：部 體狗内 I 效 積場之 體h加 導fll施 半緣被 種ς昭-一 Η依 1.第， 間 體 之 述 點 上 ιο. ϋ. i 羽 出點 輸節 ‘‘ 和出 有點輸 備節之 具!1述 是u上 徵、使 合 特 S 來 其 用 出 輸 之 述 上 和 點 節 2 第 在 合 賴 護 flwfl ; 晶 接 電 連效 電 場 行型 進閘 點緣 節絕 1 2 第第 之 和 hp 節 出 輸 第之 之述 述上 上使 與來 ’ 用 虎 ， 信通 部導 内 之 之 式 逑補 上互 照行 依進 , 體 間晶第 之電之 點效述 節場上 接 連 電 行 進 點 節 置 裝 生 產 壓 1MS 第 電 準 型 閘 緣 絕 基壓 受.電 接之 §Γ點 入節 輸源 之 壓 抗電 阻I 入 輸 高 有 具 以 第 J4 與 壓 電 準 基 述 上 生 產 來 用 壓 電 1 一 內 之 1 間第 之 壓 電 定 1 之 準 岀 輪 之 置 装 生 產 壓 電 HI- 第 之 述 上 照 依 置 装 源 電 部 壓 電 T—H 第 從 流 電 將 來 用 差 之 壓 電 之點 上 節 點11 ff第 H之 第述 述上 上 到 和給 壓供 電源 壓 電 準 電 2 基 第之 述 置 裝 生 產 壓 上點 受 節 接源 部壓 入 電 輸! 之 抗 0 入 輸 高 有 具 M 第 與 壓 電 準 基 述 上 生 產 來 用 (請先閱讀背面之注意事項再填寫本頁) 装. -訂_ i.iK 經濟部中夬標隼局員工消資合作社印製 出之 輸述 之 上 置從 装流 生電 產使 壓來 一s 3J Γζ-ΈΓ tit, 2 ， 第差 之 之 述壓 t l£*a "'"l Ιζ*ΤΙΓ 眧叫 之 依上 ., 點 ^ 1 ® ®装2 電原第 之!ί之 電 間 ΐ 述 之Ξ上 内 壓 2 和 電第壓 之 電 壓 電 定 一 之 準 第 述 上 ττ^、 與 到 流 點 節 點具 節 更 源中 壓其 電 ’ >'路 電 體 積 體 導 半 之 項 第 述 上 之 同 不 源 壓 電 I第 圍 範 利 專 請 甲 如 ·· 2 有 第備 第 節 第 之 述 上 使 來 用 點 節 1L 第 之 述 上 在和 合 *. 耦化 . 定 件穩 元 壓 容電 電 之 點 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 2 6 4 3 CD 經濟部中央標隼局員工消費合作社印裝 六、申請專利範園 第2電容元件，與上述之第1電容元件分開的設置，用來 使耦合在上述之第2酣點之上述第2節點之電壓穩定化。 3 .如申請專利範圍第1項之半導體積體電路，其中 上述之第1内部電源装置具備有： 第3絕緣閛型場效電晶體，耦合在上逑之第1電壓源和上 述之第1節點之間；和 第1比較電路，用來使上述之第丨電壓產生裝置之輸出電 壓和上逑之第1節點上之電壓進行比較，藉Μ將表示該比 較结果之信號施加到上述之第3絕緣閜型場效電晶體之閘 極； 上逑之第2内部電源裝置具備有： 第4絕緣閘型場效電晶體，耦和在上逑之第2電壓源和上 述之第2節點之間，和具有與上述之第3絕緣閘型場效電晶 體不同之導電型；和 第2比較電路，用來使上述第2節點上之電壓和上逑第2 電壓產生装置之輸出電力進行比較，藉Μ將表示該比較结 果之信號施加到上逑之第4絕緣閛型場效電晶體之閘極。 4 ·如申請專利範圍第1項之半導體積體電路，其中 更包含有多個上述之輸出節點各被配置成耦合到上述之 第1和第2絕緣閘型場效電晶體之組合，上述之第1和第2節 點被配置成共用輸出節點。 5 .如申請專利範圍第V項之半導體橫體電路，其中 上述之第1電壓產生裝置包含有： 比較電壓產生裝置，耦合在上述之第1内部電源裝置， ^^^^1 —Ini - JIIIJ. 11^—i υ (請先閱讀背面之注意事項再填寫本頁) 訂 丨紅 本紙張尺度逋用中國國家標率（CNS ) A4規格（210X297公釐} 2 462143 Λ :、 B-i CS D8 申請專利範圍 電 之 點 0 入 輪 之 置 装 源 電 部 内 1* 第 逑 上 至 加 ** 施壓 與電 生之 產應 來對 用壓 產 壓 電 較 比 之 述 上 和 壓 電 準和 基 ‘* 之較 述比 上 行 使進 來壓 su9a ’ 出 置輸 裝之 較置 比裝 生 有 加第 施逑 被上 在和 接點 連節 件驅 元之 動壓 驅電 之 第 述 上 電 β- S Hy 上之 以點 壓節 電入 之輸 源之 壓置 電裝 1源 號 信 出 輸 之第 置 之 装逑第 較上圍 比到範 之給利 述供專 上 點請 照 節 申 依動如 ,驅6 間之 述 上 從 流 電 將 來 用 點 節 中 入其 輸 ’ 之路 置電 裝體 源積 電 體 部導 内 半 ί之 項 有 含 包 置 装 生 產 壓 電 2 第 之 述 上 之 置 裝 源 電 部 內 (請先閲讀背面之注意事項再填寫本頁) 裝' 壓 電 之 應 對 壓 第 電 之 之 述點 上 節 在入 合 輸 耦該 , 與 置生 裝產 生來 產用 壓 * 電點 較節 比入 輸 同 在 成 第形 HUMM 範壓 利 電 專準 請基 申之 如逑 7上 中 其 路 電 體 積 體 導 半 之 項 τ-Η 路 電 生 產 壓 電 準 基 上 片 晶 導 半 之 逑 上 有 成 形 上 其 在 Η 體 導 半 是 Η. 晶 一 .ο 同路 該電 , S 生積 產體 -訂 經濟部中央標率局員工消費合作社印裝 晶s 導 半 之 路 電 體 積 體 導 半 述 上 有 第 成 圍形 範在 利設 專從 請壓 申 電 如準 8 基 之 述 上 中 其 路 電 體 積 體 導 半 之 項 逑 電 上生 有產 具壓 個 電 多準 在基 存述 當上 ’ 將 加 ， 陁時 路片 電 晶 生體 產導 壓半 電 之 準路 基電 之 體 部積 外體 之 導 片半 Η 晶 體 導 半 個 多 之 述 上 到 加第 施圍 同範 共利 壓專 電 請 β &. 基如 之 9 路 路 電 體 積 S3 導 半 之 項 述 上 中 其 施 的 壓 電 之 準 位 輯 邏 之 號 信 入 輸 定 判Μ 用 為。 作路 壓 電 電 入 準輸 基到 之加 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 一 3 - 462143 Λ m cs D8 經濟部中央樣準局員工消費合作社印製 六、申請專利範 圍 1 1 10 ，如申請專利範圍第2 項 之半 導 體 積 體 電 路 其 中 1 1 更 具 備 有 1 1 多 個 堆 疊 電 容器 型記憶 單 元， 被 排 列 成 行 列 狀 請 1 先 1 多 個 線 被配 置成對 應 到上 逑 之 各 列 分 別 連 接 到 對 閱 1 背 1 rrtn 懕 之 列 之 記 憶 單元 ;和 之 1 注 I 多 對 之 位 元 線， 被配置 成 對應 到 上 述 之 各 行 分 別 連 接 意 畜 I 項 I 到 對 磨 之 打 之 記憶 單元； 再 Φτ 上 述 之 第 1 和第 2電容元件分別具有 寫 本 裝 頁 1 第 1導電型之半導體基板區域 1 I 多 個 第 1導電型之不純物區域 在上逑半導體基板區域 1 1 表 面 形 成 互 相 分開 ，上逑 -^7 多個 不 純 物 區 域 具 有 第 1不 1 1 純 物 區 域 相 當於 電連接 上 述記 憶 單 元 之 位 元 線 之 區 域 * 訂 1 和 第 2不純物區域 相當於電連接上逑記憶單元之電容器 1 | 之 區 域 和 1 1 1 多 涸 第 1導電層 電連到上述之第2不 純 物 區 域 和 形 成 1 I 在 上 述 電 容 器 之一 方之電 極 之同 一 層 被 配 置 成 互 相 分 開； 1 位 元 線 相 當 層， 電連接 到 上述 之 第 1不純物區域 和彤 1 1 成 在 上 述 U 元 線之 同一層 1 f | 字 線 相 當 導 电曆 *在上 述 之基 板 區 域 上 形 成 在 上 述 字 線 1 1 之 同 J^- 層 和 1 1 第 2導電層 形成覆蓋上述之第1 導 電 層 和 形 成 在 上 述 1 I 記 憶 ElEt 早 元 之 電 容器 之另外 一 方電 極 層 之 同 一 層 1 I 上 述 之 基 板 區域 作為上 述 電容 元 件 之 —1 方 之 電 極 和 上 1 1 述 之 第 2導電層作為另外- -方之電極 5 1 1 [ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ， -4 462143 Λ；-； CS D8 申請專利範圍 中 其 路 電 體 積 體 導 半 之 項 2 第 圍 範 利 專 請 甲 如 有 0 具 更 對 I 和接 ; 連 Ηϋ 3¾ s 列分 行 -成列 列各 排之 被述 ’ 上 元到 單應 憶對 記成 型置 器配 容被 電 * 疊線 堆字 個 個 多多 上 到 應 對 成 置 .* 配元 被簞 ’ 憶 線記 元之 位行 之之 對應 多對 和到 , 接 元連 覃別 憶分 記 ， 之行 列各 之之 應述 第 和 11 有 備 具 分 件 元 容 電 ； 域 區 板 第基 之體 逑導 上半 上 在 成. 形 上 域 區 板 基 檯 導 半 之 述 上 在 層 * * 電層 導.一 當同 相之 線線 字字 述 面 和 上 層 層 一 電同 導之 當線 相元 線位 字在 逑成 上 形 在和 成 ’ 形層 , 電 層導 電 當 導相 當線 相字 線之 元述 位 上 0 形 和 開 分 相 互 上 層 電 導 當 ΙΤΠ 線 元 位 述 上 在 層 電 導 1 第 且 而. 層 1 同 之 層 極 電 ; 方層 一 電 之導 器當 容相 電線 之 元 元位 單之 憶述 記 上 rTI «y 迖 Ϊ 上接 在連 成 電 和 (請先閱讀背面之注意事項再填寫本頁) 裝· -訂_ 層 電 導 外 另 之 器 容 電 之 元 單 第億 記 第 之 述 上 蓋 覆 成 形 述 在 成 形 ； 和層 , 一 層同 電之 導層 t極 電 方 •—紅 經濟部中夬標準局員工消費合作社印裝 用 電 接導 連 當 相相 互線 域字 區之 板逑 基上 之和 述 ， 上極 和 電 層之 電 方 導 一 當 之 相 件 線元 元容 泣 電 之該 述成 上形 來 另 之 件 元 容 電 該 成 形 來 用 接 遵 相 互 層 電 導 2 ο 第極 之 電 逑之 上 方 和 一 層外 中 其 路 電 體 積 體 導 半 之 項 2 第 圍 範 利 專 請 ¢ 如 狀 列 行 成 列 trF 被 元 單 惶 記 0 器 容 : 電 有叠 備堆 具涸 更多 本紙張尺度適用中國國家標準（CNS ) A4規格（210XW7公釐） 5 34 1— 2 64 Λ β c D 圍範 » Τ 專請 中 UNJ ΜΗ 接 連 ^Μϋ S 分 列 個 各 之 述 上 ^uv 至 應 對和 成 置 元 12單 被憶 ， 記 線之 字列 個 之 多應 對 連 別 分 行 個 各 之 述 上 到 應 對 成 ； 置元 配單 被憶 , 記 線之 元行 位之 之應 封 對 多到 接 電 2 有 備 具 du 分 泮 元 容 域 區 板 基 體 導 第半 和 之 11型 )I电 上第 導 2 部 邊 周 面 第表第 Jrr.* 域 第 第 之!5;之 型㈠刑土 電 電 —導 區 板 基 體 導 半 述 上 在 成 彤 域 區 物 純 不 區 板 基 體 導 半 逑 上 在 成 形 ， 域 區 物 純 不 區 第板 之基 逑 之 上述 接上 鄰蓋 為涵 成 ’ ’ 層 部 電 邊導 ； 周當層 之相 一 面線同 表字之 域線 3ί 域 區 物 li 純 不 字 逑 上 在 成 形 域 (請先閱讀背面之注意事項再填寫本頁) 裝_ 'IT 上 到 第在接 域 逋 層 電 導 彤 和 開 分 相 互 上 層 電 導 當 相 線 字 之 述 上 在 之 層 器電 容導 電 當 之相 元線 單字 憶 之 記述 述上 之 極 電 方 層 電 且 而 層 電 導 第 之 述 上 蓋 覆 成 形 外 另 之 器 容 電 之 元 單 第憶 記 述 上 在 成 形 和 丨 f 層 層 一 電 同 導之 I極 電 方 i 4. 經濟部中央標丰局貝工消費合作社印裝 導 外 另 之 件 元 第 容 之 電 第述述 之 上上 述和到 上，接 點連 節 電 極 域 電 區 方物 一 純 之 不 ?- 件 元 容 電第 述之 上逑 到上 接及 連層 電 電 層導 電i 第點 和 節 丨極 電 方 生 I 逵 路來 電 用 體 ， 積路 體 電 導生 半產 種壓 一 電 13M1 第 Ϊ 達 傳 其 將 壓 電 之 低 路 電 生 產 壓 2 第 備 具第 是述 徵上 特 其 比 有 壓 電 之 上 源 壓 電 壓 電 之 上 源 壓 電 2 第 述 上 ; 比 點生 ιίϊ產 L來 用 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） άβ ? 143 A；-s Β8 CS D8 申請專利範圍 點 節 第 之 第述 到上 達在 傳接 連 將 ， ’ 置 壓装 電 出 之輸 高 間 之 點 節 2 第 之 述 上 和 點 節 之 上 點 節 2 第 或 1 第 述 上 將 .， 來點 用節 ’ 出 號輸 信到 部達 内傳 之壓 加 電 施 之 被準 照位 依壓 ’ 電 之 述 上 使 來 用 和 點 節 τ-Η 第 之 述 上 在 合 化 耦定 ’ 穰 件壓 元電 容之 gB占 黑 !1節 第 1 第 之 述 上 使 來 用 和 點 節 2 第 之 述 上和 在 合化 耦定 ’M 件壓 元電 容 之 電點 2 ¢. 第 2 第 點 節. 2 第 之 述 上 和 點 節 一—I 第 之 述 上 在 接 穿c a 件 元 容 電 3 0 第間 之 中 其 路 電 體 積 體 導 半 之 項 3 第 圍 範 利 專 請 申 如 等 相 量 容 電 之 件 元 容 電 2 第 和 ί 1 有第 備之 具逑 更上 件 元 容 電 (請先閱讀背面之注意事項再填寫本頁) 装. 量 容 電 之 同 相 件 元 第容 電 第 述 上 與 有 具 點 節 1 第 之 述 上 在 合 賴 量 容 電 之 同 相 件 元 第容 電 件 元 容 電 2 第 述 上 與 有 具 節 2 第 之 述 上 在 合 耦 丨紙 經濟部中央標準局—工消費合作社印製 壓 電 之 上 源 」：0 I 電 備 1 具第 是述 徵上 持比 其生 ， 產 路來 raaΐτπ OM, s * 積路 體 電 導生 半產 種壓 一 電 _ 1* 15第 壓 壓 8 ItJBf 5>ΠΓ IpBT 之 第之 低 高 第彳第 到 到 達㉟達 傳胄傳 電 其 R i J 辱 博 產 壓 電 點 節 壓 電 之 上 源 壓 電 2 第 述 上 比 生 產 來 用 占 黑 節 照 依 第 ， 之 作 述動 上 行 Μ 進 ’ 的 置壓 裝電 出源 輸電 作 第 和 3MJ 個驅 兩來 為用 作號 壓信 電 部 之 内 上 之 LAM n^M 節施 本紙張尺度適用中國國家標隼（CNS ) Μ規格（210Χ29?公釐） 7 462143 A8 B8 C8 D8 申請專利範圍 點 節 出第 輸 第 述 上 與 受 接 ； K 間 用之 和點 點節 節準 1 £- ϊη 基 第 1 之第 述 之 上壓 在 電 接之 連性 件極 元 同 容相 電 源 ί壓 電 述 上 與 受 接 ； Μ間 用之 和 點 點 節 節準 2 基 第2S 之第 述 之 上 壓 在電 接之 連性 ’ 極 件同 元 相 容源 電壓 2 1 Μ ^ 第 準 基 2 第 之 述 上 和 點 節 第 之 述 上 在 接 連 件 α 元和 容 Ϊ ! 間 電 - 3 之 第點 節 準 基 11 第 之 述 上 和 節 2 第 之 述 上 在 接 imU 連 件 元 麻电U 4 之 第點 節 --------—裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 •，線 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國國家標準（CNS ) A4規格（2 i Ο X 297公釐） 8