TW457706B - Semiconductor memory device and manufacturing method thereof - Google Patents

Semiconductor memory device and manufacturing method thereof Download PDF

Info

Publication number
TW457706B
TW457706B TW089107497A TW89107497A TW457706B TW 457706 B TW457706 B TW 457706B TW 089107497 A TW089107497 A TW 089107497A TW 89107497 A TW89107497 A TW 89107497A TW 457706 B TW457706 B TW 457706B
Authority
TW
Taiwan
Prior art keywords
film
silicon
capacitor
insulating film
semiconductor device
Prior art date
Application number
TW089107497A
Other languages
English (en)
Inventor
Ryoichi Nakamura
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW457706B publication Critical patent/TW457706B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

457706 五、發明說明（1) (背景說明） 發明之領域 本發明係關係於一種半導體記憶裝置及其 有關於一具有電容器的半導體記憶裝置' w你夏Μ及其劐造方沐， 在該電容器中疊層法係以類似在半導耱 ^ Α ^ ^ β ^ 守體基板上之圓柱的型 態來實施’即為一種所謂的圓柱堆疊型態 ι 先前技術之描沭 " 谷 ° 最近， Dynamic 中，若欲 成各個記 因此，根 由在一基 由深深地 用。現階 電容器之 另外， 使用的材 形成許多 該電極之 加’其使 在一半導體裝置 Random Access 瞭解一高度.集積 憶體單元的電容 據此要求，一個 板上實施疊層法 戳刺一基板而形 段所採用的，乃 儲存電極（低電 對一電容器的電 料，而另一個嘗 半球晶粒狀的矽 表面積乃是藉由 得靜電電容可能 如動態隨 Memory) 化之情形 器之所佔 具有立體 以形成之 成之渠溝 是藉由塑 極）來增 極材料而 試為，在 (在這之 令該表面 增加。 或其同類型 ’則需要在 面積中增加 結構的電容 堆疊型態電 型態電容器 造一用來構 加靜電電容 言’多晶矽 這個多晶矽 後皆簡稱為 崎Λ區不平的 體（DRAM, 裝置的案例 每個用來形 靜電電容。 器一例如藉 容器.，或藉 ，經常被使 成像圓柱的 的方式。 為一經常被 電極的表面 HSG)，且 方式而增
如同此等型態之電容器結構的一個實施例__在基板上之 絕緣膜中的凹槽内製造電容器的一種結構，在日本專利公 開案號1 0 - 7 9 4 7 8或其同類文件中被揭露。這種型態的習
第5頁 457706 五、發明說明（2) 知DRAM記憶體單元顯示於圖8A到8(>圖8人到8C其按順序排 列係特別顯示製造儲存電極的程序，該儲存電極為電容器 的電極之一。如圖8A所示，一電晶體1 〇4，其具有一匣極
I 0 1以及具有分別為源極和吸極區域之n型雜質擴散廣】〇2 和1 0 3 ’在矽基板1 0 0上形成’在那之後，一第一層間絕緣 膜10 5在電晶體的整個表面上形成。接著，一穿越第—層 間絕緣膜1 0 5而到達η型雜質擴散層1 〇 2的位元接觸孔丨〇 6形 成’而且一經由該位元接觸孔1〇6來與η型雜質擴散層1〇2 以電連接的位元線1 0 7亦被，形成。 接著，一第二層間絕緣膜10 8在整個表面上形成，且一 穿越第二層間絕緣膜1 〇 8和第一層間絕緣膜1 〇 5而到達峨 雜質擴散層1 0 3的電容接觸孔1 09亦被形成，在其後，該電 容接觸孔1 0 9以多晶矽來填滿。接著，一第三層間絕緣膜
II 0在該整個表面上形成’且在其後，該第三層間絕緣膜 被形成圖案以在電容器生成處形成一凹槽11 0a。接下 來’一多晶矽膜於整個表面上形成，且在其後，第三絕緣 膜11 0之上表面的多晶梦膜藉由化學機械抱光法（自此後 簡稱為CMP)而移除，於此刻’該多晶矽膜的形狀被塑成 如一圓柱且僅殘留於凹槽11 0 a的側面和底部表面，而以上 即為製造儲存電極111的方法。附帶一提’吾人也經常利 用如Si〇2(二氧化矽）或bpsg之二氧化矽膜族群的材料來 製造如同第一層間絕緣膜1 0 5，第二層間絕緣膜1 0 8或第三 層間絕緣膜U 0般之層間絕緣膜。 一種儲存電極的原始型態係根據上述之圖示的程序
第6頁 457706 五、發明說明（3) 一 來兀成，且在此，為了將儲存電極的表面 電 容器的電容，HSG係於儲存電極之多晶石夕膜的1 大:上： 成。在HSG生成的反應發生之際，也伴隨著在多晶矽膜中 之矽原子的移動，且在此，假若有氧化膜在多晶矽膜的表 面形成，該矽原子的移動將被存在的氧化膜所制止，篡事 實上存在有一些例子其中具有足夠晶粒直徑的並未成 長0 附帶-提’在製造程序中’當一特定範圍的時間在多晶 f膜暴露的狀態下消逝，若干nm (或更少）厚度的天然 氧化膜會在多晶矽膜的表面上形成。然而，如以上所述， 該天然氧化膜變成一抑制HSG成長的因素，因此，通常必 輝實施在多晶矽膜表面上之天然氧化膜的移除，以作為 HSG產。生程序的預處理。在該預處理程序中，通常要藉由 將晶圓浸泡在蝕刻劑來實施天然氧化膜的移除，該蝕刻劑 包括在半導體製造程序中經常用來移除二氧化矽膜的氫氟 然而，在通過該HSG預處理程序的晶圓中，被移除的不 僅是多晶矽膜表面上的天然氧化膜，且如圖8B所示'、，暴姜 於最上層的第三層間絕緣膜11 0也稍受蝕刻’且此時之狀 態變成圓柱儲存雷姑i - 也工拙娜π 電極u 1之上端從第二層間絕緣膜11 〇的_ 表认ΐί出的狀態。纟此狀態，#晶圓的熱處理在包4 矽的氣體大氣中實施，如圖8C所示，HSG Π 2會在儲存電 極111之多晶發膜的整體暴露表面上形成。 在雨個相近的電容器存在钤記憶體單元陣列的案例中
457706 一一 五、發明說明（4) __ 在HSG的預處理前，如圖示，兩 層間絕緣膜1 1 0完全隔開；但在HSG的睹存電極111被第三 示’第三層間絕緣膜11 〇的上表面將往預處理後’如圖8B所 儲存電極1 1 1之同為上端的外表面侧^ 因此，兩個 對立（符號C所指的地方）。於此，杳香對面的方式相 圖_示，HSG112也會i該外1 = 理時，如 2 成這二相鄰儲存電極1U之上端外表：之二夺 jSG 1 12者互相典近的狀態。在某些案例中存有一 其將導致這些 HSG，亦即，這此儲存雷搞 .^ ^ 化―砵仔電極之短路故障，以 及導致良率的降低。 在未來，因為DRAM的細微化得以改善，當介於相鄰記憶 體間的空間變窄時，在記憶體單元中需要佔大面積的 電容器其彼此間的空間自然也無可避免地變窄，因此兩個 儲存電極被以非常靠近彼此的方式來配置的案例將會增 加。通常，HSG的晶粒直徑約為0. 05到0. 1" m，因此，欲 使相鄰儲存電極的同為HSG者不導致短路現象，在相鄰電 極間的空間必須被設計成具有夠寬的長度，舉例來說，如 有若干範圍極限的0. 3/f m即為一例，且此將造成對記憶體 單元的細微化設定一個限制。亦即，一個相互衝突的情況 已經產生，在該情況中’實施記憶體單元的細微化時，欲 在受限的佔用區域中確保一特定的電容存在，—種在儲存 電極中形成HSG的方法於焉被引用，但在另一方面，在相 鄰的儲存電極中，HSG的形成反過來對記憶體的細微化造 成限制。
457706 五、發明說明（5) 一--"------ (發明之综合說明） 發明之目^ 本·發明的 Η 續本IΜ ^ 的係為提供半導體記憶裝置及其製造方法， ^低電極ί憶裝置的結構為：在一個電容器中具有一圓柱 以責，/f你、表面有HSW成於上，即使當相鄰的低電極間 荞嵌此的方式來配置，短路之故障並不會在這些低電 發_明之概 本發明的半導體裝置包含有複數個電容器，其沿著一凹 f的侧部和底部表@而形成’該凹槽係形成於-半導體基 =絕緣膜之上，且這痤電容器包含由具有許多矽晶粒在 化=上的矽所製成的圆柱形低電極，其中用來對抗二氧 的上类^蝕刻的保護膜最少在位於相鄰低電極間之絕緣膜 J工衣曲形成。 矽SsA化矽膜（Si3N4)、氧化鉬膜（仏㈧、或碳 保護膜的材料中。的任何-種都可？來作為如以上所述之 體基板上的雷s另外，上述的電容器也可能與形成於半 例中，本發明3體協力形成—DRAM的記憶體單元。在該 上之結構的今^可被應用於任一具有電容器裝設於位元; over bit-li μ題單元中即所谓的C0B( capacitor 設於位元線二n=)結構；本發明也可應用在具有電容器装
史結構的e己憶體單元中，即所謂的CUB
457706 五、發明說明（6) (capacitor under bit-line)結構。 另外，本發明的半導體裝置之製°造方 I形成-絕緣膜’其位於半導體m 膜’其用來對抗位於絕緣膜上表面=上’形成一保護 形成一凹槽，其底部表面藉著在保護;f化石夕膜的敍刻； 而延伸到達絕緣膜，·形成一石夕膜，以作為案 極，且該梦膜至少沿著凹槽的侧邱：π _電 由使用二氧化石夕膜的飯刻劑來移；在；膜藉 :表面::產；及形成圓柱形電容器之低電極 接著’ Si3N膜、Al2〇媒、或Sic膜中的任一用 護膜的材料…卜，在上述的梦膜產生 底部表面：Ϊ:一ί方法’胃方法為：在包括凹槽側部和 =來移除保護膜上表面之妙膜的方式而暴保露護出膜來藉Υ ϊίΐί ’發膜尚留在凹槽的側部和底部表面上。另外， 知麻邱志况為，當實施CMP時’一用來保護位於凹槽側部 :品1 面上之矽膜的保護構件便已事先埋設於凹槽中， ^ Ρπ成之後，保護構件必須被移除。 除天鈇童，著一HSG產生程序之預處理中的氫氟酸蝕刻來移 之際’二氧化矽膜族群的絕緣膜已被暴露到 移，i π此，存在於相鄰低電極之間的絕緣膜已經往後 於低μ現象也已發生在同類的HSG間，這些HSG係形成 於低電極上端的外表面側。“一方面，在本發明的案例
第10頁 457706 五、發明說明（7) ----- 中’於存在相鄰低電極間的絕緣膜之上表面上，形成一用 來對抗二氧化妙膜（例如，ς ; M 一 紅μ μ皮祕 膜、Ai^媒、或Sic膜） ' u 即使實施HSG預處理的氫氟酸蝕 刻’該:为ϋ不會減移，且M柱形低電極之上端不會凸 出到保護膜之上。g]此’同為相鄰低電極間的外部表面不 會發生互相面對面而對立的情形，且HSG也不會在相互接 近的方向中生長，故可確保避免短路故障的發生。 (發明之詳細說明） 第一實施例 本發明之第一實施例將參照圖1到圖5說明如下。 圖1為一顯示本實施例之記憶體單元（半導體裝置 )的平面圖，而圖2為如圖i中沿著直線A_A，所取的橫<剖面 圖，圖3到圖5則為顯示上述記憶體單元之製程的流程圖。 該實施例係為利用COB結構來將本發明應用於dram記憶體 單元的例子。 於此’在本發明說明書中使用HSG爲矽晶粒的簡寫項。 原先’ HSG包括"半球狀μ的意思，但事實上矽晶粒的形狀 並不侷限於半球狀’它也可能如香菇狀，而且它也包括一 期望的未定形狀。然而’為了說明方便的緣故，在圖中還 是以半球狀來加以說明。 如圖1所示’兩條匣極線2在一擴散層型態1中相交，且 形成兩個電晶體3。在構成成每個電晶體之源極區域（或 吸極區域）的η型雜質擴散層4上，分別形成一電容接觸孔 457706 五、發明說明（8) —'''''^ ~~—____ 6 ’以及形成一種儲存電極7的型態其包括電容 儲：：極之内部。在⑽結構的例子中， 觸孔, 電極和位元線間的短路發生於電容接免在儲存 能配置於電容接觸孔上，因 ^ =位兀線不 二 =，該位…係上==4:: 式來配置使得位元線8和匿極線2成直角，且十订的方 伸到位元線8的連接部la在擴散層型態丨的中心=，T延 例中，如圖1所示之擴散層型態丨上的位 /彳的案 7間之處’是在全部的記憶體單元陣列 右兩儲存電極 :間的空間最狹、的地*，舉例來說，空間、 基二來說明… 〜取渠溝兀件隔離氧化膜。上 外的活性區域，形成兩個電晶體3。在每個元 ίίϊ電容，二塑Λ成埋設於第三層間絕緣膜14内部的
和第二層間絕緣膜13而形成，且3 緣膜1 4上，形成—保護膜i 6。 'S 製造母層膜的材料為：第一層間絕緣膜（2和第二層來 膜1 3的材料為二氧化矽膜和BPSG (在圖丨和圖蜊g 、 以-層膜的型態來表示說明之）的叠層膜，且第1】中係 緣膜的材料為二氧切膜和BpsG或電漿二氧切膜之^層
4S7706 五、發明說明（9) 膜所構成的疊層膜，而保護 電晶體3具有一匣極電極 的材枓為電桌氮化矽膜。 域的η型雜質擴散層4和 和为別為源極區域和吸極區 的多晶石夕化鶴膜以及石夕化德該膜電味極、19係以多晶石夕膜17 中有雜質（例如磷）被摻、：製A，在該多晶矽膜1 7 )，且在ϋ極電極19的侧’簡稱為剛3膜 質擴散層4和5且有LDD社描 了側壁2 0 ’而η裂雜 極）係：Γ電以電容器15的儲存電極7(低電 f 2多HSG 21形成於儲存電極7的矽膜表面上。接著， 在儲存電極7上’依次形成一電容絕緣膜（於圖中省略） 和:相對電極22 (上電極），且電容器i 5也被配置形成。 一夕晶矽膜被使用在儲存電極7和相對電極22，而氮化矽 臈則被使用於電容絕緣膜。 一種具有如上組態構造的dram記憶體單元之製造方法將 利用圖3到圖5說明如下。 首先’如圖3A所示’在梦基板10上，形成一具有約4〇〇 nm?罙度的渠溝元件隔離氧化膜11，在那之後，形成一具有 8 null·度的匣極氧化膜23。接著，用來形成匣極電極19之 同樣具有厚度100 n m之DOPOS膜17和矽化鎢臈18依序在基 板的整個表面形成，且D Ο p 〇 S膜1 7和石夕化鶴膜1 8被形成圖 案以形成其長度約為0.23# m的匣極電極。接著，欲形成 具有LDD結構的η型雜質擴散層’鱗離子藉由.ΐχ i〇i3/cm%ij 劑量和30 keV的加速能量被注入以形成一低密度的雜質擴 散層’而且藉著具有約1〇〇 nrf度的二氧化矽膜或氮化矽
第13頁
^i?7〇6 —___________—______ 五、發明說明α〇) " ^ - 膜’一側壁2 〇在匣極電極1 9的侧壁上形成，在這之後， 離子藉由7x l(P3/cm的劑量和50 keV的加速能量被；主/ ρ 形成一高密度的η型雜質擴散層4和5。 ' ^ 接著，第一層間絕緣膜1 2於覆蓋電晶體3的整個表面上 形成。在此刻，具有100 nn#度的二氧化矽膜和具有 nm厚度的BPSG膜共同形成具有總厚度5 0 0 nm的第二層間絕 緣膜1 2。在此之後’ CMP被實施來將第一層間絕緣膜丨2的 表面平坦化。在實施CMP之後，第一層間絕緣膜丨2的厚度 在匣極電極19的部分變成約200 nm。 接著’如圖3 B所示’形成一穿越第一層間絕緣膜1 2並到 達電晶體3之η型雜質擴散層5的位元接觸孔9。位元接觸孔 9的部分並未顯示如圖3Β中’且位元接觸孔的直徑為〇 . 2 5 以m。接著，具有150 ηπ#度來作為位元線8的矽化鎢膜在 整個電晶體的表面上形成，且該矽化鎢膜係用約0. 2从m寬 度的線來形成圖案以作為位元線。在此刻，在位元接觸孔 9的内部亦埋設有矽化鎢’且位元線8和η型雜質擴散層5係 以電連接。藉由此方式’不僅是矽化鎢，而且鎢、多晶矽 化鎢或其雷同者均可作為位元線8的材料。 接著，如圖3C所示，第二層間絕緣膜1 3在電晶體的整個 表面上形成以覆蓋位元線8。於此際，具有厚度100 nm的 二氧化矽膜和具有厚度600 nm的BPS G膜共同形成具有總厚 度7 0 0 run的第二層間絕緣膜1 3。在這之後，CMP被實施以 將第二層間絕緣膜1 3的表面平坦化。接著，形成同時穿越 第二層間絕緣膜1 3和第一層間絕緣膜1 2而到達電晶體3之η
第14頁 4^57 70 6 五、發明說明（π) 〜- ，雜f擴散層4的電容接觸孔6。該電容接觸孔的直徑與位 元接樣都疋〇.2 5以111。接著，藉由利用低電壓CVD 法、3〇0 n瞬度的D〇p〇S膜24在電晶體的整個表面上 形成，且在其後，假若D0P0S膜24被回蝕’就會變成D〇P〇S 膜24僅埋設於電容接觸孔6之内部的狀態。在此，也可能 以實，CMP取代回蝕來移除多餘的D〇p〇^ 2扣 接著’如圖4 A中所示，第三層間絕緣膜14在電晶體的整 個表面上形成。在此刻’相似於第二層間絕緣膜1 3，一具 有100 nm#度的二氧化矽膜和具有6〇〇 度的bpsg膜共
同形成總厚度為700 nm的第三層間絕緣膜。接著，藉著利 用^衆CVD法，形成一具有ι〇〇 度的氮化矽膜以作為 保護膜1 6。在這個絕緣膜的產生程序中，可能用二氧化矽 膜取代二氧化發膜和BPSG膜所形成之疊層膜來作為第三層 間絕緣膜1 4 ’而由二氧化矽膜所形成的第三層間絕緣膜i 4 和由氮化梦膜所形成的保護膜也可能藉由使用電漿CVD法 而依序形成。 接著’如圖4B所示，藉著使用普遍習知的光刻蝕刻法在 保護膜1 6和第三層間絕緣膜1 4上形成圖案，形成一用來構 成圓柱形儲存電極7的凹槽25。在此刻，欲連接儲存電極7 的圓柱形部分和在電容接觸孔6中的DOPOS膜24，蝕刻條件 被設疋為：第二層間絕緣膜1 3也可被截刻約2 0 0 n m，俾使 電容接觸孔6中之DOPOS膜24的上端凸出一點到凹槽25。結 果，該圓柱形部分的高度h變成約為1// 另外，在相鄰 的凹槽2 5間保.持被留置的保護膜1 6和第三層間絕緣臈1 4部
第15頁 4 S7 70 6 五、發明說明（12) 分之寬度g約為〇, 15// m。 接著’如囷5A所示，餘士 Λ 25的側部和底部表面，2由使用低電壓CV1)法來覆蓋凹槽 電晶體的整個表面上漆:具有200 nn#度的非晶矽膜26在 極7。於此，也可能伸。該非晶矽膜2 6稍後變成儲存電 疊層膜來取代非晶矽膜多晶矽膜和非晶矽鹎所構成的 於^正型抗蝕劑（未顯示於圖中）被塗佈在整個裊 面，並使得整個表面曝露 ：：丄：震：在整個表 驟。接箬，&徂嘈睹Γ出來，在运之後，即進行顯影步 m 接晉在保濩膜1 6和篥=靥μ λ 一 & & 銘昤，彻去虛止从 > ,弟一層間絕緣膜1 4上的抗蝕劑被 移除 未曝7^的抗敍劑僅存在於凹槽25,且該抗姓劑在 下個CMP程序中以如同保護構件般作用來保護圓柱形非晶 矽膜26〇在這個狀態，當CMP接著被實施時，如圖 示’在保護膜1 6和第三層間絕緣膜！4上的非晶矽膜26被移 隆，而非晶矽膜僅存在於沿著凹槽2 5的側部和底部部分， 且此階段亦形成了儲存電極7。在CMP實施之後，沒有必要 存在的抗蝕劑都被移除。 接著，藉著實施如儲存電極7之非晶矽膜26的HSG產生程 序預處理中之氫氟酸處理，可移除在非晶矽膜26表面上所 產生之具有數nmil(或更薄）的天然氧化膜。於此際，採 用一種以氫氟酸：水=1 : 2 0 0的比例調製而成之蝕刻 劑，而且晶圓必須在該蝕刻劑中浸泡8分鐘。在這之後， 即實施IPA乾燥步驟。 接著，在包括矽原子（如氣體狀態的甲矽烷和乙矽烷） 之氣體大氣中的高度真空狀態，且其溫度約為5 5 0° C到
第16頁 五、發明說明（13) 580 C的條件下實施熱處理時，如圖2所示，HSG 21在非 晶珍骐26的表面成長，且形成一具有大表面積的儲存電極 7。在那之後，在儲存電極7上，形成一由氮化矽膜所製成 的電容絕緣膜，接著，形成一由DOPOS膜所製成的相對電 極22。藉由以上所述之程序，即可完成圖2中所示之本實 施例的DRAM記憶體單元。 在本實施例的DRAM記憶體單元中，形成一氮化石夕膜以作 為第二絕緣膜1 4上的保護膜16’但氮化石夕膜對於氫乳酸有 抗蝕刻的功能’因此’即使氫氟酸蝕刻如同HSG產生程序 的預處理般被用來移除天然氧化膜，該保護膜1 6和第三廣 間絕緣膜1 4不會被移除且仍繼續保持原有狀態。因此，雖 然在没有形成保護膜的習知製造方法中圓柱形儲存電極7 會有凸出的現象’在本實施例中圓柱形儲存電極7的上端 不會凸出到絕緣膜之上。 應用於本實施例的製程是一個細微化的程序，其中厘極 長度約為0_23// m，且因為相鄰健存電極7間的空間為〇 15 /' Λ 乂 in ’該程序已足以讓_吾人認為.：若運用習知的方法，且 有0..· 0 5到〇. 1# m晶粒直徑的HSG 21彼此間會相互接觸到。 然而，依據本實施例的製造方法’因為上述保護膜16的存 在，相鄰儲存電極7的外側表面間彼此互相面對面的情況 益未產生’且HSG也沒有在相互接近的方向上成長，依 此，短路故障的發生確定可避免。結果，DRAM記憶體單元 的細微化可以在沒有降低良率的狀況下達成， 另外’在本實施例中’當藉由實施非晶矽膜26的（：姑卩來
第17頁 457706 五、發明說明（14) 存電極7的圓柱形部分之際，抗#劑被埋設於非晶 矽膜26的凹槽内，因此，在凹槽中用來作為儲存電極肋 非晶矽膜26也被CMP的蝕刻劑侵襲的機率是不存在的，且 此階段形成一具有特定形狀的儲存電極。 第二實施例
本發明的第二實施例將參照圖6和圖7說明如下。 圖6為顯示本實施例之DRAM記憶體單元（半導體裝置）
的平面圖’而圖7為如圖6中沿著直線B-B’所取的橫剖面 圖。本實施例是將本發明應用到具有CUB結構之DRAM記憶 體單元的例子’且僅其結構會被討論如下，而製造-方法的 說明將被省略。 如圖6所示，有兩條匣極線在擴散層型態1中相交，且有 兩個電晶體3形成。假設這兩個電晶體被視為一對，則在 圖6中有兩對電晶體。在形成每個電晶體3之源極區域（或 吸極區域）的η型雜質擴散層4上，有一電容接觸孔6形 成’且各個儲存電極7的梨態以包括電容接觸孔6於其内的 方式而形成。在本實施例之CUB結構中（其不同於第一實 施例之COB結構），位元線8可通過電容接觸孔6而配置。 依此，位元線8通過擴散層型態1 ’且電容接觸孔6和位元 接觸孔9係成直線而配置。在本實施例中’位元接觸孔9的 位置關係不同於第一實施例，因此’在整個記憶體單元的 儲存電極7彼此間最狹窄的地方，即位於不同擴散層型態1 上的儲存電極7之間，而該最狹窄處的寬度S約為0‘ 15只 m〇
第18頁 57706
五、發明說明（15) 藉由參照圖7，上述記憶體單元的橫剖面結槿肱兮qq 个 .β _ 傅將說明如 下。在梦基板10的表面上’形成一渠溝元件隔離氧化膜 11，且在元件隔離區域除外的活性區域’形成—發二 * 电晶體 3 e在電晶體3上，一個被塑形以埋設在第二層門紹祕 贋間絕緣膜]q 之内部的電容器1 5經由第一層間絕緣膜1 2而形成，且 二層間絕緣膜1 3上，形成一保護膜1 6。另外，在電容器第 上形成一第三層間絕緣膜1 4，而在第三層間絕緣膜^上 成一位元線8。本實施例中各層膜的材料與在笛一參形 者類似。附帶一提，在圖7中，配置在渠溝元件隔離氧化 膜Π上的匣極電極1 9係為位於如圖6所顯示之記憶體單_ 其前端或後端的電晶體匣極電極。 ‘ 早70 電晶體3的匣極電極19係由D0P0S膜1 7的多晶石夕化鹤# 砂化鎢磨1 8所製成的，而在匣極電極1 9的侧壁上，有」· 壁20形成，且n型雜質擴散層4和5具有LDI)結構。電容^ & 的儲存電極7經由電容接觸孔6而與電晶體3的_雜$ 層4相連接’而且有許多HSG 21形成於儲存電極7的石夕 接著，在儲存電極7上，一電容絕緣臈（在圖省 略）和一相對電極22依序形成，並形成—電容器（5。 ^ 外，位元線8經由位元接觸孔9連接到其它^另 c 型雜質擴散屉 5。在本實施例的案例中’因為保護膜丨6存在於」 絕緣膜1 3上，在HSG產生程序之預處理的氣翁减杜·；層間 d, 氧氟酸钱刻過裎 中’第二層間絕緣膜並不會有往後移的愔 ^ ^ ^ 1月形，因此，可遠 成一種類似於第一實施例中的效應，藉荖兮& & 4您 υ〇 亥效應，因兔 HSG產生所造成之在儲存電極7間的短路# 叹暉即可避免》另
第19頁 457706 五、發明說明（16) 外，在本實施例中的CUB結構中’位元線8係位於電容器1 5 上，因此，電容器1 5的高度受到限制’但依據本方法，短 路故障並未發生，且電容器15的表面積可充分地藉由HSG 21的產生而擴大，而具有特定電容值的電容器可在一有限 的區域中形成。 附帶一提，本發明的技術範疇並不限於上述的幾個實施 例’而是在不偏離本發明之範疇和精神的範圍令，可增加 多樣性的修改。舉例來說，在上述的實施例中，其顯示了 一利用氮化矽膜來作為保護膜 外’其它如氧化鋁膜、碳化矽 用，只要使用的膜對於氫氟酸 在上述的實施例中，有一保護 第二層間絕緣膜的整個表面， 後。這個方法是最簡單的，但 發生短路之目的的觀點來看， 理之後移除保護膜。或者，如 路.至少有一保護膜在相鄰儲 面；且舉例而言’可能有—構 的上表面，且該保護膜並不會 面之側邊上形成或移除。 另外，於上述實施例中所顯 度、大小或其它類似量度等之 子’故理所當然可做一些適當 例中’列舉了將本發明應用於 膜或其類 蝕刻有抗 膜形成於 且該保護 從本發明 也可能在 下所述之 存電極間 造，其保 在沒·有與 示的各種 具體數值 的修改。 dr a μ的例 但除了氮化矽膜 似者也都可被使 触性即可。另外， 第三層間絕緣膜和 膜會一直保留到最 欲避免儲存電極間 H SG產生程序的處 配置也足以避免短 之絕緣膜的上表 護膜僅存在絕緣膜 其它儲存電極面對 不同樣式之膜的厚 僅為一個列舉的例 另外，在上述實施 子，但本發明也可
157706 (i _- ---------—-__一： _______________ 五、發明說明（17) 應用到另一個具有類似圓柱型態之電容器的半導體裝置。 如以上所述’依據本發明，對二氧化梦的韻刻有抗姑 性的保護膜形成於在相鄰低電極間之絕緣膜的上表面，因 此，即使氧化膜的蝕刻如HSG產生程序的預處理般來實 施，絕緣膜部分也不會往後移，而且圓柱形低電極的上端 也不會凸出到保護膜之上。依此，HSG在相鄰低電極間的 彼此相互接近之方向中成長的情況便不會發生，而且低電 極間短路故障的發生也確定可以避免。結果，其可能有助 於在沒有降低良率的情況下應用本發明來將半導體裝置細 微化。 雖然本發明已參照特定實施例來加以說明之，該說明 並不意味著其對本發明所加的限制。在熟悉本技術者參考 本發明的說明後，將會更清楚瞭解該被揭露之實施例的各 種修改形式。因此，吾人需詳加思量的是，附加的申請專 利範圍將包含落在本發明之實際範疇内的任何修改形式和 實施例。
第21頁 ^7706
修正 --一案號.891074Q7 圊式簡單說明 C圖式之簡單說明） 有關本發明以上所提及的内容和其它目的、特性和優 點，藉由參考以下的發明之詳細説明以及附圖將更顯得清 楚，其中： 圖1係顯示本發明第一實施例之·⑽A 的記憶體單元之 平面圖； 圖2係如圖}中沿著直線A_A，所取的橫剖面圖； 圖3(a)至圖3(〇係顯示本發明之記憶體單元之製程的 一程序横剖面圖； 圖4(a)至圖4 (幻係顯示本發明之記憶體單元之製程的 —程序横到面圖； 圖5(a)至圖5(b)係顯示本發明之記憶體單元之製程的 —輕序橫剖面圖； 圖6係顯示本發明第二實施例之DRAM的記憶體單元之 平面圓； 圖7係如圖6中沿著直線b-b’所取的橫剖面圖；及 實施圖8(a)至圖8(c)係顯示一實施例的程序橫剖面圖，該 、例乃是有關於習知之DRAM記憶體單元的製程。 (符號之說明） 1〜擴散層型態 1 a〜連接部 2〜匣極綠 3〜電晶體
4 5 7 7 0 6 圖式簡單說明 4〜η型雜質擴散層 5 ~ η型雜質擴散層 6〜電容接觸孔 7〜儲存電極 8〜位元線 9 ~位元接觸孔 I 0〜碎基板 II ~渠溝元件隔離氧化膜 1 2〜第一層間絕緣膜 1 3 ~第二層間絕緣膜 1 4〜第三層間絕緣膜 1 5 ~圓柱型電容器 1 6 ~保護膜 17〜多晶矽膜 1 8 ~矽化鎢膜 1 9〜匣極電極
2 0〜側壁 2 卜HSG 2 2 ~相對電極 2 3〜匣極氧化膜 24〜D0P0S膜 2 5〜凹槽 2 6〜非晶矽膜 1 0 0 ~梦基板
第23頁 457706 圖式簡單說明 101~匣極 1 0 2〜源極的η型雜質擴散層 1 0 3〜吸極的η型雜質擴散層 104〜電晶體 1 0 5〜第一層間絕緣膜 1 0 6〜位元接觸孔 1 0 7〜位元線 10 8〜第二層間絕緣膜 10 9〜電容器接觸孔 1 1 0〜第三層間絕緣膜 110a~凹槽 111〜儲存電極
112〜HSG
第24頁

Claims (1)

  1. fejfJ j：i^n 修正 j ji .；.>···'·} 457706 曰 案號卵107497 六、申請專利範圍 1. 一種半導體裝置，包含： 矣：f個電谷器’该電容器具有沿著-凹槽之侧部和底部 斤形成的圓柱形低電極，而該凹槽形成於—半導體基 絕緣膜中，且該圓柱形低電極包括具有許多梦晶粒 於其表面上的梦；及 =護m，其i少在該相冑低電極間之該絕緣膜的上表 面开1成’且該保護膜對二氧化矽膜之㈣具有抗蝕性。 爲Λ / 範圍第1項之半導體裝置，其中該保護膜可 為亂化矽膜、氧化鋁膜、或碳化矽膜中的任一種。 3开;專二範園第1項之半導體裝置，其中該電容器與 ▲元：’ 基板上的電晶體斜協同形成一DRAM記憶體 4. 如申請專利範園第3項之半導體 之下設置有一位元線。 衣罝甲於。亥電今器 5. 如申請專利範圍第3項之车尊艚#^ 上設置有-位元線。 +導體裝置，其中於該電容器 6‘-種半導體裝置的製造方法，包含如下 在半導體基板上形成一絕緣膜； … 在該絕緣膜的上表面， 抗敍性的保護膜； 开 4對於二氧化石夕臈的餘刻有 凹= = :案來形成1槽1 該= =電極，而”膜至少沿著
    457 70 6 年月曰 修正 j號 89107497 六、申請專利範囷 藉著伟田-_ 用二氧化矽臈的蝕刻劑來移除位於該矽膜表面上 的二氧化矽膜；及 f該矽膜和形成圓柱形電容器之低電極的表面上，形成 洚多石夕晶粒。 I #如申請專利範圍第6項之半導體裝置的製造方法，其中 、氧化鋁膜、或碳化矽膜中的任一種都可被用來 作為该保護膜的材料。 8. 如申請專利範圍第6項之半導體裝置的製造方法，其中 形成矽臈的步驟中，在矽臈於包括該凹槽之侧部和底 基板之整個表面上形成後，該保護膜藉由實施化 :機械拋光法來移除位於該保護臈之上表面的矽膜而曝 光，且該矽膜會殘留在該凹槽的側部和底部表面上。 9. 如申請專利範圍第8項之半導體裝置的製造方法，其中 當實施該化學機械拋光法時，-用來保護位於該凹槽之侧 2和底部表面上的矽膜之保護構件便已預先埋設於該凹槽 中，且該保護構件在完成化學機械拋光法後即被移除。
TW089107497A 1999-04-20 2000-04-18 Semiconductor memory device and manufacturing method thereof TW457706B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11289999A JP3408450B2 (ja) 1999-04-20 1999-04-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW457706B true TW457706B (en) 2001-10-01

Family

ID=14598296

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089107497A TW457706B (en) 1999-04-20 2000-04-18 Semiconductor memory device and manufacturing method thereof

Country Status (4)

Country Link
US (1) US6597033B1 (zh)
JP (1) JP3408450B2 (zh)
KR (1) KR100341654B1 (zh)
TW (1) TW457706B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319560B1 (ko) * 1999-05-03 2002-01-05 윤종용 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
KR100513808B1 (ko) * 2000-12-04 2005-09-13 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR100517908B1 (ko) * 2003-06-30 2005-10-04 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 제조방법
JP2006120957A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び製造装置
US7271058B2 (en) * 2005-01-20 2007-09-18 Infineon Technologies Ag Storage capacitor and method of manufacturing a storage capacitor
JP2006191137A (ja) * 2006-02-23 2006-07-20 Renesas Technology Corp 半導体集積回路装置の製造方法
JP5369406B2 (ja) * 2007-08-29 2013-12-18 日本電気株式会社 半導体装置
JP2015211108A (ja) * 2014-04-25 2015-11-24 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4037307A (en) * 1975-03-21 1977-07-26 Bell Telephone Laboratories, Incorporated Methods for making transistor structures
US5252517A (en) * 1992-12-10 1993-10-12 Micron Semiconductor, Inc. Method of conductor isolation from a conductive contact plug
US5278091A (en) * 1993-05-04 1994-01-11 Micron Semiconductor, Inc. Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node
US5686337A (en) * 1996-01-11 1997-11-11 Vanguard International Semiconductor Corporation Method for fabricating stacked capacitors in a DRAM cell
JPH1079478A (ja) 1996-09-04 1998-03-24 Hitachi Ltd ダイナミックｒａｍ装置及びその製造方法
JP3466851B2 (ja) * 1997-01-20 2003-11-17 株式会社東芝 半導体装置及びその製造方法
JP3749776B2 (ja) * 1997-02-28 2006-03-01 株式会社東芝 半導体装置
US6077742A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Corporation Method for making dynamic random access memory (DRAM) cells having zigzag-shaped stacked capacitors with increased capacitance
US6037216A (en) * 1998-11-02 2000-03-14 Vanguard International Semiconductor Corporation Method for simultaneously fabricating capacitor structures, for giga-bit DRAM cells, and peripheral interconnect structures, using a dual damascene process
US6228711B1 (en) * 1999-11-30 2001-05-08 United Microelectronics Corp. Method of fabricating dynamic random access memory

Also Published As

Publication number Publication date
US6597033B1 (en) 2003-07-22
JP3408450B2 (ja) 2003-05-19
KR20010014770A (ko) 2001-02-26
JP2000307078A (ja) 2000-11-02
KR100341654B1 (ko) 2002-06-22

Similar Documents

Publication Publication Date Title
TWI445136B (zh) 交叉點記憶體結構，及形成記憶體陣列之方法
TWI222212B (en) Crown-type capacitor and its manufacturing method
TWI508265B (zh) 用於ｅＤＲＡＭ之增強電容深溝渠電容器
CN108933136A (zh) 半导体结构、存储器结构及其制备方法
US20060292812A1 (en) Integrated circuit devices including insulating support layers and related methods and structures
KR19980032540A (ko) 반도체 기억장치 및 그 제조방법
US10020308B2 (en) Thyristor memory cell with assist device
TW457706B (en) Semiconductor memory device and manufacturing method thereof
US7112506B2 (en) Method for forming capacitor of semiconductor device
JP2724209B2 (ja) 半導体メモリ素子の製造方法
JPH10144883A (ja) 半導体記憶装置およびその製造方法
TW548832B (en) Method of producing semiconductor integrated circuit device and semiconductor integrated circuit device
US20060035434A1 (en) Longitudinal misfet manufacturing method, Longitudinal misfet, semiconductor storage device manufacturing method, and semiconductor storage device
US6187659B1 (en) Node process integration technology to improve data retention for logic based embedded dram
TW465094B (en) Method for forming memory cell of semiconductor memory device
JPH03278457A (ja) メモリセルアレイ
JPH09283719A (ja) 半導体集積回路装置及び当該装置の製造方法
US5970359A (en) Method of forming a capacitor for DRAM
JPH1079490A (ja) 半導体記憶装置のコンデンサ構造体
JPH01265556A (ja) 半導体記憶装置及びその製造方法
US20220406735A1 (en) Semiconductor device and method for manufacturing same
TW434890B (en) Method for forming multi-cylinder capacitor
JPH021967A (ja) 半導体メモリ素子
US6051463A (en) Method fabricating a data-storage capacitor for a dynamic random-access memory device
JPH1079477A (ja) 半導体記憶装置のコンデンサ構造体の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees