TW445416B - Upgrade card for a computer system and method of operating the same - Google Patents

Description

4454l6 ^—___ 五、發明說明™——--——————--- S發明係關於支持電腦系統升格用處理機之卡。 再要人電腦廠商不斷改進電腦系統性能，因為消費者一 跦的四其電腦系統有更多性能。傳統上消費者在其電腦系 趙迷3個層面升格，即（1)處理機速度和功能性’（2)記憶 出性^和尺寸’（3)視覺品質（視頻能力）’（4)輸入/輸 步，=°電腦廠商主要透過電腦内積體元件製法之技術進 。電’或透過硬體或軟趙的設計改良，而改進電腦性能 計進3廢商尤其是個 ·人電腦廠商’勉力實施此等技術或設 ’成為產品’盡量符合曰增的消費者需要。 淘、太隨電腦技術的快速進步，電腦系統在較短時間内即被 成本:因此’電腦所有人常需將其電腦系統升格，以最具 ，益和容易經營的方式加進最近進步的技術。 ’肖費者可使其電腦系統升格之一途，是更換容納在電 ***内的主要印刷電路（PC)板（通常稱為母板）。電腦 、統的母板通常會支持和連接主要處理機元件、匙鐘發生 疋件’以及決定系統功能性的其他積體元件和組件。更換 母板的好處是，例如加速更強有力的處理機、改進記憶體 技術’並改進輸入/輸出元件。然而，以母板為整體更換 ’對消費者有狭化升格通路的傾向，因受到母板位置的箱 及之物體上拘束所限。母板跨接必須設定，而系統連接器 。此外，操作系統典型上必 ，構成新母板。以再裝操作 重大波折再裝應用軟體。往 必須連接到母板上的適當位置 須再載（re 1 aaded)於電腦系統 系統，則可以實質費用和通常

AA5d\ 6 五、發明說明（2) 往必須升格或更換若干加入卡。再者，現有加入卡和盡可 能必須加以分解的新母板間，典型上會引起相容性的議題 。總之’電腦系統母板的更換，涉及實質的相容性議題， 和對使用者重大的潛在波折，研究顯示更換整個,·人電觸 系統的費用，較母板升格為省。 另一升格選項是以新的升格處理機元件，更換位在母 板上的現有處理機元件。一般而言，升格的處理機由於新 開發的技術和電路設計’可設計成比其前行代更抉速，並 提供更新的特點。转果，消費者可藉更換其現有處理機元 件’把電腦系統的速度升格。 由於升格的處理機已增加速度能力，典塑上與位在原 有母板上的時鐘發生元件所提供者，有不同的報時要件。 因此’為取得新處理機增加速度的優點，來自母板的原有 時鐘彳S號要加倍到新處理機可操作的速率。提高母板時鐘 速率典型上是以具有附加鎖相迴路（PLL)的處理機元件在 内部進行。 處理機升格的缺點是’新處理機晶片的設計，只對特 殊母板設計升格。理由是處理機輸入/輸出匯流排設計成 具有通訊規範，適用於特殊母板設計a再者，處理機元件 的PU對指定的固定母板時鐘率調諧提高時 社 消費者會受限於可升格之處理機。 ^ 母板的時鐘率不適應冑的冑新的處理機 升格。然:’纟此情冗下，由新處理機提供的速度優點不 能實現’因而此項升格選項大受限制。

五、發明說明（3) 更換處理機的另一缺點發生情況是，電腦廠商提供電 腦系統範圍（或族）’容許消費者在族内選用，以滿足其 處理需要。通常·’處理機族提供不同的處理選項。·為提供 此等各種選項’各族成員有相對應的不同母板設計，適於 特殊處理機晶片。事業上各族成員有不同的母板設計，可 用來使一族成員升格的處理機元件，不能用來使另一族成 員升格。例如，不可能以較高末端處理機的同樣處理元件 ’使族内較低末端處理機升格。因此，特定母板的升格性 會受到可得升格處理機元件的限制。

Mori等人的美國專利4, 716, 526號揭示一種多處理機 系統’由複數CPU卡組成，***於具有記憶體和I/O電路的 母板上處理機匯流排内β任意機制容許系統在各CPU卡上 使用不同型CPU，並控制存取處理機匯流排》處理機匯流 排直接到各CPU卡上之各CPU。不幸，此種升格CPU卡不能 安裝在大部份個人電腦内，因為處理機匯流排是製作在母 板上’不能存取於升格卡。如Mori等人所揭示，處理機直 接匯流排並非大部份個人電腦所見的標準1/0(輸入/輸出 )匯流排，諸如PC I匯流排、E I DE匯流排，或I SA匯流排。 此外’每次只許唯一處理機可用此建築操作。

Anzelone等人的美國專利5, 162, 979號揭示一種微波 道CPU卡’具有精巧的***、拆除、鎖定機制。系統建築 把CPU、高速緩衝記憶體、記憶體控制器和匯流排控制器 ，定位在CPU卡上。CPU卡和母板間的介面是私有的匯流排 ’不是工業標準匯流排β大部份個人電腦不含此種私有匯

445 41 6 五、發明說明（4) 流排。

Lu等人的美國專利5,297,272號揭示386 SX CPU升格 卡，***母板上私有處理機直接插座内，使286主系統升 格’主286 CPU失效’可***386 SX升格卡内而有效更換 。CPU升格使用母板上的私有處理機直接插座，並非大部 份個人電腦所見標準I /0匯流排，諸如PC I匯流排、E! DE匯 流排，或ISA匯流排。Lu等人的美國專利5, 321，827號延伸 到包含486 CPU升格卡的技術。

Bealkowski等人*的美國專利5, 355, 489號揭示一種微 波道CPU卡。電腦系統建築把CPU、高速緩衝記憶體、記憶 體控制器，和匯流排控制器，放在CPU卡上。母板具有記 憶體、I /0和擴大長孔。CPU卡和母板間的介面為私有匯流 板，並非工業標準匯流排，諸如PC I匯流排、E I DE匯流排 ，或I S A匯流排。

Begnn等人的美國專利5,381，541號揭示一種微波道系 統用之多處理機CPU卡。電腦系統建築把複數CPU、多處理 機隨意邏輯、高速緩衝記憶體、記憶體控制器、匯流排控 制器，和多處理機斷續指揮器，定位在CPU卡上。母板具 有記憶體、I/O和擴張長孔。CPU和母板間的介面是私有匯 流排而非工業標準匯流排，諸如PC I匯流排、E I DE匯流排 或.I S A匯流排。

Dhney等人的美國專利5,515,514號，以及Yazdy等人 的美國專利5, 600, 802和5, 603, 007號’揭示一種功率pC CPU卡，供68040微處理機為基本的系統升格用。尤其是

445416 Γ 五、發明說明（5) --

Dhney等人記載一種技術’使主6804Q CPU失效，並在其位 置運作功率PC >CPU。CPU卡***私有處理機直接匯流排介 面’有板上的高速緩衝記憶體，和匯流排轉譯單位，在存 取系統迅憶體時’把功率pc匯流排週期轉變成68〇4〇匯流 巧週期。使用處理機直接匯流排介面的處理機升格，在邏 輯上等於CPU插座為基本的CPU升格。升格卡必須***主系 統母板上的私有處理機直接插座^ CPU卡使主處理機完全 失效，故不再作用。

Sangveraphunsiri的美國專利5, 530, 620號揭示一種 電腦系統’具有外部存取性升格能力。電腦系統使用私有 處理機直接升格長孔連接器。

Rotier等人的美國專利5,586270號揭示一種*** 大小的CPU升格模組，含有升格CPlJ和隨意的快取記憶體， 適用於筆記型電腦。CPU升格模組使用處理機直接介面， 在模組***電腦内相配插座内時，即使筆記型電腦内現有 CPU失效。

Polzin等人的美國專利5, 6 44, 760號揭示一種電腦系 統建築’使用更換式CPU卡。更換式CPU卡含有CPU和CPU時 鐘電路。對CPU卡的介面，是與時鐘匯流排介面組合的處 理機直接匯流排介面。安裝CPU卡的系統母板，不含CPU。 CPU卡使用私有處理機直接而非工業標準之對母板介面， 不像PC I匯流排、E I DE匯流排、I s A匯流排。

Adan等人的美國專'利4, 794, 52 3號揭示CPU更換升格模 組，***母板CPU插座内，取代現有CPU ’ CPU升格建築使

4 ^ ο 41 a -i45jj_5_------- 五、發明說明（6) 用模組上的快取記憶體和快速升格CPU，以增進性能，升 袼模組上使用高速快取記憶體，提高記憶體存取速度，以 改進總體系統性能。

Zuk的美國專利5, 062, 04 1號揭示一種電腦系統建築， 在巨式和微式指令位階，容許處理機和共處理機間同步化 〇

Rutπlan的美國專利5，303，586號揭示一種'VRAN技術， 將多處理機電腦系統内的複數處理機耦合。VRAM是用做處 理機間的通訊波道。‘

Baqai等人的美國專利5，410，726號揭示一種電腦*** ’具有OverDrive®晶片和插座。Baqai等人揭示的方法， 是藉升格CPU***特殊升格CPU插座内，使母板CPU失效。 升格CPU接管系統的操作，而原有CPU即無功能。

Harwer等人的美國專利5,440, 755號揭示升格卡上的 標準I /0匯流排長孔，其中匯流排轉譯邏輯是在升格卡上 ° Harwer等人又記載把母板分隔，使各種標準匯流排介面 谷易添加於基本母板。Harwer等人的焦點在使用上面有匯 、流排解瑪邏輯的升格卡，添加匯流排長孔於母板之可行性 和擴張性。

Madter等人的美國專利5, 450, 574號揭示286主電腦系 統用的386 SX升格卡，在除去原有286 cpu後，***286 CPU插座内’ Madter等人又揭示Spu插座為基本的更換升格 用時鐘電路β HUang的美國專利5, 455, 927號揭示的母板，具有386/

第9頁 44541 6 五、發明說明（Ό 387 CPU / FPU插座和486 CPU升格插座。把486晶***升 格插座内，使現有386 CPU失效，而運作486做為主系統 CPU。母板包含主CPU插座和升格CPU插座、連同時轉選擇 和同步化電路、原料CPU失效電路、共處理機介面.，以及. 匯流排共容性電路β

Shen等人的美國專利5，493, 655號和Golbert等人的美 國專利5,490,279號，各揭示具有二個CPU插座之電腦系統 建築。電腦系統可以所安裝之任一或二個CPU操作。於具 有第一個CPU的電腦系統加第二個CPU，即由單處理機系統 升格到双處理機系統》

Tsukada等人的美國專利5, 502, 617號揭示***大小 的電腦13

Mad ter的美國專利5, 506, 981號揭示286主電腦系統用 的386 SX升格卡’在除去原有286 CPU後，***286 CPU插 座内。

Lee的美國專利5, 748,912號揭示一種電腦系統，諸如 筆記型電腦’適於與***大小的使用者可拆除之CPU/記 憶體/匯流排橋卡共同作業》電腦系統設計成容納具有適 當介面之卡。

Chuang的美國專利5, 546，563號揭示具有二個CPU插 座之電腦系統建築。母板邏輯檢測安裝在各插座内之處理 機類型，把時鐘線和其他CPU信號線構成適合所安裝之處 理機。安裝在插座之一内的升格CPU接管系統的操作，而 原有CPU即無功能。升格CPU插座使用處理機直接介面。

第10頁 445416 五、發明說明（8)

Chuang等人的美國專利5, 551, 012號揭示單一CPU插座 系統’自動檢測所安裝CPU類型，因而構成電腦系統。透 過單一 CPU插座内的晶片更換而升格。

Lunsford等人的美國專利5, 590, 363號揭示一種電路 ’以檢測共處理機插座中的共處理機存在，若共處理機不 存在’則發生共處理機rEADY信號。此係用來消除母板的 跨接組態，以供共處理機存在或不存在。

Parks等人的美國專利5, 6〇〇, 801號揭示EISA匯流排智 慧SCSI卡。Parks等人記栽一種技術，使用双埠RAM使板啟 用和造型。

Liu等人的美國專利5,675,772號揭示一種電腦系統建 築’可在一系統内支持多種CPu eLiu等人記載如何推進、 構成、選擇處理機’並操作該系統。各CPU匯流排轉譯為 共用格匯流排’是用來容許在系統建築内共用記憶體和1;/ 0副系統。

Kim等人的美國專利5, 678, 011號揭示在更換式女兒卡 上之CPU，含有組態跨接。Kim等人記載CPU女兒卡/母板建 邊’谷許系統CPU可藉變化女兒卡而更換。女兒卡含有組 態跨接/開關’控制母板安裝的CPU時鐘電路。此種建築容 許更換女兒卡可預先構成，使用者在更換CPU時，不必關 心到基本母板的再構造。Kifa等人所述女兒卡使用私有處 理機直接介面/連接器’並代替原有主CPU女兒卡。

Cohen等人的美國專利5,737,524號揭示一種PCI卡， 具有程式規劃性組態暫存器。Cohen等人記載的PCI卡建築

第11頁

4 4541 Q 五、發明說明（9) ’具有板上微處理機、記憶體，和其他功能性元件（例如 網路承接器）’以及PCI匯流排介面晶片。Cohen等人針對 PCI卡微處理機用之技術，在系統cpu間讀PCI匯流排介面 晶片組態暫存器之前，在PC I匯流排介面晶體内構成暫存 器。Cohen等人記栽一般技術，在主系統cpu從pcI匯流排 介面70件閱讀組態資訊之前，構成PC 1匯流排介面元件。 S〇nobe的美國專利5, 740, 377號揭示具有板上記憶體 之cpu升格’***主系統母板上之cpu插座。具體而言， S〇n〇be記载486升格模組，***486系統或OverDriveTH CPU 插座。在升格模組上·含有記憶體。主CPU即失效，基本上 以升格模組CPU更換。

Font的歐洲專利申請案EP 0 6 56,58 6 A1揭示一種電 腦系統建築’使用特殊共處理機升格插座，容許cpu升格 模組可***升格插座内’且系統B〗〇s可認知和構成新處理 機。對建築記載CPU認知和構成計劃，容許使用者選擇和 構成不論是以原有或幵格處理機來運作系統。電腦系統需 要升格處理機的處理機直接匯流排附件，使用私有升格處 理機插座。

Stanci 1的國際專利公告PCT/US93/04 005揭示一種電 路’容許486 CPU使386電腦系統升格，只要把486 CPU插 入特殊插座内，並把386 CPU留在位置，雖然並無操作性 能。 所以，亟需有適於,大部份電腦系統所見工業標準建築 之CPU升格^ CPU升格應提供增加處理機速度和功能性，並

44541 6 ' ~· I 1 ' *" ' ~ . . 五、發明說明（ίο) 增如記憶體速度和尺寸。CPU升格不能涉及改變任何母板 設定，不涉BIOS改變至電腦系統，不涉及現有軟體之再安 裝，不涉及不相容議題，不涉及報時議題，且適於所有標 準英特爾（Intel)相容性X86 PCI母板設計。此外，CPU升 格應對使用者透明，不需安裝任何軟體，為獨立之操作系 統0 發明概要 本發明克服習知技藝之前述缺點，在適於與工業標準 PCI匯流排相連的卡上，提供處理機升格。 操作系統最好加載於升格卡内，該卡含有處理機，可 與主電腦系統上的處理機一同操作。增加附設PC!為基礎 的升格卡 > 容許升格卡包含增加處理機速度和功能性，以 及增加S&憶體速度和尺寸。升格處理機卡最好容許主系統 在獲得控制電腦系統和加載操作系統之前，可進行完整的 功率自行測試。以此方式，升格卡即不涉及改變任何母板 設定、不涉及BIOS改變至主電腦系統、不涉及重裝現有軟 體、不涉及不相容議題、不涉及報時議題，且適於所有標 準英特爾=容性χ86 PCI母板設計。此外，於R〇M内加設升 格卡用之操作軟體’並轉移入主系統記憶體，在主POST之 際’ CPU升格對使用者透明’不需安裝任何軟體，且為獨 立操作系統。 本發明前述和其他目的、特點和優點，由下列參照附 圖之發明詳述中即可更易明白。

第14頁 4 4541 6 五、發明說明（12) 橋104和南橋120可視需要包含在同樣積體電路封裝内。 PCI匯流排116正常在25和33MHz間操作。南橋12〇可供控制 系統的許多元件，諸如EIDE匯流排和元件122、鍵擊124、 滑鼠126、ISA匯流排128、母板ISA元件123、可拆除的ISA 元件127、母板主BIOS ROM 125、DMA控制器132、斷績控 制器133、軟碟驅動器135，和USB 130。南橋120和相關元 件提供消費者認為「個人電腦」的功能性。南橋1 2〇及其 相關元件操作較主北橋104及其相關元件為慢。一纟且旁帶 信號140把南橋120和主處理機102相連。 電腦系統的總體性能主要是由主北橋104及其相關元 件所決定’尤其是主處理機102和主記憶體1〇8。現有處理 機升格使用現有處理機插座、私有處理機匯流排，或特殊 化長孔，可存取現有處理機可得的所有信號，包含旁帶信 號140。目前的處理機升格不用唯有並直接連接到PCI匯流 排的長孔（或其他介面），因其只會存取PC I匯流排11 6内 之信號。因此’將南橋120和主處理機102直接相連的旁帶 信號’即為該PCI為基本的卡所無，此信號為主處理機1〇2 適當控制電腦系統100所需。雖然缺乏存取於旁帶信號140 表示實質上阻礙使用PC I匯流排11 6，以支持處理機的升格 卡，但本發明人等發現如果不能直接取得的旁帶信號140 ，可以若干方式觀摩 '察覺、獲得或預料，則在***PCI 長孔内的升格卡上可提供處理機升格。 旁帶信號140目前i英特爾相容性X8 6為基本的電腦建 築内包含下列十種信號：

第15頁 ^ '44541 6 五、發明說明（13) RESET :當處理機樣本RESET認定時’立刻閃光並開始 所有内部資源，而其内部狀態包含其管線和高速緩衝記憶 體、浮點狀態、MMX狀態，和全部暫存器，然後，處理機 跳至位址FFFF_FFFoh，開始指令執行。 INIT: 1NIT的認定會造成處理機空出其管線，開啟大 部份其内部狀態’並分支至位址FFFF — FFFoh，在RESET後 所用同樣指令執行的起點。和RESET不同的時，處理機保 存其高速緩衝記憶體、浮點狀態、MMX狀態、模式特點暫 存器、CR0暫存器之CD和NW位元，及其他特殊内部源的内 容。 FLUSH ：因應認定的取樣FLUSH #，處理機回寫在修飾 狀態的任何資料高速緩衝記憶體線，使指令和資料高速緩 衝記憶體内的所有線無效，再執行清洗認可特殊週期。 NMI:當認定NMI取樣時，處理機跳到斷續數〇2h所限 定的斷續服務常規。與INTR A信號不同的是，若是利用處 理機認定取樣，軟體不能罩住NMI效果。然而，NMI是暫時 罩住於進入系統管理模式》此外，不能執行斷績認可週期 ，因為斷績數業已預為限定。 SM i : SMI #的認定可造成處理機進入系統管理模式。 在確認SM I #認定時，處理機進行下列動作，依所示順序： 1. 清洗其指令管線。 2. 完成所有待決和進行中的匯流排周期。 3. 在認定取樣EWBE#後，藉認定SMIACT#而認可斷 績。

第16頁 44541 6 五、發明說明（14) 4. 在SMM記憶體内省略内部處理機。 5. 藉清除EFLAGS内的斷續標準，使斷績失效，並使 NMI斷續失效》 6·在SMM基本物理位址，跳到SMM服務常規的進入點 〇 在SMM記憶體内不履行至〇〇〇3_8000h。 INTR : INTR是處理機的系統可罩性斷績輸入。當認定 處理機樣本並認知I NTR時，處理機執行一對斷續認可匯流 排週期，再跳至斷縝認可順序之際*由回流的斷績數所特 定的斷磧服務常規。如斷續標記（在EFLAGS暫存器内）等 於1，則處理機只認知I NTR。 STPCLK :認定STPCLK #造成處理機進入停止准許狀態 ，此時處理機内部時鐘停止。從停止准予狀態，處理機可 隨即轉移至停止時鐘狀態，其中匯流排時鐘CLK停止。在 認知STPCLK #時，處理機進行如下動作，按所示順序： 1. 清洗其指令管線。 2. 完成所有待決和進行中的匯流排周期。 3. 藉執行停止准許特別匯流排周期，認知STPCLK # 認定。 4. 在停止准予特別匯流排周期的BRDY #認定取樣後 ，而且EWBE#認定取樣後，停止其初期時鐘。 5. 若系統邏輯停.止匯流排時鐘CLK (隨意），進入停 止時鐘狀態^ ' FERR :認定FERR #表示執行浮點指令的結果，發生未

第17頁 ! v 4 4 5 41 6 五、發明說明（15) - 草的浮點特例。提供此信號容許系統邏輯以與I Bm相容性 PC/AT系統一致的方式處理此特例。 IGNNE : IGNNE#連同CRO内的數字誤差位元，由系統 邏輯在執行浮動指令、MMX指令，或WAIT指令之際j用來 控制未罩浮點特例對前一浮點指令之效應。 A2 0M : A2 0M#用來模擬8086以真實模式運作時的行為 。認定A20M#造成處理機在存取高速緩衝記憶體或驅出記 憶體匯流排周期之前’強制物理位址的位元2 〇至〇。清除 位址位元20描繪位址延伸超過8〇86 一百萬位元組限制至 一百萬位元組以下。 另參見第2圖，電腦系統啟動時，處理機執行在ffff — FFFOh開始的指令，而主電腦系統81〇3 !25進行「功率本 身試驗j的POST操作。POST啟動並試驗電腦系統元件，諸 如母板、記憶體、附帶元件、視頻、鍵盤、軟碟驅動器、 CD MOM。在POST期間’電腦系統亦掃描電腦系統所附設 ISA和PCI卡/元件内的^⑽記憶體，諸如cd R〇M内的R〇M、 碟片驅動器、視頻卡、TV調諧卡、聲音卡或SCSI卡。POST 操作t定位的附設PC I和ISA元件之ROM記憶體内容複本， 可複印於主記憶體108内執行。在POST操作後，主處理機 102執行斷績19h(INTR 19h)，以致在處理機1〇2内執行斷 績服務常規.（1SR)碼，造成長靴段從長靴元件，諸如硬體 驅動器’讀入主記憶體1 08執行。如此可開始加載電腦系 統用的特殊操作系統。 本發明人等發現若斷績向量丨9 h被戴接，再轉向指升 - ^ — ----------- -- 第18頁 44541 6 五、發明說明（16) 格卡138上的ROM，則斷續19h ISR可由升格卡138用來增益 控制主系統100»為裁取斷績向量19h，升格卡138的升格 ROM内電碼，是在p〇sT之際加載入記憶體1〇8内執行，一如 其他擴張ROM元件《加載於主記憶體108内的升格ROM碼包 含指令，在執行時可轉向斷績向量1 9h指向主記憶體1 〇8内 升格ROM碼之一部份複本，與主系統BIOS 125所示通常長 靴碼成對比。在主記憶體108内如今被斷績向量igh指向的 升格ROM圖像，指令電腦系統1〇〇存取升格卡138，尤其是 升格卡138上的ROM。.此種POST操作後將斷續向量igh轉向 的方式，容許電腦系統1 0 0以傳統方式啟開，不與升格卡 1 38有任何抵觸。此項改變就在操作系統加載之前，修飾 傳統的啟動。如此一來’電腦系統1〇〇按通常啟動，受到 升格卡最少影響（I NT 19h重新向量），對主母板和主母 板BIOS避免造型議題》 在添加升格卡138之前’為澄清升格卡138所支持微分 組件和電腦系統1 0 0的組件’升格卡1 38所支持組件可稱為 「升格」’而剩餘電腦系統的組件可稱為「主」，然而， 須知「升格」和「主」只是為了容易鑑別。 另見第3和第4圖’主記憶體1〇8内的升格碼即通升 執行斷績19h ISR的升格卡138’使升格卡138上的處理機 200’即可開始’於此稱為升格處理機。直到通知被執行 的主記憶體108内升格ROM的複本已發生斷續igh，升格卡 138上的升格處理機200最好維持在重置模式。升格處理機 20 0另外可保持在忙等狀態。主記憶體1〇8内的升格{^⑽碼

第19頁 4 4541 6 五、發明說明（17) ’在執行斷績19h ISR時，通知升格卡138已發生斷續19h 。通知斷續19h時’升格卡138上的升格處理機200’即從 重置或忙等狀態解除《以此方式開始升格處理機200，再 進行一組活動’一如類似主處理機1〇2的方式啟動傳統電 腦系統。然而’許多難題必須解決，因為主處理機1〇2業 已操作，所需為操作另一升格處理機2〇〇連同主處理機1〇2 ’不與典型上為單一處理機所設計的電腦系統有任何抵觸 〇 升格處理機200即以主處理機ι〇2的同樣方式執行重置 向量FFFF — FFFOh。升格處理機2〇〇和升格北橋202以標準方 式執行，通常可在添加升格卡138之前透過POST操作用的 PCI匯流排116存取南橋120，此為電腦系統1〇〇之一部份， 南橋120即以前述因應主處理機1〇2存取的同樣方式存取主 BIOS 125。主BIOS 125與升格處理機2〇〇並無不同，在容 許情況下，可按通常開始執行。母板上的主北橋1〇4和升 格卡138上的升格北橋202’同樣含有不同，因為升袼卡 138應含有較高性能的技術’並提供另外特點的支持。以 北橋内此種輕易差異’主BIOS 125不會適度構成升格北橋 202。主BIOS—般不知如何構成升格北橋。主125即 會誤構成電腦系統’可能破壞電腦系統1〇〇。如需增加系 統性能，只要求主北橋1〇4配合升格北橋202令人不能接受 。本發明人等發現此項限制可以克服，即在升格卡138上 包含另外晶片（或另外電路或邏辑），於此稱為ETI電路， 純供識別。指明ETI除名稱和參考之目的外，無特別意義

44541 6 五、發明說明（18) °分支至FFFF_FFFOh的升格處理機2〇〇之重置向量，利用 升格卡138上的升格ROM轉向，把升格BIOS常規定址於升格 ROM内。以轉向至升格卡138内位置的升格處理機2〇〇之重 置向量，南橋120即不會以傳統方式在重置時立即，被存取. 。升格重置向量轉向至升格BIOS常規，容許升格卡138含 有分開的BIOS常規。 斷績向量19h ISR轉向至升格卡138，和升格處理機 200的重置向量轉向升格BI〇s常規的結果是，主處理機ι〇2 正執行升格卡138上的POST BIOS延伸碼。升格處理機200 則為升格卡138執行簡化的升格POST常規"升格POST常規 主要啟動升格北橋202’校核升袼記憶體尺寸和造型，並 啟動和試驗升格記憶體204 〇升格BIOS不需在升格卡138之 外重建任何元件，但只是啟動升格卡138上的組件。 須知一般對升格處理機可採用技術，進行主電腦系統 用的post常規’再接著獨立於主電腦系統進行另一升格處 理機之POST常規。以此方式’升格處理機和以任何方式連 接至主電腦系統之相關升格元件’諸如私有匯流排系統， 可以啟動和試驗，而不干擾主電腦系統。 在此點，升格記憶體204可操作，但升格卡138不含主 電腦系統之組態資料，也無主BIOS p〇ST常規所得設定。 主處理機102尤其是主北橋104的操作，會把描緣在主 記憶體1 08的記憶體位址解碼。電腦系統活性，諸如直接 記憶體存取周期和匯流排主周期，通常是指向主記憶體 108。然而，此種記憶體存取需以某些方式轉向至升β格卡

44541 6 ____ 五、發明說明（19) 138上之升格記憶體204 »因為英特爾相容性χ86電腦系統 設計成包含唯一北橋電路，而安裝升格卡138，在電腦系 統100内有二北橋電路存在，主記憶體1〇8和升格記憶體 204含有双重位址。易言之’在執行軟體時，主處理機2 透過主北橋104可存取主記憶體1〇8，以代替所需升格記憶 想204。所以’為埃保非源自主處理機1〇2的全部記憶餿存 取係指向升格記憶趙204 ’對主北橋104的位元施能的記憶 體解碼器，即因升格主BIOS常規而失效。重要的是使主北 橋記憶體解碼失效因為PCI匯流排規格不能支持二元件 同時將PCI匯流排Π6上的同樣位址解碼。在此點，電腦系 統100内之升格北橋202’是從PCI匯流排Π6將記憶體位址 解碼的唯一北橋。 對於以適度操作升格卡1 3 8的電腦系統1 〇 〇，必須獲得 主記憶體108内含有的所得组態資訊，諸如BIOS資料表、 斷績表、元件面積（所見PCI元件），和主BIOS。不幸，使 主北橋104的位元施能之記憶體解碼器失效，導致升格處 理機200無法從主記憶體108閱讀’因為主北橋1〇4不能把 來自PC I匯流排U 6的任何記憶體位址解碼《此外，存在的 問題是，在組態資訊5己憶體内的位置，在主和升格上必須 相同，所以，主北橋必須和主記憶髏一樣寫在升格上的相 同記憶體位置。為克服此項限制’本發明人進一步發現， 主記憶體108内的升格R⑽碼應含有常規，指令主處理機 102閱讀紐_態（設立）資訊，並把資訊寫在升格卡138上。 把資訊書寫和定址在任何位址，須先使主北橋的記憶體解 ΙΙΗΙΙΙΗΠ 第22頁 — 4 45 41 Q_________ 五、發明說明（20) 碼功能失效，使其他元件只能存取升格記憶體。為遂行記 德趙移轉’不用已失效的主北橋1〇4記憶體解碼器，本發 明人等進一步發現PC I規格含有所謂「窗空間」，可利用 來完成任務。主處理機102為組態資訊閱讀主記憶4丨〇8, 再將組態資訊書寫在為升格卡i 38保存之pcI「窗空間」。 升格卡138於主記憶體1〇8的原有位址，把所接受的組態資 訊接受、解碼、書寫在主記憶體1〇8内。以此方式，組態 資訊（設立資料）從主記憶體1〇8移到升格記憶體2〇4，在 主北橋104的記憶體解碼功能失效後，可由升格卡ι38得到 導致之原有組態資訊。此舉可避免相容性議題，因為升格 卡1 38可得主電腦系統的組態資訊。例如，具有主p〇ST所 得，體組態資訊’可使操作系統和程式適當操作β否則難 以得到此種組態資訊’因為若干晶片内的暫存器可能已 換。 另外，組態資訊的轉移可用其他技術完成。若干適當 技術包含使用暫存器或記憶體轉移。此外，組態資訊的轉 移’可以施能之主北橋1〇4之記憶體解碼器為之。 須知一般升格處理機可以採用把組態資訊轉移至升格 處理機和升格記憶體之技術》以此方式，按諸如私有匯流 排系統等任何方式連接至主電腦***之升格處理機和升袼 記憶體’可配合避免相容性議題之主電腦系統。 主北橋104和升格北橋202二者均含裁決器，可以裁定 在不同元件間使用PCI匯流排116 β然而，pcI規格未設想 一北橋之可能性，因而二裁決器岣试圖控制同樣I匯流

44541 6 五、發明說明（21) 排Π6之操作。PCI匯流排規格包含設置唯一裁決器，於此 「查詢器」（啟動器）係查詢存取至PC丨匯流排n 6之元件 ’而「准許器」是裁決器。不幸，與記憶體解碼器不同， 現有主北橋104内的裁決器不能關掉，容許匯流排存取查 詢可利用升格北橋裁決器保養。雖然，主或升格北橋可設 計成包含關掉裁決器的_能力，於是造成北橋查詢PC I匯流 排116存取像其他PCi為基本的元件（可用外部裁決器）， 顯然未事先考慮到可有任何應用上的功能。 參見第4圖’容許二北橋電路存取同樣pc I匯流排1 1 6 ’ ETI電路206介於升格北橋202和PCI匯流排116之間。ETI 電路206含有接收器208，可從升格北橋2 02接收匯流排存 取查詢。升格處理機2〇〇局部記憶體存取係由升格北橋202 指向升格記憶體204。升格處理機200非局部記憶體存取（ 升格卡記憶體204範圍外的記憶體位址），係由升格北橋 202途徑至ETI電路206上的接收器208。此等非局部記憶體 存取查詢通過ΕΤί電路206内的查詢器210，以添加於電腦 系統100的任何標準PC[卡之同樣方式，前進至主PCI匯流 排 1 1 6。 參見第5圖，若升格北橋202含有關掉其PCI匯流排裁 決器之途徑，或不含裁決器，則ETI電路206可位在變通位 置’減少ET1電路206的複雜性。一組双向開關220把升格 北橋20 2相連至PC I匯流梆1 1 6。較佳開關一般稱為「快速 開關」.。ETI電路206連接至PCI匯流排116和開關220間之 介面f使用此組態，升格卡1 38必須預計發生在PCI匯流排

第24頁 445416 五、發明說明（22) 116和升格北橋202間傳送資料之事。 從解除升格處理機200上之重置，直到啟動，從主 IACK週期至升格IACK週期’ ETI電路監督在PC1匯流排116 上之活性。1 Meg位址空間FFFx xxxx包含全部升格’碼位置 之位址空間。以FFF為始的位址利用開關22〇停止，而En 電路產生此等位址。FFF以利用電腦系統1〇〇指定給升格卡 138的PCI匯流排116之窗口位址空間，例如取代。不幸 ’當PCI週期發生時’升格卡138不能及時關掉開關220， 而太遲。因此’必須預计PCI匯流排週期可在次一時鐘邊 緣開始的可能性。本發明人等發現PC I規格特定，當（1)准 許得到認定’和（2 )匯流排空閒時，週期即可開始。若有 這些條件存在，FFF的位址即轉變成PC I位址空間。 此時’升格卡138具有升格北橋和啟動之記憶體系統 ，而主系統之記憶體108複製於升格卡138。因此，主處理 機環境已有效繁殖入升格處理機環境内·》無論在第4圖或 苐5圖的組態裡，本發明人等已確定，雖然記憶競的内容 已被複製’記憶體存取的屬性也必須以某些方式複製。升 格記憶體204之一部份（640 k至1 Meg)包含各ΐβκ的屬性 ，即R (閱讀）/W (書寫）/C (高速緩衝記憶體）。 若閲讀關、書寫關、高速緩衝記憶體關，則位址從 處理機到PC I匯流排，到達目的元件。 若閱讀和書寫關’則位址從記憶體讀出，寫入pc ][ 匯流排。 若閱讀關，書寫開，則位址從PC I匯流排讀出，寫

第25頁 44541 6 五、發明說明（23) 入記憶體。 若閱讀開，書寫開，則位址閱讀和書寫入記憶體内 〇 高速緩衝記憶體開關控制閱讀是否能暫存在高速緩 衝存儲器内β R/ff/C屬性之目的在於加速R〇M碼存取，因為ROM元件常較 系統記憶體為慢’典型上為100X之譜。較慢的ROM元件可 有效描繪入快速記憶體，以提高性能，否則稱為遮陰。此 外’記憶體内的影像並非始終為ROM —致的複本，因為資 料在傳送至系統記憶體時，可利用處理機壓縮/譯成密碼 和解壓/解除密碼 記憶體屬性並非P C I規格之一部份，且對各北橋電路 設計乃獨一無二’容納在其中的暫存器内。一種潛在的解 決方式是以可得之各北橋之組態資訊，將ETI電路206程式 規劃。升格卡138即可檢定主北橋1〇4，並將升格北橋再程 式規劃為同樣s己憶體屬性。不幸，ET1電路206不需定期更 新至支持新北橋元件。然而，各北橋的記憶體屬性有變換 同樣晶月之傾甸，並且不為販售者宣告，屬性不易得，而 全部可能北橋所需屬性資料可觀。升格卡138之變通解決 方式是在進行记憶體存取時，觀察主北橋的操作。從64〇κ 至1 Meg的各16](記憶體，升格卡138觀察閲讀存取是否進 到PCI匯流排116，而書寫存取是否到pci匯流排116。〇〇〇〇 〇〇〇〇位址始終高速緩衝記憶，使升格卡138可將記憶體的 各16K方塊性能與0000 000 0位址加以比較，以決定_^者16

第26頁 4454J 6 五、發明說明（24) ~~ K方塊被高速緩衝記憶。此舉可為各16K記憶體方塊提供" W/C設定^ R/ff/C設定之決定最好利用升格BI〇s常規進行。 須知一般可採用記憶體屬性的β/W/C設定從主北橋轉 移到升格北橋之技術。以此方式，升格處珪機和含有解碼 器的升格記憶體，可以任何方式接至主電腦系統，諸如私 有匯流排系統，以符合系統記憶體性能要件。 獲得R/W/C設定並設定升格北橋202符合後，主組態已 複印至升格卡138。升格卡138基本上在斷續向量19h ISR 轉向至升格卡138之前，帶到和主電腦系統的同樣組態點 °升格卡138如今執行INT 19h ISR，在長靴元件内造成加 載操作系統。 以可操作且可運作軟體之升格卡138，升格處理機200 不能直接得到的旁帶信號1 4 0發出，如有可能，必須以某 些方式解析以供適當操作。不幸，主處理機i 〇2的斷續銷 和其他旁通信號140，直接連接到南橋120，使PCI為基本 的升格卡138上之升格處理機200，不能直接感知斷績銷之 認定’因為在旁帶140内之一信號並不包含在PCI匯流排 11 6内。未感知到斷續銷之認定，升格卡1 38則無能控制系 統元件之操作〇由系統元件（諸如I SA匯流排上之元件）認 知斷績時，到主處理機102之斷績線可由典型上位在南橋 120的主斷續控制器133認定。主處理機完成其現有週期， 進行斷績認可（I ACK)匯流排週期，此週期係通過主北橋至 系統斷續控制器1 33。IACK週期造成使用中的位元設定在 斷績控制器133内，而8位元向量可從斷續控制器133閱讀

第27頁 445416 __ 五、發明說明（25) 。主處理機102加二〇〇位元於8位元向量的末端，使用此值 從斷續向量表閱讀斷續向量（4位元組斷續向量指令特 殊認定斷續之斷續使用常規（I SR)内第一指令位置冬主處 理機1 0 2。斷續使用常規則使用認定斷蹟之元件'元件使 用後’執行斷績（EOI)命令結束’藉解除斷續控制器133内 使用中位元，並放出使用常規，使斷續控制器133内的 IACK效果解除。不幸’使用中位元的設定和清除是破壞性 的操作’改變8位元向量’使其可利用另一元件，諸如升 格處理機閲讀。此外，使用令位元閱讀的破壞性使其重複 過程’以決定何者斷續不可能認定。 又參見第4圖’本發明人等發現，此項破壞性閱讀8位 元向量的使用中位元，使原有向量隨後可閱讀，可被監督 PCI匯流排116的升格卡138所克服。如前所述，斷績控制 器133接收斷續’從而認定INTR信號至旁帶14〇上的主處理 機。主處理機102再進行IACK週期，通過主北橋104至南橋 120»南橋120則將斷續向量退回到主處理機1〇2，並設定 使用中位元。本發明人等發現回到主處理機的斷續向量， 實際上通到主處理機，使用PC〖匯流排丨丨6通過主北橋丨〇4 ’可用來解決兩難ETI電路206監督PCI匯流排116上的信 號’而當斷續向量置於PCI匯流排1 16上時，ETI電路206亦 可製作斷續向量的複本。此時，升格處理機2〇〇必須進行 同樣操作’利用主處理機1 0 2進行，以供適當的電腦系統 操作。ETI電路206認定INTR線至升格處理機，通過升格卡 138上之一組旁帶信號230。升格處理機200再進行IACK匯

第28頁 1 Λ j4 45 41 0 五、發明說明（26) 流排週期。ETI電路2 0 6接收IACK匯流排週期，防止匯流搆 遇期實際上到達PCI匯流排1 16。ETI電流206再提供先前所 得斷續向量，從PC3[匯流排116到升格處理機200。寸格處 理機200再執行由ΕΤΙ電路206提供斷續向量指出的漫用常. 規。執行使用常規，而南橋120内的INTR線則被撤消認定 。通常，主處理機102的斷績使用常規可以執行，因為pci 匯流排116上的斷績向量，實際上可由主北橋1〇4接收β然 而，在主POST以變通常規更換所有斷續使用常規之際，升 格ROM複印至主記憶體1〇8，只要等到ISR利用升格卡138執 行’或除IRET外沒作為即可=任何必要的ISR均複印至升 格卡138 ’或利用操作系統（或元件）加載於升格記憶體204 内。 本發明人等亦發現在ET1電路位置在第5圖所示情況下 ’可觀察到不可得旁帶斷績信號，即使間接。 獲得斷績向量的變通技術不涉及監督PCI匯流排116之 ETI電路206。因應斷續，主處理機進行IACK週期，得到從 南橋120到主處理機1〇2的向量數。主處理機得指針， 指向主記憶體108内之斷績常規。斷續常規再書寫由主處 理機102所得向量數，通常pci匯流排116，至ETI電阻206 内之暫存器。ETI電路206再把該向量通到升格處理機200 ’以便從升格記憶體204執行適當的斷續常規。 本發明人等發現在穿長靴之際，許多操作系統需要主 記憶體的CMOS電池組背’托的RAM所示祖態值，其大小必須 符合操作系統檢測的實際記憶體大小。當主處理機1 〇 2和

^^04} 6 44541 6

主記憶體1 Ο 8存取時，CMOS必須包含符合主記憶體大小的 組態值。所以’升格卡138上的升格記憶體204之組態值， 必須符合升格記憶體1 〇 8 »然而，添加升格卡1 3 8時，操作 系統實際加載於升格卡138，造成相容性議題，因-為主記 億體組態值容易不合升格記憶體組態值，可能造成系統瓦 解。本發明人等發現CMOS實際上可位在使操作系統閱讀獲 得主記憶體大小。於主POST操作之際，主處理機1〇2書寫 值至I/O位置70，此為進入CMOS RAM之指針，其值表示記 憶體大小。書寫至I/O位置70通過PCI匯流排1 16至南橋12〇 。升格卡138在主POST之際監督PCI匯流排供I/O書寫至位 置70’並獲得書寫值。在操作系統加載之際，升格卡I” 監督PC1匯流排116，以便從I/O位置71閱讀操作，此為獲 得記憶體大小值之一法。若先前書寫於位置7 〇之值，符合 記憶體大小指數’則升格卡1 3 8發生SMI信號至升格處理機 200。升格處理機200的SMI模式在最高階中斷升格處理機 操作。原先，記憶體大小值讀入CPU暫存器。升格處理機 再改變值’以符合升格記憶體204的記憶體大小。記憶艘 大小值改變’以符合升格記憶體大小，則操作系統不能測 知記憶體大小不符。 南橋120内鍵盤控制器的輸入和輸出蜂，包含附加線 ’用於鍵盤和滑鼠介面以外的其他功效。鍵盤控制器輸出 信號典型上包含Α20 GATE，係ISA專用並在大部份乂86系統 上實施，.以維持朝後相容性。視特定系統，A20 GATE亦可 稱為PASS A20、FORCE A20等，全部應用於同樣功效和信

44541 6 五、發明說明（28) 號。不作用時’ A20 GATE在真實模式操作中可抑制位址線 A20的發生’使較新的處理機可與8〇86和8〇88微處理機發 生之包裹段相容。本發明人發現大部份現代操作系統，諸 如視窗3·1、視窗95、視窗98和視窗NT，在長靴順序期間. 試驗A20功能’以確定作業是否妥當。試驗A2〇時，操作系 統閱讀和書寫南橋120内之一或以上I/O位置6〇 (鍵盤控制 器）、64(鍵盤控制器）和92〇 操作系統書寫至一或以上的I/O位置6〇、62、92，結 果忍定旁帶信號140的A20信號。A20的認定可由主處理機 102接收，而不是升格處理機2〇〇,因為升格處理機2〇〇並 未直接連接至旁帶信號140»為克服此項限制，本發明人 等發現藉監督一系列位元組用之Pc丨匯流排丨丨6，書寫至一 或以上之埠60、64、92，預料二者均使用或測試A2〇。當 升格卡138決定使用或測試A20時，ETI電路206即對升格卡 138上的升袼處理機2〇〇，認定旁帶信號23〇的A2〇信號。如 成加載於升格卡138上的操作系統果如預料檢測A2〇的 〇須知一般升格處理機可採用觀摩主電腦系統用旁帶信 號的A20認定技術，故使用或測試A2〇的軟體可正確操作: 以此方式升格處理機和以任何方式連接至主電腦系統之 相關升格元件（如有），諸如私有匯流排系統，在使用A2〇 #號時可有效操作。 本發^人等發現有時軟體會罩遮升格處理機之斷績輪 入（使失效）。例如在升格卡138上執行的PS2滑鼠之啟動

第31頁 s 44541 6 五、發明說明（29) 軟體，可暫時使升格處理機200上的斷續失效。因此，升 格處理機的斷續光罩位元’即可利用在升格卡i38上執行 的軟體設定**斷續的發生會被升格處理機2〇〇所光罩，不 會發生IACK週期。然而，由於軟體是在升格卡138上執行 ’而非主處理機1 0 2 ’則發生一或以上I ACK匯流排週期的 主處理機102’可以感知由南橋120認定的斷續，因為軟體 不能設定在主處理機102的斷續光罩位元。 為克服罩遮斷續的限制，本發明人等發現來自主處理 機102的附加不需要的IACK週期，可利用升格卡1 3 8檢測發 生不良IACK週期的狀況加以清除。本發明人等又發現不良 的IACK週期（無升格卡138即不會發生），可利用升格卡138 以下列方式測定。首先’升格卡1 3 8在PC I匯流排11 6上檢 測埠60 (鍵盤）的輸入/輸出閱讀。其次，升格卡138測定 升格卡138上是否有進行中的鍵盤斷續。第三，升格卡138 除去升格卡138上進行中的鍵盤斷續’並對南橋ι2〇的斷續 控制器133發出斷續結束（EOI)，以清除不需要的斷續。 須知升格處理機一般可採用技術，清除通常不會發生 而只疋為了升格處理機存在的主電腦系統之不需要iack匯 流排週期。如此’按任何方式連接至主電腦***的升格處 理機，諸如私有匯流排系統’必要時可測知發生不良丨ACK 匯流排週期，加以清除。 t 於軟體執行時’浮點誤差，諸如有時發生欠流（數值 1 Π )和溢流（數值大）'。若發生如此誤差狀況時Y升格處 理機200認定FERR。ΕΤί電路206接收FERR。響應時，ETI電

ί 1 44541 6 五、發明說明（30) 路206提供對升格處理機200的斷續查詢（INTR線），且認 定IGNNE於升格處理機200。響應時，升格處理機20G發生 IACK週期，由ΕΤί電路206接收。ΕΤΪ電路206回到INT 13h 的適當向量數。升格處理機200由I NT 13h的升格記憶體執 行使用常規，且在斷續使用常規已完成斷績使用時，進行 書寫至I/O位置70，清除斷績13h和IGNNE。以此方式，升 格卡138可處理IGNNE和FERR旁帶信號。 本發明人等發現旁帶信號140的FLUSH斷績，通常只在 早期使用軟碟驅動控制器的X86相容性個人電腦上實施。 旁帶信號140的高速緩衝記憶體FLUSH信號認定於主處理機 20 0 ’只是空出高速緩衝記憶體以供記憶。此種情況的模 仿不會造成升格卡138，所以本發明人等決定FLUSH不需模 仿’和其他旁帶信號1 4 0不同》 主處理機102和升格處理機200包含旁帶信號内的斷績 查詢輸入’稱做非光罩性斷續（NM I )輸入。如果NMI有源， 處理機必須立刻使用於斷績査詢。NMI信號典型上用來對 微處理機報導嚴重或毁壞性的硬體故障。查詢之外，斷績 表從斷續控制器登錄，然而處理機自動在斷續表内存取登 錄二。此項登錄提供給NMI斷續。在POST期間，程式師把 位於R0M記憶體内的NMI斷續使用常規之開始位址，寫入斷 績表之登錄二。NMI典型上有三種可能原因。首先，系統 板RAM配類核對，其次波道核對，第三監視鐘狀況。 要檢測旁帶信號140上認定的NMI發生於主處理機102 ’本發明人等發現加載於主記憶體108並在主POST之際執

第33頁 44541 6 — ~_**** — ' — — — _ 五、發明說明（31)

行的ROM碼’應在主記憶體108内修飾nmi使用常規。修飾 ΝΜΙ使用常規應書寫至發生ΝΜΙ斷績之升格卡138，尤其是 ΕΤΙ電路206内之暫存器。易言之’ΝΜΙ斷續常規應再向量 至給升格卡138定址。加載於主記憶體1〇8而執行冬·R0M碼 ’原先亦將NMI使用常規複印於升格卡丨38。響應指示NMI 斷績已發生升格卡138’在升格卡138上執行NMI斷續使用 常規之複印。 須知升格處理機一般可採用將NMI斷績使用常規從主 電腦系統再向量至升格處理機和相關升格記憶體之技術。 以此方式’即可用升格處理機和相關升格元件，以任何方 式連接至主電腦’諸如私有匯流棑系統，而不干擾主電腦 系統。 INIT是另一旁帶信號14〇，升格卡138必須以若干方式 檢測或預期。ίΝΙΤ造成處理機和電腦系統停工和再啟動， 右主電腦系統再啟動’則升格卡138需以同樣方式再啟動 。ΙΝΙΤ不用向量’故前述使用常規的再向量技術不可得。 本發明人等發現主處理機ΙΝΙΤ起自二來源β第一來源為主 處理機1 0 2經由主北橋1 〇4的匯流排控制器測知由連接至 PC I匯流排1 1 6另一元件在PC〖匯流排上認定停工匯流排週 期之結果。第二來源為南橋12〇或主北橋1〇4内暫存器之軟 體设定’造成電腦系統1〇〇再啟動。南橋12〇認定旁帶信號 140的INIT線’以供再啟動查詢任一此等來源。為決定主 電腦，統1 0 0何時再啟動’升格卡1 38監督pC丨匯流排丨丨6。 尤其疋在升格卡138察覺pCI匯流排116上之停工週期時，

第34頁 44541 6 五、發明說明（32) 升格卡138即再啟動升格處理機200。如升格卡138察覺到 書寫至主北橋104或南橋120任一之暫存器時，升格卡138 亦會再啟動升格處理機200，以致主電嘴系統再啟勢。 STPCLK的模擬對升格卡1 38在桌上環境操作，.並非絕 對必要。在電力有限的電腦系統中，諸如膝上型，STpcLK 的模擬有助於升格卡138實現省電。為決定主處理機ι〇2是 否已認定STPCLK輸入，令升格卡138尤其是在主p〇ST之際 以升格卡138加载入主記憶體内之軟體，進行性能測試， 以決定STPCLK模式是否有源。若STPCLK模式為有源，則報 至升格卡138，通過PCI窗空間，作動升格處理機200用的 STPCLK模式。 本發明人等發現有添加第二北橋電路之潛在性，包含 系統資源的死結用裁決器。有二或以上元件等待同樣資源 ’即可能有死結’並獨佔存取於資源之一部份，諸如PC I 匯流排11 6。主北橋1 〇 4内之裁決器，以一般稱為「公平」 方式在不同元件間共用PC I匯流排1 1 6。如此，並無元件被 否定以主北橋104内的裁決器無限存取至pci匯流排116» 對ISA元件’ ISA匯流排需要保證存取時間（GAT)。易言之 ’由I SA元件對南橋1 2 〇査詢，必須由pc I匯流排11 6和主北 橋使用’必要時在特定時間量内為之。GAT不是PC I匯流排 11 6的要件’故南橋120由特定輸入上的主北橋104之裁決 器查詢PCI匯流排。主北橋1〇4響應停止主處理機102’沖 洗主北橋104的内部緩榛器，提供存取至南橋！2〇之PCI匯 流排11 6，均嘗試符合GAT。此時，I SA元件存取於主記憶

44541 6 五、發明說明（33) 雜108和其他元件。發明人等發現有關死結之兩難是，主 北橋104的裁決器准許PCI匯流排1 1 6至南橋120，而拒絕准 許PCI匯流排至任何其他元件，因為ISA為基本的元件之 G AT要件之故。此外，主記憶體108並非從PCI匯流排116存 取，因為主北橋104使其記憶體解碼失效。 升格卡138監督PCI匯流排116源自ISA為基本元件之存 取，諸如記憶體存取，利用ETI電路206接受和解碼。升格 北橋202把記憶體位址解碼，從升格記憶體204得資料。然 而，以升格卡138無能存取PCI匯流排116，因為主北橋1〇4 的裁決器不能釋出PCI匯流排116，升格卡138不能通過pci 匯流排Π 6響應I SA匯流排元件。 ΕΤί電路206的緩衝器從PCI匯流排11 6接收資料，容許 存取於升格卡138，而ETI電路206的緩衝器從升格處理機 200接受資料，而査詢存取於PCi匯流排116可能已滿。在 具有一北橋的傳統電腦系統中，北橋内有一組規則，減緩 潛在性死結情形。因為電腦系統設計包含一北橋控制該項 任意規則，北橋不會破壞任意和死結規則。 對ETI電路206之一項潛在解決方案是，包含過大的缓 衝器大小，並容許過後-記憶-書寫/延遲-閱讀-完成/延 遲-書寫-完成週期。以此方式，ETI電路206可提供適當命 令至升格北橋，以超出升格北橋的緩衝器尺寸之失序方式 。另一潛在解決方案是’從南橋120預料延遲-閱讀-查詢 ，直接記憶存取（DMA)垃制器使用固定位址，故ETI電路 206監督DMA週期之PCI匯流排116 ’並使用此等週期的檢測

44541 6 五、發明說明（34) ’做為預計所需記憶體之基礎。ETI電路206從升格記憶體 閱讀所需值’並存入ETI電路206内。當^!1〗電路接到延遲-閲讀-查詢時’ ETI電路206即在内部使用。所以，從未有 匯流排死結" ‘ 本發明人等發現許多摩登的操作系統，諸如視窗95、 視窗98、視窗NT，執行斷績15h，存取系統記憶體内儲存 的電腦系統記憶體映像。然而，只將此複印於升格記憶體 ’不能解決不同記憶體大小的問題，因為實際升格記憶體 大小不易符合主記憶體大小’一如記憶表所示。本發明人 等解決此兩難’是按上述在COOOOh至FFFFFh範圍裡複印記 憶體位置，而把升格碼和記憶表複印於升格卡^主元件記 憶面積内的原有升格斷續使用常規，業已複印至升格 卡’改為斷績15h使用常規。斷績15h使用常規包含適當記 憶映像’以供記憶在升格卡138上。INT 15h向量再轉向至 新的斷績15h使用常規。此外，保存通常INT 15h功能。當 升格卡上運作的程式，諸如操作系統，執行INT i5h時， 可被I NT i 5h使用常規使用以提供適當記憶體大小，與位 於主BIOS結果所發生F〇〇〇〇h至FFFFFh位址範圍内的不當記 憶體映像相反。此外’選擇C0000h至EFFFFh範圍内之記憶 體空間，以儲存使用常規，因為不能利用操作系統過度書 寫。 兹參見第6圖，適用第4圖的ETI電路206(EPGA)，可按 圖不構成。主電路提供主pCI匯流排和升格pcI匯流排用之 各啟動器功能^目標電路適度響應固PCI匯流排上之啟動

1 -'44541 6 五、發明說明（35) 器。參見第7圖，適用於第5圖的ETI電路206(EPGA)可按圖 示構成。 參見第8圖’為詳述起見，提供軟體相當於使用的特 殊硬體實踐。微控制器使用升格ROM内儲存的電碼構成 EPGA。此時’升袼卡138會響應PCI組態週期，在通常主系 統PC ί匯流排掃描之際可發現。於主系統PC I掃描之際，由 主BIOS可發現升格卡138 ’並在主PC的40億位元組記憶空 間内的某處’配置1百萬位元組的空間。ETI PC I組態空間 暫存器符合PCI局部匯流排規格（諸如2.1)，並容許升格 卡138的全部功能組態，包含位址重定位、斷績描圖，和 擴張ROM啟動。組態空間暫存器也包含標準元件識別、類 碼，和修正識別暫存器。一旦主BIOS已配置升格卡138， 則升格擴張ROM碼即加載於主記憶體内，並執行升格 ROM啟動碼。啟動碼唯一功能在使I NT 19h (系統長靴）再 向量’並節省在擴張ROM發現時間利用主BIOS通入的升格 卡138之PCI元件位置（匯流排#、元件# '功能# ) „俟 啟動碼運作後’升格ROM B I 0S加載碼即被主B I 0S移到記憶 區域内’被記憶體位址範園COOOOh-EFFFFh内之添加元件 佔有之某處。升格BIOS碼加載器佔有主Bi〇s所配置元件空 間最少量（5 1 2位元組或2K位元組，視b I 0S而定）。升袼 卡138的啟動完成後，主BIOS即完成其通常POST，包含所 有裝栽元件的啟動元件’連同主系統内局部匯流排之其他 卡。升格卡軟體不會干擾正常主POST。所有正規BIOS資料 表和映像均可產生*隨後由升格軟體在I9h時使用。

第38頁 44541 6 五、發明說明（36) _______. 在！NT l9h0f，控制移到升格主碼加栽 ROM啟動時間***的向量表内的升袼位址）e k故由在疋件 器使用在啟動時間省下的元件位址，找到pc广格主碼加栽 1 Oh内節省的BIOS配置位址，以決定井 態暫存器 的升格_位置。電瑪即利用升袼主加載器 在低記憶體内執行升格主核心啟動。啟動包升= ，升格主…升格卡啟動常訊暫； 一位元組内清除重置位元為之。 （洋後）之 一旦重置已被升格主核心所清 f Μ 元組1位元7書寫），升格處理機 、、通甙暫存器位 行。升格北橋是在ΛΛΛΛ Χ86重置向量執 在檢測（SPD)為之。ςρη微你irfru 疋藉用串歹J存 低~愔1 』 與英特爾SPD規格UA相容。在 低記隱體（在1百萬γ立分4

礁gp A 4 高 以下）測試後，升格BIOS POST 碼即 '升： 載至低記憶體，進行下述啟動： ^由PCI匯流排掃描和閱讀組態暫存器i〇h 升 格卡配置位址β 以主系統建立通訊。 SMM空間加載升格SMi搬運器再鎖定。此係由升格 1 ^的暫存器啟動’接著由電碼運動入SMM記憶艚 而凡成。SMI登錄點是缺席38〇〇〇hs再藉強制sjn ( j由通讯暫存器位元組3位元2 )在A8〇〇〇h轉向至記憶 面積’再調節SMI登錄暫存器基本位址至A0000h〇

第39頁 44541 6 五、發明說明（37) 在POST之際產生的主系統原有斷續向量，連同主 BIOS資料表，即上載（位址〇-500h) β此係使用·升格 卡佔有的PC I空間内之記憶窗完成》 主系統元件面積（COOOOh_EFFFFh)即上載.。 主系統元件運轉時間BIOS(FOOOOh—FFFFFh)即上 載 升格延伸記憶體經測試，即發生升格系統記憶體映 像。產生的映像與MT 15h功能F820h相容。此映像由 操作系統的微軟視窗族所使用。 上載之元件記憶體面積經修飾，含有INT 15h搬運 器’以代替上載主元件記憶面積之原有升格丨NT 1 9h 搬運器。新INT 15h搬運器和記憶體映像和原有升格 碼一樣佔有元件記憶面積（COOOOh—EFFFFh)内之同 樣位置’並維持PCI順從。 上载的斷續向量表再向量至元件面積内儲存之升格 斷績15h使用常規。 兀件啟動完成時’主記憶體上載和斷績修飾升格處理 機，執行INT 19h (系統長机）。 升格主核心包含小暫存器為基本的通訊搬運器，連同 各8個處理機和16個斷續控制器斷續用之斷續使用常規。 在SMI期間或於控制停工下（CNTRL —ALT 一 DEL)，升格卡 需要某些主系統資訊時，即用到通訊搬運器。通訊暫存器 用來在二處理機之間通·過命令和資料，必要時，在升格 上

第40頁 44541 6 ，於AOOOOh的S MM區域’開啟記憶體窗口’以通過資料塊 〇 主處理機IRET介面：在斷續週期之際，主處理機必須 有些地方執行電碼*而不在BI0S内運轉電碼。此等常規不 用到任何元件硬趙。對升格卡提供機制’必要時’可在安 裝操作***之前’以任何斷續作業° 在若干特殊情況下’變成必須兼用硬趙和斷續控制器 ，而不令斷續通至升格卡。雖然不太可能有充分時機充分 停掉，造成操作系統無法適當認定和啟動所有系統元件β 主板核心的第二功能是在斷續週期之際與ΕΤΙ匯流排控制 器通訊，看看是否已發生此等特殊情況之一，由ΕΤΙ匯流 排控制邏輯，可見有四種可能斷績狀態°描述斷續狀態的 暫存器位元定時’參見下列通訊暫存器綜合。 狀態1 一匯流排控制邏輯已見斷續’並通到升格處理 機β在此情況下，主處理機執行斷續，無其他特殊動作回 狀態2—匯流排控制邏輯已檢測特定條件，但願主處 理機完全使用斷績’目前定義的特殊情況是在PS2滑鼠/鍵 盤啟動之際發生’並需間讀鍵盤埠以使用元件。匯流排控 制邏輯發生元件閱讀’同時藉執行Ε01命令再I RET，以回 到正常操作’使主斷續搬運器清理主斷續控制器。 狀態3 —®流排控制邏輯已檢知在匯流排上的複數斷 續❶在此情況下’主處理機會執行IRET並回到正常操作。 匯流排還有一緩衝者’而把其他通到升格處理機。

^45416 五、發明說明（39) 狀態4 —匯流排控制邏輯已檢知單次斷續，但尚未能 通到升格卡主碼可等到匯流棑控制邏輯設定完全位元， 一如上述狀態1。操作之正常順序是狀態1後之狀態4狀況 。然而，匯流排控制邏輯幾乎始終在升格主核心斷績使用 常規登錄之前，檢測並通到間歇’幾乎和狀態1 一樣登錄 到 ISR。 與升格主核心不同的是，升格BIOS碼幾乎全部用於升 格板的啟動和組態《•升格POST完成時，只剩二件電碼有源 。第一是INT 15h搬運器，位於COOOOh — EFFFFh間之元件 記憶體區域内。第二碼塊位在位址A8000h開始的SMM空 間。此碼在操作系統看不見，提供主板停止升格處理機執 行的途徑，並使用特殊條件，不需道之操作系統。 通訊暫存器包含8位元組，一如偏離升格板PCI基本位 址AOOOOh的記憶體位置可以存取。如前所述，基本位址是 由主BIOS在POST之際設定。.暫存器位元定義如下： 位元組O(RO)此為匯流排上所見最後斷績向量。 位 組 1(RW)— 位元0 —斷續位元0 位元1 —斷續位元1 10

00 —斷續通過完成。主執行I RET 01 —主執行Ε0Ι ' IRET (有效吃食斷績）

1 0 —複數斷績進行令。主執行I RET 11—單次斷績進行中。主執行I RET

第42頁 ^45416 五、發明說明（40) 位元組2(RW) — 位元0 —由升格主核心查詢使用 位元1 — 位元2 —發生SMi 位元7-3 —主總斷續控制器基本I/O位址 位元3(RW)— 位元0 —主使用完成 位元1 —備用 位元2 —備用 位元7-3 —主板副斷績控制器基本I/O位址 位元組4(RW)——般通訊暫存器（全部8位元） 位元組5(RW) — 位元0 — SPD時鐘（串列存在檢測時鐘） 位元1 —SPD資料 位元2 —備用 位元3 —造成SMI的指令方向（I/O) 位元7_4 —^ΜΙ位元組施能（位元組在SMI時間的 施能狀態） 位元組6(RO) — 位元7-0 —造成SMI的Ϊ/0位址（7-0) 位元組7(RO) — 位元7·~0 —造成SMI的I/O位址（15-8) 第9圖至第19圖為圖升格卡之電路圖實施例，僅供 實施說明之用。須知此僅為一例，如有需要可用無數的其

第43頁 44541 6 五、發明說明（41) 他實施例。 本發明在此所述包含許多層面，為完全功能性pci為 基本之升格卡所需。明顯可之本發明包含各種層面，許多 彼此相關，但對本發明不一定需要存在。此外，本發明許 多層面除PCI基本的升格卡外，可應用於一般電腦系統建 築。 上述本發明使用單一升格處理機。凡精於此道之士均 輕易可在單一 PCI升格卡上利用二或以上升格處理機以實 施本發明。 上述本發明在主系統内使用單一 PCI升格卡。凡精於 此道之士均可在單一主系統内利用二或以上PCI升格卡以 實施本發明。 上述本發明適合工業標準的英特爾相容性X8 6基本之 個人電版系統建築。凡精於此道之士均知，本發明適於其 他電腦建築’諸如RISC基本之工作站、Apple Power PC基 本個人電腦。 上述本發明強調包含升格處理機和升格記憶體。上述 升格卡包含局部（對升格卡）PCI匯流排240。凡精於此道 =士均便於實施本發明，在升格卡上包含局部PCI元件， ^如2D和3D圖形控制器、網路通訊控制器，和其他I /〇元 ，遠K關升袼卡上可包含其他標準（和非標準）匯流排 連冋相關π件，諸如AGp睡流排以及相關AGp圖形元件。 凡精於此道之士亦容易實施本發明，包含各種和多種 § 例如尚速緩衝記憶體、靜態隨機存取記憶髏

44541 6 五、發明說明（42) (SRAM)、動態隨機存取記憶體（DRAM)，及其他種記憶體和 元件。 上述本發明強調主電腦特點，典型上與桌上型電腦有 關。上述原理凡精於此道之士均方便應用到膝上型和手提 式電腦。膝上型應用時，膝上宜有内埠和外埠，直接存取 於升格卡以任何適當方式連接的PC I匯流排11 6。 上述說明書中所用術語和表達方式，供說明之用而非 限制，使用該術語和表達方式無意排除所示和所述特點之 等效物，或其部份，.須知本發明範圍是以下列申請專利範 圍加以限定和限制。

第45頁

Claims (1)

1. 44541 6 六、申請專利範团 I一種電腦系統，包括 (a) 該電滕系統含有第一處理機，以電氣方式輕合至 pci匯流排； (b) 第二處理機，以電氣方式叙合至該電腦系統，只 通過該PCI匯流排；和 (c) 該第二處理機執行該電腦系統用之操作系統軟體 者。 、’' 2.如申請專利範圍第1項之電腦***，其中該第一處 理機和該第二處理機係同時施能者° 3·如申請專利範圍第1項之電聪系統，其中該第二處 理機藉***於接電至該PCi匯流排之PU長孔内之卡支持者 〇 4. 如申請專利範圍第1項之電腦系統，又包括： (a) 卡，支持該第二處理機；和 (b) 記憶體和記憶體控制器’利用該卡支持，並以電 氣方式耦合至該第二處理機者β 5. 如申請專利範圍第1項之電腦系統，又包括： (a)第一卡，支持該第一處理機； (b )該第一卡除該PC I匯流排外支持至少一個第一信 號蹤跡，含 RESET、INIT、FLUSH、NMI、SMI、INTR、 STPCLK、FERR、IGNNE和A20M至少其一，將該第一處理機 和第一控制電路接電，其中該第一控制電路提供對EIDE匯 流排、E I DE元件、鍵盤、滑鼠、I S A匯流排、母板ISA元件 、可除去ISA元件、母板主BIOS ROM、DMA控制器、斷續控

   第46頁 4 45416 六、申請專利範圍 制器、軟碟驅動器、通用串列匯流排至少其一的控制；以 及 (c)該第一控制電路係以電氣方式耦合至該PCI匯流 排者。 6.如申請專利範圍第5項之電腦系統，又包括： Ca)第二卡，支持該第二處理機； (b )該第二卡除該PC I匯流排外，支持至少一個第二 信號蹤跡’含 RESET、INIT、FLUSH、NMI、SMI、INTR、 STPCLK、FERR、IGNNE和A2 0M至少其一，將該第二處理機 和第二控制電路接電，其令該第二控制電路提供對以⑽匯 流排、EIDE元件、鍵盤、滑鼠、iSA匯流排、利用該第二 卡支持的ISA疋件、可除去的ISA元件、利用該第二卡支持 的BIOS ROM、DMA控制器、斷續控制器、軟碟驅動器、通 用串列匯流排至少其一的控制；以及 (c)該第二控制電跃及 ^ π & €路係以電氣方式耦合至該PC〖匯流 項之電腦系統，其中該第一控 7.如申請專利範圍第 制電路係南橋者。 8. 如申請專利範固帛 理機係透過北橋電路以電 9. 如申請專利範園第 理機係透過北橋電路以電 10·如申請專利範圍第 理機係透過另一北橋電路 1項之電腦系統，其中該第一處 氣方式耦合至該PC I匯流排者。 1項之電腦系統，其中該第二處 氣方式耦合至該PC I匯流棑者》 8項之電腦系統，其中該第二處 以電氣方式耦合至該PCI匯流棑 44541 6 气、申請專利範圍 者。 11.如申請專利範圍第6項之電腦系統，其中該第二處 理機和該第一處理機係同時施能者。 12，如申請專利範圍第1項之電腦***，其中該’第二處 理機係將該操作***儲存於該第二卡所支持之第二記憶體 内者。 13·如申請專利範圍第1項之電腦系統，其中該第二處 理機係透過介面電路耦合至該PCI匯流排，包括： Ca)第一接收器接收源自該第二處理機之第一信號 ) (b) 第一查詢器’響應該第一接收器接收該第一信號 ’査詢存取該PC I匯流排’以傳送該PC ί匯流排上 之該信號： (c) 第二接收器，從該PCI匯流排接收第二信號；和 (d) 第二查詢器’響應該第二接收器接收該第二信號 ’把該信號通至該第二處理機者。 14.如申請專利範圍第ί項之電腦系統，其中該第二處 理機耦合至該PCI匯流排是透過開關電路，包括預期電路 監督該PC I匯流排上之信號，並響應施能該開關，在該pc ! 匯流排和該第二處理機之間傳送資料者。 1 5, 一種電腦系統之操作方法，包括： (a) 在第一處理機和電腦系統的卩㈡匯流排之間傳送 資料； ’ (b) 在第二處理機和該電腦系統之間僅透過該pci匯

   第48頁 44541 6 六、申請專利範® _ _ . 流排傳送資料；和 (c)以該電腦系統用之該第二處理機執行操作系統軟 體者。 16. 如申請專利範圍第15項之方法，其中該第一處理機 和該第二處理機係同時施能老。 17. 如申請專利範圍第15項之方法，其中該第二處理機 藉***於接電至該PCI匯流排之？(：1長孔内之卡支持者。 18. 如申請專利範園第丨5項之方法，又包括： (a) 把該第二處.理機支持於卡上；和 (b) 利用該卡支持記憶體和記德趙控制器’並將該記 憶體和記憶體控制器以電氣方式耦合至該第二處 理機者13 19. 如申請專利範圍第15項之方法，又包括： (a)支持該第一處理機於卡上； (b )除該PC I匯流排外，把至少一個第一個信號蹤跡 ，包含 RESET、INIT > FLUSH > NMI > SMI ' INTR ' STPCLK ' FERR、IGNNE和 A2 0M至少其一，支持於 該卡上’將該第一處理機和第一控制電路以電氣 方式相連’其中該第一控制電路提供對EIDE匯流 排、E IDE元件、鍵盤、滑鼠、！ SA匯流排、母板 ISA元件、可除去的ISA元件、母板主bI〇s ROjj、 DMA控制器、斷續控制器、軟碟驅動器 '通用串 列匯流排至少其一加以控制；以及 (c) 以電氣方式將該第一控制電路耦至該pC丨匯流排

   第49頁 44541 6 一------------------------—--________ 六、申請專利範園 者》 20. 如申請專利範園第19項之方法，又包括： (a) 支持該第二處理機於第二卡上； (b) 以該第二卡除該PC I匯流排外，支持至少一個第， 二信號蹤跡，含RESET、INI T、FLUSH、NMI、SMI ' INTR - STPCLK 、 FERR 、 IGNNE和A20M至少其一 ’以電氣方式連接該第二處理機和第二控制電路 ’其中該第二控制電路提供對E I DE匯流排、EI DE 元件、鍵盤、滑鼠、ISA匯流排、利用該第二卡 支持之ISA元件、可除去的I SA元件、利用該第二 卡支持之BIOS ROM、DMA控制器、斷績控制器、 軟碟驅動器、通用串列匯流排至少其一加以控制 ;以及 (c) 以電氣方式將該第二控制電路耦合至該PCI匯流 排者。 21. 如申請專利範圍第15項之方法，其中該第一控制電 路係南橋者。 22. 如申請專利範圍第15項之方法，其中該第一處理機 係透過北橋電路以電氣方式耦合至該PCI匯流排者。 2 3.如申請專利範圍第15項之方法，其中該第二處理機 係透過北橋電路以電氣方式耦合至該PC I匯流排者。 24 _如申請專利範圍第22項之方法，其中該第二處理機 係透過另一北橋電路以電氣方式耦合至該PC I匯流排者。 25.如申請專利範圍第2〇項之方法，其中該第二處理機

   44541 6 — 修正 --- 索號；8S116048 I ί請專利範圍 _ 和§亥第一處理機係同時施能者 26·如申請專利範圍第15項之方法，其中該第二處理機 係將該操作系統儲存於該第二卡所支持之第二記憶體内者 <? 27. 如申請專利範圍第15項之方法，其中該第二處理機 係透過介面電路耦合至該PC I匯流排，包括： (a) 利用第一接收器接收源自該第二處理機之第一信 號； (b) 響應該第一接收器接收該第一信號，第一查詢器 即查詢存取該PC I匯流排’以傳送該PC I匯流排上 之該信號； (c) 利用第二接收器從該PC I匯流排接收第二信號； (d) 響應該第二接收器接收該第二信號，第二查詢器 乃將該信號通至該第二處理機者。 28. 如申請專利範圍第15項之方法’其中該第二處理機 耦合至該PCI匯流排是透過開關電路，包括預期電路監督 該PC I匯流排上之信號，並響應施能該開關，在該PC I匯流 排和該第二處理機之間傳送資料者。 29. 如申請專利範圍第1項之電腦系統’其中該第一和 第二處理機係x8 6 —般目的之處理機者。 3 0 · —種電腦系統之開始方法’包括： (a)至少一次的啟動母板、記憶體、視頻電路、鍵盤 、軟碟驅動器，以及該電腦系統的CD-ROM驅動器 至少其一之一部份；

   第51頁 2001.02.27.052 44541 6 六、申讀專利範圍 ~~— ---— (b) 把通常指向存取該電腦系統的長靴元件，以加載 該電腦系統的操作系統之斷績，轉向卡支持處理 機’以電氣方式耦合至該電腦系統之PC丨匯流棑 ;以及 (c) 加載該電腦系統之該操作系統者。 31*如申請專利範圍第30項之方法，其中該項啟動包含 對該電聪系統之ISA為基本元件内之記憶體加以掃描者。 32. 如申請專利範圍第3〇項之方法，其中該項啟動包含 對該電腦系統之PC〖為基本元件内之記憶體加以掃描者β 33. 如申請專利範圍第32項之方法，其中該PCI為基本 之元件’包含TV調諧器元件、聲音元件、硬驅動元件和 SCSI元件至少其一者。 34. 如申請專利範圍第33項之方法’其中位於該PCI為 基本之元件至少其一的該記憶體至少一部份之複本’係複 印於依電性隨機存取記憶體者， 35. 如申請專利範圍第34項之方法’其中執灯該複印之 記憶體者β 、 3 6.如申請專利範園第33項之方法，其中位於該⑽為 基本之元件至少其-的該記憶體至少-部份之複本，係複 印於依電性隨機存取記憶體者。 ^ 其中執打該複印之 37.如申請專利範圍第36項之方法’兵τ 記憶體者。 + 土，其中該卡是利用該 3 8.如申請專利範圍第30項之方法 # β PC I匯流排’以電氣方式耦合至該電腦系統

   第52頁 44541 六、申請專利範圍 3 9,如申 硬驅動器者 40. 如申 執行所指向 41. 如申 載於位在該 4 2.如申 機執行操作 4 3,如申 含另一處理 44. 如申 另一處理機 45. 如申 體包含電碼 46. 如申 1 9 h 者。 47. 如申 該操作系統 48. 如申 氣耦合至第 ~北橋電路 49. 一種 (a)該 張 請專利範圍第30項之方法’其中該長靴元件係 30項 之 方 法* 又 規者 〇 30項 之 方 法， 其 内者 〇 41項 之 方 法1 '又 42項 之 方 法， 丨其 支持 者 0 43項 〇 之 方 法 >其 35項 之 方 法： ’其 續轉 向 者 0 45項 之 方 法 '其 6 請專利範圍第 之斷續使用常 請專利範圍第 卡上之記憶體 請專利範圍第 系統者。 請專利範圍第 機，由該母板 請專利範園第 係同時施能者 請專利範圍第 ，執行使該斷 請專利範圍第 請專利範圍第44項之方 ，而該另一處理機則不 請專利範圍第47項之方 一北橋電路，而該第二 者。 電腦系統，包括 電腦系統包含第一結構 埠； 包括利用該斷讀 中該操作系統加 包括利用該處理 中該電腦系統包 中該處理機和該 中該複印之記憶 中該斷績為INT 法，其t該處理機執行 執行該操作系統者。 法，其令該處理機係電 處理機係電氣耦合至第 支持第一處理機和擴 44541 6 申請專利範圍 (b) 被第二結構支持之第二處理機，通過該擴張埠選 擇性電氣耦合至該電腦系統； (c) 該第二處理機執行該電腦系統用之操作系統軟體 ’而該第一處理機同時施能者。 50‘如申請專利範圍第49項之電腦系統，其中該第一社 構係母板者。 51.如申請專利範圍第49項之電腦系統，其中該擴張填 係PCI長孔者β 52. 如申請專利範圍第51項之電騸系統，其中該第一處 理機和該擴張埠係電氣耦合者。 53. 如申請專利範圍第49項之電腦系統，其中該第二結 構係電路板者·》 54. 如申請專利範圍第53項之電腦系統，其中該電路板 支持PC I匯流排者。 55. 如申請專利範圍第53項之電腦系統，其中該pci匯 流排係選擇性電氣耦合至該擴張埠者。 56. 如申請專利範園第55項之電腦系統，其中該擴張埠 為長孔者。 57. 如申請專利範圍第49項之電腦系統，其中該第一處 理機不執行該操作系統軟體者。 58. 如申請專利範園第49項之電腦系統，其.中該第一處 理機係X86相容性處理機者。 5 9.—種電腦系統之開始方法： (a)進行該電腦系統之自身電力試驗

   第54頁

   44541 6 六 、申請專利範团 ^〜—-~~ (b) 利用第一處理機執行第〜夫 有待執行，存取該電腦系：^造成使用常規 所要執行的該電腦系統之褲朴，靴兀件，以加載 那1乍系# » (c) 把支持第二處理機的卡與讀邮’ 連接； 電腦系統的壙張埠相 試驗’而在該第一次 轉向至該卡； 次斷續，存取該電腦 所要執行的該電腦系 (d)進行該電腦系統之自身電力 斷續之前，將該第一次Sf續 (e )執行該第一次斷績；以及 (f)利用該第二處理機執行第-系統之該長靴元件，以加栽 統之該操作系統者。 60. 如申請專利範圍第59項之方法，其中該自身電力試 驗包含至少一次把母板、記憶體、視頻電路、鍵盤、软碟 驅動器，以及該電腦系統的CD-ROM驅動器至少其一的一部 份加以啟動者〇 61. 如申請專利範圍第60項之方法’其中該項啟動包含 母板、鍵盤和視頻電路者。 62. 如申請專利範圍第60項之方法，其中該項啟動包含 對該電腦系統之I SA為基本元件内之記憶體加以掃描者。 63. 如申請專利範圍第項之方法，其中該項啟動包含 對該電腦系統之PC I為基本元件内之記憶體加以掃描者。 64. 如申請專利範圍第63項之方法，其中該PC[為基本 之元件，包含TV調諧器’元件、聲音元件、硬驅動元件和 SCSI元件至少其一者。 44541 6 六、申言青專淨fJ範I圍 "65.如申請專利範圍第64項之方法，其中位於該PCI為 基本之元件至少其一的該記憶體至少一部份之複本，係複 印於依電性隨機存取記憶體者。 66. 如申請專利範圍第59項之方法，其中該卡是利用諒 PC I匯流排，以電氣方式耦合至該電腦系統者。 67. 如申請專利範圍第59項之方法，其中該長靴元件係 硬驅動器者。 68. 如申請專利範圍第59項之方法，其中該操作系統加 載於位在該卡上之記憶體内者。 69. 如申請專利範圍第68項之方法，又包括利用該第二 處理機執行該操作系統者。 70. 如申請專利範圍第59項之方法，其中該第一和第二 處理機係同時施能者。 71. 如申請專利範圍第59項之方法，其中該第一斷績係 INT 19h者。 7 2.如申請專利範圍第59項之方法，其中該第二處理機 執行該操作系統，而該第一處理機則不執行該操作系統者 〇 73. 如申請專利範圍第72項之方法，其中該處理機係電 氣耦合至第一北橋電路，而該第二處理機係電氣耦合至第 二北橋電路者。 74. —種電腦系統，包括： (a)該電腦系統包含第一處理機，以電氣耦合至PCi 匯流排，

   第56頁 44541 S —~~~_______ _ & ' 中請專利範®^ ~~'^^—-—一 ^""""' (b) 第二處理機，以電氣耦合至該PCI匯流棑； (c) 該第二處理機執行該電腦系統之操作系統軟體和 應用程式； (d) 該第一處理機免於執行該電腦系統之該操作系統 軟體和該應用韃式之重大部份；以及 (e) 該第一處理機和該第二處理機係同時施能者β 75·如申請專利範圍第74項之電腦系統，其中在應用程 式開始對該第二處理機執行後，該第一處理機免於執行該 操作系統執體者。. 76. 如申請專利範圍第74項之電腦系統，其中該第二處 理機係柄合至另一 PC Ϊ匯流排，從而電氣耦合至該pc丨匯流 排者。 77. 如申請專利範圍第74項之電腦系統，其中又包括卡 ，支持該第二處理機者。 78_如申請專利範圍第77項之電腦系統，其中該卡係選 擇性電氣耦合至該電腦系統者。 79.如申請專利範固第78項之電腦系統，其令該電腦系 統包含PCI擴張琿者。 8 0.如申請專利範圍第79項之電腦系統，其中該卡係電 氣輛合至該PCI擴張淳者。 81·如申請專利範圍第79項之電腦系統，其中該第二處 理機係經該PCI匯流排電氣耦合至該電腦系統者。 8 2 ‘一種電腦系統之運作方法，包括： (a)提供第一處理機’以電氣耦合至pci匯流排；

   第57頁 44541 6 _，曰f正 案號 88116048 3 修正 六、申請專利範圍 mJ€ (b) 提供第二處理機，以電氣耦合至PCS[匯流排； (c) 在該第二處理機上執行操作系統軟體和該電腦系 統之應用程式； (d) 對該電腦系統免於利用該第一處理機執行該操作 系統軟體和該應用程式；以及 (e) 同時施能於該第一處理機和該第二處理機者。 8 3.如申請專利範圍第82項之方法，其中在應用程式開 始對該第二處理機執行後，該第一處理機免於執行該操作 系統執體者。 84.如申請專利範園第82項之方法’其中該第二處理機 係耦合至另一 PC I匯流排，從而電氣耦合至該pc 1匯流排者 〇 8 5 ·如申請專利範圍第8 2項之方法’又包括利用卡支持 該第二處理機者。 86.如申請專利範圍第85項之方法’其t該卡係選擇性 電氣耦合至該電腦***者。 87·如申請專利範圍第86項之方法’其中該電腦系統包 含PCI擴張埠者。 88. 如申請專利範圍第87項之方法，其中該卡係電軋耗 合至該PCI擴張埠者。 89. 如申請專利範圍第79項之電腦系統，其中該第二處 理機係經該PC I匯流排電氣耦合至該電腦系統者。 9〇· 一種電膘系統，包括： (a)該電腦系統包含板’支持第一處理機、PCI匯流

   第58頁 2001.02,27.059 44541 6 心中請細顧 ' --，一〆 排，以及相連至該PC丨匯流排以傳送料通過该 PC I匯流排之PC I擴張淳； (b) 該電腦系統包含至少一週邊，相連至該板，包含 硬壤動器 '軟碟儲存元件、SCSI元件、TV調諧元 件、聲音元件’和CD-ROM元件至少其一； (c) 利用卡支持之第二處理機，透過該pci擴張埠選 擇性電氣叙合至該電腦系統；以及 (d) 該第二處理機透過該PCI匯流排至該至少一週邊 之至少其一.者β 9 1.如申請專利範園第90項之電腦系統，其中該電腦系 '含硬驅動器者。 ' 9 ? . . ^ 统4紅如申請專利範園第90項之電腦系統，其中該電腦系 统含軚碟儲存元件者a 系 9^如申請專利範圍第9〇項之電腦系統，其中該電腦 邮3聲音元件者β 如申請專利範團第90項之電腦系統， -ROM元件者。 其中該電腦系 94、 统含GD 9 5 . ，如申請專利範圏第9〇項之電腦系統，其中該第一 9和該第二處理機同時施能者。 處 6,如申請專利範圍第90項之電腦系統，又包括該第一 9機’以電氣耦合至第一北橋者。 .如申請專利範圏第96項之電腦系統，又包括該 機’以電氣耦合至第二北橋者。 Π 〇 ^ *如申請專利範圚第97項之電腦系統，又包括該第一

   第59頁 445416 六、申請專利範圍 處理機，以電氣耦合至另一PCI匯流排，從而電氣耦合至 該PCI匯流排者。 99. 一種電腦系統，包括： (a) 該電腦系統含有第一處理機、第一 BIOS、第一系 統記憶體、匯流排，以及電氣相連該匯流排、該 第一處理機，和該第一系統記憶體之第一電路； (b) 該第一電路包含該第一系統記憶體用第一裁決器 和第一控制器之至少其一； (c) 該第一 BIOS適於構成該第一電路； (d) 該電腦系統包含第二處理機、第二BIOS、第二系 統記憶體，以及電氣相連該匯流排、該第二處理 機，和該第二系統處理機之第二電路； (e) 該第二電路含該第二系統記憶體用第二裁決器和 第二控制器之至少其一；以及 (f) 該第二BIOS適於構造該第二電路者。 100, 如申請專利範圍第99項之電腦系統，其中該第一 處理機只透過該PC I匯流排與該第二處理機電氣相接者。 1 0 1.如申請專利範圍第9 9項之電腦系統，其中該第一 電路為第一北橋電路，而該第二電路係第二北橋電路者。 102. 如申請專利範圍第99項之電腦系統，其中該第一 電路包含該第一控制器和該第一裁決器者。 103. 如申請專利範固第99項之電腦系統，其中該第二 電路包含該第二控制器'和該第二裁決器者。 1 0 4.如申請專利範圍第1 03項之電腦系統，其中該第二

   第60頁 t JJ^±541 6 ____ %、申靖專利範团 裁決器為供PCI匯流排用者》 105. 如申請專利範圍第102項之電腦系統’其中該第一 電路為北橋者。 106. 如申請專利範圍第1〇3項之電腦系統，其中該第二 電路為北樯者。 107. 如申請專利範圍第99項之電腦系統，又包括卡支 持該第二處理機和該第二電路者β 108. 如申請專利範圍第99項之電腦系統，又包括PCI匯 流排’把該第一電路和第二電路相連者。

   109·如申請專利範圍第1〇7項之電臈系統’其中該卡是 利用該PCI匯流排以電氣方式連接於該電腦系統者。 110.如申請專利範圍第102項之電腦系統，其中該第一 裁決器為PCI裁決器者。 1Π·如申請專利範圍第102項之電腦***，其中該第二 裁決器為PCI裁決器者》 112. —種電臈系統，包括： (a) 該電腦系統包含板，支持第一處理機、第一系統 記憶體、PC I匯流排、以電氣連接至該pc I匯流排之pc I擴 張埠’以及電氣相連該PCI匯流排、該第一處理機和該第 一系統記憶體之第一電路； J (b) 該第一電路包含第一pci控制器、第一pc〖裁決器 ’和該第一系統記憶體.用第一記憶體控制器之至少其一； (c) 卡選擇性電氣'連接至該PCI擴張埠，當該卡係選’ 擇性電氣連接至該PCI擴張痒、該第二處理機，和令^一

   第61頁 44541 6 六、申請專利範圍 系統記憶體時，該卡支持第二處理機、第二系統記憶體， 以及電氣相連該PC I匯流排之第二電路；以及 (d)該第二電路包含第二PCI控制器、第二pc I裁決器 ，和該第二系統記憶體用的第二記憶體控制器至少其—者 〇 113. 如申請專利範圍第112項之電腦系統，其中該第一 電路為第一北橋電路，而該第二電路係第二北橋電路者。 114. 如申請專利範圍第112項之電腦系統，其中該第一 電路包含該第一 PC I控制器、該第一 PC I記憶體控制器，和 該第一 PCI裁決器者。 115. 如申請專利範圍第112項之電腦系統，其中該第二 電路包含該第二PCI控制器、該第二PCI記憶體控制器，和 該第二PCI裁決器者。 116·如申請專利範圍第112項之電腦***，又包括卡支 持該第二處理機和該第二電路者《 117•如申請專利範圍第112項之電腦系統，又包括pci 匯流排，把該第一電路和第二電路相連者》 118. 如申請專利範圍第116項之電腦系統，其中該卡是 利用該P C I匯流排以電氣方式連接於該電腦系統者。 119. 一種電腦系統，包括： (a )該電腦系統含板’支持第一處理機、第一系統記 憶體、第一 BI OS、PC I匯流排、以電氣連接至該pc I匯流排 之PC I擴張埠，以及電4相連該PC I匯流排、該第一處理機 ，和該第一系統記憶體之第一電路； 第62頁 4454l6 六、申靖專~ ~~~ -"""""" (b)該第一 BIOS適於構成該第一電路； (<〇卡選擇性電氣連接至該pcI擴張蟑，當該卡係選 擇眭電氣連接該PCI擴張埠、該第二處理機，和該第二系 統記憶趙時’該卡支持第二處理機、第二系統記憶體、第 — BIOS ’以及電氣連接該pcI匯流排之第二電路： (d)該第二Bl〇s適於構成該第二電路者。 其中該第一 其中該第二 其中該第一 其中該第一 又包括電碼 以 120.如申請專利範圍第n9項之電腦系統 BIOS係利用該第一處理機執行者。 1 2 1.如申請專利範圍第11 9項之電腦系統 bios係利用該第二處理機執行者。 122.如申請專利範圍第ι19項之電腦系統 Bi〇S是在該第二BIOS之前執行者。 123‘如申請專利範圍第119項之電腦*** 和第二處理機為一般目的之處理機者。 1 24.如申請專利範圍第1 1 9項之電腦系統 ，使通常指向存取該電腦系統的長靴元件之斷續轉向， 加載該電腦系統之操作系統於該卡上者。 U電腦系統’包括：…處理機、第-系統 -己降想』電腦系統包含板’《夺#速接炙該匯流排之擴 2體:第-_、匯流排、以電^處理機，和該第一 張琿，以及電氣相連該匯流排、該第 (b) 該第一 BIOS適於構成該第一電路 (c) 卡選擇性電氣連接至該擴張痒 當該卡係選擇性

   第63頁 系統s己憶體之第一電路； '445416 六、申請專利範圍 電氣連接該擴張埠、該第二處理機’和該第二系統記德體 時，該卡支持第二處理機、第二系統記憶體、第二BIOS， 以及電氣連接該匯流排之第二電路；以及 (d)該第二BIOS適於構成該第二電路者。 126.如申請專利範圍第125項之電腦系統，其中該第一 BIOS係利用該第一處理機執行者。 12 7.如申請專利範圍第125項之電腦系統，其中該第二 BIOS係利用該第二處理機執行者。 128. 如申請專利範圍第125項之電腦系統，其中該第一 BIOS是在該第二BIOS之前執行者。 129. 如申請專利範圍第125項之電腦系統，其中該第一 和第二處理機為一般目的之處理機者。 1 3 0.如申請專利範圍第1 2 5項之電腦系統，又包括電碼 ，使通常指向存取該電腦系統的長靴元件之斷績轉向，以 加載該電腦系統之操作系統於該卡上者。 131. —種電腦系統，包括： (a) 該電腦系統包含第一處理機、第一系統記憶體、 PC I匯流排，以及電氣相連該PC I匯流排、該第一處理機， 和該第一系統記憶體之第一電路； (b) 該第一電路包含第一控制器，有記憶體解碼器可 供_第一系統記憶體施能； (c) 該電腦系統包含第二處理機、第二系統記憶體， 以及以電氣相連該PC I ®流排、該第二處理機，和該第二 系統記憶體之第二電路； IIHI 第64頁 44541 6 六、申請專利範圍 ' (<!)該第二電路包含第二PCI控制器、第二PCI裁決器 ，和該第二系統記憶體用的第二控制器至少其一； (e )該第二電路解碼記憶體由該PC Ϊ匯流排定址’而 該記憶體解碼器可由該PC I匯流排定址之該記憶體解碼， 而使該第一電路失效者。 13 2.如申請專利範圍第131項之電腦系統，又包括卡， 支持該第二電路和該第二處理機者。 133.如申請專利範圍第131項之電腦系統，其中該第一 電路為北橋電路者。. 1 34. —種電腦系統，包括： (a)該電腦系統含有第一處理機、第一系統記憶體、 PC Ϊ匯流排，以及電氣相連該PC I匯流排、該第一處理機， 和該第一系統記憶體之第一電路； (b )該第一系統記憶體含組態資訊，包含BI 0S資料表 、斷續表、元件面積至少其一； (c )該電腦系統含有第二處理機、第二系統記憶體， 以及以電氣相連該PC I匯流排、該第二處理機，和該第二 系統記憶體之第二電路；以及 (d )該第二系統記憶體含該組態資訊之至少一部份者 〇 135.如申請專利範圍第134項之電腦系統，又包括卡， 支持該第二電路和該第二處理機者。 13 6.如申請專利範圍第134項之電腦系統，其中該第二 卡利用PC I長孔選擇性連接至該電腦系統者。

   第65頁 445416 六、申請專利範圍 137. —種電腦系統之開始方法，包括： (a) 提供該電腦系統以第一處理機、第一系統記憶體 、PCI匯流排，以及電氣相連該PCI匯流排、該第一處理機 ，和該第一系統記憶體之第一電路； (b) 於該第一系統記憶體内儲存組態資訊，包含BI 0S 資料表、斷續表、和元件面積至少其一； (c) 提供該電腦系統以第二處理機、第二系統記憶體 ，以及電氣相連該PC I匯流排、該第二處理機，和該第二 系統記憶體之第二電路；以及 (d) 把該組態資訊的複本從該第一系統記憶體傳送到 第二系統記憶體，以供該第二處理機使用者。 138. 如申請專利範圍第137項之電腦系統，其中該PCI 匯流排以電氣耦合至介面電路，從而電氣耦合至另一 PCI 匯流排，以電氣耦合至該第二電路者。 13 9.如申請專利範圍第138項之電腦系統，其中該介面 電路、該第二處理機、該第二記憶體，和該第二電路，係 利用卡支持者。 1 40,如申請專利範圍第1 3 7項之電腦系統，其中該組態 資訊係使用視窗空間傳送者。 1 41. 一種電腦系統之開始方法，包括： (a) 該電腦系統含有第一處理機、第一系統記憶體、 PC ί匯流排，以及電氣連接該PC I匯流排 '該第一處理機， 和該第一系統記憶體之第一電路； (b) 該第一電路包含該PCi匯流排用之至少第一 PCI裁

   第66頁 4 46 416 六、申請專利範圍 決器； (C)該電腦系統包含第二處理機 '第二系統記憶體， 以及電氣相連該第二處理機和該第二系統記憶體之第二電 路；以及 (d)該第二電路包含該PCI匯流排之第二PCI裁決器者 〇 142.如申請專利範圍第141項之方法，其中該第二處理 機、該第二系統記憶體，和該第二電路，是利用電氣連接 至該電腦系統之卡，.透過該PCI匯流排支持者。 1 43. —種電腦系統，包括： (a) 該電腦系統包含第一處理機、第一系統記憶體、 PC I匯流排，以及電氣連接該PC I匯流排、該第一處理機， 和該第一系統記憶體之第一電路； (b) 該第一電路包含該PCI匯流排用之至少PCI裁決器 ；以及 (c) 該第一電路包含該PC I裁決器用可施能和失效控 制至少其一者。 144. 如申請專利範圍第143項之電腦系統，其中該第一 電路係利用電氣相連至該電腦系統之卡支持者。 145. 如申請專利範圍第143項之電腦系統，其中該PCI 裁決器用可施能和失效控制，即失效者。 146. —種電腦系統，包括： (a)該電腦系統，包含第一處理機、第一系統記憶體 、PC I匯流排，以及電氣相連該PC I匯流排、該第一處理機

   第67頁 44541 6 六、申請專利範圍 ，和該第一系統記憶體之第一電路： (b)該第一電路包含記憶體屬性，含該第一系統記憶 體至少一部份的至少閱讀、書寫，和高速緩衝記憶體特性 9 (C )該電腦系統包含第二處理機、第二系統記憶體， 以及電氣連接該第二處理機和該第二系統記憶體之第二電 路；以及 (d)該第二電路含該記憶體屬性者。 1 4 7. —種電腦系毵之操作方法，包括： (a) 提供第一處理機、第一系統記憶體、PCI匯流排 、以電氣相連該PCI匯流排、該第一處理機，和該第一系 統記憶體之第一電路； (b) 提供該具有記憶體屬性之第一電路，含有該第一 系統記憶體至少一部份的至少閱讀、書寫、高速緩衝記憶 體特性； (c) 提供第二處理機、第二系統記憶體，以及電氣相 連該第二處理機和該第二***記憶體之第二電路； (d) 把該第一系統記憶體之該記憶體屬性，移送到該 第二電路，以提供該第二系統記憶體至少一部份之等效閱 讀、書寫、高速缓衝記憶體特性者。 U8. —種電腦系統，包括： (a)該電腦系統，含板支持第一處理機、第一系統記 憶體、PC I匯流排、電氣連接至該PC I匯流排之PC I擴張埠 ，以及電氣相連該PCI匯流排、該第一處理機，和該第一

   第68頁 ^ 4 4 5 41 6 i ___ - I 丨一 六、申請專利範圍 系統記憶體之第一電路； (b) 該電腦系統包含一組旁帶信號，電氣連接至該第 一處理機’含 RESET、INIT、FLUSH、NMI、SMI、INTR、 STPCLK、FERR、IGNNE和 A20M至少其一； (c) 卡選擇性電氣連接於該pc ί擴張琿，當該卡係選 擇性電氣連接於該PCI擴張埠、該第二處理機，和該第二 系統記憶體時，該卡支持第二處理機、第二系統記憶體， 以及電氣相連該PC I匯流排之第二電路，·以及 (d) 在該卡上之電子件，監督斷績向量用該PCi匯流 排上之信號，並響應察覺該斷續向量，對該第二處理機認 定INTR旁帶信號者。 14 9. 一種電腦系統操作方法，包括： (a) 提供板’支持第一處理機、第一系統記憶體、 PC I匯流排、電氣連接於該PC I匯流排之PC I擴張埠，以及 電氣相連該P C I匯流排、該第一處理機，和該第一系統記 憶體之第一電路； (b) 由該第一處理機接故一組旁帶信號，包含reset 、INIT 、 FLUSH 、 NMI 、 SMI 、 INTR 、 STPCLK 、 FERR 、 IGNNE 和A20M至少其一； (c) 提供卡選擇性電氣連接至該PCI擴張埠，當該卡 係選擇性電氣連接於該PCI擴張埠、該第二處理機，和該 第二系統記憶體時’該卡支持第二處理機、第二系統記憶 體’以及電氣相連該PC ί匯流排之第二電路；以及 (d) 利用斷績向量用之該卡監督該PCI匯流排上之信

   第69頁 445416 六、申請專利範圍 號’並響應察覺該斷續向量，對該第二處理機認定INTR旁 帶信號者》 150. —種電腦系統之操作方法，包括： (a) 提供板支持第一處理機、第一系統記憶錄、pci 匯流排、電氣連接於該PC I匯流排之PC I擴張埠，以及電氣 相連該P C I匯流排、該第一處理機，和該第一系統記憶體 之第一電路； (b) 卡選擇性電氣連接於該PCI擴張埠，當該卡係選 擇性電氣連接於該PCI擴張埠、該第二處理機，和該第二 系統記憶體時，該卡支持第二處理機、第二系統記憶體， 以及電氣相連該PCI匯流排之第二電路； (c )實現組態值’表示該第一系統記憶體之大小，使 操作系統顧慮到該第二系統記憶體之大小，與該組態值相 對應者。 151. —種電腦系統之操作方法，包括： (a) 提供板支持第一處理機、第一系統記憶體、匯流 排、電氣連接至該匯流排之擴張燁’以及電氣相連該匯流 排、該第一處理機和該第一系統記憶體之第一電路； (b) 對該第一處理機認定旁帶信號A20 ; (c) 提供卡選擇性電氣連接該擴張蟀，當該卡係選擇 性電氣連接於該擴張埠、該第二處理機和該第二系統記憶 體時，該卡即支持第二處理機、第二系統記憶體，和電氣 相連該匯流排之第二電路；以及 (d) 響應該旁帶信號A20對該第一處理機之認定，而

   第70頁 44541 6 六、申請專利範圍 對該第二處理機認定A20旁帶信號者。 152. —種電腦系統之操作方法，包括： (a )提供第一系統記憶體、匯流排，以及電氣相連該 匯流排、該第一處理機，和該第一系統記憶體之第一電路 » (b)對該第一處理機認定旁帶信號A2 0 ; (c )提供第二處理機、第二系統記憶體，以及電氣相 連該匯流排、該第二處理機，和該第二系統記憶體之第二 電路；以及 . (d)響應該旁帶信號A20對該第一處理機之認定，而 對該第二處理機認定A 2 0旁帶信號者。