C € 經濟部智慧財產局貝工消费合作杜印製 A7 _B7_ 五、發明說明（，） 發明背晉： 本發明係騮於一種半導體記憶體裝置，更特別的是， 係關於一靜態随機存取記憶體裝置（簡稱SRAH),其中， ‘記憶單元中之穗定度可Μ在讀/寫操作期間被改善。 近來，半導體記憶裝置之稹體性已大大增加。半導體 記憶裝置可大略分為兩種：一種是讀/寫記憶體，而另 一種則是睢謓記億體。對於讀/寫記憶驩而言，也有兩 樺梨式：動態陳機存取記憶髖（DRAM)M及靜態隨機存取 記憶體（SRAM)。DRAM典型地包含數個記憶體單元，其包 含一電晶體及一電容器6因此DRAM係在積體中為主要的 記憶體裝置。 然而，因為DRAM需要大虽的功率消耗，所Μ在需要較 高速操作及低功率消耗的情形下，則SRAM是較被看好的。 如已知，因為SRAM的記憶單元通常包含6個電晶髖或 4 電晶體2個電附，而構成一閂鎖，所以S R A Μ對降低 功率而言是一優良的半導體記億裝置。 然而，有一問題，即是當SRAM在低功率電壓及/或在 低溫度下被驅動時，則SRAM之單元穩定度被大大地降低 ，使得資料之穩定度也隨著降低。特別是，這個問題在 使用於可擁式而由低電壓鼷動之電子裝置顯示更為明顯。 發明概述 本發明是用來解決上述之問題。本發明之目的係用來 提供一半導髑記憶裝置，其記憶單元之穩定度即使在低 功寒及/或低溫之操作下，其記憶單元之穩定度亦為高。 -3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） -------裝i ------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消费合作社印製 426855 A7 _B7_ 五、發明說明（* ) 本發明之另一目的係提供具有數個次區塊之靜態随機 存取記憶體，其中單元節點之電懕位準可在讀/寫操作 期間瓒免被不想要的改變》 根據本發明之一方面，提供一半専體記憶裝置，包含 一位元媒及一反相位元線；耦合於位元線及反相位元線之 間之記憶簞元，用K舖存資料；及一耦合於位元線及反 相位元镍之間之重寫電路以重寫儲存於記憶單元之資料 於記憶單元之中。 在一較佳實_例中t裝置係一靜態随機存取記憶體。 重寫電路包含：一第一 MOS電晶體，其源極-汲極路徑係 耦合於位元線及接地，而其閘極則與耦合反相位元線耦 合；及一第二MOS電晶髖，其源極-汲極路徑係耦合於反 相位元線及接地之間，而其閛極則與位元線耦合。而且 ，裝置可具有等於或低於2伏特之低電源電壓。 根據太發明之另一方面，提供有一半導體記憶裝置， 包含：一位元線及一反相位元線；一連接於位元線及反 相位元線之間之記憶單元Μ用於儲存資科；及連接於位 元線及反相位元媒之重寫電路，用於重寫儲存於記憶單 元之畢寫電路，以回磨，至少一譲/寫控制信號，用於 控制記憶簞元之謫/寫操作。在一特定之實施例中，重 寫霉路包今：第一 HOS電晶體，其源極-汲極路徑係耦合 於位元接及接地之間，而其閛極則與反相位元線耦合（ 連接）；一第二MOS電晶體，其源極-汲極路徑係耦合於反 相位元線及接地之間，而其閘極係耦合於位元線••及一 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) •裝------——訂------|--丨_線(- 經濟部智慧財產局員工消費合作社印製 A7 _B7_五、發明說明（4 ) 梓制電晶體，其源極-汲極路徑係耦合於第一及第二MOS 霄晶體之源極及接地之間，而及閘極則耦合於讓/寫控 制信號。控制電晶體係回應對應相對之行解碼信號而閘 1 極化。 在另一較佳實豳例，重寫電路包含：一第一電晶髏， 其源極-汲極路徑係耦合於位元線及接地之間，而其閛 樺則與反枏位元線耦合；一第二電晶體，其源極-閘極 路徑係耦合於反相位元線及接地之間，而其閘極則與位 元線耦合；及一第一及第二控制電晶賸，其源極-汲極 路掙係以串聯方式耦合於第一及第二MOS電晶體之源極 及接地之間，而其閘極則分别與對應之讀/寫控制信號 耦合，其中第一控制電晶體僑回懕對應之行解碼信號而 ‘閛楝化，而第二控制電晶體則回應於晶片選擇信號及區 塊選擇信號之結合而閘極化。而且，重寫電路更進一步 包含：一反相器，用以反相區瑰選擇信號；—NOR閘極， 用於接收反相器之輸出及晶Η遵擇信號，而能夠產生其 輸出至第二控制電晶體。 根據本發明之另一方面，提供有一半導體記億裝置. 包含有：一位元線及一反相位元線，一記億單元耦合於 位元嫦及反相位元線之間，用於醏存資料，一字元線， 用於接達記憶單元；一均衡化單元，用於預充電及均衡 化位元線及反相位元線；一重寫電路，耦合於位元線及 反相位元線之間，用Κ重寫包含在選擇區塊，但是與非 瓔擇行有關之記憶單元中之資料。 ;> --------------裝--- (請先閲讀背面之注意事項再填寫本頁) 訂.. -線- 本紙張尺度適用中國圉家標準（CNS)A4規格（2〗0 X 297公釐） 經濟部智慧財產局貝工消费合作社印製 ¢26855 a7 '_B7_ 五、發明說明（4 ) 在本發明之較佳實施例中，重琴電路包含：一對重寫 電晶體，每一個都有在位元線及反相位元線之間之交叉 耦合之閘極及汲槿，用以拉下在位元線及反相位元線之 間具有相對低電壓位準之一個；一第一控制電晶體，用 Μ控制重寫電晶體之啟動，Μ回應行解碼信號；及一第 二控制電晶體，用來控制重寫爾路使得當記憶單元之行 未被選擇時，重寫電路即啟動，Μ回應晶片選擇信號及 區塊選擇信號。 圖式簡箪說明 為了能更進一步了解本發明及其優點，琨在請參考下 列描述及其伴隨之圖示： 第1圖係用於顯示記憶單元組態及一般半導體記憶裝 置之讀/寫方法之電路圖； 第2Α及2Β圖顯示第1圖中單元節點之鼋壓特性之波形； 第3圖係一半導體記億裝置之電路圖，具有重寫電路 ，此亦是根據本發明之一較佳實腌例來顯明； 第4圖係根據本發明之較佳實施例，顯示第3圖之重 寫電路之詳细電路圖； 第5圖係一時序圖，用Μ顯示用於測試根據本發明之 第3匾中所示之半導體記憶裝置中之單元節點之變化， 並與第1圖中之記憶體裝置比較；及 第6Α及6Β圖係波形圖，用於顯示第3圖中所示之單元 節點之電壓特性。 本發明之詳细描述： 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） (請先閲讀背面之注意事項再填寫本頁) 裝--------訂i ,- -N, -----:!線( 五、發明說明（r Α7 Β7 釋明了 解發地 先本入 將由深 , 欲.更 前示於 之顯便 置便 Μ 裝 Κ , 憶 ，圖 記置 1 體裝第 導體考 半憶參 之記要 明取需 發存道 本機 ， 據隨題 根態問 釋靜之 解之決 # 般解 1 所 € 經濟部智慧財產局員工消费合作社印製 解本發明。 第1圔係由本發明人所使用之SRAM之電路圖，其顯示 記憶翬元及與SRAM之行相關謓/寫方法。參考第1圖， 篇苜示有100A至〗00B之複數條行，毎一行皆包含一位元線 (U,及一反相位元線/ BL, —均衡器20，其預充電及均衡化 位元線BL及反相位元線/ BL,—上拉簞元60,用於在讀取 期間或預充電期間供應電流至位元線BL及反相位元線/ BL,及行閘檣單元80A及80B。行閘單元80A係耦合於位元 線BL及資料線DB,而行閘單元80B則耦合於反相位元線/ RL及一反相資料線/ DB之間，K至於電氣耦合他們，Μ回 _於對應行解碼信號YD1至YDN。 存此組態中，記憶單元可藉由對應字元線之放動而選 擇性地接達，使得資料可由電荷分享*經由對應字元線 及反相字元線而被讀取或寫入。位元線BL及反向位元線 /!Η.之資料可被傅送至/自資料線DB及反1¾資料線，瑄 是藉由行閘II元80A及80B所達成的。 然而，此種塑式之SRAH有一問題，即是單元資料在低 功率電懕（例如等於或小於2伏特）之操作下，或在低溫 (例如等於或小於- 40¾)之操作下會被減弱。特別是，此 —問題在此種使得單位單元包括TFTs(薄膜電晶體}作為 負載單元令S R A Μ特別普遍。 « 7 --------------裝--- (諳先閱讀背面之注意事項再填寫本頁) 訂· --線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x297公釐） 426855 A7 經濟部智慧財產局員工消费合作社印製 B7_五、發明說明（& ) 一般而言，钽含大量.記憶單元之半導體記億裝置可被 區分為數個次區塊，而包含在半導體裝置中之字元線之 每一個可被分割成數個，用以減少其上之負載。例如， 在一區塊中之字元線可由64個記憶簞元分享。即是，假 使.撰擇了一字元線.64個記憶單元之接達電晶體偽同時 打開。在另一個範例中，在一區塊中之字元線中可由128 髑輩元之記憶單元共享。在此吠況下，假使半導體記憶 裝冒係，例如所謌之<8乘積（即是一次寫入及謓取8個資 料），資料除了所選擇之8個記憶單元，不能自與同一個 字元媒128個記憶單元之其餘120個記憶單元謓取或寫入 。換言之，在128個行解碼信號YD1至YDn(此例中η為128) 中，衹有8個行解碼信號為活性的，其餘之120個行解碼 信號則為非活性的。 然而，在未選擇的120個記憶單元中，除了行閘極之外 皆執行謂取循瑁操作，如同所選擇之8單位記憶單元。 専詳湘地說，在未選揮單位記憶單元之前，因為位元線 IU及反相位元線/BL係預充電至功率罨壓Vcc,單元節點 ΓΝ1及CH2之電壓位準係漯浮的而使得翬元穩定度降低， 因而使得降低讀取/寫入操作。除此之外，這個現象在 低功率電壓操作或在低溫操作下變得很普遍。 此後，為了詳細解釋而能使熟悉此領域之技蕕人士實 胞此發明，本發明之較佳實施例將於Μ下參考伴隨圖示 來說明。 第3 _愫一電路圖，用於顯示具有重寫電路之靜態隨 -8 ^ (請先閲讀背面之注意事項再填寫本頁) Γ
--- I 訂 本紙張足度適用中國國家標準（CNS)A4規格（2KN 297公釐） € 經濟部智慧財產局員工消费合作社印製 A7 _B7_ 五、發明說明（7 ) 機存取記憶體，其係根據本發明之較佳質施例。 參考第3圓，S R A Μ包含複數個行C Μ 1至C Μ η。作為一實 嘸例，行CM1包含一位元線BL1及一反相位元線/ BL1,複 齡俩記憶輩元4Α-1至4A-a,每一個皆耦合於位元線BL1及 反相位元線/ B L 1之間，一均衡化單元2 A ,用於預充電和均 衡化位元媒8 U及一反栢位元線上拉單元6A,用 於在講取操作或預充電期間供應電流至位元線BL1及反 相位元線/ BU,及行閘極單元8AL及8AR。行閘極單元8AL 係耦合於位元線B U及一資料孃D B ,然而行閘緣單元 8AR係耦合於反相位元線/ BL1及一反相資料線/ DB,使得 電氣耦合他們，以回應相對應之行解碼信號YD1。行CM1 亦包含一重寫電路〗0A,耦合於位元線BL1及反相位元線/ BL1之間，其重寫與污性記憶單元有關之並包含在行CM1 記憶犟元之資料。更詳盡地說，重寫電路重寫儲存於記 憶輩元之資料，其包含在所選擇之區塊及未選擇之行， 以冏應行解碼信號YD】，一區塊位址信號BU-SEL及一晶 Η撰擇信虢CS。 第4圖係根據本發明之一實施例之重寫電路之詳细電 路圖。 參考第4 重寫電路包含一重寫郜分30及一電流控 制部分50。虜寫部分30包含兩個交叉耦合之M0S電晶體 Ν1及Ν2。即是，NM0S電晶體Ν1之閘搔及NH0S電晶體Ν2之 汲裱皆共同耦合至反相位元線/ BL,而Ν2之閘極及Ν1之汲 極亦共囿耦合至位元線BL。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------* 裝 — 1 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 426855 A7 _B7_五、發明說明（方） 如上述姐態之S寫部份30,拉下位元線BL及反相位元 線之一，並在一個較另一個低的情況下上拉另一個。目 前之控制部50包含兩個HMOS電晶體N3及}Η, Μ串聯方式 耦合於NM0S電晶體Ν1及Ν2之共同汲極節點及一接地。 NMOS霄晶體Ν3之閘掻係被Ife加Μ —反相行解碼信號/ YDI 而NM0S電晶體Ν4之閘極係囫應於晶片選擇信號CS及區塊 位址信號B U - S E L而被控制。更詳盡地說，電流控制部 分50更包含一反相器Ν6,用於反轉區塊位址信號BLK-SEL 及-N0R閘橄Ν5用於N0R -操反相器Ν5之輪出及晶Η選擇信 號CS, Μ便製造其結果至NH0S電晶體Ν6之閘極之結果。 因ft. NM0S電晶體Κ4在行被包含於所選擇之區塊但行本 身妝不被S擇Μ回應區塊位址信號HLK-SEL,晶片選擇信 虢CS及行解碼信號 CS可Μ不被採用。 輩地被概加以區塊 及反相器Nfi。除此 橄之信號可以互枏 叉，蓽寫部分30 之，而其他電路元 iDi時被回轉。在此，晶片選擇信號 検言之，NM0S電晶體N4之閘極可K簡 位址信號BLK-SEL而不需要NOR閘極N5 之外，胞加至NM0S電晶體N3及N4之閘 轉換。 之NM0S電晶體可Μ由PM0S電晶體取代 件衹要他們互相交錯而能比較位元線 (請先閱讀背面之注意事項再填寫本頁)
C 裝--------訂i
-----;!線 C 經濟部智慧財產局員Η消費合作社印製 BL及反相位元線/ BL之電壓位準，Μ用於根據比較結果 h 拉一。 存電流控制部分 其他電流路徑控制 參考第3圖，均 50中，NM0S電晶體可由PM0S電晶體及 電路元件取代（例如傳送閘）。 衡化單元2Α,記憶單元及上拉單元6Α -10- 本紙張尺度適用中國國家標準（CNS)A i規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 _B7_ 五、發明說明（9 ) 係詳湘地描述於範例中，而且他們可被另外組態，如同 習知技藝一般。 在此，參考第3及4圃，根據本發明之較佳實施例， 將會解釋靜態隨機存取記憶體。 參閲第3鬮，在行CM1中，均衡單元2A之三個PMOS電晶 髒MP1, MP2及MP3係為WER-EQB信號之閘極，其在讀/寫 调期期間係為"高”位準。因此，均衡單元2A之PMOS電晶 髒MP],MP2及HP3係在讀/寫作業期間被關閉而使其成為 無钕。杏BI丨，WER-EQB信號為”低"位準而使得PMOS電晶 艚MPUMP2及MP3開故，藉此預充電及均衡化位元線BL及 反相位元線/ BL至電颸Vcc。 在上拉單位6A中，狍加至PMOS電晶體MP4及HP5之閘極 在寫入作業期間係在”高”位準，而在其他時間為”低”位 準。因此，PM0S電晶體MP4及MP5可被開故，除非寫入作 業已完成。又，行閛單元8AL及8AR偽由行解碼信號YD1 所捽制。 在另一方面，參閱第4圖，兩個NM0S電晶體N1及N2, 其構成輩寫部份30,放大在位元線BL及反相位元線/ BL 之窜限差，而能重新寫入，如上所逑。此外，反相行解 碼信號/ Y [) ΐ (在此，” I ”代表1至η )係施加於N MO S ®晶N 3 , 其被關閉而使得重寫操作不能在所選擇之行被執行，此 係基於行解碼器。換言之，NM0S電晶體N3係由行位址所 捽制。當行被選擇時，相對應之行解碼信號YD I係在”低" 位準，否則，其為”高”位準。因此，衹有包含於未被選 -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝！ 1訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 4^SQ55 B7_ 五、發明說明（、° ) 擇之行之重寫電路可Μ操作。又，因為行解碼信號YD I 係自行位址產生具此像單元謓/寫作業所霈要的，所Μ 本發明S寫電路不需要任何額外的電路，Μ用於產生重 寫甯路之NMOS電晶體Ν3之各別控制信號。 如上所述，謓取週期係對包含於行位址中之記憶單元 所執行的，瑄進而減少了單元镣定度。因此，未選擇行 之爾寫罨路感應並放大在未選擇行之位元線BL及反相位 元線/BL之電壓差，使得在記億單元之單元節點之電壓位 準可維持於初始狀態。在此，記億單元之單元節點係藉 由字元線故動而電氣耦合於位元線BL及反栢位元線/ BL之 間。 例如，第3圔之字元線WL1被假設為在活性之”高”位 準而行CM1則由行位址所選擇。假使位元線WLl在”高”位 準，則記憶單元CELL11____至CELLnl之接達電晶體係開 敗，使得單元節點係分別電氣耦合至對應之位元線及反 相位元線。例如，在行CM1中之CELL11之儲存節點A&B係 银合卒位元線BU及反相位元線/ BL1而在行CMn中之CELL nl之儲存節點C及I)係耦合至位元線BU及反相位元線/ BLn «在比，假使在未選擇行CMn中之記憶單元CELU1儲存" 高”位進資料，則位元線之電壓位準BU變得較反相位元 線/Bin之電壓位準為高。因此，在行CHn中之重寫電路 10B之HMOS電晶體N2B首先開啟而拉下反相位元線/ BLn, 其萝得”低”位準。接著，由於/ B U之”低”位準，重寫電 路10B之HMOS電晶體N1B係持續地翮閉，使得位元線BLn -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公* ) (請先閱讀背面之注意事項再填寫本頁) -裝--------tT··! -------線(. 經濟部智慧財產局貝工消费合作社印製 A7 _B7_ 五、發明說明（11 ) 維持在”高"位準。因此，記憶簞元CEUnl(4B-l)係K原 始育料重新寫入。因此，因為記憶單元4B-1之節點C及D 可K維持原始電壓位準，而增加了記憶單元之穗定度。 在第4圖中，MOR閘極H5及反相器H6產生控制信號，用 於梓制NMOS控制電晶體N4之閘極，這是基於區塊位址信 號BKD-Sta及晶片選擇信號CS,如上所述。在此，晶片選擇 信號衹有存晶片被S擇時才成為活性（即為”高”），而區塊 位址信號BLK-SEL祇有在包含記憶單元之區塊被接達時， 才被撰擇。因此，NOR閘N5之輸出係祗有在區塊及晶Η被 同時選擇時才成為活性至”高"位準，而啟動了重寫部分 30。痦個方法降低了備用行之功率消牦。· 同畤，本發明人執行一横擬，用於測試本發明之果效 ，而模擬結果則顯示於第2Α,2Β, 6Α及6Β圖及下列之表1 之中。更詳细地說.第2Α圖及2Β圖顯示在第1圖中之半 導體記憶裝置中，在讀寫作業期間記憶單元節點（或儲存 節點1之電壓位準變化，而第6Α圖及6Β圖刖顯示在第3 中之半導體裝置之謓/寫作業期間記憶單元節點（儲存節 — till —-----I I * 1 I-----訂---------*5^ (請先閱讀背面之注意事項再填寫本頁) •經濟部智慧財產局貝工消費合作社印製 IAH較 Btl? RMW Ultf 化 變 準 位 甯 之 此 表 之 y 9- 下 讅 在 電 之 ^0- 節 元 單 Κ憶 記 之 間 期 業 作 寫 3 第 及 11 第 示 顯 比 為 作 Μ 壓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 268 5 5 A7 B7
第1鬭之SRAM (一般） CELL11 寫入 CBLL11 謫取 CELLnl 讀取 CELL11 讀取 節點A 555.38aV 640.39bV 656.15roV 675.43nV 節點B 0*67mV 571.84mV 611.90mV 635.02mV 電醻差 557.71nV 68.55jbV 44.25mV 40.41mV 節點η 626.71bV 646.20nV 663.81nV 674.94»V 節點D 568.65bV 604.ZZKV 628.36iV 641.31KV 甯鼴桊 58.06bV 4K98ibV 35.45bV 33.63®V 第3鼸之SRAM (本發明） CRUJ.1 寫入 CELL11 謓取 CELLnl 讀取 CELL11 讀取 節點A 575,02mV 640,66mV 627.14*V 676.72aV 節點B 1.6mV 571.68*V 91.34*V 581.98·ν 電顒差 573.42nV 68.98mV 535.80»V 94.74«V 節點C 627.88aV 619.47nV 664.78mV 647.80mV 節點D 558.85mV 120.38mV 576.50«V 95.71mV 電颸差 69.03iV 499.09ntV 88.28mV 552.09mV 第5鬭顯示由本發明所執行之棋擬序列*用於測試本 發明之果效》横擬係依下列順序而執行。 (請先閲讀背面之注意事項再填寓本頁) '裝-!丨-I -訂--I---_!線( 經濟部智慧財產局員工消费合作杜印製 參藺第5圓，起初記镱軍元CELL11具有”低"位準寅料 而記懦單元CR Uni具有”高"位準資料。第一循環，字元 線IrfU及行解碼信號YM變為活性至”高”位準，使得”高" 位準資料偁寫入記憧單元CELL11。接著，依序執行記憶 摄元CRLU〗之諫取作業及記憶單元CELLnl之謓取作業。 在此，記憶單元CELL η 1之諝取作業係由故動宇元線VL1 -14- 本紙張尺度遶用中國國家標準（CNS)A4規格（210 X 297公釐）
C A7 _B7_ 五、發明說明（θ ) 及行解碼信號YDn至”高"位準而實琨。接著，再對記憶單 元（^丨儿11執行寫人作業。在第5圖中，1£卜£(^’代表施 加罕均衡化單元2A及2B之信號，信號’WYMB1’施加至在行 C Μ 1中之上拉簞元6 A ,而信號’ W ΥΜ Β η '則施加至行C Μ η之上 拉W元βΒ。 如上所述，模擬係用來測試記億單元之穩定度，這是 藉由對一記憶箪元執行諝/寫循環.再接著對另一記億 _元執行讀循環，Μ便比較在稍後謓取循環中所獲得之 霄颸位準。 存第1画中所示之一般SRAH之模擬結果係顯示於第2Α 及2Β_中，其中第2Α圖顯示在記憶單元CELL11上随著時 間而變化之電慝位準。更進一步而言，第2Α圖之實線代 恚記憶單元節點Α之電壓位準，而第2Α圖之虛線則代表記 憶菓元節點B之電壓位準。同時，第2B圖中，實線代表 單元節點C之電壓位準，而虛線則代表單元節點D之電 颸位準。 如從第2A及2B圖所知，在記憶單元節點之間之電壓差 成畏較慢，如與相同字元線相關之記憶單元之譲/寫作 寨一樣。更精確地是，如表1所示t在記憶單元CELL11 中之節點之電懕差係由557.71(mV)減少至40.41UV)而 在記憶單元C E丨儿η 1中之節點之電壓差則自5 8 . 0 6 ( m V )減 少至 3 3 . fi 3 i m V )。 接下來，參閱第6A至6B圖，單元節點電壓變化將根據 本發明之一較佯實施例之半導體記憶裝置而被考慮，第 -1 5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I 1----------* 裝 — — — 11 訂---------線 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消费合作社印製 A7 42685 5 B7_ 五、發明說明（4 ) 5 A圖頴示在記懷單元CEU11之電壓變化，其中實媒單元 節點A之電壓位準而虛線則代表單元節點B之電壓位準 。相似地，第6B鼸顯示在記憶簞元CELLnl中之電壓變化 ,其中，實線代表單元節點C之電壓位準，而虛線則表示 單元節點I)之電壓位準。 在第6A及6B圖中，單元節點之電壓差並不被滅少，反 而是藉由重寫電路回復至一較佳位準。又，如表1所示 .記憶單元CELL]]之電壓差變化係如573.42mV今68.98 mV — 5 38,S0mV— 94.7nV所示，而記憶單元CELU1之電壓 差-化僑如 69.03mV4 499.09bV4 88.28mV— 552,09mV所 示。槪栝而言，第3画所示之SRAM之（記億）單元穗定度 較第〗矚之SRAM係大大地增加。這涸改善可由重寫原始 資料至包含於未被選擇之行之記憶單元來達成，_以使 得犟元節點之電壓位準穩定。 丙此，本發明之半導體記億裝置即使在低於2伏特之 低功率電壓及低於-40C之溫度下仍具有大的單元樓定 度》 如上所述，本發明改善半導體記憶装置之單元穩定度 ，例如SRAM,特別是其係在低功率電壓及/或低溫度下 操作之。因此，SRAM可以有不需要任何另外之字元線仿 真镍電路之果效。又，在此發明中，因為行解碼信號係 用於控制電潦路徑，所Μ自動重寫可K在對應之區瑰被 撰擇時而達成，而不需要任何另外之時序控制。 雖然本發明之較佳實施例已被頚示及描述過，也可以 -16- 本紙張尺度適用中國國家標準（CNS)A4規輅（210 X 297公釐） {請先閱讀背面之注意事項再填寫本頁) -裝 .^1 n ^OJI n I n I _ 經濟部智慧財產局員工消費合作社印製 A7 _B7__ 五、發明說明（^ ) 有各稱其他之變化例或栢對例，而不偏離本發明之精神 及範圃。因此，上述描述不應限制住由申請專利範圍所 界定之本發明之範圃。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局負工消费合作社印製 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 426855 A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製 符號之說明 1 0 0 a / 1 0 0 b.....行 4 0 a / 4 0 b.......記憶單元 20............均衡器 60............上拉電路 80a/80b.......行閘極單元 BL............位元線 /BL...........反相位元線 DB............資料線 /DB...........反相資料線 CH1...........單元節點 CH2...........單元節點 CM1 . . CHn......行 4A-1 . . 4A-™____簞位記憶單元 8AL...........行閘極單元 8AR...........行閘極單元 YD1 /YDn.......行解碼信號 30............重寫部份 5 0............電流控制部份 N 1............H0S電晶體 N2............M0S電晶體 N 3............M0S電晶體 R U - S E丨........區塊位址信號 CS............晶Η選擇 -18- (請先閱讀背面之注意事項再填寫本頁) i裝--------訂-丨 !夂. 本紙張尺度遶用中國画家標準（CNS)A4規格（210 X 297公釐） A7 _B7 五、發明說明（7 ) N 3 , N 4.........NMOS電晶體 2 A............均衡化單元 6A............上拉單元 HP............PMOS電晶體 <請先閱讀背面之注意事項再填寫本頁)
C 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）