TW421884B - A capacitor of a semiconductor integrated circuit and a method of fabricating the same - Google Patents

Description

42^ 8β4 A7 __________ B7 五、發明說明（1 ) 本發明之背景 1. 本發明之技術領域 本發明一般而言係有關於半導體積娌電路的電容器及 其製法；並且更特別地是有關於一種半導體積髏電路電容 器以及一種製造其之方法，其係藉由在製造邏輯或類比電 路的電容器時’防止介電層不受損傷而增強電容器的性能 0 2. 習知技藝之說明 在將類比電路設置於DRAM與邏輯合併的合併式 DRAM邏輯（MDL)而製造半導體裝置時，若該類比或邏輯 電路的電容器被形成為具有PIP(多晶矽絕緣體多晶矽）結 構，以確保該類比電路的電容量性能dram記憶胞的性能 將因重複的熱處理而被劣化（例如，形成提供下電極的中 間多晶矽及形成閘極氧化層的熱處理），並且該製程將複 雜化。 為解決這些問題，該邏輯或類比電容器近來已被改良 成具有MIM結構，而非PIP結構。在MIM結構的電容器中 ，一介電層在形成該複層導線期間被形成於二金屬間。因 此，在製造該裝置時，並不需要額外的熱處理，其中該熱 處理係如上述之劣化DRAM記憶胞的性能者》此外，該製 程較為簡化。 第1圖至第4圖說明一種用於製造傳統邏輯或類比電路 的電容器的製程。該製程將參考圖式而以四個步驟被說明 如下。 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公茇） _______________裝 ί I {請先閱讀背面之注*項再填) 訂· --線· 經濟部智慧財產局員Η消费合作社印製 4 經濟部智慧財產局員工消費合作社印製 A7 _ -_B7____ 五、發明說明（2 ) 在第一道步驟中’如第1圖所舉例，一鋁合金材料第 一導電層被形成於絕緣基板100上。其次，使用一用於定 義一電容器形成部分及一圖案形成部分的光阻圊案（未表 示於囷中）作為罩幕触刻該第一導電層，以使得第一導線 圖案102b與下電極102a同時被形成於基板1〇0上。 在第二道步踢中，如第2圊所舉例，一中間絕緣層1 〇4 被形成於該絕緣基板100上（包含該第一導線圈案l〇2b與 下電極102a )’被接著進行選擇性蝕刻，而曝置出預定的 下電極102a表面，而形成第一介層孔hi於絕緣層1〇4中〇 在第三道步驟中’如第3圖所舉例，一介電層i 06係以 CVD法被形成於該第一介層孔hi中及該中間絕緣層1〇4上 。其次，選擇性地蝕刻介電層106及中間絕緣層1 〇4，以曝 置出預定的第一導線圖案102b部份，而形成一第二介層孔 h2於絕緣層104中。 其次’進行使用RF偏壓（射頻偏壓）製程的濺射蝕 刻’以移除蝕刻中間絕緣層期間所產生之留置在被曝置出 之第一導線圖案102b表面上的氧化層（例如，蝕刻成長的 (Al2〇3,聚合物））。通常，在本步驟中，被蝕刻的氧化層約 200-400埃的範圍》 在第四道步驟中’如第4圖所舉例，在鎢導電插塞i〇8b 被選擇性地形成於第二介層孔h2中後，一鋁合金第二導電 層被形成於整個結果結構表面上。該第二導電層係使用用 於定義該電容器形成部份及導線圖案形成部份的光阻圖案 C未表示於圖中）作為罩幕，因而形成一第二導線圖案110b 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公《 ) !!!_! ------- 訂·! <請先閱讀背面之注^•項再填寫本1 > 4 2 1 8 8 4 4， A7 B7 經濟部智慧財產局貝工消费合作社印製 玉、發明說明（3 ) 及一上電極110a，而完成本製程。 總之，一複層導線圈案被形成於預定的絕緣基板1〇〇 部份’其係將導電插塞108b設置於該第一與第二導線圖案 102b與110b之間。在絕緣基板1〇〇上之導線圖案的一邊被 形成一MIM複層結構的電容器，其中該介電層1〇6被設置 於鈒製的上、下電極ll〇a與l〇2a之間。 然p，若邏輯或類比電路的電容器使用上述的製程製 造，則其將產生下列問題。 在RF濺射蝕刻步驟期間，氧化層（第一導線圖案1021? 上的中間絕緣層蝕刻期間產生的蝕刻成長（ai2o3,聚合物） 或自然氧化層.並非所有可被蝕刻者）、在形成電容器之第 一介層孔hi中的絕緣層亦可為rF蝕刻所侵蝕，因此該電 容量的電壓係數（以下稱為VCC)將因介電層之層特性的 減少而增加》 若VCC係如上述增加，則電容量將因電壓的異變而大 幅變化。因此，在驅動裝置時，電容量的分布異變將變大 ’且電容器的陣列匹配特性並不均勻，而降低電容器的特 性。因此，近來已進行諸多試驗改良之。 本發明之概要 因此’本發明係集中於克服或至少降低上述的一種或 多種問題。 根據本發明之一特性，一經改良的半導體積體電路電 容器及其製法係如所揭示。 根據本發明之另一特性，一種製造邏輯或類比電路之 > n n I I K n i>l 1 φ I * 「 <請先閲讀背面之注意事項再I頁) 訂· --線. η -J· n n - 本紙張汶度適用t國國豕標準（CNS)A4蜆格（210x297公IE ) ό d 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明說明（4 ) 電容器的方法係被揭示，其中該製程係被更改為：在形成 介電層與導電層的蝕刻阻絕層於下電極上時，進行第一介 層孔形成製程及RF濺射蝕刻製程，以防止rjf濺射蝕刻期 間該介電層受損傷並降低VCC，因而增強積體電路的電容 器特性。 本發明的其他特徵與優點將陳列於下列說明中《藉由 本專利說明書所特別指出的結構及其申請專利範圍與附圖 ，本發明的特徵與優點將被實施與完成。 為達成根據本發明之目的的這些與其他優點，一半導 體積體電路電容器包含一形成於絕緣基板上的下電極；一 形成於下電極上且寬度等於或小於下電極的介電層；一寬 度等於介電層的姓刻阻絕層；以及一被形成於該钱刻阻絕 層上並具有“導電插塞/導電層“複層結構的上電極。 為達成根據本發明的這些與其他優點，其係被實施並 廣泛地說明如下’一種製造半導體積體電路電容器的方法 包含的步驟有： 形成一第一導電層於該絕緣基板上； 連績形成一介電層與一導電材料層的蝕刻阻絕層，其 係選擇性地形成於第一導電層上的電容器形成部份上方； 選擇性地钱刻該第一導電層，以同時形成一位於介電 層下方的下電極與一第一導線圖案； 形成一中間絕緣層於上述該層的整個表面上； 選擇性地蝕刻該中間絕緣層，以曝置出預定的蝕刻阻 絕層部份與第一導線圖案，以及形成第一與第二介層孔於 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公楚） III !-裝.1!1 訂.-----線 ί請先《讀背面之注f項再填寫本頁) 7 1884 A7 B7 五、發明說明（5 ) 其中 各形成一導電插塞於第一與第二介層孔中； 形成一第二導電層於包含導電插塞的中間絕緣層 以 及 選擇性地蝕刻該第二導電層，以同時形成一連接至於 第一該介層孔中的導電插塞的第二導線圖案，以及一具有 ‘‘導電插塞/導電層“複層結構的上電極β 根據本發明之另一特性，本方法包含在形成第一與第 一導電層後形成一抗反射層的步驟，以增加層刻劃特性。 在該第一與第二介層孔被形成後，其最好進RR]p濺射蝕 刻’以移除200-400埃的蝕刻成長物。 若邏輯或類比電路之電容器係以本發明製造，因為該 RF濺射蝕刻製程係於導電層材料的蝕刻阻絕層被形成於 介電層上之後才進行，所以該介電層將不為尺1?濺射製程 所損傷，因而避免介電層層特性的降低而增加VCC。 應瞭解地是，上述的一般性說明及下列細節說明係僅 作為範例與說明，而本發明的進一步說明如申請專利範圍 讀 背 面· 之 注 3 訂 ▲ 經濟部智慧財產局具工消费合作社印製 ®式之簡略說明 本發明的上述特徵與優點將參考下列特殊實施例的細 節說明及附圖而變得更清楚，其中： 第1圊至第4圖舉例說明一種用於製造傳統邏輯或類比 電路的製程；以及 第5圖至第8圖舉例說明一種用於製造本發明之邏輯或 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 * 297公釐） A7 B7 η 經 濟 部 智 慧 財 產 局 貝 工 消 費 合 作 社 印 製 五、發明說明（6 類比電路電容器的製程。 較佳實施例之說明 在1998年8月28日提出申請的韓國專利第98-35221號 在此併入本案以為參考資料。 應瞭解地是，當某一層被說明在一第二層或基板上方 時，該某一層可直接存在於該第二層或基板上’且一層或 多層中間層亦可出現於其中。相對地，當一元件被稱為直 接位於另一元件上方時，則其並無中間層出現於其中。類 似的定意亦適用於”底下，，、“上面“、‘‘上方“與“下面 。此外，在此被說明並舉例的各實施例涵蓋其互補的導 電型實施例。 如下述，在形成一介電層及一導電層材料之蝕刻阻絕 層於下電極上方時，本發明將避免介電層的損傷（尺卩濺 射製程所造成），並避免進行介層孔形成製程#RF濺射蝕 刻製程所產生之上、下電極間的短路。 圊5至圖8舉例說明一種用於製造本發明之邏輯或類比 電路電容器的製程。參考圊式，根據下列四個步驟的製法 將被說明如下。 在第一個步驟中’如圊5所舉例，一鋁合金或鋼合金 材料第一導電層202被形成於絕緣基板2〇〇上。介電層2〇4 及導電層材料製的蝕刻阻絕層206被形成於其上。該介電 層204係為一單層結構（諸如氧化層或氮化層），或一組合 單層的複層結構（例如，氧化物/氮化物層或氧化物/氛化 物/氧化物層的複層結構）。該蝕刻阻絕層2〇6係為一單層 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） (請先閱讀背面之注意事項再填寫本頁> A7 B7 經濟部智慧財產局員工消f合作社印製 五、發明說明（7 ) 結構’諸如 Ti，Ta，Mo, TiN，TiW，TaN, W-N，W-Si-N， Ta-?i-N，W-B-N，Ti-Si-N或這些材料的複層結構》其次， 使用一光阻圖案（未表示於圖中）作為罩幕蝕刻該蝕刻阻 絕層206與介電層204 ’以定義電容器形成部分，而使得該 姓刻阻絕層206與介電層204僅選擇性地被留置於第一導電 層202的電容器形成部份上D 在下一道步驟中’如囷6所舉例，該第一導電層202係 以一用於定義電容器形成部份與導線圖案形成部份的光阻 圈案（未表示於囷中）作為罩幕而被蝕刻，以同時形成一 第一導線圖案202b及一下電極202 a於基板200上。一中間 絕緣層208被形成於其上並以CMP製程或回蝕製程平坦化 。該下電極202a係位於蝕刻阻絕層206與介電層204下方。 在下一道步驟中’如圖7所舉例，中間絕緣層208被選 擇性地蝕刻’以曝置出預定的蝕刻阻絕層2〇6與第一導線 圖案202b部份，以使得第一與第二介層孔^與匕被形成於 絕緣層208中。其次’為移除所有留置於所曝置的第一導 線囷案202b表面的氧化層（例如，中間絕緣層（A!]〇3、CuO 、聚合物）蝕刻步驟期間所產生的蝕刻成長物或自然氧化 物層），則必須進行RF濺射蝕刻。在此步驟期間的氧化層 厚度被蝕刻200-400埃。 在下一道步驟中’如圖8所舉例，鎢、鋁或銅合金所 製的一導電層係以化學氣相沈積法或物理氣相沈種法，南 被形成於包含第一與第二介層孔hl，h2的中間絕緣層2〇8上 。其次’該導電層係以CMP製程或回蝕製程平坦化，以 --------------裝.！ (請先閱讀背面之注$項再頁： 訂· -線

C 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

J 10 ύ c 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8 ) 使得導電插塞210a與210b個別被形成於第一與第二介層孔 hl，h2中。若該導電插塞21〇a，210b為鎢製，貝ij為避免該第 一導線圖案202b與鎢層間的剝離並同時增加層沈積特性， 一單層材料（諸如 Ti，Ta，W，Mo, TiN，TiW，TaN，MoN )或 複層結構的金屬阻障層（未表示於圖中）（諸如貸-1^撕-Si-N，Ta-Si-N，W-B-N或Ti-Si-N)應進一步被形成於該第 一與第二介層孔hi與h2中。其次，一鋁合金第二導電層被 形成於包含導電插塞210a，21 Ob的中間絕緣層208中。該第 二導電層接著以一用於定義電容器形成部份與導線圖案形 成部份的光阻圖案（未表示於圖中）作為罩幕而被蝕刻， 以形成一第二導線圊案212b及一導電圖案212a被形成。 結果，在絕緣基板200的特定區域上，一複層結構的 導線圖案係被形成，其係設置導電插塞210b於該第一導線 層-202b與第二導線圖索212b之間，其係個別被連續地沈積 。該連績被沈積複層結構（MIM結構）的電容器被形成於絕 緣層200上之導線圖案的一邊上方，其係設置介電層204與 導電層材料之蝕刻阻絕層206於導電層材料之下電極202a 與為導電插塞210a/導電層圖案212a之形式的上電極212a 之間。所形成的介電層204係等於或小於下電極202a的寬 度，而所形成的蝕刻阻絕層206與介電層204有相同寬度。 若該電容器以如上述之方法製造，則在電容器形成部 份的介電層204將因蝕刻阻絕層206而免於RF濺射蝕刻製 程的損傷◊因此，VCC亦被降低且電壓異變所造成的電容 量異變可被減小，以改良電容量的擴散特性及電容器的陣 本紙張尺度適用中國國家標準（CNS)A4規格（210^ 297公釐） — — —III — — — — — — · - — — — — III *— — — — — 11— (請先《讀背面之沒f項再填寫本頁> 11 42 ί 884 A7 B7 五、發明說明（9 ) 經濟部智慧財產局員工消費合作社印製 列匹配特性》 如本發明之另一個實施例，為增加該層圖案特性，本 製程係以下列方式進行：在第一與第二導電層形成後，一 抗反射層（未表示於圖中）更被形成於其上。其次，該抗 反射層與第一及第二導電層係以一用於定義電容器形成部 份與導線形成部份的光阻圖案（未表示於圖中）作為罩幕 而被杜刻》亦即’若該抗反射層被形成於第一導電層上， 則該抗反射層在第一導電層被蝕刻時亦被蝕刻。相似地， 若該抗反射層被形成於第二導電層上，則該抗反射層在第 二導電層被蝕刻時亦被蝕刻》該抗反射層可包含一單層結 構（諸如 Ti，Ta，W，Mo, TiN，TiW，TaN，MoN等單一材料） 或複層結構（諸如 W-N，W-Si-N，Ta-Si-N，W-B-N 或 Ti-Si-N)- 如上述’藉由使用一蚀刻阻絕層，本發明可防止電容 器形成部份的介電層在RF濺射蝕刻製程期間受損傷。根 據本發明之方法可避免介電層的損傷，其通常在蝕刻製程 期間產生並降低VCC，而增強積體電路的電容器特性。 因此，根據本發明之半導體積體電路電容器及其製法 已被說明。雖然作為範例的特殊實施例已被表示於圊式中 並詳細說明於此，然而本發明係適用於各種改良與改變的 形式。然而，應瞭解地是，本發明並不僅限於所揭示的特 殊形式。而本發明係涵蓋如所附申請專利範圍之在本發明 之精神與範疇中的所有改良、相當事項及改變。 本纸張尺度適用中國國家標準（CNS)A4规格（210 x 297公* ) 閱 面 之 注

I hk V ·'. 頁 訂 12 A7 _B7_ 五、發明說明（10 ) 元件標號對照 200.. .絕緣基板 202.. .第一導電層 204.. .介電層 206…餘刻阻絕層 208…中間絕緣層 210a，210b...導電插塞 212a…導電插塞 212b...導電插塞 -------------裝--------訂---------線 (請先閱讀背面之沒意事項再填寫本頁) 100.. .絕緣基板 102a...下電極 102b...第一導線圖案 104.. .絕緣層 106.. .介電層 108b...導電插塞 110a...上電極 I10b...第二導線圖案 0 d 綠濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 13

Claims (1)

1. C 2 1 8 S d AS BS C8 D8 六、申請專利範圍 經濟部_央標準局wc工消費合作社印製 h 一種製造半導體積體電路電容器的方法，其包含的步 驟有： 形成一第一導電層於該絕緣基板上； 形成一介電層與一導電層材料的蝕刻阻絕層於第 一導電層上的電容器形成部份上方； 鞋刻該第一導電層》以形成一下電極與一第一導 線圈案於該絕緣基板上； 形成一中間絕緣層於下電極'第一導線圖案及基 板上； 選擇性地蝕刻該中間絕緣層，以曝置出預定的蝕 刻阻絕層部份與第一導線圖案，以及形成第一與第二 介層孔於其中； 各形成一導電插塞於第一與第二介層孔中； 形成一第二導電層於中間絕緣層上；以及 選擇性地蝕刻該第二導電層’而形成一連接至於 第二該介層孔中的導電插塞的第二導線圖案，以及一 具有複層結構的上電極。 2. 如申請專利範圍第〗項之方法，其中形成該第一與第二 導電層的步驟包含形成由鋁與銅所組成之族群中選擇 的合金的步禅。 3. 如申請專利範圍第丨項之方法，其中形成該介電層的步 驟包含形成氧化層或氮化層等單層結構的步驟。 4·如申請專利範圍第丨項之方法，其中形成該介電層的步 驟包含形成複數個氧化層或氮化層等複層結構的步驟 表紙張尺度適财S®家揉準（CNS ) 210X297公釐） 婧 先 Μ 面 之 注 再 t 装 訂 線 A8 B8 C8 D8 ή 經濟部中央標準局炅工消費合作社印製 申請專利範圍 5. 如申請專利範圍第i項之方法，其中形成該蝕刻阻絕層 的步驟包含形成由Ti，Ta，W，Mo, TiN，TiW，TaN或 MoN所組成之族群中選擇的單層結構的步驟。 6. 如申請專利範圍第1項之方法，其中形成該蝕刻阻絕層 的步驟包含形成由W-N，W-Si-N，Ta-Si-N，W-B-N或 Ti-Si-N所組成之族群中選擇的複層結構的步驟。 7. 如申請專利範圍第〗項之方法，其中該形成導電插塞於 第一與第二介層孔中的步驟，其包含的步驟有： 形成該第二導電層於中間絕緣層（包含第—與第 二介層孔）上， 將該導電層平坦化至中間絕緣層的表面完全被曝 置出為止。 8·如申*奢專利範圍第7項之方法，其中該形成第二導電層 的步驟係以CVD或PVD法進行。 9. 如申請專利範圍第7項之方法’其中該將第二導電層平 坦化的係以CMP製程或回蝕製程進行。 10. 如申請專利範圍第W之方法，其中該方法更包含㈣ 成第二導電層之前，形成一金屬阻障層於該第一與第 二介層孔中的步驟。 11. 如申請專利範圍第10項之方 兵τ形成該金屬阻絕 層的步驟包含形成由Ti，Ta，W Μη Τ.χτ ，w，Μο，ΤιΝ，TiW，TaN =WN，W.Si_N，Ta_Si.N，w_BWi_si_N 材料所組 成之族群中選擇的單層結構的步 f A4^ ( 210X29lIi7 tiT------^ (請先閲讀背面之注意事項再填寫本頁) δ 8 4 Α8 BS C8 D8 中請專利範圍 經濟部中央橾準局負工消費合作社印裝 u.如申請專利範圍第⑺項之方法’纟中形成該㈣阻絕 層的步驟包含形成由Ti，Ta, W，Mo，TiN, TiW，TaN， M〇N，W-N，W-Si-N，Ta-Si-N，W-B-N或Ti-Si-N材料所組 成之族群中選擇的組合複層結構的步驟。 13_如申請專利範圍第丨項之方法，其中該方法更包含形成 一抗反射層於整個絕緣層及第一導電層表面上的步驟 〇 14·如申清專利範園第13項之方法，其中該形成抗反射層 的步驟包含當該第一導電層被蝕刻時，該抗反射層亦 被蝕刻的步驟。 15.如申請專利範圍第丨項之方法，其中該方法更包含在形 成第一導電層的步驟前，形成一抗反射層於整個第二 導電層表面上的步驟。 如申請專利範圍第15項之方法，其中該形成抗反射層 的步驟包含當該第二導電層被蝕刻時，該抗反射層亦 被蝕刻的步驟* 17·如申請專利範圍第13項之方法，其中形成該抗反射層 的步驟包含形成由Ti，Ta，W，Mo，TiN» TiW，TaN， M〇NsW-N，W-Si-N，Ta-Si_N，W-B-N或Ti-Si-N材料所組 成之族群中選擇的一單層結構的步驟。 如申請專利範圍第13項之方法’其中形成該抗反射層 的步银包含形成由Ti, Ta，W, Mo, TiN，TiW，TaN， M〇N，W-N，W-Si-N，Ta-Si-N，W-B-N或Ti-Si-N材料所組 成之族群中選擇的組合複層結構的步驟。 本紙張尺度適用中鬮固家棣準（CNS ) A*規格（210X297公釐） 請 先 聞 面- 之 注 意 事 項 再 頁 裝 訂 線 16 六 r 經濟部智慧財產局員工消費合作社印製 A8 B8 CS D8 、申請專利範圍 19·如申請專利範圍第15項之方法，其中形成該抗反射層 的步驟包含形成由Ti，Ta，W，Mo，TiN，TiW, TaN， MoN，W-N，W-Si-N，Ta-Si-N，W-B-N或Ti-Si-N材料所組 成之族群中選擇的一單層結構的步驟。 2〇·如申請專利範圍第15項之方法，其中形成該抗反射層 的步驟包含形成由Ti，Ta，W，Mo, TiN，TiW，TaN, MoN，W-N, W-Si-N，Ta-Si-N，W-B-N或Ti-Si-N材料所組 成之族群中選擇的組合複層結構的步驟β 21.如申請專利範圍第1項之方法，其中該方法更包含在形 成第一與第二介層孔的步驟後進行RF濺射蝕刻的步驟 22.—種半導體積體電路電容器，其包含一形成於絕緣基 板上的下電極；一形成於下電極上且寬度等於或小於 下電極的介電層；一寬度等於介電層的蝕刻阻絕層； 以及一被形成於該蝕刻阻絕層上並具有導電插塞/導電 層之複層結構的上電極β 23，如申請專利範圍第22項^，其中該蝕刻阻絕層包 含_$*Ti，Ta，W，Mo，^/TiW，TaN,.MoN，W-N,W-Si-N，Ta-Si-N，W-B-N或Ti-Si-N材料所組成之族，群中選 擇的一單層結構的步驟。〆 24.如申請專利範圍第22項之其中該钱刻阻絕層包 含形成由 Ti, Ta，W，Mo, Ti>|^iv，TaN，MoN,W-Ns W- Si-N，Ta-Si-N, W-B-N或Ti-sl^材料所組成之族群中選 擇的組合複層結構的步驟。 本紙張尺度適用中國國家標準（CNS)A4規格（2W 297公釐） ---— — — — — —----裝 if-----訂 -----I--線 <請先閱讀背面之注^一^項再填寫本頁) 17 42188d A8 B8 C8 D8 六、申請專利範圍 25.如申請專利範圍第22項之、丨其中該用於形成上 、·、，！ 下電極的導電層係由鋁或銅成的族群中選擇的材 請 先 W 料所製。 面 之 注 項 再 填-V Γ 裝 訂 線 經濟部中央梂準局员工消費合作社印製 本紙乐尺度速用中國國家標準（CNS ) A4規格（210X297公釐） 18