TW408486B - The manufacture method of crown shape capacitor with rough surface - Google Patents

Description

408.486 五、發明說明（1) ' 本發明係有關一種半導體電容製造方法，特別有關於 一種粗糙表面之冠狀電容結構製造方法。 近年來，在半導體電路的設計上，電容器的地位日趨 重要’且已經成為一無可替換之電路元件。例如目前廣泛 使用電容器之動態隨機存取記憶體（DRAM : dynamic random access memory)、震盪器（oscillator)、時間延 遲電路（time delay circuitry)、類比/數位或數位/類比 轉換器（AD/DA converter)及許多其他應用電路。 電容器基本上是由隔著一絕緣物質之兩導電層表面 (即電極板）構成，而電容器儲存電荷之能力係由三種物 理特徵決定’即（1)絕緣物質之厚度；（2)電極板之表面 積；及（3)絕緣物質與電極板之電子或機械性質。 以動態隨機存取記憶體為例’由於為了使記憶體電路 能包含大量之記憶胞，記憶胞之基底面積必須不斷減少以 提高密度，同時，記憶胞電容之電極板部份則仍必須有足 夠之表面積以儲存充分之電荷。 基於上述理由，一種三維（three-dimension)之堆 疊式電容（STC : stacked capacitor cell)在緊密的記 憶裝置中被發展出來，其利用矽晶圓中存取裝置之上方空 間來形成電容電極板，此種結構之優點在於具有低的軟錯 記率（SER : soft error rate)，且可結合具高介電常數 (high dielectric constant)之絕緣屬。 而為了增加DRAM記憶單元的電容量，近來更進一步在 儲存節點電容電極板上形成一粗糙表面（rough 408486 五、發明說明（2) surface)，例如第1圖所示，首先係對P型矽基底100實施 熱氧化製程，如區域氧化法（LOCOS)來形成一場絕緣層 (field insulator) 101，並藉該場絕緣層來隔離出主動 區（active area)，其次在主動區上另以半導體製程如 沈積、微影製程、和離子植入來形成一連接至其他記憶單 元之字元線1 4 1及半導體裝置如電晶體1 4 3，電晶體由閘極 1 4 1 ’及擴散區組成，字元線1 4 1及閘極1 4 1 ’之主要成分為 一複晶矽材質，擴散區則包括如源極區1 4 5和汲極區1 4 4。 接著形成一硼磷矽玻璃層（BPSG)148，用以隔離電晶 體與後續形成之導電層’其次以微影製程和蝕刻程序定義 該硼磷矽玻璃層（BPSG)l 48而形成一開口如源/汲極接觸 窗，然後形成一複晶矽層210於硼磷矽玻璃層（BPSG) 148上 並填入源/汲極接觸窗内，形成一與源極區14 5電性接觸之 插塞147 ’複晶矽層210和插塞147係用以作為儲存節點電 容電極板，其中利用選擇性之半球狀顆粒（HSG : hemispherical-grain)之複晶矽材質生長方式，可在複晶 石夕層21 0上形成半球狀複晶石夕表面，接著順應性形成一介 電層23 0於具有半球狀表面之儲存節點電容電極板21〇上， 接著形成一上電極板25 0於介電層23 0上，完成動態隨機存 取記憶體之電容結構之製造。 —其中，為了防止在記憶陣列中所有的儲存節點電極板 短路在一起，HSG複晶矽材質之生長方式必須具有選擇 性，另外，當儲存節點電極板表面殘留有雜質時，會造成 半球形複晶珍材質生長不連續的現象，此外，當位於儲存

408486 五、發明說明（3) 節點電容電極板21 0内側壁空間2 70之孔徑逐漸縮小時，由 =在儲存節點電容電極板21 0内侧壁上生成之半球狀顆教 容易填滿此空間270，使後續之介電層難以填入。 有鏗於此，本發明之特徵即在於提出一種粗趟表 = ί :其以較佳之製程形成具高電容量之動態ί 製造Ϊ:明供面之冠狀電容結構 於其皮u ^ 、 土底匕括下列步驟：形成—邋啻 道二氐上，其舆半導體裝置源極區接觸·报忐紹a電層 ::層上，絕緣層與導電；，：士：絕綠層於 ;側壁物，其鄰接堆疊層之側壁.=刀’形成一第一導 苐二導電侧壁物，立鄰接蜜一泰形成一具有粗糙表面之 緣侧壁物，其鄰接；；有^電侧壁物；形成-第三絕 絕緣層及第三絕緣侧壁物二導電側壁物；除去 =表面之第二導電側壁物和導一導電侧壁物、具有粗 *' ，形成—介電層於節μ . ，以作為電容結構之節 上。 即點上’及形成-上電極板於介電層 為讓本發明之上述和其 顯易懂’下文特舉一較佳. 的、特徵、和優點能更明 細說明如下： 例’並配合所附圖式，作詳 圖式之簡單說明 a第1圖係顯示一傳統粗 曰曰圓基底剖面圖。 D衣面之冠狀電容結構之在製

4^d86 五、發明說明¢4) 第2至1 〇圖係一代表本發明之在製晶圓基底剖面圖， 其顯示粗糙表面之冠狀電容結構製造方法之主要步驟。 I號說明 100，300〜基底；101，301〜場氧化層；144，145， 344，345〜源/汲極區；141，34卜字元線；143，343〜電晶 體；147 ’347~插塞；210、710〜電容電極；230、730〜介 電層；250、750~上電極板；148，348〜絕緣層；349〜蝕刻 停止層；352、354、410〜導電層；354、610~絕緣層； 356〜堆疊層；410a、410b，510a、51〇b〜導電側壁物； 6 1 0 a、61 0 b ~絕緣側壁物 請參閱第2圖’其顯示本發明之起始步驟。在該圖 中’基底300為一半導體材質，如矽（silic〇I1)，鍺 (germanium) ’而形成方式則有磊晶（expitaxial)或 絕緣層上有矽（silic〇n ori insuiator)等，為方便說 明’在此以一 p型矽基底為例。 石 起始步驟首先為以一般技術形成一具有電晶體之p a $基底3 0 0為例，其中’先利用淺溝槽隔離製程（ST I )或 氧化製程’如區域氧化法（L〇c〇s)來形成一場絕緣層 eld msulator) 301，厚度约為 1500 至 5000 埃，並 X暴邑緣層來隔離出主動區（active area)，其次在 ，動區上另以半導體製程如沈積、微影製程、和離子植入 如—連接至其他記憶單元之字元線3 42及半導體裝置 BB體343，電晶體由閘極342’及擴散區組成，字元線

第7頁 五、發明說明（5) 40846t) ' 3 4 2及閘極3 4 2 ’之主要成分為一複晶矽材質，擴散區則包 括如源極區345和没極區344。 接著形成一内絕緣層348如硼填矽玻璃層（BPSG)，用 以隔離電晶體與後續形成之導電層，其可以四乙氧基石夕酸 鹽（TEOS)、〇3/〇2、二乙基棚烧TEB(tri-ethyl-borate)、 三甲基磷烷TMP(tri-methyl-phosphate)為主反應物，並 藉常壓化學氣相沈積（APCVD)製程產生，該内絕緣層34 8之 厚度一般約為5000埃》

其次以微影製程分別定義該内絕緣層348而形成一開 口如源/汲極接觸窗’然後形成一導電層3 5 2於内絕緣層 348上並填入源/没極接觸窗内，形成一與源極區345接觸 之插塞347 ’其中導電層可選擇摻雜質之複晶矽材料，如 以矽甲烷Si Η*為主反應物，並藉低壓化學氣相沈積 (LPCVD)製程產生，厚度約為500至2 000埃，其次，為使導 電層352具有導電性，其能使用擴散、離子植入法植入砷 (As)或磷（P)離子，或使用隨同沈積摻雜（in_situ d〇ped method)形成摻雜質之複晶矽層。 接著在導電層352表面形成一絕緣層354，厚度約為

3000~10000埃’其與導電層352形成一堆疊層356。其中絕 緣層354若選擇與内絕緣層348相同之蝴填矽玻璃（bpsg)材 質’則如虛線所示，應在内絕緣層3 4 8表面另沈積一層触 刻停止層3 4 9 ’例如氮化矽層，以避免在後續步驟中同時 蝕刻絕緣層3 5 4和内絕緣層3 4 8。 請參閱第3圖’其顯示一以微影製程及飯刻程序定義

第8頁 -__ 40R48B_ 五、發明說明（6) 堆疊層356如絕緣層354和導電層35 2之步驟，例如，先在 絕緣層354表面塗佈一經定義之光阻圖案（未顯示），然後 進行微影製程之後續步驟’如以此光阻圖案為罩幕，經非 等向性蝕刻以定義硼磷矽玻璃層3 5 4、複晶石夕層3 5 2，以留 下堆疊層356之鄰接源極區345的部份。 隨之’請參閱第4圖，其顯示一依據第3圖之基底來形 成導電層410之步騾。其中，導電層410可為一複晶矽層， 其如以矽甲院S i H4為主反應物，並藉低壓化學氣相沈積 (LPCVD)製程產生，厚度約為500至2000埃，其主要是用以 順應性覆蓋該基息300，包括堆疊層356，並在後續製程中 形成導電側壁物。其次，為使導電層41 〇具有導電性，其 能使用擴散、離子植入法植入砷（As)或磷（P)離子，或使 用隨同沈積摻雜（in-situ doped method)形成摻雜質之複 晶矽層。 請參閱第5圖’其顯示一依據第4圖之基底形成導電間 隔物410a、410b之步驟。例如對導電層41〇進行回蝕刻 (etching back)，以去除覆蓋在絕緣層348、35 4表面之導 電層’留下鄰接該堆疊層3 5 6侧壁的導電側壁物4丨〇 a、 410b(sPaCer)，舉例而言，其能以氯Cl2、鹽酸Ηπ、或 化矽S i C丨2等為蝕刻反應氣體，藉反應性離子蝕刻法對義、 露之導電層4 1 0進行回蝕刻，留下導電側壁物4丨〇 a4 410b。

4084·Ε4 五、發明說明（7) 面之複晶矽層（ru

'' „ #ly) ’其如以矽甲烷SiH4為主反應 物，並藉低壓化學氣相沈積（LPCVD)製程產生，其中，環 境溫度約為500至600 °C，壓力約為〇‘2至1托耳（t〇rr)，以 形成粗糙表面，厚度約為5 0 0至1 〇 〇 〇埃，其主要是用以順 應性覆蓋該基底30 0，包括堆疊層356和導電側壁物41〇a'、 410b ’並在後續製程中形成具有粗糙表面之導電側壁物。 接著，請參閱第7圖，其顯示一依據第6圖之基底來形 成絕緣層610之步驟。其中，絕緣層61〇可為一未摻雜質之 石夕玻璃層（NSG : non dopped silicon glass)，例如以、常 壓化學氣相沈積製程（APCVD)形成之二氧化紗層，其形成 於具有粗縫表面之複晶矽層510上，如厚度約為5〇〇至2〇〇〇 埃。 請參閱第8圖，其顯示一依據第7圖之基底形成側壁物 510a、51 Ob和610a、61 Ob之步驟。例如回蝕刻未摻雜質之 矽玻璃層610和具有粗糙表面之複晶矽層51〇，以形成二由 粗糙表面之複晶矽材質組成之侧壁物5〗〇a、51〇b，立 側壁物410a、4U)b，以及形成一由未摻雜石夕玻璃質 之侧壁物610a、610b，其鄰接侧壁物51〇a、51〇b。負、珉 〜請參閱第9圖’其為依據第8圖之基底形成電容 之 節點的步冑。例如除去堆叠層356 <以蝴鱗石夕玻璃材 成之絕緣層3 52和由未摻雜石夕玻續材質組成之侧壁物、 610a、610b ’以留下由粗糙表面之複晶矽材質 物51〇3、51〇b，由摻雜質複晶石夕材質组成之側壁 41〇b ’以及摻雜質複晶石夕層354，以作為電容結構之二點

第10頁

IM 刪486 五、發明說明（8) electrode) *然後請參閱第10圖，形成一介電層73〇於節點7i〇上， 接著形成一上電極板750於介電層730上，例如，首先在r 點710表面塗佈介電質層730如氧化矽/氮化矽/氧化矽層P (0N0 : oxide/nitride/oxide)或氧化鈕（Ta〇s)等具高介 電係數之介電層，其厚度約為3〇至10〇埃，其次，/形'^一 導電層750以構成上電極板’例如以梦曱烧sijj為主反應 物’並藉低壓化學氣相沈積（LPCVD)製程產生；^晶石夕層^ 750 ’其厚度約為1000至3000埃’其中’為使複晶石夕層wo 具有導電性’可使用擴散或隨同沈積摻雜（in_si tu dQped method)砷（As)或磷（P)離子，形成經摻雜之導電層，依 此’由節點710 ’介電層730及上電極板75〇，即可組人成 —粗糙表面之冠狀電容結構。其中由於在儲存節點電容電 極板7 1 0内侧壁上不會形成粗輪表面’因此不會填滿此办 間，使後續之介電層得以順利填入。 二 雖然本發明已以一較佳實施例揭露如下，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當町做些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。

第11頁

Claims (1)

1. έΜΑΜ 六、申請專利範圍 1. 一種粗糖表面之冠狀電容結構製造方法，適用於一 基底，其具有一半導體裝置擴散區，包括下列步驟： 形成一導電層於該基底上，其與該半導體裝置擴散區 接觸； 形成一絕緣層於該導電層上，該絕緣層與該導電層係 用以作為一堆疊層； 定義該堆疊層以留下鄰近該半導體裝置擴散區之部 分； 形成一第一導電侧壁物，其鄰接該堆疊層之側壁； 形成一具有粗糙表面之第二導電側壁物，其鄰接該第 ， 一導電側壁物； 形成一第三絕緣侧壁物，其鄰接該具有粗糙表面之第 二導電側壁物； 除去該絕緣層及該第三絕緣側壁物，留下該第一導電 侧壁物、具有粗糙表面之第二導電側壁物和導電層，以作 為電容結構之節點； 形成一介電層於該電容結構之節點上；及 形成一上電極板於該介電層上。 2. 如申請專利範圍第1項所述之製造方法，其中形成 之該導電層，係由複晶矽材質組成。 、 3. 如申請專利範圍第1項所述之製造方法，其中形成 之該絕緣層，係由硼磷矽玻璃材質組成。 4. 如申請專利範圍第1項所述之製造方法，其中形成 之該第一導電側壁物，係由複晶矽材質組成。

   第12頁 ___408486 _ 六、申請專利範圍 5. 如申請專利範圍第丨項所述之製造方法’其中該第 二導電側壁物之粗糙表面，係在溫度約為5 0 0至6 0 0 °C ’壓 力約為0·2至1托耳（torr)下，以石夕甲烧為主反應物，並藉 低壓化學氣相沈積（LPCVD)製程產生。 6. 如申請專利範圍第1項所述之製造方法，其中該第 三絕緣侧壁物係由未摻雜矽玻璃材質組成。 7. —種粗經表面之冠狀電容結構製造方法，適用於一 基底’其具有一半導體裝置源極區，包括下列步驟： 形成一第一導電層於該基底上，其與該半導體裝置源 極區接觸； 形成一第一絕緣層於該第一導電層上，該第一絕緣層 和該第一導電層係用以作為一堆疊層； 定義該堆叠層以留下鄰近該半導體裝置源極區之部 份； 順應性形成一第二導電層於該基底及堆疊層上； 垃該第二導電層以形成一第一導電側壁物，其鄰 接該堆豐層之側壁； 順應性形成一粗糙表面之第三導 導電侧壁物及堆疊層上； 守电層於D亥基底、第 B順應性形成-第二絕緣層於該粗M表面之第三導電層 、回蝕刻該第二絕緣層及粗糙表面之第三導雷#，以來 成一具有粗輪表面之第_導電側a 侧辟你，洛一结 弟—等龟側壁物，其鄰接該第一導電 土4及一第二絕緣側壁物’其鄰接該第二導電側壁.

   —--ioaia 六、申請專利範圍 . 物； 除去該第一絕緣層及筮一/ 電側壁物、具有粗糙表面之：”邑緣側壁物’留下該第-導 層，以作為電容結構之節；第二導電侧壁物和第-導電 形成一介電層於該電袞社 A. π a 电令結構之節點上；及 形成一上電極板於該介電層上。 其中該粗 並藉低壓 其中該環 8·如申請專利範圍第7項 之 链ί面之第三導電層，係以石夕甲烧為主反應物 化學氣相沈積（LPCVD)製程產生。 9. 如申請專利範圍第8項所述之製造方法…” 境溫度約為5 00至60(rc，壓力約為❹^至丨托耳（t〇rr)，以 形成粗糙表面’厚度約為5〇〇至1 00 0埃。 10. —種粗棱表面之冠狀電容結構製造方法，適用於 一基底’其具有一半導體裝置源極區，包括下列步驟： 形成一第一硼磷矽玻璃層於該基底上； 形成一蝕刻停止層於該第一硼磷矽玻璃層上； 定義該蝕刻停止層和該第一硼磷矽玻璃層，以形成一 露出該半導體裝置源極區之開口； 形成一第一摻雜質複晶矽層於該蝕刻停止層上，並填 入該開口以與該半導體裝置源極區接觸； 形成一第二硼磷矽玻璃層於該第一摻雜質複晶矽層 上，用以作為一堆疊層； 定義該堆疊層以留下鄰近該半導體裝置源極區之部 份

   第14頁 i ' 申請專利範圍 ^^^486 ^ """"~~~^' ' * 順應性形成一第二摻雜質複晶硬層於該蝕刻停止層及 堆疊層上； 回蝕刻該 第二摻雜質複晶矽 矽組成之第一導電側壁物，其鄰 順應性形成一粗健表面之複 第一導電側壁物及堆疊層上； 應性形成一未摻雜矽玻璃 層以形成一由摻 接該堆疊層之側 晶矽層於該蝕刻 雜質複晶 壁； 停止層、 順 層上； 回钱刻該 以形成一由粗 物，其 組成之 電側壁 層於該粗糙表面之複晶矽 除 鄰接該 第三絕 物； 去該第 導電侧 該第一 第一摻雜質複 形 形 成一介 成一上 未摻雜矽玻璃層及 綠表面之複晶石夕材 第一導電側壁物， 緣側壁物，其鄰接 二硼碟矽玻璃層及 壁物、具有粗糙表 晶發層’以作為該 電層於該電容結構 電極板於該介電層 該粗糙表面之複 質組成之第二導 及一由未摻雜矽 該具有粗輪表面 該第三絕緣側壁 面之第二導電側 電谷結構之節點 之節點上；及 上。 晶妙層， 電側壁 玻璃材質 之第二導 物，留下 壁物和該

   第15頁