TW399311B - Leadframe for plastic-encapusulated semiconductor device, semiconductor device using the same, and manufacturing method - Google Patents

Leadframe for plastic-encapusulated semiconductor device, semiconductor device using the same, and manufacturing method Download PDF

Info

Publication number
TW399311B
TW399311B TW085102653A TW85102653A TW399311B TW 399311 B TW399311 B TW 399311B TW 085102653 A TW085102653 A TW 085102653A TW 85102653 A TW85102653 A TW 85102653A TW 399311 B TW399311 B TW 399311B
Authority
TW
Taiwan
Prior art keywords
lead frame
copper alloy
copper
plastic
silver
Prior art date
Application number
TW085102653A
Other languages
English (en)
Inventor
Kenji Matsumura
Original Assignee
Dainippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Printing Co Ltd filed Critical Dainippon Printing Co Ltd
Application granted granted Critical
Publication of TW399311B publication Critical patent/TW399311B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

η-νν-Έ!·. 第85102653號專利申請案 中文說明書修正頁 民匍88年1月呈 B7 五、發明説明（ 使用此種引線框，可將本發明之塑膠封包半導體裝置 設計成使回焊程序中模製塑膠與引線框材料之間產生分離 與裂痕的可能減至極低。如此*便可大量製造品質可靠的 半導體裝置。 此外，在本發明之引線框製造方法中，整個引線框製 造程序可與大量製造程序達成實際上的配合，並與接線結 合之電鑛程序結合在一起。 圖式之簡要說明： 圖1 Α與1 Β示出本發明第一實施例之引線框，其中 圖1 A爲剖面圖，圖1 B爲平面圖； 圖2示出銅銀合金膜之成份與黏著力之間的關係； 圖3 A與3 B示出黏著失敗產生缺陷的情形，其中圖 3 A爲剖面圖，圖3 B爲平面圖；而 圖4爲塑膠封包半導體裝置的剖面圖。 主要元件對照表 I 引線框 10 模墊部份 II 內引線 1 2 外引線 1 3 排桿 (誚先閱讀背而之注意事項再^寫本頁) 訂 i J*； '! Ι·^|·νΐ. <；；,·； ( CNS ) I 2ΙΟχ297λ>^ ) -8 - 經濟部中央標率局負工消费合作社印氧 A7 ___B7_五、發明説明（丨） 〔詳細說明〕 發明背景： 1 .發明領域 本發明有關於塑膠封包半導髏裝置之銅合金製引線框 、使用該引線框之半導體裝置、以及該引線框的製造方法 。更詳言之，本發明意在避免引線框之模墊部份等與模製 塑膠分離· 2 .相關技藝說明： 圓4示出習知鹰膠封包半導《裝置（塑膠引線框封裝 )的結構•在半導體裝置40中，半導髖晶片4 1與鐵或 銅合金製之半導體晶片4 1片結（die-bond )，半導體 晶片4 1之電極墊4 6與引線框之內部引線4 3經由接線 (金線）47連接，而所得結構再以塑膠45予以封包。 引線框包含承載半導體晶片4 1的模墊部份4 2、與 外界重路達成電連接的外引線4 4、以及與外引4成 爲一犛的內引線4 3。 在現今此種型式的半導體裝置中，半導體晶片的操作 速度與稹體度已大幅改進，故許多目前可用的銅合金引線 框在輻射特性等上均十分卓越。 在塑膠封包半導體裝置（塑膠封裝）中，模製塑膠與 模墊部份之間的黏著是一項重要的考置因素。若塑膠與模 墊部份之間發生分離，外部水氣便會進入所致之縫隙中· 在安裝半導體裝置至電路板上的回焊程序中，水可能會遇 請 先 閲 背 面 之 注 項 裝 訂 線 本紙張尺度逋用中國國家橾準（CNS ) A4規格（210X297公釐） 4 A 7 ___B7_ 五、發明説明（2 ) 熱膨脹，而使封裝破裂。 圖3 A與3 B分別爲塑膠封包半導體裝置實例的剖面 匾與平面圈*於某些情形下，可能在模墊部份3 2上與承 載半導體晶片3 1的表面相反的表面上形成隙縫3 8A， 而造成裂痕38B或突起38C。圖3A與3B中，數字 3 3表示內部引線：3 4表示外部引線：3 5表示模製塑 膠；36表示電極：37表示結合線· 特別是*在使用包括模墊部份之銅合金製引線框時， 很容易在模製塑膠與模墊部份之間造成分離· 經濟部中央揲牟局貝工消费合作社印装 雖然銅合金能夠以比鐵合金更大的力來黏著至模製塑 膠，但很容易因爲引線框材料（銅合金）與加熱形成之氧 化膜之間的黏著力不佳而分離。由於作爲引線框材料之嫌 合金與加熱鐵合金形成之氧化膜之間的黏著力較佳，故其 間不會造成分離•另一方面，銅合金與氧化膜之間的黏著 力很小，因此在某些情形下只要很小的力即會造成分離· 塑膠封包（塑膠封裝）半導體裝置之組裝包括很多步 驟，其中包含加熱。特別是在接線結合程序中，加熱溫度 經常超過2 0 0°C。因此，如果於任何涉及加熱處理的程 序中，在模墊部份上與承載半導體晶片的表面相反的表面 上，氧化膜的黏著力很弱，則於塑膠模製之後，便會在氧 化膜與引線框材料（銅合金）之間的介面處造成分離· 上述即爲使用銅合金引線框之塑膠封包半導體裝置中 造成塑膠分離的原因。 爲解決此問題，可使用浸入法在銅合金引線框的表面 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） B7 五、發明説明（3 ) 上沈稹厚度爲數十埃的銀膜。 此方法所根據的效應爲，如果表面上的銀擴散進入銅 中而在熱處理時形成合金，則所得此合金的氧化膜會強力 黏著至基材（引線框材料）上*而其對塑膠黏著力的變化 較銅爲少。 雖然此方法中銀膜厚度的控制很重要，但卻很難控@ 浸+所形成的沈稹厚度。 如果銀膜太薄，便無法良好地改善氧化膜的黏著情形 。如果銀膜太厚，則銀會無法完全擴散至引線框（銅合金 )與銀膜之間的介面中，而無可避免地殘留在表面上。銀 在表面與模製塑膠之間的黏著力很差，而會造成其間的分 離。 此外，由於銀的擴散會隨著加熱狀況而變化*故銀之 最佳沈稹厚度會根據組裝階段之加熱狀況而改變。 因此，若採用此方法，會很難穩定地避免在設置有銅 合金引線框之塑膠封包半導髏裝置中，造成塑膠分離。此 外，此方法供不輝合於.大晨製造· 經濟部中央橾準局貝工消费合作社印«. 如上所述，在使用銅合金引線框之塑膠封包半導體裝 置中，應趣免模製塑膠與引線框分離· 發明節要： 本發明之目的便是要提供一種塑膠封包半導體裝置用 之引線框、使用該引線框之半導體裝置、以及該引線框的 製造方法，其中於任何涉及熱處理的半導體組裝程序中， 本纸張尺度適用中81國家橾率（CNS ) A4规格(210X297公釐) -6 - 經濟部t央搮準局貞工消费合作社印製 A7 _B7 _ 五、發明説明（4 ) 形成在引線框表面上的氧化膜不會輕易與引線框材料（銅 合金）分離，且氧化膜與模製塑膠之間的黏著情形能夠令 人滿意。特別是在具有模墊部份的引線框中，在模墊部份 上與承載半導體晶片的表面相反的表面上不會造成分離。 根據本發明，乃是提供了 一種塑膠封包半導體裝置用 之銅合金製引線框，該引線框包含一層形成在引線框材料 表面上的銅合金膜，此銅合金膜係由銅和從包括銀、金、 鉑與鈀的組群中所選出之一種或多種金屬所構成。 銅合金膜中所含從包括銀、金、鉑與鈀的組群中所選 出之一種或多種金屬，其重量爲所含銅之0.001至5.0¾。 引線框進一步包含一個模墊部份。 此外，依據本發明，還提供有一種塑膠封包半導髗裝 置用銅合金製引線框的製造方法*該引線框包含一層形成 在引線框材料表面上的銅合金膜，此銅合金膜係由銅和從 包括銀、金、鉑與鈀的組群中所選出之一種或多種金屬所 構成，方法包含以下步驟：在含有從包括銀、金、鉑與鈀 的組群中所選出之一種或多種金屬所構成之金靥化合物的 銅電鍍浴中電鍍引線框材料表面而形成銅合金膜。 銅電鍍浴中所含從包括銀、金、鉑與鈀的組群中所選 出之一種或多種金屬，其重童爲所含銅之0.001至5.0¾。 如此，依據本發明，可提供一種能夠避免引線框材料 與模製塑膠之間發生分離的引線框•特別是，在此具有模 墊部份的引線框中，可避免在回焊程序中發生模製塑膠與 模墊部份之間的分離與裂痕。 本纸張尺度逋用中國國家揉準（CNS > A4规格（210X297公釐) 1--------餐一-----tr------0 (請先聞_讀背面之注t項f寫本頁} η-νν-Έ!·. 第85102653號專利申請案 中文說明書修正頁 民匍88年1月呈 B7 五、發明説明（ 使用此種引線框，可將本發明之塑膠封包半導體裝置 設計成使回焊程序中模製塑膠與引線框材料之間產生分離 與裂痕的可能減至極低。如此*便可大量製造品質可靠的 半導體裝置。 此外，在本發明之引線框製造方法中，整個引線框製 造程序可與大量製造程序達成實際上的配合，並與接線結 合之電鑛程序結合在一起。 圖式之簡要說明： 圖1 Α與1 Β示出本發明第一實施例之引線框，其中 圖1 A爲剖面圖，圖1 B爲平面圖； 圖2示出銅銀合金膜之成份與黏著力之間的關係； 圖3 A與3 B示出黏著失敗產生缺陷的情形，其中圖 3 A爲剖面圖，圖3 B爲平面圖；而 圖4爲塑膠封包半導體裝置的剖面圖。 主要元件對照表 I 引線框 10 模墊部份 II 內引線 1 2 外引線 1 3 排桿 (誚先閱讀背而之注意事項再^寫本頁) 訂 i J*； '! Ι·^|·νΐ. <；；,·； ( CNS ) I 2ΙΟχ297λ>^ ) -8 - A7 _ ___ B7 2 1 銅 銀 合金 膜 3 2 模 墊 部份 3 3! 內 引 線 3 4 外 引 線 3 5 模 製 塑膠 3 6 電 極 3 7 結 合 線 4 0 半 導 體裝 置 4 1 半 導 體晶 片 4 2 模 塾 部份 4 3 內 引 線 4 4 外 引 線 4 5 塑 膠 4 6 電 極 墊 4 7 接 線 五、發明説明（5-1) (誚先閱讀背而之注意事項再硪寫本頁)
*1T ί<! 較佳實施例之詳細說明： 根據本發明實施例之塑膠封包半導體裝置用引線框經 過設計而可以避免與模製塑膠分離。特別是在具有模塾部 份的引線框中，可避免模製塑膠從模墊部份與承載半導體 晶片的表面相反的表面上分離。 詳言之，在引線框模墊部份與承載半導體晶片的表面 相反的表面上形成一層由銅和從包括銀、金、鉑與鈀的組 群中所選出之一種或多種金屬所構成的銅合金膜。之後’ -Ί Κ!·ίΤί：；;;: i iTssTM/wf. T ：i〇x 297^^j 8_, 一 經濟部中央橾率局貝工消费合作社印ft A7 B7 五、發明説明（6 ) 在製造半導體裝置之組裝階段中所執行的涉及熱處理的程 序（例如接線結合）中，於該表面上形成氧化膜。依此方 式形成的氧化膜不會輕易與引線框材料分離，而會良好地 黏著至模製塑膠上》 銅合金膜中所含從包括銀、金、鉑與鈀的組群中所選 出之一種或多種金屬，其重置爲所含銅之0.001至5.0¾ 。所選金靥成份不低於0.001¾重量時，經由熱處理而形 成在模墊部份等之表面上的氧化膜便不會輕易與引線框材 料（基材）分離*此外，所選金屬成份不髙於5.0¾重置 時，便可將氧化膜與模製塑膠之間的黏著力調整成不低於 預定值，使氧化膜與模製塑膠之間的介面不致造成分離。 根據本發明實施例之塑膠封包半導體裝置使用上述的 引線框並由塑膠封包，使模墊部份相反側極少發生分離與 裂痕》於是，此裝置乃適於大童製造。 根據本資施例之塑膠封包半導體裝置用引線框的製造 方法包含：以蝕刻等方法使引線框之模墊部份成形之步驟 ，以及在含有從包括銀、金、鉑與鈀的組群中所選出之一 種或多種金屬所構成之可溶鹽的銅電鍍浴中電鍍與模墊部 份承載半導體晶片的表面相反的表面而形成由銅和從包括 銀、金、鉑與鈀的組群中所選出之一種或多種金属所構成 之銅合金膜之步驟•此方法在實務上適於大量製造，其中 電鍍程序與膜形成程序構成一條整合的製造線* 銅電鍍浴中所含從包括銀、金、鉑與鈀的組群中所選 出之一種或多種金靥，其重置爲所含緬之0.001至5.0¾ ) — _ _ — 本纸張尺度適用中國國家揉準（CNS )八4规格（210X297公釐） I ί --------裝 ---------訂------線 (請先《1»'背面之注*.事項1^寫本頁) 經濟部中央橾準局員工消费合作社印装 A7 _B7__ 五、發明説明（7 ) 。如此，便可在製造引線框時，使在製造半導體裝置之組 裝階段中所執行的涉及熱處理的接線結合等程序中’於表 面上所形成氧化膜不會輕易與引線框材料（銅合金）分離 ，而在使氧化膜與模製塑膠之間的介面不致發生分離。 〔實施例〕 以下參照附圖來說明根據本發明實施例之塑臛封包半 導髖裝置用引線框》 圖1 A爲構成引線框主要部份的模墊部份之剖面圖， 而_ 1 B爲整個引線框的平面圓。 在圖1A與1B中，數字1表示引線框；1〇表示模 墊部份：11表示內部引線；12表示外部引線；13表 示排桿；1 4表示框部；2 0表示引線框材料（銅合金） ;2 1表示銅銀合金膜· 在此實施例的塑膠封包半導體裝置引線框中，在模墊 部份1 0相反側之引線框材料（銅合金）2 0的表面（非 用以承載載半導體晶片的表面）上，直接形成厚度爲0.1 jczm之由銅與重量爲銅0.1¾之銀所構成的銅銀合金膜 2 1。 引線框材料2 0可使用由Furukawa股份有限公司出 品的EFTEC64T-1/2H。 引線框材料含有 0.35¾的（：1·, 0. 2 5%的Sn，和0. 1¾的Zn (均爲重置χ ),其餘部 份爲銅與雜質。 銅銀合金膜21的設置目的爲改善以上述方式形成之 本纸張尺度適用中••家標準（CNS ) Λ4规格（210X297公釐) -10 - ---------1^1--,---ΤΓ------0---------------- (請先闥tt'背面之注^項ϋ寫本頁) 經濟部中央揉率局貝工消费合作社印裝 A7 B7 五、發明説明（8 ) 氧化膜的黏著力，並保持氧化膜與模製塑膠之間的黏著力 與引線框材料位於同一位準·雖然膜成份係經由下述測試 來決定，但膜不必一定需含重量爲銅0.1¾之銀。 在本實施例中，銅銀合金膜2 1爲0. 1 # m厚。不 過就改善模製塑膠黏著力與抑制對引線框材料2 0之影響 而言，膜2 1的厚度僅需在5000埃以上即可。 檢視過引線框材料2 0與模製塑膠間之黏著力之後， 以下述方式決定銅銀合金膜21的成份。 在與引線框材料2 0具有相同成份的板狀材料表面上 形成具有不同銀成份的膜（0.1 厚），並使其各接 受一小時之1 5 0°C熱處理與三分鐘之2 8 0°C熱處理， 再於下述條件下以塑膠封包•之後，各膜接受8小時之 15 0°C後硬化處理，並根據Shimazu公司所提供的原 件進行熱處理後黏著力的剪力測試。 模製塑膠的模製條件如下： (1)塑膠之冷恢復：20土1°(：，13%11^1(相 對濕度），2 4小時 (2 )模製溫度：2 3 ± 1 °C (3)模製濕度：32. 5 ±2. 5 % R Η (4 )傅送壓力：2噸 (5) 傅送溫度：175ΐ (6) 模製時間：80秒 (7 )測邏:狀況： 衣纸張尺度適用中鬮國家橾半（CNS ) Α4规格（210X297公釐） ---------1^1--,---tr------A (請先閲皮背面之注意#'項t寫本頁) . 11 B7 五、發明説明（9 )
测量室溫：20±1°C 濕度：30±2. 5 % R Η 圖2示出黏著力的測量結果β 如圖2所示，在銀成份與銅相較重量爲0.001%以下 的範圓（直線Α)中，銀成份越低，黏著力也越低。 在銀成份與銅相較重量爲 0. 001至5¾的範圔（直 線B )中，黏著力與未加熱引線框材料（銅合金）時的位 準大致相同。 在銀成份與銅相較重置爲5¾以上的範圓（直線C) 中，黏著力隨銀成份增加而越低。 因此，爲避免引線框與模製塑膠彼此分離，網銀合金 膜中銀成份相對於銅的重量應在 0.001至5¾的範圏內 *如SB 2所示β 經濟部中央標隼局貝工消费合作杜印家 在圖2所示銀成份與銅相較重量爲0.001¾以下的範 園（直線A)中，會在引線框材料（銅合金）與氧化膜之 間造成分離•在銀成份與銅相較重量爲5¾以上的範圔（ 直線C )中，會在氧化膜與塑膠間之介面發生分離* 銅銀合金膜2 1可由含有銅與贵金屬（如金、鉑、鈀 等）的其他材料來取代。 較佳之贵金屬成份比例基本上與含銀時之比例相同· 雖然在上述實施例中使用由Furuka»a股份有限公司 出品的EFTEC64T-1/2H作爲引線框材料2 0，不過亦可 使用銅合金作爲習知引線框材料來獲得相同結果· 本紙張尺度逋用中國國家橾率（CNS ) A4*l格（210X297公釐) ~~ -12 - 經濟部中*櫟舉局貝工消费合作社印簟 A7 _B7__ 五、發明説明（10 ) 在前述測試中， 係在4 0°C而陰極電流密度爲5 0 A/dm2的條件下，於下述成份的電鍍浴中形成鎇銀合金膜 〇 電鍍浴成份： 氰化亞銅：30 g/1 氰化鉀：5 0 g/1 氫氧化鉀：5 g/1 羅謝爾鹽（四水合酒石酸鉀鈉）：20 g/1 氰化銀鉀：0.4 m g / 1 至 2 g/1 銅銀合金膜的銀成份根據氰化銀鉀濃度而改變· 使用實施例所述引線框經由塑膠模製程序製成之半導 髖裝置如圖4所示。使用超音波檢測機（Hitachi Construction Machinery 股份有限公司出 品之掃 瞄式超音波影 像裂紋偵測器MI-SC0PE 10)進行監視檢測，結果在模墊 部份無半導體晶片的一側（反側）上幾乎並未發現任何分 離*在回焊程序中亦未觀察到任何裂縫· 雖然本發明已就較佳實施例予以說明如上，但應注意 的是，以上揭示僅係供說明之用，在不脫離由後述申請專 利範画所界定之發明範園下，可對本發明作各種的修改變 化· 本紙張尺度適用中國國家橾率（CNS ) A4洗格（210X297公釐） -13 - I.--------、丨^ J-I {請先《<背面之注«.事項*^寫本頁) 订 旅

Claims (1)

  1. |对年4 申請專民國88年1月呈 Y、申請專利範圍 1.—種塑膠封包半導體裝置用之銅合金製引線框， 該引線框包含一層形成在引線框（1 )材料表面上的銅合 金膜， 特徵在於此銅合金膜係由銅和從包括銀、金、銷與絶 的組群中所選出之一種或多種金屬所構成。 2·如申請專利範圍第1項之塑膠封包半導體裝置用 之銅合金製引線框，其中銅合金膜中所含從包括銀、金、 銷與網的組群中所選出之一種或多種金靥，其重量爲所含 銅之 0.001 至 5.0¾8 3_如申請專利範圍第1項之塑膠封包半導體裝置用 之銅合金製引線框’其進一步包含一個模墊部份（1 〇 ) —^ϋ ai_^i _ (請先w讀背面之注意i項再填寫本頁) 訂 4. 一種塑膠封包半導體裝置，特徵在於包含如申請 專利範圍第1項之塑膠封包半導體裝置用之引線框，並以 塑膠封包。 5. —種塑膠封包半導體裝置用銅合金製引線框的製 造方法，該引線框包含一層形成在引線框（1 )材料表面 上的銅合金膜，此銅合金膜係由銅和從包括銀、金、鉑與 鈀的組群中所選出之一種或多種金屬所構成，特徵在於方 法包含以下步驟： 在含有從包括銀、金、鉑與鈀的組群中所選出之一種 或多種金屬所構成之金屬化合物的銅電鍍浴中電鍍引線框 (1)材料表面而形成銅合金膜。 6. 如申請專利範圍第5項之塑膠封包半導體裝置用 本紙張尺度適用中國國家梂準（CNS)A4规格（ 210X297公釐）-1 - r-- 經濟部中央橾準局月工消費合作社印裝 |对年4 申請專民國88年1月呈 Y、申請專利範圍 1.—種塑膠封包半導體裝置用之銅合金製引線框， 該引線框包含一層形成在引線框（1 )材料表面上的銅合 金膜， 特徵在於此銅合金膜係由銅和從包括銀、金、銷與絶 的組群中所選出之一種或多種金屬所構成。 2·如申請專利範圍第1項之塑膠封包半導體裝置用 之銅合金製引線框，其中銅合金膜中所含從包括銀、金、 銷與網的組群中所選出之一種或多種金靥，其重量爲所含 銅之 0.001 至 5.0¾8 3_如申請專利範圍第1項之塑膠封包半導體裝置用 之銅合金製引線框’其進一步包含一個模墊部份（1 〇 ) —^ϋ ai_^i _ (請先w讀背面之注意i項再填寫本頁) 訂 4. 一種塑膠封包半導體裝置，特徵在於包含如申請 專利範圍第1項之塑膠封包半導體裝置用之引線框，並以 塑膠封包。 5. —種塑膠封包半導體裝置用銅合金製引線框的製 造方法，該引線框包含一層形成在引線框（1 )材料表面 上的銅合金膜，此銅合金膜係由銅和從包括銀、金、鉑與 鈀的組群中所選出之一種或多種金屬所構成，特徵在於方 法包含以下步驟： 在含有從包括銀、金、鉑與鈀的組群中所選出之一種 或多種金屬所構成之金屬化合物的銅電鍍浴中電鍍引線框 (1)材料表面而形成銅合金膜。 6. 如申請專利範圍第5項之塑膠封包半導體裝置用 本紙張尺度適用中國國家梂準（CNS)A4规格（ 210X297公釐）-1 - r-- 經濟部中央橾準局月工消費合作社印裝 399311_^_ ^、申請專利乾圍 銅合金製引線框的製造方法*其中銅電鍍浴中所含從包括 銀、金、鉑與鈀的組群中所選出之一種或多種金靥，其重 之 銅 含 所 爲 量 至 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梯準（CNS ) A4规格（210X297公釐）-2 -
TW085102653A 1995-03-02 1996-03-02 Leadframe for plastic-encapusulated semiconductor device, semiconductor device using the same, and manufacturing method TW399311B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7066661A JPH08241947A (ja) 1995-03-02 1995-03-02 樹脂封止型半導体装置用リードフレームとそれを用いた半導体装置、および樹脂封止型半導体装置用リードフレームの製造方法

Publications (1)

Publication Number Publication Date
TW399311B true TW399311B (en) 2000-07-21

Family

ID=13322317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085102653A TW399311B (en) 1995-03-02 1996-03-02 Leadframe for plastic-encapusulated semiconductor device, semiconductor device using the same, and manufacturing method

Country Status (5)

Country Link
EP (1) EP0730296A3 (zh)
JP (1) JPH08241947A (zh)
KR (1) KR100363522B1 (zh)
SG (2) SG106554A1 (zh)
TW (1) TW399311B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002294488A (ja) * 2001-03-29 2002-10-09 Dowa Mining Co Ltd 耐酸化性に優れた銅皮膜、その形成方法および電子部品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01257356A (ja) * 1988-04-07 1989-10-13 Kobe Steel Ltd 半導体用リードフレーム
JPH01257357A (ja) * 1988-04-07 1989-10-13 Kobe Steel Ltd 半導体装置用リードフレーム
JPH01305551A (ja) * 1988-06-03 1989-12-08 Kobe Steel Ltd 半導体装置用リードフレームおよび半導体装置

Also Published As

Publication number Publication date
SG42356A1 (en) 1997-08-15
KR100363522B1 (ko) 2003-02-05
SG106554A1 (en) 2004-10-29
JPH08241947A (ja) 1996-09-17
EP0730296A2 (en) 1996-09-04
EP0730296A3 (en) 1998-07-01

Similar Documents

Publication Publication Date Title
JP3062086B2 (ja) Ｉｃパッケージ
TWI275186B (en) Method for manufacturing semiconductor package
JP2004349497A (ja) パッケージ部品及び半導体パッケージ
TW401634B (en) Lead frame and its manufacture method
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
JP2005203781A (ja) メッキされた導電リード上の成長形成を減少させるための方法および装置
CN111785701A (zh) 一种预电镀镍钯金引线框架及其制备方法
JP2007158327A (ja) スズメッキ又はスズメッキから形成された金属間層を備えるリードフレーム
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
CN108389805A (zh) 一种高可靠性平面凸点式封装方法及封装结构
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
TWI833739B (zh) 半導體封裝及製造其之方法
TW399311B (en) Leadframe for plastic-encapusulated semiconductor device, semiconductor device using the same, and manufacturing method
TWI413702B (zh) 固相擴散反應銅鈀合金線及其製造方法
WO2006109997A1 (en) Window manufacture method of semiconductor package type printed circuit board
JP2019207905A (ja) リードフレーム材およびその製造方法ならびに半導体パッケージ
TW200536092A (en) Lead frame and the method for manufacturing the same
TW425679B (en) Semiconductor device and method of manufacturing the same
JP2006080576A (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
Moon et al. Optimal oxidation control for enhancement of copper lead frame-EMC adhesion in packaging process
TW200941637A (en) Substrate structure and manufacturing method thereof
TW486800B (en) Semiconductor device and method of producing the same, lead frame and method of producing the same
US20130098659A1 (en) Pre-plated lead frame for copper wire bonding
TWI231019B (en) Lead frame and manufacturing method thereof and a semiconductor device
EP4184562A1 (en) Insulation substrate and method for manufacturing same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees