TW313703B - - Google Patents

Download PDF

Info

Publication number
TW313703B
TW313703B TW084104754A TW84104754A TW313703B TW 313703 B TW313703 B TW 313703B TW 084104754 A TW084104754 A TW 084104754A TW 84104754 A TW84104754 A TW 84104754A TW 313703 B TW313703 B TW 313703B
Authority
TW
Taiwan
Prior art keywords
input
surface area
charge
patent application
floating gate
Prior art date
Application number
TW084104754A
Other languages
English (en)
Original Assignee
Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics Nv filed Critical Philips Electronics Nv
Application granted granted Critical
Publication of TW313703B publication Critical patent/TW313703B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • H03M1/802Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Neurology (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Complex Calculations (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

313703 五、發明説明) 經濟部中央標準局負工消費合作社印製 本發明係關於一半導體元件Μ累加一些加權输入訊號, 包含一具相鄰一表面之第一傅導型式的表面區之半導體本 體,該表面被供應著一電極姐態,該電極姐態與該表面區 相絕緣且有一電浮動閘極及一些输入電極,以供應該等被 加總的訊號,該等電極和該半導體本體表面及該浮動閘極 是蹵絕緣的且其是電容耦合至該浮動閘極。例如該元件可 形成一神經網路,其電訊號被加權在多個神經结内且其中 該等加權_人訊號的加總經由一神經元非線性函數轉換成 一個或數個輸出訊號yi。該等訊號y*可接著為下一層的神 經元形成多個输入訊號。 前述的這類半導體元件特別可從該文"一功能金靥氧化 半導體電晶體特指閘極位準加權累加及閥限作動”中知悉 。其作者是西巴達(Shibata)和歐米(Ohaii) »該文是發表 在美國電機電子工程師學會「電子裝置上異動J 199 2年6 月份期刊第39冊第6章第1444至1455頁。其中描述一具浮 動Μ極之金屬氧化半導體電晶體和一些電容性耦合至該浮 動閘極的输入閘極。該等输入訊號从加權形式被供應至該 等输入窜極,該浮動閘極的電位係由供廯至該等_入窜極 的該等訊號之總和所決定。依該浮動閘捶的電位而定的該 源棰/汲極電流之測虽可產生一代表該等加權输入訊號之 總和的參數。在該元件内*另有裝置被供應Μ儲存該等權 數和加權該等输入訊號,其可導致一相當複雜的電路。該 元件也強烈地依溫度而定的,特別是由於依該電晶體通道 内的可動性之溫度依存性。 11-- - - - f «- - 5 -I If i —^1· n € : f (請先閎讀背面之注意事項再填寫本頁) 打 本紙張尺度適用中國國家標準(〔那)八4規格(210乂-297公釐>在 A7 _______ B7 五、發明説明.(,2 ) 本發明之一目的是供應一在前言所述之一半導體元件, 其中該等權數之儲存,藉該等權數相乘输入訊號和加權输 入訊號之和皆可發生在一普通交換單元。本發明之另一目 的是供一種元件,其溫度依存性是非常小的,至少比上逑 已知元件小很多。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 本發明特別是根基於該種認知,當該等_入訊號供應至 所謂的多個交換式電容器,每一電容器皆被供應一浮動阐 極以儲存該等權數時,一微型姐態就可被獲致。根據本發 明,在前言所提之一半導體元件其特徵在於一浮動閘極電 極是關聯於每一输入鼋極*在其内多個裝置用Μ將一電荷 施至每一浮動閘極電極,該電荷係代表一權數,具此供應 之該相關输入電極之一输入訊號則被加權,且在其中該表 面區經由一 ρη接面併入該第二傳専型式的該半等體本賭之 一相鄰部份,及形成一電荷儲存區用Μ儲存電荷,而電荷 值則表示該等加權输入訊號之和,經由所呈現之裝置,該 表面區可被接至一第一作動狀態内的一參考電位,及至一 第二作動狀態内的一電氣浮動電位。這些將在下面圖示中 有更明顯的說明,經由整合該浮動閛極的記憶功能進入該 交換式電容器可獲致一特別微型姐態,因此經由該權數所 相乘之输入訊號則被完成。在該输入電壓和該感應電荷間 之一非線性鼷係則被獲致,因為該元件可***作在一電懕 範圍內,此範圍只有濟耗發生在該表面區,例如在該表面 區並無該傅導型式之轉換。這可被有利地使用*特別是用 於感應正負電荷。請注意,藉由對所有输入電極皆相同的 本紙張尺度適用中國國家標準(CNS > Α4規格(210X297公釐)_5 31S703五、發明説明{ — 3 ) 經濟部中央標準局員工消費合作社印製 一致區域,該表面區可被形成。或者,該表面區可由該半 導體本體内相隔的一些副區域所構造且其藉由内部或外部 接線所相互連接。 一較佳之實施例其中由於少數載體產生的熱之轉換Μ— 簡單的方法被避免,其特色在於該表面區供應一個或數届 區域用Κ形成一具該表面區的整流接面,因此在該等浮動 閜極下該傳導型式的接面轉換則經由施予一反相電懕防止 之0 該表面區的電荷狀態可藉著一微分放大器的裝置來調整 或讀取,該放大器的一输入則被電氣連接至該表面區域, 且另一輸入則被連接至一在作動期間位於一參考電位之接 面點。該输出可藉著一開關連接至該翰入,由此該表面區 域電位變成相等或實質上相等於該參考電位。在該開闞的 非傳導狀態內*該表面區是在一電氣浮動電位。該表面區 的電荷狀態可被決定因為當該表面區是浮動時,一參考霣 壓被提供至該等艙入電極。在一實施例裡這可能等致一表 面區電位,而該電位是該表面區的電荷狀態之測董,及是 為該等加權输入訊號之和。在另一實例裡,該放大器的輪 出則經由回授電容器連接至該表面區。然後該表面區保持 在一實質上的常數電壓,如在該放大器的另一输入之參考 電颳,藉由回授電容器,當該電荷完全或實質上完全儲存 在該回授電容器内。該输出訊號是由該放大器输出取得。 該回授電容器可Κ有一固·定《容,且在部份實施例裡一 具有在相關電壓範圍内的常數電容,其不會或實質上不會 (請先閲讀背面之注意事項再填寫本頁) 丨一 、τ 本紙張尺度逍用中國國家揉準(CNS ) Α4規格(210X297公釐)_6 經濟部中央標準局貝工消费合作社印製 313703 at _-_B7 五、發明説明·( 4 ) 随著電颳改變,因此在電荷和输出電壓間可獲致一線性鼷 係。另一實施例其特色在於該回授電容器包含一锺導*浮 動區位在形成一回授電容器板的該表面區和形成另一回授 ®容器板的一導電層間,且藉由在該表面區間和該***的 電浮動區間的絕緣物質使與該二區絕緣。該電容器可K形 成一神經元的非線性轉換函數。該函數是藉著施至該回授 電容器内的浮動閘棰之電荷所程式化。羼於該回授電容器 的該表面區的邰份可和在該等轤入電極下的該等副區或一 一藉著接線連接至其他副區的分離副區來形成—致區。 已知的一些不同的技術,特別是來自該具多個浮動閛極 的無常性記憶器之領域可被使用來設定該等權數。本發明 的一實施例其特色在於一藉由輝道介質使與該浮動閘極分 離的一注入器區是闞聯於每一输入電棰和該相齲浮動閘極 分離的一注入器區是關聯於每一输入電極和該相闞浮動閘 極。該浮動閘極的電荷狀態可在一可控制方式內改變,數 位及類比兩者經由電荷載體的穿隆之該隧道介質。該注入 器區可藉由與該表面區隔離的該第一傳導型式的一表面區 域來形成。 本發明可Μ被有利地使用在多個元件上,其中一输入訊 號相對應於一單一输入電極。為了完成更複雜作動,一些 具一相隨浮動閘極的輸入電極被使用做一輸入訊號,該输 入訊號則Κ不同方式被應用。一較佳實施例,其特色在於 输入電極的數目是四個,當該.轤入訊號施於該输入電極Κ 使得當該繪入訊號導致一在該表面區内的電荷Qdl被 (請先閲讀背面之注意事項再填寫本頁) -丨y. 、?τ
經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明(-5 ) 施至一第一輸入電極及該输入訊號Μ -I „的形式導致一電 荷Qd2則被施至一第二输入電極,該施至一第三電極的输 入訊號則Μ—形式被用,因此一電荷-(3<^被感在該表面區 内,給予一權數相等於一靥於該第一输入電極的權数。及 第四輸入電極的输入訊號則Μ—形式被應用,因此一在該 表面區內的一電荷-Qd2被慼應在該表面區内,給予一權數 相等於羼於該第二輸入電極的權數。 附函'之簡單說明 本發明可由一些相鼷的實施例和附圖而更詳细地閨述, 其中: 圖1是一神經網路的一基本邏輯格之方塊圖; 國2圖示本發明的一使用該一邏輯格之半導體元件; 圖3是該元件的一實際實施例的横截面圓; 圈4是圈解該输入電壓和烴由不同轚荷量感懕在該浮動 閛極的該電荷間之瞄係; 圖5是圖解相闞於感應在一參考電懕的該電荷之微分鼷 係; 圖6圈示圖2的半導體元件之一電路在一取樣面(圓 6a)和一轉換面(圖6b); 圖7是本發明的一神經網路之一甯路國,其中一轤入訊 號Μ四種不同方式取樣; 圈8 _示該输出電容的該電荷是Vcw的函數,為一具有 浮動閘極上四種不同電荷姐合的疸些取樣方法之元件;及 本紙張尺度適用中國國家標準(CNS〉.A4规格(210X297公釐)_8 (請先閱讀背面之注意事項再填寫本頁)
經濟部中央樣準局貝工消費合作社印製
313703 I 五、發明説明(/6 ) 圖9包含本發明藉由一半等體元件圓解一些訊號處理作 動,其中: 画9a函示圖8内具該神經結姐之波形I和π ; 圖9b圖示圖8内具該神經結姐之波形IV和里;及 圓9c圖示顧8内具該神經結姐之波形IV和I。 围1是一基本邏輯格的方塊豳,其本質上是本發明中相 镨重要的一神經網路。該邏輯格,也是所謂的知覺子,包 含一些具输入訊號XI,Xz, X3...... X»的輸入。這些訊號可 能源自一前述的知覺子,但它們或者也是由一外部源供應 至該網路的訊號。該等输入訊號每一儸皆由一權數Wu W2, W3……所相乘。該等加權的输入訊號則由該加總 裝置Σ所加總。該和則經由一非線性函數F傳送到該输出 ,其中y = ΜΣΙ^Χ^Θ)。當該加總裝置Σ和該方塊形成 所謭的神經元函數時,該等,輸入Xi和乘法器h形成所諝的 神經结。該等權數h較佳是K類比方式程式化,且藉著一 調整程序所設定Μ使得該網路完成一期望函数。 顧2画示本發明之一元件,而在匾1所述之該等功能皆 可藉此而完成。該元件包含一半導體本體1 ,在本例裡其 是由矽樽成,但也可Μ由其它合適可替代的半導體物質所 構成,且其包含相鄰一表面2的第一傳等型式;之一表面3 。在本例該表面區3是η型,但很明顙的這對本發明並非 基本的。另外,在本例該表面區3是由——致區所形成。 然而該表面區也有可能由一些相對應不同電容器的副區域 本紙張尺度適用中國國家揉準(CNS ) Α4規格(210 X 297公釐)_9 (請先閲讀背面之注意事項再填寫本頁) —:!—^---------------_—tT------—· Α7 Β7 經濟部中央揉準局員工消費合作社印裝 五、發明説明(7 ) 所構成,其是在該半等體本體内横向相隔,且其是由接線 相互連接。該表面2供應一電極姐態,且該電極是由一矽 氧化物的絕緣層4與該表面電氣絕緣,而該矽氧化物則形 成一具厚度25毫微米的一閘極介質。該絕緣電極組態包含 一電浮動閘極5形成在該氧化物曆4上及一些输入電極 6a, 6b, 6c供應連接裝置8 K提供該等输入訊號,該等® 懕則標示為Vn V2, V3等。該等输入電極6a, 6b,6c則與 該浮動閘極5 K該電氣絕緣7絕緣,且經由該介質7電容 耦合至該浮動閘極。在本例,該等閘極5和6之間的該餍 7是由一具厚度30毫微米的矽氧化層所形成。很明顯地, 替代的物質*如矽氮化物或氮氧化物也可使用做為該層7 。該浮動閘極5也可Κ 一熟知的多晶矽形式來供應,當該 等電極6可由多晶矽或金羼®極或矽和金靨的合金所形成 Ο 根據本發明,一浮動閘極5a ,5b, 5c是關聯於每一 _ 人電極6a,6b, 6c,且位於該相闞输入罨極6i和該表面區 3間。既然該浮動閘極電極5則细分成很多倨相互分離的 閘極,其也可能供應電荷在該等浮動閘&上,其係代表相 乘該等_入訊號的該等權數。該電荷可藉由K無常性浮 動閘極記憶器類比的裝置施至等浮動閘極。這在園3將有 更進一步的敘述。該等加權输入訊號之和則由一 n型區形 成發生在該表面區3内,該η型區則經由一 pn接面9相鄰 該半導體本體的一 P型部份10。該等加權输入訊號之和則 Μ電荷形式儲存在該表面區3内,為此目的之裝置,該表 本紙張尺度適用中國國家標準(CNS ) A4規格(210X+297公釐) 10- (請先閲讀背面之注意事項再填寫本頁) 、言 經濟部中央標準局员工消費合作社印製 A7 B7 五、發明説明(8 ) 面區3則在一第一動作狀態内給予一參考蜇位且係電浮動 在一第二動作狀態内。本例的該等裝置含開闞S和微分放 大器11,而放大器的一輸入,此為’一 ”(負)输入則連接至 該表面區3 ,而其” + "(正)_入則連接至一參考電壓源 Vref。該表面匾3可Μ電等藉著該開翮S連接至該微分放 大器的該输出12,所Μ該表面區3的電位由於該回授變成 相等或至少實質上等於1^。一回授電容器另被供在該表 面區3和該微分放大器11的該输出12間,一板則由該表面 區3形成,而另一板則由該導體13形成。該電容是如圖2 內罨容6,5,3相同的方法所構造成,且也包括一由該氧 化曆7與該板13電氣絕掾的一浮動閘極14,及藉著該電荷 /電壓特性可由儲存在該浮動閘極14上的電荷所設定。 圖3是一横截面圖,Μ —横斷圖2之方向。該ρ型矽本 骽10在該表面供應一界定該半導體本體的主動區之比較厚 場氧化物15。該等主動區之一則由該η型表面區3所形成 。該浮動閘極5i則延伸横跨該表面區3之寬度,且由該氧 化層4與該表面區隔離。在該表面區3之下,該浮動閘極 5i延伸過一η型區域16,而該區域則Μ —非常薄的氧化曆 17與該閘極5i電氣絕緣。該層17的厚度,如δ奄微米,則 選擇太小Μ致於一適切的隧道雷流值横越該氧化物17,給 予一不致於太高電壓在該區域16*和該浮動閘極5丨間。該闞 聯的输入電極也圖示於圖3内,重蠱該浮動閘極5i的整 個表面區域K使獲致非常強的電容耦合。 這是假設該元件動作,費密能级(電洞)在該等電壓施予 本紙張尺度逍用中國國家標準(CNS ) A4规格(210 a 297公釐)_!_;]__ (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印装 A7 _______B7 五、發明説明(9 ) Μ防止該傳等型式在該表面區3和該氧化層4間的邊界之 轉換是足夠高的。圖4展示在該表面區3内耗盡區的鼋荷 Qd和該输入閛極6i和該表面區3間的該電壓Vcw間之關係 為三個不同電荷量在該浮動電極5i上。在一非常高負電壓 值Vcx*Qd變成等於Qd.»ex,在此該傳等形式的轉換發生 在該表面。該表面的閥限電壓是依儲存在該浮動閘極上的 電荷所轉換,及在本例變成比例上較低如較少負電荷呈現 在該浮動電極上。在與Vew軸交集的該等被形之的該 等值是該等平帶電壓,其也是依該浮動閛棰的該電荷狀態 而定。當電壓大於該相蘭之平帶電壓時,多涠電子的累加 發生在該表面。波A給予一闞係在Qd和Vew間具一最大負 電荷在該浮動閘極上,波C具一最小負電荷在該浮動閘極 上,及波B為一電荷的中間值在該浮動閘極上。圃4裡在 該輸入電壓可改變内的該區域則標示著參考數字18。為V 能夠儲存正和負電荷,依該輸入訊號而定,其差異可由输 入訊號Vcw的電荷Qd和一參考電壓的電荷Qd來決定, 參考電壓值則被選擇在該電壓區18的一半。該等波A’, B'和C’相對應於圖4内的各別波A, B, C,如圖5所示則 被獲得。 該元件的操作在圖6有說明。兩個输入電極6a, 6b,在 該圈内有圖示說明,如該输出電極13也有。該等输入和_ 出電極則被描述為多個電容器連接著該表面區3 。該等浮 動閘槿則Μ斷線顯示在瑄些電容器的該介質内。圔6a顯示 之狀況其中該輸人訊號卩1和V2則被取樣,該開關Si* S2^j 本紙張尺度適用中國國家標準(CNS ) A4規格(210 '乂邛7公釐)-12- ---I I--I n I ti -----訂-n I - I I -、^-- - -; - ,· (請先閲讀背面之注意事項再填寫本頁) A7 B7 313703 五、發明説明(10 ) 入短路。 至該參考 上相等於 傳输至該 被使用如 能在特定 態調整該 荷Qd對比 由圃4或 。第三類 獲得。第 獲得。該 式 2 Vre* 現因為該 且由其後 的一可能 係假設該 經濟部中央標準局員工消費合作社印製 請 閲 讀. 背 面 之 注 項. 再, 填 ,, 1 ^ 頁 .訂
各別地連接該堪極6a和61>至 經由開關S短路至該放大器 3 (非耗盡區}的電位則等於 電容器6i和3上的電荷則由 閘極的電荷吠態所決定。在 存在該等電容器6i和3内的 3 。為此目的,第一開關S 出不再和該” ” _ 該等開關St* S2接 位保持在至少實質 V2感應之《荷則被 電荷/電壓特性則 數F ,當它是有可 浮動閘極的電荷狀 圖4或圖5之電 種。第二類型可經 所獲致 相闞至該軸來 相關到該V = w袖來 入訊號以反相的形 3和類型4可被實 2的方法所獲得, 則圖示一神經網路 該四種類型。在此 V i和V 2。同時,該表面區3則 11的输出Vut,所Μ該表面區 或至少實質上等於。該等 該等_人訊號V,和由該等浮動 下一相位,如圖6b内所示,儲 該電荷則傳輸至該罨容器13和 是開路,所Μ放大器11的該输 然後該等输人電極6a和6b則由 電壓。既然該表面區的電 ,由該等輸人訊號Vi* 電容器3 ,13。本電容器的該 圈1神經網路圖内的非線性函 限制内藉著電容器13, 3内該 函數之原始狀態。
Vc«闥係是四種可能類型之一 圖5之特色鏡映相關於該線 型則當圖4或圖5的特色鏡映 四類型則當第二類型特色鏡映 第二類型可被實現,因為該输 -Vin_至該輸入轚極6 。類型 等電荷則分別由類型1和類型 神經元的該等輸入減去。鬮7 實施例之一電路圖,其中圼現 參考電壓Ver*f是等於0伏特。 本紙張尺度適用中國國家梯準(CNS ) A4规格(210ΧΓ297公嫠)-13- 經濟部中央揉準局員工消費合作社印— A7 ____B7 五、發明説明(η ) 該_則圖示二倨神經元i和j ,由該神經結ij所耦合。該 等輸入和输出電極則簡單地描述為罨容器。這些電容器内 的該等浮動閛極係K斷線標示在圖6内,但未顯示在圈7 内K保持該圖簡單,但其是假設存在的。每一放大器有兩 個输出,一非反相输出如圖6的圖所示,且一反相输出則 標記為0符號用Μ與其他的蹌出區別。該等放大器的反相 输入也有相同的符號。每一神經元包含兩個输出電容器 20和21在神經元;內及22和23在神經元j内。該等電容器 20和22可Μ是上述的類型具一可變電容。另一方面,該等 電容器21和23在使用的電壓範圍內有一常數雷容。該電容 器20則耦合在非反相输出24和放大器27的反相輸人26間。 該電容器20可和開翮28短路。如圖6的電路内,放大器 27,開鼹28和電容器20供應類型1的一输出訊號在該轤出 24,給予該輪人訊號Vf I。該放大器27的反相输出25供 應該反相输出訊號,如上述的類型2的訊號。該第二输出 電容器21則作用為類型3和類型4的該等訊號。例如,該 電容器21的電容值則與電容器20等大或大約等大。電容器 21則經由固定電容值的無效電容器29耦合至電容器20。雷 容器21則耦合該放大器31的非反相輸出30至該反相輸入 32。該输出30則藉著開關33連接至輸人32,該開靦33則實 » 質上與開闞28反相作動。输出30供應一類型3的输出訊號 ,這在Μ下將有進一步敘述。放大器31有一反相艙出3 4Κ 供應一類型4输出訊號。該等输出24,25,30和34皆經由 連接線35——連接至神經結U之相覼的输入電極36至39。 本紙張尺度適用中國國家標準(CNS ) Α4规格(2丨OXW?公釐)_14一 I----------^-----1—·?τ------iw~., (請先閲讀背面之注意事項再填寫本頁) A7 B7五、發明説明(12 ) 經濟部中央揉準局員工消费合作社印裝 神經元j不僅可連接至神經元i ,也可經由神經結i,j( 圖未示)連接至另外的神經元,這些皆K斷線連接35’圖 示於圖7内。該元件用以設定输人電極36,37和38,39為 參考電位,由圖6的電路內之開藺Si和。所形成,該裝置 則由圖7内電路神經元i內的別開鼷2δ和33所形成。例如 ,神經元j的構造則與神經元i相同,且包含兩個放大器 40和41。該放大器40的非反枏输出42則經由與開闞33同步 作動的開關43連接至該反相輸入44。在一類比方式,該反 相器41的非反相输出45則經由與開關28同步切換的開醑 46連接至該反相檢人47。該等輸出罨容器22和2 3則由固定 電容值的無效電容器48相耦合。 該電路的說明開始此狀況其中該等輸入訊號^至“已被 取樣,開翮2δ是開啟的(非傅導),及該等輸入訊號所施予 的該等_入電極則再度在該參考位準(0伏特)。表示該等 加權_入訊號之和的電荷則完全是或至少賁質上完全儲存 在該输出電容器20内。當該反相檐出25給予該输出訊號 -VPUt時,输出24則給予該翰出訊號。同時,開翻 43和33則為闢閉(傳導),所Μ神經元j内放大器40的該输 入44和該放大器31的输入3 2則在該參考電壓。該放大器 27的該等输出訊號則經由連接線35供應至神經結ij的該等 输入電極36和37且K加權形式轉換為電荷。同時,該參考 電懕則經由該翮閉開關33施至神經結ij的输入電極38和 39。在下一相位,該等開闞33和34首先是開啟的,之後該 開闞28和46則關閉。當該等電極感應的消耗雷荷儲存在神 (請先閱讀背面之注意事項再填寫本頁)
,-IT 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_15 313703 A7 B7 五、發明説明(13 ) 經濟部中央揉準局負工消費合作社印製 經元i的输出電容器22内時,該等輸入電極36和37接著再 被接至該參考電壓。一電荷也經由該無效電容器23.慼應在 放大器31的输出電容器21内,該電荷則相對應於放大器 27的電容器20内儲存的電荷。該_出放大器31的該等输出 30和34則給予該等輸出訊號7。>^和,該等訊號則藉 儲存在電容器38和30内的該等加權訊號加權在神經結U內 ,且其感懕一消耗電荷是從在输出電容的該電f減去。 圖8則圖示該電荷(3。^在該神經结之四種波形I ,I, I和IV,且具上述四種訊號输入類型為在該等浮動極之權 數的四種不同姐合。該输入電壓可能有一值在0伏特 和-5伏特間與=-2.5伏特從水平軸繪起。在pc内的該 電荷CUm則繪在垂直軸上。當一最小電荷儲存在類型2和 3的浮動閘極上時,波形I給予之是在一最大雷荷呈 現在該等浮動閘極上。波形IK相反狀況給予CUut,如一 最大電荷在該類型2和3的浮動閘極上及一最小電荷在該 類型1和4的浮動閘極上。在波形置内,在類型1和2的 該等浮動閘極上的該等電荷是一最小值,且在類型3和4 的浮動閘極上的該等霪荷是一最大值。波形IVM相反狀況 給予。 很明顯地對上逑的四種轉換不需一起發生在一神經结内 。圚9a是兩個输入訊號Xi* X2的例子,其權数係各別與圖 8的波形1和波形2相符而選定的。該設定之該等訊號 XdU Χ2則被分類成兩種類級,如XOXa及Χα<Χ2。該作動 之完成可圈標示在該區内,且以下為真·· — *· (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16- 五、發明説明(u) Α7 Β7 經濟部中央標準局員工消費合作社印製 0〇ι11:(Χΐ)+0ι3υ1:()ί2)〉0·Ι;1ΐΓ·β»Ιιοΐ£ί,為簡單性之緣故 * CU h r· β a h。i d被選為0電容。 當然也可從圖8的圖推論靥於波形I和I[具權數的該等式 是照圖9内具一 ” + ”標記的該區域行事的。該補償區供磨 替一 ””標記,線50則給予該二區間之邊界。圖9b給予一 相似的圓,然而該神烴結是為圖8的波形IV和II而設定的 。該圖現被割分為四個象限*可源自波形I和IV。圖9c顯 示具該神經結的圖是為圖8内的波形IV和E而設定的。 很明顯地,本發明並未限定一定在此所提之實施例,但 在本發明的範圍內各種技藝變化皆是可能的。因此一p型 表面區可形成在該η型表面區3内,其區域位於,看起來 在該表面,相鄰於該浮動閘極或多個閛極,且是設定為一 低電壓Κ使得傳等型式的反轉在該浮動閘極或多個閘極下 係可被避免的。在此該等例子的傳導型式可被反轉,在該 例明顯地該等施予電壓也適用。 在圖7的實施例内,該等電容器20和22可Μ是固定而非 可變的電容。在該例其可具有一固定,如實質上非依電壓 而定之電容值,且因此由一***介質分離的兩個傳導層所 形成。這也可Κ藉著一可調整電容器的組合供應該等放大 器之回授,具此一本質更複雜的函數F (圖1)可被實行。 另外*該等賁施例内的該等權數不僅是藉浮動閘極上的電 荷所設定,也是經由表面區3內選擇垂直摻雜剖面所設定 0 ' (請先聞讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公嫠)_17_

Claims (1)

  1. ~第科104754號專利申請累 撒麵圈修正本 正本(δ5年9月) 8 8 8 8 ABCD 經濟部中央標'"局員工消費合作社印製 六、申請專利範圍 1·—種用以加缌一些加權输入訊號之半導娌元件,包含具 相鄰一表面之第一傳導型式的一表面區之半等邇本體, 該表面供應著一與該表面區域絕緣的一霄極姐態,及有 —電浮動閘極,且供應被加總的該等訊號,具有一些和 該半導體本體的該表面及浮動閜極電氣絕緣的输入電極 *且其是罨容耦合至該浮動闸極,其特徴在於一浮動閘 極霄極是醆睇於每一輸入電極,所呈現之装置係用Μ將 一電荷施至每一該浮動閘極霄極,該霣荷是代表一播數 *具此則一供應至該闞聯输入《極的一输入訊號被加權 *及該表面區經由一 ρη接面併入該第二傳導型式的該半 導體本體的相鄰部份,且形成一電荷儲存區Κ儲存其值 是表示該等加權輸入訊號之和的電荷,其所圼現之裝置 該表面區可以一第一動作狀態接至一參考電位且Μ—第 二動作狀態接至一電浮動電位。 2. 如申請專利範圍第1項之半導賴元件,其中該表面Ε是 電氣連接至一徵分放大器的一输入*其另一鎗入則連接 至一在動作期間在該參考霣位的接面點。 3. 如申請專利範圍第2項之半導賵元件*其中所圼現的多 儷開賭裝置,其中該放大器的输出可被連接至該表面區 ,且因此一參考電壓或一输入訊號可被施至該等输人電 極。 4. 如申講專利範圍第3項之半等_賴元件,其中該表面區和該 放大器的該输出是經由一回授電容器相互電氣連接。 5. 如申謫專利範圍第4項之半導通元件,其中該囱授電容 器包含一霄導浮動區位於該半導體本體的一區域連接至 紙張尺度適用中國國家搮準(CNS ) Α4規格(2^0^297_公釐) (請先聞讀背面之注意事項再填寫本頁) ------訂 --------- 經济部中央搮準局貝工消費合作社印製 AS B8 C8 D8 々、申請專利範圍 形成該回授電容器的一板之該表面區,和一形成該回授 霣容器的另一板之傳等層間,及由絕緣物質與該表面區 和該插人的電浮動區相絕緣。 6. 如申請專利範圍第1,2,3, 4或5項之半導髁元件,其中呈 現之装置因此一输入訊號和一參考霄壓可交替地在動作 期間施至該等输入霣極。 7. 如申請專利範圍第1,2 ,3,4或5項之半導朥元件,其中一 由隧道物霣與該浮動閘極隔離的注人器區是闞聯於每一 該等輸入電極和該等相關浮動閘極。 8. 如申請專利範圍第7項之半辱邇元件,其中該注入器區 是由第一傳導型式的一表面區所形成,其供應在第2傳 導型式的該半導體本體之該相鄰部份,且其是和第一傳 導型式的該表面區横向隔離。 9. 如申請專利範圍第1,2,3,4或5項之半導體元件,其.中圼 現一些糖入霄極具醆聪的浮動閘極,一普通翰入訊號則 以相互不同方式施予該输入電極。 10. 如申謫專利範圍第9項之半導體元件*其中該些鎗入電 極是四届,當該翰人訊號施至該等轤入霄極,當該驗入 訊號導致一罨荷Qdl在該表面區内施至一第一鎗入霄 極*及該输入訊號以-1„形式等致一罨荷Qd2則施至一 第二翰人電極,該施至一第三输人電極的轤入訊號則Μ 感應在該表面區一電荷-Q^的形式所施予给予一權數 相等於賻於該第一翰人電極的該權數 > 及該第四输入罨 棰之輪入訊號則Μ感應在該表面匾內一罨荷-Qd 2形式所 施予,給予一權數相等於屬於該第二输入霣極的該權數 本紙張尺度適用中國國家標準(CNS ) A4規格(2i〇X297公釐) (請先閲讀背面之注意事項再填寫本f ) 訂-------y/. 8 8 8 8 ABCD 經濟部中央標準局員工消費合作社印裂 六、申請專利範圍 11.如申請專利範圍第1,2,3,4或5項之半導體元件*其中該 表面區供磨著一個或數個區域Μ形成一具該表面區的整 流區,具此在該等浮動閘極下該傳専型式的接面反轉則 經由施予一反相電壓來避免。 ---S—- 本纸張尺度適用中國國家標準(CNS ) Α4规格(210X297公釐)* C (請先閱讀背面之注意事項再填寫本頁)
TW084104754A 1994-05-06 1995-05-13 TW313703B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP94201263 1994-05-06

Publications (1)

Publication Number Publication Date
TW313703B true TW313703B (zh) 1997-08-21

Family

ID=8216854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084104754A TW313703B (zh) 1994-05-06 1995-05-13

Country Status (8)

Country Link
US (1) US5530275A (zh)
EP (1) EP0707759B1 (zh)
JP (1) JPH08512421A (zh)
CN (1) CN1094679C (zh)
CA (1) CA2166555A1 (zh)
DE (1) DE69501381T2 (zh)
TW (1) TW313703B (zh)
WO (1) WO1995031043A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119586B2 (ja) * 1996-06-28 2000-12-25 日本電気株式会社 電荷転送装置及びその製造方法
DE19630112C1 (de) * 1996-07-25 1997-08-14 Siemens Ag Verstärker mit Neuron-MOS-Transistoren
US5814856A (en) * 1997-05-16 1998-09-29 National Semiconductor Corporation Variable and tunable VT MOSFET with poly and/or buried diffusion
US6262469B1 (en) * 1998-03-25 2001-07-17 Advanced Micro Devices, Inc. Capacitor for use in a capacitor divider that has a floating gate transistor as a corresponding capacitor
US6207983B1 (en) * 1999-01-22 2001-03-27 Nec Corporation Charge transfer device, and driving method and manufacturing method for the same
CN100386964C (zh) * 2005-03-04 2008-05-07 清华大学 开关电容电路中用交流电源供电的放大器
GB0506253D0 (en) * 2005-03-29 2005-05-04 Univ Ulster Electronic synapse device
US9760533B2 (en) 2014-08-14 2017-09-12 The Regents On The University Of Michigan Floating-gate transistor array for performing weighted sum computation
CN106847817B (zh) * 2015-12-04 2019-07-23 中国科学院宁波材料技术与工程研究所 具有多端结构的人造突触器件及其制法和应用
CN106910773B (zh) * 2017-02-21 2019-08-20 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络
US11494628B2 (en) * 2018-03-02 2022-11-08 Aistorm, Inc. Charge domain mathematical engine and method
KR102178183B1 (ko) * 2018-10-24 2020-11-12 포항공과대학교 산학협력단 크로스-포인트 커패시터 기반의 가중치 소자 및 이를 이용한 뉴럴 네트워크
US20190138848A1 (en) * 2018-12-29 2019-05-09 Intel Corporation Realistic sensor simulation and probabilistic measurement correction
US11227212B2 (en) 2019-04-08 2022-01-18 International Business Machines Corporation Non-volatile resistive processing unit
EP3798914B1 (en) * 2019-09-24 2023-08-02 Hitachi, Ltd. Artificial synapse
EP3839833A1 (en) * 2019-12-16 2021-06-23 ams International AG Neural amplifier, neural network and sensor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055897A (en) * 1988-07-27 1991-10-08 Intel Corporation Semiconductor cell for neural network and the like
US5028810A (en) * 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
US4961002A (en) * 1989-07-13 1990-10-02 Intel Corporation Synapse cell employing dual gate transistor structure
JPH04144166A (ja) * 1990-10-04 1992-05-18 Nippon Philips Kk 分布しきい値型電界効果トランジスタ
US5303329A (en) * 1991-12-10 1994-04-12 Synaptics, Incorporated Continuous synaptic weight update mechanism
JP3269659B2 (ja) * 1992-05-27 2002-03-25 直 柴田 半導体装置
JP3119392B2 (ja) * 1992-06-03 2000-12-18 直 柴田 半導体装置
JP3098629B2 (ja) * 1992-09-18 2000-10-16 株式会社日立製作所 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム

Also Published As

Publication number Publication date
EP0707759A1 (en) 1996-04-24
DE69501381T2 (de) 1998-06-25
CN1128588A (zh) 1996-08-07
JPH08512421A (ja) 1996-12-24
EP0707759B1 (en) 1998-01-07
US5530275A (en) 1996-06-25
CA2166555A1 (en) 1995-11-16
WO1995031043A2 (en) 1995-11-16
DE69501381D1 (de) 1998-02-12
CN1094679C (zh) 2002-11-20
WO1995031043A3 (en) 1996-01-11

Similar Documents

Publication Publication Date Title
TW313703B (zh)
CN106910773B (zh) 多栅极神经元晶体管及其制备方法和构成的神经网络
Yang et al. Compact low-power impedance-to-digital converter for sensor array microsystems
US8471570B2 (en) Device for quantifying an electric unbalance and touch detection system incorporating it
US3953745A (en) Charge transfer device signal processing system
US4139783A (en) Single phase signal processing system utilizing charge transfer devices
KR100293607B1 (ko) 신경망을갖는정보처리시스템
Ranganathan et al. Discrete-time parametric amplification based on a three-terminal MOS varactor: Analysis and experimental results
US3969636A (en) Charge sensing circuit for charge transfer devices
CN206863767U (zh) 一种用于指纹传感器的信号处理电路
US4048525A (en) Output circuit for charge transfer transversal filter
US4004157A (en) Output circuit for charge transfer transversal filter
Olthuis et al. A new probe for measuring electrolytic conductance
CN105675960B (zh) 一种测量压电器件开路电压的装置和方法
US4005377A (en) Conductivity coupled split capacitor signal processing device and apparatus therefor
JP2001512836A (ja) 非常に小さな容量を求めるための方法およびこれにより構想されたセンサ
Massarotto et al. Versatile experimental setup for FTJ characterization
Navarro et al. A compact four-quadrant floating-gate MOS multiplier
Akinwande et al. Carbon nanotube quantum capacitance for nonlinear terahertz circuits
CN113711024A (zh) 电容式传感器
Krishnan Oscillator-Based Electrochemical Capacitance Imager with Frequency-Division-Multiplexed Readout
CN111384943B (zh) 一种柔性仿神经元电路及基于其的脉冲神经网络
US4446532A (en) Surface charge signal processing apparatus
CN108007327A (zh) 电容式距离传感器
Abunahla et al. AMemImp: Novel Analog Memimpedance Device and Circuits for MAC Unit