TW202418955A - 電容器結構以及包括該電容器結構的半導體裝置 - Google Patents

Abstract

一種電容器結構包括：下部電極結構，具有位於基板上的下部電極且具有電極結構，所述電極結構包括在與基板的上表面實質上垂直的垂直方向上堆疊於下部電極上的多個電極圖案；介電圖案，接觸所述下部電極結構；以及上部電極，接觸所述介電圖案。

Description

電容器結構以及包括該電容器結構的半導體裝置

[相關申請案的交叉參考]

本申請案主張優先於在2022年10月20日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0135714號，所述韓國專利申請案的揭露內容全文併入本案供參考。

本揭露的實例性實施例是有關於一種電容器結構以及包括該電容器結構的半導體裝置。

動態隨機存取記憶體（dynamic random access memory，DRAM）裝置中所包括的電容器可包括下部電極、上部電極以及位於下部電極與上部電極之間的介電層。為了增大電容器的電容，可增大下部電極與介電層之間的接觸面積。

可藉由蝕刻製程對模具層進行蝕刻而形成用於下部電極的開口。為了增大下部電極與介電層之間的接觸面積，下部電極可具有高的上表面，而此可能會增大開口的高寬比（aspect ratio）及蝕刻製程的難度。

根據實例性實施例，提供一種電容器結構，所述電容器結構包括：下部電極結構，具有位於基板上的下部電極且具有電極結構，所述電極結構包括在所述下部電極上堆疊於與所述基板的上表面實質上垂直的垂直方向上的多個電極圖案；介電圖案，接觸所述下部電極結構；以及上部電極，接觸所述介電圖案。

根據實例性實施例，提供一種電容器結構，所述電容器結構包括：下部電極結構，具有位於基板上的下部電極以及位於所述下部電極上且接觸所述下部電極的電極結構；第一支撐層，接觸所述下部電極的第一部分的側壁；第二支撐層，接觸所述電極結構的第一部分的側壁；介電圖案，接觸所述下部電極的第二部分的側壁及所述電極結構的第二部分的側壁；以及上部電極，接觸所述介電圖案。

根據實例性實施例，提供一種半導體裝置，所述半導體裝置包括：閘極結構，位於主動圖案的上部部分中且在與所述基板的上表面實質上平行的第一方向上延伸；位元線結構，在所述主動圖案的中心部分上在與所述基板的所述上表面實質上平行且與所述基板的所述上表面實質上垂直的第二方向上延伸；接觸插塞結構，位於所述主動圖案的相對的邊緣部分中的每一者上；以及電容器結構，位於所述接觸插塞結構上。所述電容器結構可包括：下部電極結構，具有下部電極及電極結構，所述電極結構包括在所述下部電極上堆疊於與所述基板的所述上表面實質上垂直的垂直方向上的多個電極圖案；介電圖案，接觸所述下部電極結構；以及上部電極，接觸所述介電圖案。

應理解，儘管本文中可使用用語「第一（first）」、「第二（second）」及/或「第三（third）」來闡述各種材料、層（膜）、區、電極、接墊、圖案、結構及製程，然而該些材料、層（膜）、區、電極、接墊、圖案、結構及製程不應受該些用語的限制。該些用語僅用於區分各個材料、層（膜）、區、電極、接墊、圖案、結構及製程。因此，以下論述的第一材料、層（膜）、區、電極、接墊、圖案、結構及製程可被稱為第二材料、層（膜）、區、電極、接墊、圖案、結構及製程或第三材料、層（膜）、區、電極、接墊、圖案、結構及製程。

圖1是示出根據實例性實施例的第一電容器結構的剖視圖。

參照圖1，第一電容器結構可包括位於基板10上的第一電容器172、第一支撐層50、第二支撐層98及上部電極板180。第一電容器172可包括第一下部電極結構132、第一介電圖案155及第一上部電極165。另外，第一電容器結構可更包括在基板10上含有第一導電圖案25及第一蝕刻停止層30的第一絕緣夾層20。

舉例而言，基板10可包含矽、鍺、矽-鍺或III-V族化合物半導體（例如，GaP、GaAs或GaSb）。在實例性實施例中，基板10可為絕緣體上矽（silicon-on-insulator，SOI）基板或絕緣體上鍺（germanium-on-insulator，GOI）基板。

第一導電圖案25可包括例如接觸插塞、搭接墊等。在與基板10的上表面實質上平行的水平方向上可形成有多個第一導電圖案25。第一導電圖案25可包含例如金屬、金屬氮化物、金屬矽化物、經摻雜複晶矽等。

第一絕緣夾層20可包含氧化物（例如，氧化矽）或低介電常數（low-k）介電材料。第一蝕刻停止層30可形成於第一絕緣夾層20上。第一蝕刻停止層30可包含絕緣氮化物（例如，氮化矽、碳氮化矽、硼氮化矽等）或碳氧化矽。

第一下部電極結構132可延伸穿過第一蝕刻停止層30以接觸對應的第一導電圖案25的上表面且可具有在與基板10的上表面實質上垂直的垂直方向上延伸的支柱形狀。在實例性實施例中，第一下部電極結構132可包括堆疊於垂直方向上的下部電極80與第一電極結構120。

下部電極80可包含金屬氮化物（例如，氮化鈦、氮化鈮等）或金屬矽氮化物（例如，氮化鈦矽）。下部電極80可例如直接位於第一電極結構120與第一導電圖案25之間。

第一電極結構120可包括依序堆疊於垂直方向上的多個電極圖案。舉例而言，如圖1中所示，第一電極結構120可包括在垂直方向上依序堆疊於下部電極80上的第一電極圖案112、第二電極圖案114、第三電極圖案116及第四電極圖案118。

第一電極圖案112、第二電極圖案114、第三電極圖案116及第四電極圖案118中的每一者可包含金屬氮化物（例如，氮化鈦、氮化鈮等）或金屬矽氮化物（例如，氮化鈦矽）。舉例而言，第一電極圖案112、第二電極圖案114、第三電極圖案116及第四電極圖案118中的每一者可包含與下部電極80的材料實質上相同的材料。在另一實例中，第一電極圖案112、第二電極圖案114、第三電極圖案116及第四電極圖案118中的至少一者可包含與下部電極80的材料不同的材料。

第一支撐層50可形成於下部電極80的側壁上且可具有下表面與上表面在垂直方向上彼此相對的板形狀。在實例性實施例中，多個第一支撐層50可在垂直方向上彼此間隔開。第一支撐層50可包含絕緣氮化物（例如，氮化矽、碳氮化矽、硼氮化矽等）或碳氧化矽。

第二支撐層98可形成於第一電極結構120的各電極圖案中的最上部電極圖案的側壁上（即，形成於圖1中的第四電極圖案118上）且可具有下表面與上表面在垂直方向上彼此相對的板形狀。第二支撐層98可包含絕緣氮化物（例如，氮化矽、碳氮化矽、硼氮化矽等）或碳氧化矽。舉例而言，第二支撐層98可包含與第一支撐層50的材料實質上相同的材料。在另一實例中，第二支撐層98可包含與第一支撐層50的材料不同的材料。

第一介電圖案155可形成於下部電極80的側壁及第一電極結構120的除各電極圖案中的最上部電極圖案之外的其他電極圖案的側壁上（即，第一電極圖案112的側壁、第二電極圖案114的側壁及第三電極圖案116的側壁上），第一電極圖案112、第二電極圖案114及第三電極圖案116可形成於第一蝕刻停止層30與第一支撐層50之間、各第一支撐層50之間以及各第一支撐層50中的最上部第一支撐層與第二支撐層98之間。第一介電圖案155可包含具有高介電常數的金屬氧化物（例如，氧化鉿、氧化鋯等）。

第一上部電極165的表面可被第一介電圖案155覆蓋，且第一上部電極165可形成於第一蝕刻停止層30與第一支撐層50之間、各第一支撐層50之間以及各第一支撐層50中的最上部第一支撐層與第二支撐層98之間。第一上部電極165可包含金屬氮化物（例如，氮化鈦、氮化鈮等）或金屬矽氮化物（例如，氮化鈦矽）。第一上部電極165可包含與下部電極80的材料實質上相同的材料或不同的材料。

如以上所闡述，第一電容器172可包括第一下部電極結構132，第一下部電極結構132具有堆疊於垂直方向上的下部電極80與第一電極結構120。因此，第一電容器172的上表面距第一導電圖案25的上表面的高度可增加達第一電極結構120的垂直厚度。

因此，第一介電圖案155可接觸第一電極結構120的第一電極圖案112的側壁、第二電極圖案114的側壁及第三電極圖案116的側壁以及下部電極80的側壁，使得包括第一下部電極結構132、第一介電圖案155及第一上部電極165的第一電容器172可具有增大的電容。

如以下參照圖2至圖9所示，第一下部電極結構132可不藉由單一製程形成於可藉由蝕刻製程形成的第一開口70（參照圖3）的整個部分中，而是可藉由在第一開口70中形成下部電極80且執行選擇性沈積製程以在下部電極80上形成第一電極結構120來形成第一下部電極結構132，此可降低用於形成第一開口70的蝕刻製程的難度。另外，下部電極80的上部部分與下部電極80的下部部分之間的寬度差可減小，使得下部電極80與第一介電圖案155之間的接觸面積的減小可減小。因此，包括下部電極80的第一電容器172的電容可增大。

圖2至圖9是示出根據實例性實施例的形成第一電容器結構的方法中的各階段的剖視圖。

參照圖2，可在基板10上形成含有第一導電圖案25的第一絕緣夾層20，且可在第一導電圖案25及第一絕緣夾層20上形成第一蝕刻停止層30。可在第一蝕刻停止層30上沿著垂直方向交替且重複地堆疊模具層40與第一支撐層50，且可在各模具層40中的最上部模具層上形成第一罩幕層60。

在實例性實施例中，多個第一導電圖案25可在與基板10的上表面實質上平行的水平方向上彼此間隔開。舉例而言，如圖2中所示，所述多個第一導電圖案25以及第一絕緣夾層20的一些部分可在基板10上交替地排列於水平方向上。

第一蝕刻停止層30及第一支撐層50中的每一者可包含絕緣氮化物（例如，氮化矽、碳氮化矽、硼氮化矽等）或碳氧化矽。模具層40可包含氧化物（例如，氧化矽）。

參照圖3，可對第一罩幕層60進行圖案化以形成第一罩幕65，且可使用第一罩幕65作為蝕刻罩幕來執行蝕刻製程以形成第一開口70，第一開口70延伸穿過模具層40、第一支撐層50及第一蝕刻停止層30以暴露出第一導電圖案25的上表面。舉例而言，如圖3中所示，第一蝕刻停止層30可完全覆蓋第一絕緣夾層20的一些部分且可暴露出第一導電圖案25的上表面。

第一開口70可具有例如圓形形狀、橢圓形形狀、多邊形形狀、具有修圓隅角的多邊形形狀。多個第一開口70可在水平方向上彼此間隔開。

隨著蝕刻製程的執行，第一罩幕65的厚度可減小。

參照圖4，可移除第一罩幕65以暴露出各模具層40中的最上部模具層的上表面，且可在第一開口70中形成下部電極80。

可藉由以下方式形成下部電極80：在第一導電圖案25的上表面上（即，在第一開口70內部）及各模具層40中的最上部模具層的上表面上形成下部電極層且對下部電極層執行平坦化製程直至暴露出各模具層40中的最上部模具層的上表面。平坦化製程可包括例如化學機械拋光（chemical mechanical polishing，CMP）製程及/或回蝕製程。下部電極80可包含金屬氮化物（例如，氮化鈦、氮化鈮等）或金屬矽氮化物（例如，氮化鈦矽）。

參照圖5，可執行第一選擇性沈積製程以在各模具層40中的最上部模具層上形成第一絕緣層92。第一絕緣層92可由絕緣材料形成。

可藉由在下部電極80（下部電極80包含導電材料）上塗覆抑制劑（inhibitor）（例如，僅在下部電極80的上表面上塗覆抑制劑）來形成第一絕緣層92。然後，對各模具層40中的最上部模具層執行沈積製程，例如化學氣相沈積（chemical vapor deposition，CVD）製程或原子層沈積（atomic layer deposition，ALD）製程（例如，在下部電極80的上表面由於所塗覆的抑制劑而保持被暴露出的同時）。

舉例而言，第一絕緣層92可包含與模具層40的材料實質上相同的材料（例如，氧化矽）。在另一實例中，第一絕緣層92可包含與模具層40的材料不同的材料（例如，絕緣氮化物（例如，氮化矽、碳氮化矽、硼氮化矽等）、金屬氧化物（例如，氧化鋁）或碳氧化矽）。

參照圖6，可執行第二選擇性沈積製程以在下部電極80上形成第一電極圖案112。可藉由在第一絕緣層92上塗覆抑制劑且對下部電極80執行沈積製程（例如，化學氣相沈積（CVD）製程或原子層沈積（ALD）製程）來形成第一電極圖案112，且例如，第一電極圖案112的上表面與第一絕緣層92的上表面可為共面的。

第一電極圖案112可包含例如金屬氮化物或金屬矽氮化物。舉例而言，第一電極圖案112可包含與下部電極80的材料實質上相同的材料。在另一實例中，第一電極圖案112可包含與下部電極80的材料不同的材料。

參照圖7，可交替且重複地執行第一選擇性沈積製程與第二選擇性沈積製程。因此，可在第一絕緣層92上在與基板10的上表面實質上垂直的垂直方向上依序堆疊第二絕緣層94、第三絕緣層96及第四絕緣層98，且可在第一電極圖案112上在垂直方向上依序堆疊第二電極圖案114、第三電極圖案116及第四電極圖案118。

第二絕緣層94、第三絕緣層96及第四絕緣層98可包含與第一絕緣層92的材料實質上相同的材料或不同的材料。另外，第二電極圖案114、第三電極圖案116及第四電極圖案118可包含與第一電極圖案112的材料實質上相同的材料或不同的材料。

依序堆疊於垂直方向上的第一絕緣層92、第二絕緣層94、第三絕緣層96及第四絕緣層98可共同形成第一絕緣層結構100，且依序堆疊於垂直方向上的第一電極圖案112、第二電極圖案114、第三電極圖案116及第四電極圖案118可共同形成第一電極結構120。第一絕緣層結構100可包括依序堆疊於垂直方向上的多個絕緣層，且第一電極結構120可包括依序堆疊於垂直方向上的多個電極圖案。

在實例性實施例中，第一絕緣層結構100中所包括的所述多個絕緣層中的最上部絕緣層（即，圖7中的第四絕緣層98）可包含與模具層40的材料不同的材料，且第一絕緣層結構100中所包括的所述多個絕緣層中的其他絕緣層（即，圖7中的第一絕緣層92、第二絕緣層94及第三絕緣層96）可包含與模具層40的材料實質上相同的材料。

舉例而言，第一電極結構120中所包括的電極圖案（即，第一電極圖案112、第二電極圖案114、第三電極圖案116及第四電極圖案118）可包含與下部電極80的材料實質上相同的材料。在另一實例中，第一電極結構120中所包括的各電極圖案中的一些電極圖案（即，第一電極圖案112、第二電極圖案114、第三電極圖案116及第四電極圖案118中的一些電極圖案）可包含與下部電極80的材料不同的材料。

下部電極80與第一電極結構120可形成第一下部電極結構132。

參照圖8，可例如藉由乾式蝕刻製程對第一絕緣層結構100、模具層40及第一支撐層50進行局部蝕刻以形成暴露出第一蝕刻停止層30的上表面的第二開口，且可經由第二開口移除模具層40。

在實例性實施例中，可藉由例如濕式蝕刻製程來移除模具層40，且可形成第三開口140以暴露出下部電極80的側壁。第一支撐層50可保留於下部電極80的側壁上，且第三開口140亦可暴露出第一蝕刻停止層30的上表面及第一支撐層50中的每一者的表面。在實例性實施例中，在濕式蝕刻製程期間，第一絕緣層結構100的各絕緣層中的一些絕緣層亦可與模具層40一起被移除。

若第一絕緣層92、第二絕緣層94及第三絕緣層96包含與模具層40的材料實質上相同的材料（例如，氧化矽）且第四絕緣層98包含與模具層40的材料不同的材料，則第一絕緣層92、第二絕緣層94及第三絕緣層96亦可在濕式蝕刻製程期間與模具層40一起被移除。第三開口140亦可暴露出第一電極圖案112的側壁、第二電極圖案114的側壁及第三電極圖案116的側壁以及第四絕緣層98的下表面。

第一絕緣層結構100的未被濕式蝕刻製程移除的剩餘絕緣層（即，圖7中的第四絕緣層98）可形成於第一下部電極結構132的側壁上作為第一支撐層50且可支撐第一下部電極結構132。因此，第四絕緣層98亦可被稱為第二支撐層98。

參照圖9，可在藉由第三開口140暴露出的下部電極80的側壁以及第一電極圖案112的側壁、第二電極圖案114的側壁及第三電極圖案116的側壁、第一蝕刻停止層30的上表面、第一支撐層50的表面以及第四絕緣層98的下表面上形成第一介電層150。可在第一介電層150上形成第一上部電極層160以對第三開口140的其餘部分進行填充。亦可在第四電極圖案118及第四絕緣層98上在垂直方向上堆疊第一介電層150與第一上部電極層160。

再次參照圖1，可移除堆疊於第四電極圖案118及第四絕緣層98上的第一介電層150的一些部分及第一上部電極層160的一些部分。在下文中，第一介電層150及第一上部電極層160的保留於第三開口140中的部分可分別被稱為第一介電圖案155及第一上部電極165。

包括下部電極80及第一電極結構120的第一下部電極結構132、第一介電圖案155及第一上部電極165可共同形成第一電容器172。在一些實施例中，可在第一電容器172上進一步形成上部電極板180。上部電極板180可包含例如經摻雜的矽-鍺。

如以上所闡述，在形成下部電極80之後，可對下部電極80重複執行第二選擇性沈積製程以形成第一電極結構120，且下部電極80與第一電極結構120可形成第一下部電極結構132。

倘若形成上表面與第一下部電極結構的上表面實質上共面的下部電極（即，倘若第一下部電極結構僅包括高度增大的下部電極而不包括單獨的第一電極結構120），則包括厚度增大的模具層40及第一支撐層50的結構將需要延伸穿過所述結構的第一開口具有增大的深度（對於高度增大的下部電極而言），藉此具有高的高寬比。如此一來，用於形成具有高的高寬比的第一開口的蝕刻製程的難度將會增加，且第一開口的寬度將會自第一開口的頂部朝向底部逐漸減小（由於蝕刻製程的特性），藉此使得第一開口中的下部電極具有自下部電極的頂部朝向底部逐漸減小的寬度，且因此與第一介電圖案的接觸面積減小。因此，包括高度增大的下部電極（且不包括第一電極結構120）的電容器的電容將會減小。

相比之下，根據實例性實施例，第一下部電極結構132包括下部電極80與單獨形成的第一電極結構120二者，因此不需要深度增大的單個深的開口。亦即，在藉由蝕刻製程形成第一開口70之後，可在第一開口70中形成下部電極80，且可重複執行第二選擇性沈積製程以在下部電極80上形成第一電極結構120。因此，為了使包括下部電極80及第一電極結構120的第一下部電極結構132的上表面可具有所期望的高度（即，由於第一開口70僅容置下部電極80而不容置第一電極結構120），第一開口70不需要具有高的高寬比。因此，用於形成第一開口70的蝕刻製程的難度可降低，且下部電極80的上部部分的寬度與下部電極80的下部部分的寬度之間的寬度差可減小。

圖10及圖11是示出根據實例性實施例的形成第一電容器結構的方法中的各階段的剖視圖。此方法可包括與參照圖1至圖9示出的製程實質上相同或相似的製程，且因此在本文中不再予以贅述。

參照圖10，可執行與參照圖2至圖4示出的製程實質上相同或相似的製程且可執行參照圖6示出的第二選擇性沈積製程，以在下部電極80上形成第一電極圖案112。換言之，可在形成第一絕緣層92之前在下部電極80上形成第一電極圖案112。

參照圖11，可執行參照圖5示出的第一選擇性沈積製程以在各模具層40中的最上部模具層上形成第一絕緣層92。亦即，在此方法中，並非在執行第一選擇性沈積製程之後執行第二選擇性沈積製程，而是在執行第二選擇性沈積製程之後執行第一選擇性沈積製程。

可執行與參照圖7示出的製程實質上相同或相似的製程以形成第一電極結構120及第一絕緣層結構100。亦即，可交替且重複地執行第二選擇性沈積製程與第一選擇性沈積製程以形成第一電極結構120及第一絕緣層結構100。

可執行與參照圖8至圖9及圖1示出的製程實質上相同或相似的製程以形成第一電容器結構。

圖12是示出根據實例性實施例的第二電容器結構的剖視圖。第二電容器結構可與圖1所示第一電容器結構實質上相同或相似，不同的是更包括第三支撐層、第二介電圖案及第二上部電極，且因此在本文中不再予以贅述。

參照圖12，第二電容器結構可更包括位於第一電極結構120中所包括的各電極圖案中的一些電極圖案的側壁上（即，位於圖12中的第一電極圖案112的側壁上）的第三支撐層92。

另外，第二電容器結構可包括第二電容器174，第二電容器174可包括第二介電圖案157以及表面被第二介電圖案157覆蓋的第二上部電極167，第二介電圖案157與第一電極結構120中所包括的除側壁被第二支撐層98及第三支撐層92、第二支撐層98的下表面以及第三支撐層92的上表面覆蓋的電極圖案之外的其他電極圖案的側壁接觸。然而，第一介電圖案155可接觸第三支撐層92的下表面而非第二支撐層98的下表面且可不接觸第一電極圖案112的側壁、第二電極圖案114的側壁、第三電極圖案116的側壁及第四電極圖案118的側壁。

在藉由參照圖8示出的製程移除模具層40以形成第三開口140時，可藉由僅移除第二絕緣層94及第三絕緣層96且不移除第一絕緣層92來形成第二電容器174。因此，在執行參照圖9示出的製程時，亦可在第一絕緣層92與第四絕緣層98之間形成第一介電層150及第一上部電極層160。第一絕緣層92可作為第四絕緣層98形成於第一電極結構120的側壁上且可支撐第一電極結構120。因此，第一絕緣層92亦可被稱為第三支撐層92。

圖13是示出根據實例性實施例的第三電容器結構的剖視圖。第三電容器結構可與圖1所示第一電容器結構實質上相同或相似，不同的是包括第四支撐層而非第二支撐層且更包括第三介電圖案及第三上部電極，且因此在本文中不再予以贅述。

參照圖13，第三電容器結構可不包括位於第一電極結構120中所包括的各電極圖案中的最上部電極圖案的側壁上（即，圖13中的第四電極圖案118上）的第二支撐層98，但可包括位於第一電極結構120中所包括的各電極圖案中的另一電極圖案的側壁上（例如，圖13中的第三電極圖案116上）的第四支撐層96。

另外，第三電容器結構可包括第三電容器176，第三電容器176可包括第三介電圖案158以及下表面及側壁被第三介電圖案158覆蓋的第三上部電極168，第三介電圖案158與第一電極結構120中所包括的各電極圖案中的最上部電極圖案（即，圖13中的第四電極圖案118）的側壁及第四支撐層96的上表面接觸。然而，第一介電圖案155可接觸第四支撐層96的下表面而非第二支撐層98的下表面且可不接觸第三電極圖案116的側壁及第四電極圖案118的側壁。

圖14及圖15是示出根據實例性實施例的形成第三電容器結構的方法中的各階段的剖視圖。此方法可包括與參照圖2至圖9及圖1示出的製程實質上相同或相似的製程，且因此在本文中不再予以贅述。

參照圖14，可執行與參照圖2至圖7示出的製程實質上相同或相似的製程且可執行與參照圖8示出的製程實質上相同或相似的製程以形成第三開口140。然而，在形成第三開口140時，可移除第一絕緣層結構100中所包括的第一絕緣層92、第二絕緣層94及第四絕緣層96，而可不移除第三絕緣層96。

參照圖15，可執行與參照圖9示出的製程實質上相同或相似的製程以形成第一介電層150及第一上部電極層160，且亦可在第三絕緣層96及第四電極圖案118上形成第一介電層150及第一上部電極層160。第三絕緣層96可作為第四絕緣層98來支撐第一電極結構120，且因此亦可被稱為第四支撐層96。

再次參照圖13，可對第一上部電極層160及第一介電層150進行平坦化直至暴露出第四電極圖案118的上表面，且因此與第四支撐層96的上表面及第四電極圖案118的側壁接觸的第三介電圖案158以及下表面及側壁被第三介電圖案158覆蓋的第三上部電極168。

圖16是示出根據實例性實施例的第四電容器結構的剖視圖。第四電容器結構可與圖1所示第一電容器結構實質上相同或相似，不同的是更包括第二電極結構、第五支撐層、第四介電圖案及第四上部電極，且因此在本文中不再予以贅述。

參照圖16，第四電容器結構可包括第四電容器178，第四電容器178可包括第二下部電極結構134而非第一下部電極結構132。

除了下部電極80及第一電極結構120之外，第二下部電極結構134亦可包括位於第一電極結構120上的第二電極結構125，且第二電極結構125可包括依序堆疊於垂直方向上的多個電極圖案。舉例而言，如圖16中所示，第二電極結構125可包括第五電極圖案111、第六電極圖案113、第七電極圖案115及第八電極圖案117。

第五電極圖案111、第六電極圖案113、第七電極圖案115及第八電極圖案117可對應於第一電極112、第二電極114、第三電極116及第四電極118。因此，第五電極圖案111、第六電極圖案113、第七電極圖案115及第八電極圖案117中的每一者可包含金屬氮化物（例如，氮化鈦、氮化鈮等）或金屬矽氮化物（例如，氮化鈦矽）。在實例性實施例中，第五電極圖案111、第六電極圖案113、第七電極圖案115及第八電極圖案117中的每一者可包含與下部電極80的材料實質上相同的材料。作為另外一種選擇，第五電極圖案111、第六電極圖案113、第七電極圖案115及第八電極圖案117中的至少一者可包含與下部電極80的材料不同的材料。

在一些實施例中，除了第二電極結構125之外，第二下部電極結構134可更包括與第二電極結構125對應的電極結構。

第四電容器結構可更包括位於第二電極結構125中所包括的各電極圖案中的最上部電極圖案（即，第八電極圖案117）的側壁上的第五支撐層99，且第五支撐層99可包含與第一支撐層50及第三支撐層92的材料實質上相同的材料或不同的材料。第四電容器178可更包括第四介電圖案159以及被第四介電圖案159環繞的第四上部電極169，第四介電圖案159與第五電極圖案111的側壁、第六電極圖案113的側壁及第七電極圖案115的側壁、位於第三支撐層92與第五支撐層99之間的第三支撐層92的上表面及第五支撐層99的下表面接觸。

圖17是示出根據實例性實施例的半導體裝置的平面圖，且圖18是沿著圖17所示線A-A’截取的剖視圖。

圖17中的此半導體裝置可為被應用圖1所示第一電容器結構的DRAM裝置，且因此在本文中不再對第一電容器結構予以贅述。然而，此半導體裝置可包括分別參照圖12、圖13及圖16示出的第二電容器結構至第四電容器結構中的一者而非第一電容器結構。

在下文中，各水平方向之中與基板300的上表面實質上平行且可實質上彼此垂直的兩個方向可被稱為第一方向D1及第二方向D2，且各水平方向之中可相對於第一方向D1及第二方向D2成銳角的方向可被稱為第三方向D3。與基板300的上表面實質上垂直的方向可被稱為垂直方向。

參照圖17及圖18，半導體裝置可包括主動圖案305、閘極結構360、第一位元線結構595、接觸插塞結構及第一電容器結構。另外，半導體裝置可更包括隔離圖案310、間隔件結構665、第四間隔件690、第二頂蓋圖案685（參照圖28）、第一絕緣圖案結構435及第二絕緣圖案結構790、第八絕緣圖案610及第九絕緣圖案620以及金屬矽化物圖案700。

詳言之，主動圖案305可形成於基板300上，且隔離圖案310可被形成為覆蓋主動圖案305的側壁。主動圖案305可在第三方向D3上延伸，且多個主動圖案305可在第一方向D1及第二方向D2上彼此間隔開。主動圖案305的側壁可被隔離圖案310覆蓋。主動圖案305可包含與基板300的材料實質上相同的材料，且隔離圖案310可包含氧化物（例如，氧化矽）。

一同參照圖17及圖18與圖20，閘極結構360可形成於第二凹槽中，所述第二凹槽在第一方向D1上延伸穿過主動圖案305的上部部分及隔離圖案310的上部部分。閘極結構360可包括位於第二凹槽的底部及側壁上的第一閘極絕緣圖案330、在第二凹槽的底部及下部側壁上位於第一閘極絕緣圖案330的一部分上的第一閘極電極340、以及位於第一閘極電極340的上表面上且對第二凹槽的上部部分進行填充的閘極罩幕350。

第一閘極絕緣圖案330可包含氧化物（例如，氧化矽），第一閘極電極340可包含例如金屬、金屬氮化物、金屬矽化物等，且閘極罩幕350可包含絕緣氮化物（例如，氮化矽）。在實例性實施例中，閘極結構360可在第一方向D1上延伸，且多個閘極結構360可在第二方向D2上彼此間隔開。

一同參照圖1及圖2與圖21及圖22，第四開口440可被形成為延伸穿過第二絕緣層結構430以暴露出閘極結構360的主動圖案305的上表面、隔離圖案310的上表面及閘極罩幕350的上表面，且主動圖案305在第三方向D3上的中心部分的上表面可藉由第四開口440暴露出。

在實例性實施例中，第四開口440的底部可大於主動圖案305的藉由第四開口440暴露出的上表面。因此，第四開口440亦可暴露出與主動圖案305相鄰的隔離圖案310的一部分的上表面。另外，第四開口440可延伸穿過主動圖案305的上部部分及與主動圖案305相鄰的隔離圖案310的上部部分，且因此第四開口440的底部可低於主動圖案305的其中未形成第四開口440的部分的上表面（即，主動圖案305的在第三方向D3上相對的邊緣部分中的每一者的上表面）。

如圖18中所示，第一位元線結構595可包括在第四開口440上或在第一絕緣圖案結構435上依序堆疊於垂直方向上的第二導電圖案455、第一障壁圖案465、第三導電圖案475、第二罩幕485、第二蝕刻停止圖案565及第一頂蓋圖案585。第二導電圖案455、第一障壁圖案465及第三導電圖案475可共同形成導電結構，且第二罩幕485、第二蝕刻停止圖案565及第一頂蓋圖案585可共同形成絕緣結構。

第二導電圖案455可包含例如經摻雜複晶矽，第一障壁圖案465可包含金屬氮化物（例如，氮化鈦）或金屬矽氮化物（例如，氮化鈦矽），第三導電圖案475可包含金屬（例如，鎢），且第二罩幕485、第二蝕刻停止圖案565及第一頂蓋圖案585中的每一者可包含絕緣氮化物（例如，氮化矽）。

在實例性實施例中，第一位元線結構595可在基板300上在第二方向D2上延伸，且多個第一位元線結構595可在第一方向D1上彼此間隔開。

第八絕緣圖案610及第九絕緣圖案620可形成於第四開口440上且可接觸第一位元線結構595的下部側壁。第八絕緣圖案610可包含氧化物（例如，氧化矽），且第九絕緣圖案620可包含絕緣氮化物（例如，氮化矽）。

第一絕緣圖案結構435可在主動圖案305及隔離圖案310上形成於第一位元線結構595之下且可包括依序堆疊於垂直方向上的第五絕緣圖案405、第六絕緣圖案415及第七絕緣圖案425。第五絕緣圖案405及第七絕緣圖案425可包含氧化物（例如，氧化矽），且第六絕緣圖案415可包含絕緣氮化物（例如，氮化矽）。

接觸插塞結構可包括在主動圖案305及隔離圖案310上依序堆疊於垂直方向上的下部接觸插塞675、金屬矽化物圖案700及上部接觸插塞755。

下部接觸插塞675可接觸主動圖案305的在第三方向D3上相對的邊緣部分中的每一者的上表面。在實例性實施例中，多個下部接觸插塞675可在各位元線結構595中在第一方向D1上鄰近的位元線結構595之間在第二方向D2上彼此間隔開，且第二頂蓋圖案685可形成於各下部接觸插塞675中在第二方向D2上鄰近的下部接觸插塞675之間。第二頂蓋圖案685可包含絕緣氮化物（例如，氮化矽）。

下部接觸插塞675可包含例如經摻雜複晶矽，且金屬矽化物圖案700可包含例如矽化鈦、矽化鈷、矽化鎳等。

上部接觸插塞755可包括第二金屬圖案745及覆蓋第二金屬圖案745的下表面的第二障壁圖案735。第二金屬圖案745可包含金屬（例如，鎢），且第二障壁圖案735可包含金屬氮化物（例如，氮化鈦）。

在實例性實施例中，多個上部接觸插塞755可在第一方向D1及第二方向D2上彼此間隔開且可在平面圖中排列成蜂巢圖案或格柵圖案。上部接觸插塞755中的每一者在平面圖中可具有例如圓形形狀、橢圓形形狀或多邊形形狀。

間隔件結構665可包括覆蓋第一位元線結構595的側壁及第七絕緣圖案425的側壁的第一間隔件600、位於第一間隔件600的下部外側壁上的空氣間隔件635、以及覆蓋空氣間隔件635的外側壁、第一絕緣圖案結構435的側壁以及第八絕緣圖案610的上表面及第九絕緣圖案620的上表面的第三間隔件650。第一間隔件600及第三間隔件650中的每一者可包含絕緣氮化物（例如，氮化矽），且空氣間隔件895可包含空氣。

第四間隔件690可形成於第一間隔件600的位於第一位元線結構595的上部側壁上的部分的外側壁上且可覆蓋空氣間隔件635的頂部及第三間隔件650的上表面。第四間隔件690可包含絕緣氮化物（例如，氮化矽）。

一同參照圖17及圖18與圖32及圖33，第二絕緣圖案結構790可包括第十絕緣圖案770及第十一絕緣圖案780。第十絕緣圖案770可形成於第九開口760的內壁上，第九開口760延伸穿過上部接觸插塞755、第一位元線結構595中所包括的絕緣結構的一部分以及第一間隔件600的一些部分、第三間隔件650的一些部分及第四間隔件690的一些部分以在平面圖中環繞上部接觸插塞755。第十一絕緣圖案780可形成於第十絕緣圖案770上且可對第九開口760的其餘部分進行填充。空氣間隔件635的頂部可被第十絕緣圖案770封閉。第十絕緣圖案770及第十一絕緣圖案780可包含絕緣氮化物（例如，氮化矽）。

第一蝕刻停止層30可形成於第十絕緣圖案770及第十一絕緣圖案780、上部接觸插塞755及第二頂蓋圖案685上，且第一電容器172中所包括的下部電極80可延伸穿過第一蝕刻停止層30以接觸上部接觸插塞755的上表面。

半導體裝置可包括第一電容器172，第一電容器172具有第一下部電極結構132、第一介電圖案155及第一上部電極165。由於第一下部電極結構132更包括位於下部電極80上的第一電極結構120，因此第一下部電極結構132與第一介電圖案155之間的接觸面積可增大，進而增強第一電容器172的電容。

圖19至圖34是示出根據實例性實施例的製造半導體裝置的方法中的各階段的平面圖及剖視圖。具體而言，圖19、圖21、圖24、圖28及圖32是平面圖，圖20包括沿著圖19所示線A-A’及B-B’截取的剖視圖，且圖22至圖23、圖25至圖27、圖29至圖31及圖33至圖34分別是沿著對應平面圖所示線A-A’截取的剖視圖。此方法可為參照圖1至圖9示出的製造方法對製造DRAM裝置的方法的應用，且在本文中不再予以贅述。

參照圖19及圖20，可移除基板300的上部部分以形成第一凹槽，且可在第一凹槽中形成隔離圖案310。

當在基板300上形成第一凹槽時，可在基板300上界定主動圖案305，且主動圖案305的側壁可被隔離圖案310覆蓋。可對主動圖案305及隔離圖案310進行局部蝕刻以形成在第一方向D1上延伸的第二凹槽，且可在第二凹槽中形成閘極結構360。在實例性實施例中，閘極結構360可在第一方向D1上延伸，且多個閘極結構360可在第二方向D2上彼此間隔開。

參照圖21及圖22，可在主動圖案305、隔離圖案310及閘極結構360上形成第二絕緣層結構430。第二絕緣層結構430可包括依序堆疊的第五絕緣層400、第六絕緣層410及第七絕緣層420。

可對第二絕緣層結構430進行圖案化，且可藉由使用經圖案化的第二絕緣層結構430作為蝕刻罩幕的蝕刻製程來對閘極結構360的主動圖案305、隔離圖案310及閘極罩幕350進行局部蝕刻，以形成第四開口440。在實例性實施例中，在蝕刻製程之後保留的第二絕緣層結構430在平面圖中可具有例如圓形形狀或橢圓形形狀，且多個第二絕緣層結構430可在第一方向D1及第二方向D2上彼此間隔開。第二絕緣層結構430中的每一者可分別與鄰近的主動圖案305在第三方向D3上的邊緣部分交疊。

參照圖23，可在第二絕緣層結構430以及藉由第四開口440暴露出的主動圖案305、隔離圖案310及閘極結構360上依序堆疊第二導電層450、第一障壁層460、第三導電層470及第二罩幕層480，第二導電層450、第一障壁層460、第三導電層470及第二罩幕層480可共同形成導電層結構。第二導電層450可對第四開口440進行填充。

參照圖24及圖25，可在導電層結構上依序堆疊第二蝕刻停止層與第一頂蓋層，且可對第一頂蓋層進行蝕刻以形成第一頂蓋圖案585。

可藉由使用第一頂蓋圖案585作為蝕刻罩幕的蝕刻製程來依序對第二蝕刻停止層、第二罩幕層480、第三導電層470、第一障壁層460及第二導電層450進行蝕刻。在實例性實施例中，第一頂蓋圖案585可在第二方向D2上延伸，且多個第一頂蓋圖案585可在第一方向D1上彼此間隔開。

藉由蝕刻製程，可在第四開口440上依序堆疊第二導電圖案455、第一障壁圖案465、第三導電圖案475、第二罩幕485、第二蝕刻停止圖案565及第一頂蓋圖案585，且可在第二絕緣層結構430的位於第四開口440之外的第六絕緣層410上依序堆疊第七絕緣圖案425、第二導電圖案455、第一障壁圖案465、第三導電圖案475、第二罩幕485、第二蝕刻停止圖案565及第一頂蓋圖案585。

在下文中，依序堆疊的第二導電圖案455、第一障壁圖案465、第三導電圖案475、第二罩幕485、第二蝕刻停止圖案565及第一頂蓋圖案585可被稱為第一位元線結構595。第二導電圖案455、第一障壁圖案465及第三導電圖案475可共同形成導電結構，且第二罩幕485、第二蝕刻停止圖案565及第一頂蓋圖案585可共同形成絕緣結構。在實例性實施例中，第一位元線結構595可在基板300上在第二方向D2上延伸，且多個第一位元線結構595可在第一方向D1上彼此間隔開。

參照圖26，可在具有第一位元線結構595的基板300上形成第一間隔件層，且可在第一間隔件層上依序形成第八絕緣層與第九絕緣層。第一間隔件層亦可在第一位元線結構595的位於第六絕緣層410上的部分之下覆蓋第七絕緣圖案425的側壁，且第九絕緣層可對第四開口440的其餘部分進行填充。

可藉由蝕刻製程來對第八絕緣層及第九絕緣層進行蝕刻。在實例性實施例中，可藉由使用蝕刻溶液（例如，H ₂PO ₃、SC1、HF等）的濕式蝕刻製程來執行蝕刻製程，且可移除第八絕緣層及第九絕緣層的位於第四開口440之外的部分。因此，可暴露出第一間隔件層的位於第四開口440之外的部分，且第八絕緣層及第九絕緣層的位於第四開口440中的部分可分別形成第八絕緣圖案610及第九絕緣圖案620。

可在第四開口440中在第一間隔件層的被暴露出的部分以及第八絕緣圖案610及第九絕緣圖案620上形成第二間隔件層，且可對所述第二間隔件層進行非等向性蝕刻以在第一間隔件的被暴露出的部分以及第八絕緣圖案610及第九絕緣圖案620上形成第二間隔件630，以覆蓋第一位元線結構595的側壁。

可使用第一頂蓋圖案585及第二間隔件630作為蝕刻罩幕來執行乾式蝕刻製程，以形成暴露出主動圖案305的上表面的第五開口640，且隔離圖案310的上表面及閘極罩幕350的上表面亦可藉由第五開口640暴露出。

可藉由乾式蝕刻製程移除第一間隔件層的位於第一頂蓋圖案585及第六絕緣層410上的部分，且因此可形成覆蓋第一位元線結構595的側壁的第一間隔件600。另外，亦可藉由乾式蝕刻製程對第五絕緣層400及第六絕緣層410進行局部蝕刻，使得第五絕緣圖案405及第六絕緣圖案可保留於第一位元線結構595之下。依序堆疊於第一位元線結構595之下的第五絕緣圖案405、第六絕緣圖案415及第七絕緣圖案425可共同形成第一絕緣圖案結構435。

參照圖27，可在第一頂蓋圖案585的上表面、第二間隔件630的外側壁、第八絕緣圖案610的上表面及第九絕緣圖案620的上表面以及藉由第五開口640暴露出的主動圖案305的上表面、隔離圖案310的上表面及閘極罩幕350的上表面上形成第三間隔件層，且可對所述第三間隔件層進行非等向性蝕刻以在第一位元線結構595的側壁上形成第三間隔件650。

依序堆疊於第一位元線結構595的側壁上的第一間隔件600、第二間隔件630及第三間隔件650可共同形成初步間隔件結構660。

可在基板300上形成犧牲層以對第五開口640進行填充，且可對所述犧牲層進行平坦化直至暴露出第一頂蓋圖案585的上表面，以在第五開口640中形成犧牲圖案680。

在實例性實施例中，犧牲圖案680可在第二方向D2上延伸，且多個犧牲圖案680可藉由第一位元線結構595而在第一方向D1上彼此間隔開。犧牲圖案680可包含氧化物（例如，氧化矽）。

參照圖28及圖29，可在第一頂蓋圖案585、犧牲圖案680及初步間隔件結構660上形成包括在第二方向D2上彼此間隔開的多個第六開口的第三罩幕，所述多個第六開口中的每一者可在第一方向D1上延伸，且可藉由使用第三罩幕作為蝕刻罩幕的蝕刻製程來對犧牲圖案680進行蝕刻。

在實例性實施例中，第六開口中的每一者可在垂直方向上與位於閘極結構360之間的區域交疊。可藉由蝕刻製程在各第一位元線結構595之間形成暴露出主動圖案305的上表面及隔離圖案310的上表面的第七開口。

在移除第三罩幕之後，可形成下部接觸插塞層以對第七開口進行填充，且可對所述下部接觸插塞層進行平坦化直至暴露出第一頂蓋圖案585的上表面、犧牲圖案680的上表面及初步間隔件結構660的上表面。因此，下部接觸插塞層可被劃分成在各第一位元線結構595之間在第二方向D2上彼此間隔開的多個下部接觸插塞675。另外，在各第一位元線結構595之間在第二方向D2上延伸的犧牲圖案680可被下部接觸插塞675劃分成在第二方向D2上彼此間隔開的多個部分。

可移除犧牲圖案680以形成第八開口，且可在第八開口中形成第二頂蓋圖案685。在實例性實施例中，第二頂蓋圖案685可在垂直方向上與閘極結構360交疊。

參照圖30，可移除下部接觸插塞675的上部部分以暴露出位於第一位元線結構595的側壁上的初步間隔件結構660的上部部分，且可移除初步間隔件結構660的第二間隔件630的上部部分及第三間隔件650的上部部分。

可進一步移除下部接觸插塞675的上部部分。因此，下部接觸插塞675的上表面可低於第二間隔件630的上表面及第三間隔件650的上表面。

可在第一位元線結構595、初步間隔件結構660、第二頂蓋圖案685及下部接觸插塞675上形成第四間隔件層，且可對所述第四間隔件層進行非等向性蝕刻以形成第四間隔件690，第四間隔件690在第一位元線結構595的在第一方向D1上相對的側壁中的每一者上覆蓋初步間隔件結構660的上部部分，且因此可暴露出下部接觸插塞675的上表面。

可在下部接觸插塞675的上表面上形成金屬矽化物圖案700。在實例性實施例中，可藉由在第一頂蓋圖案585及第二頂蓋圖案685、第四間隔件690及下部接觸插塞675上形成第一金屬層、執行熱處置製程以及移除第一金屬層的未發生反應的部分來形成金屬矽化物圖案700。

參照圖31，可在第一頂蓋圖案585及第二頂蓋圖案685、第四間隔件690、金屬矽化物圖案700及下部接觸插塞675上形成第二障壁層730，且可在第二障壁層730上形成第二金屬層740以對各第一位元線結構595之間的空間進行填充。

可進一步對第二金屬層740的上部部分執行平坦化製程。平坦化製程可包括CMP製程及/或回蝕製程。

參照圖32及圖33，可對第二金屬層740及第二障壁層730進行圖案化以形成上部接觸插塞755，且可在各上部接觸插塞755之間形成第九開口760。

可藉由局部地移除第一頂蓋圖案585及第二頂蓋圖案685、初步間隔件結構660及第四間隔件690以及第二金屬層740及第二障壁層730來形成第九開口760。

上部接觸插塞755可包括第二金屬圖案745及覆蓋第二金屬圖案745的下表面的第二障壁圖案735。在實例性實施例中，上部接觸插塞755可具有例如圓形形狀、橢圓形形狀、多邊形形狀、具有修圓隅角的多邊形形狀等且可在第一方向D1及第二方向D2上排列成蜂巢圖案。

依序堆疊的下部接觸插塞675、金屬矽化物圖案700及上部接觸插塞755可共同形成接觸插塞結構。

參照圖34，可移除藉由第九開口760暴露出的初步間隔件結構660中所包括的第二間隔件630以形成空氣隙，可在第九開口760的底部及側壁上形成第十絕緣圖案770，且可形成第十一絕緣圖案780以對第九開口760的其餘部分進行填充。

第十絕緣圖案770與第十一絕緣圖案780可形成第二絕緣圖案結構790。

空氣隙的頂部可被第十絕緣圖案770覆蓋，且因此可形成空氣間隔件635。第一間隔件600、空氣間隔件635及第三間隔件650可共同形成間隔件結構665。

再次參照圖17及圖18，可執行與參照圖1至圖9示出的製程實質上相同或相似的製程，以形成第一電容器172、第一蝕刻停止層30、第一支撐層50及第二支撐層98以及上部電極板180。第一電容器172中所包括的下部電極80可接觸上部接觸插塞755的上表面。

圖35及圖36分別是示出根據實例性實施例的半導體裝置的平面圖及剖視圖。圖36是沿著圖35所示線B-B’截取的剖視圖。

此半導體裝置可為參照圖1示出的第一電容器結構對垂直通道電晶體（vertical channel transistor，VCT）DRAM裝置的應用，且因此在本文中不再對第一電容器結構予以贅述。然而，半導體裝置可包括分別參照圖12、圖13及圖16示出的第二電容器結構、第三電容器結構及第四電容器結構中的一者而非第一電容器結構。

在下文中，各水平方向之中與基板800的上表面實質上平行且可實質上彼此垂直的兩個方向可被稱為第一方向D1及第二方向D2，且與基板800的上表面實質上垂直的方向可被稱為第五方向D5。

參照圖35及圖36，半導體裝置可包括位於基板800上的第二位元線結構、第二閘極電極935、第二閘極絕緣圖案925、通道915、接觸插塞970及第一電容器結構。半導體裝置可更包括第十二絕緣層810、第十五絕緣圖案940及第十六絕緣圖案960以及第二絕緣夾層圖案850、第三絕緣夾層圖案860、第四絕緣夾層圖案950及第五絕緣夾層圖案980。基板800可包含例如半導體材料、絕緣材料或導電材料。

一同參照圖35及圖36與圖37及圖38，第十二絕緣層810可形成於基板800上，且第二位元線結構可在第十二絕緣層810上在第一方向D1上延伸。

在實例性實施例中，第二位元線結構可包括依序堆疊於第十二絕緣層810上的第十三絕緣圖案820、第二位元線830及第十四絕緣圖案840。第十三絕緣圖案820及第二位元線830中的每一者可在第一方向D1上延伸，且多個第十四絕緣圖案840可在第二位元線830上在第一方向D1上彼此間隔開。

在實例性實施例中，多個第二位元線結構可在第二方向D2上彼此間隔開，且第二絕緣夾層圖案850可在各第二位元線結構中在第二方向D2上鄰近的第二位元線結構之間在第十二絕緣層810上在第一方向D1上延伸。

第二絕緣夾層圖案850的在第二方向D2上與第十四絕緣夾層圖案840相鄰的部分的上表面可與第十四絕緣夾層圖案840的上表面實質上共面，且第二絕緣夾層圖案850的不在第二方向D2上與第十四絕緣夾層圖案840相鄰的部分的上表面可與第二位元線830的上表面實質上共面。亦即，第二絕緣夾層圖案850的上表面可在第一方向D1上週期性地發生改變。

第十二絕緣層810及第二絕緣夾層圖案850中的每一者可包含氧化物（例如，氧化矽），第二位元線830可包含導電材料（例如，金屬、金屬氮化物、金屬矽化物），且第十三絕緣圖案820及第十四絕緣圖案840中的每一者可包含絕緣氮化物（例如，氮化矽）。

在第二方向D2上延伸的第三絕緣夾層圖案860可形成於第十四絕緣圖案840及第二絕緣夾層圖案850上。第三絕緣夾層圖案860可包含氧化物（例如，氧化矽）。在下文中，第三絕緣夾層圖案860、第十四絕緣圖案840以及第二絕緣夾層圖案850的與第十四絕緣圖案840處於相同高度的上部部分可被共同稱為條形結構。在實例性實施例中，條形結構可在第二方向D2上延伸，且多個條形結構可在第一方向D1上彼此間隔開。

通道915可形成於各條形結構之間，且多個通道915可在第二位元線830及第二絕緣夾層圖案850上在第二方向D2上彼此間隔開。在各通道915中在第二方向D2上鄰近的通道915之間可形成有第十七絕緣圖案500。第十七絕緣圖案500可包含氧化物（例如，氧化矽）或絕緣氮化物（例如，氮化矽）。

另外，多個通道915可在沿第一方向D1延伸的第二位元線830上在第一方向D1上彼此間隔開。舉例而言，如圖35中所示，通道915在第二方向D2上的寬度實質上等於第二位元線830在第二方向D2上的寬度。

在實例性實施例中，通道915可形成於第二位元線830的上表面、第二絕緣夾層圖案850的上表面及條形結構的側壁上且可具有恆定的厚度。因此，通道915在第一方向D1上的橫截面可具有杯形狀。

在實例性實施例中，通道915可包含氧化物半導體材料。氧化物半導體材料可包括以下中的至少一者：氧化鋅錫（zinc tin oxide，ZTO）、氧化銦鋅（indium zinc oxide，IZO）、氧化鋅（ZnO _x）、氧化銦鎵鋅（indium gallium zinc oxide，IGZO）、氧化銦鎵矽（indium gallium silicon oxide，IGSO）、氧化銦（InO _x、In ₂O ₃）、氧化錫（SnO ₂）、氧化鈦（TiO _x）、氮氧化鋅（Zn _xOyN _z）、氧化鎂鋅（Mg _xZn _yO _z）、氧化銦鋅（In _xZn _yO _a）、氧化銦鎵鋅（In _xGa _yZn _zO _a）、氧化鋯銦鋅（Zr _xIn _yZn _zO _a）、氧化鉿銦鋅（Hf _xIn _yZn _zO _a）、氧化錫銦鋅（Sn _xIn _yZn _zO _a）、氧化鋁錫銦鋅（Al _xSn _yIn _zZn _aO _d）、氧化矽銦鋅（Si _xIn _yZn _zO _a）、氧化鋅錫（Zn _xSn _yO _z）、氧化鋁鋅錫（Al _xZn _ySn _zO _a）、氧化鎵鋅錫（Ga _xZn _ySn _zO _a）、氧化鋯鋅錫（Zr _xZn _ySn _zO _a）及氧化銦鎵矽（InGaSiO）。

在實例性實施例中，通道915可包含非晶相的氧化物半導體材料。在實例性實施例中，通道915的上表面可低於條形結構的上表面。

第四絕緣夾層圖案950可在各條形結構之間在通道915的位於第二位元線830及第二絕緣夾層圖案850的部分上在第二方向D2上延伸，且第四絕緣夾層圖案950的下表面及側壁可被第十五絕緣圖案940覆蓋。第十五絕緣圖案940在第一方向D1上的橫截面可具有杯形狀且可接觸通道915的位於第二位元線830及第二絕緣夾層圖案850上的部分的上表面。第四絕緣夾層圖案950可包含氧化物（例如，氧化矽），且第十五絕緣圖案940可包含絕緣氮化物（例如，氧化矽）。

第二閘極絕緣圖案925及第二閘極電極935可形成於通道915的位於條形結構的側壁上的部分與第十五絕緣圖案940之間。第二閘極電極935可在第二方向D2上延伸且可接觸第十五絕緣圖案940的外側壁。第二閘極電極935的上表面可與第四絕緣夾層圖案950的上表面及第十五絕緣圖案940的上表面實質上共面。第二閘極電極935可包含導電材料（例如，金屬、金屬氮化物、金屬矽化物等）。

第二閘極絕緣圖案925可在第二方向D2上延伸且可接觸第二閘極電極935的下表面及外側壁。另外，第二閘極絕緣圖案925可接觸通道915的位於條形結構的側壁上的部分、接觸插塞970的位於通道915上的下部部分的內側壁、以及通道915的位於第二位元線830的上表面及第二絕緣夾層圖案850的上表面上的部分的上表面。因此，第二閘極絕緣圖案925在第一方向D1上的橫截面可具有「L」形狀。第二閘極絕緣圖案925可包含金屬氧化物（例如，氧化鋁、氧化鉿、氧化鋯等）或氧化矽。

第十六絕緣圖案960可形成於第四絕緣夾層圖案950、第十五絕緣圖案940及第二閘極電極935上且可在第二方向D2上延伸。第十六絕緣圖案960可接觸第四絕緣夾層圖案950的上表面、第十五絕緣圖案940的上表面及第二閘極電極935的上表面以及第二閘極絕緣圖案925的上部內側壁。

在實例性實施例中，第十六絕緣圖案960的上表面可與第二閘極絕緣圖案925的上表面實質上共面。第十六絕緣圖案960可包含絕緣氮化物（例如，氮化矽）。

接觸插塞970可在其中第二位元線830與第二閘極電極935在第五方向D5上彼此交叉的區域中的每一者處與通道915的上表面接觸。接觸插塞970可接觸與通道915相鄰的第二閘極絕緣圖案925的上表面、第三絕緣夾層圖案860的上表面及第十六絕緣圖案960的上表面，且可藉由第十六絕緣圖案960而與第二閘極電極935的上表面間隔開。

在實例性實施例中，接觸插塞970可包括具有第一寬度的下部部分及具有較第一寬度大的第二寬度的上部部分。接觸插塞970的下部部分可接觸通道915的上表面以及第二閘極絕緣圖案925的上部側壁及第三絕緣夾層圖案860的上部側壁，且接觸插塞970的下部部分的下表面可低於第二閘極電極935的上表面。

在實例性實施例中，多個接觸插塞970可在第一方向D1及第二方向D2上彼此間隔開且可在平面圖中排列成柵格圖案或蜂巢圖案。接觸插塞970可包含導電材料（例如，金屬、金屬氮化物、金屬矽化物等）。

第五絕緣夾層圖案980可形成於第三絕緣夾層圖案860、通道915、第二閘極絕緣圖案925及第十六絕緣圖案960上且可覆蓋接觸插塞970的側壁。第五絕緣夾層圖案980可包含氧化物（例如，氧化矽）。

第一電容器172中所包括的第一下部電極結構132可接觸所述接觸插塞970的上表面。由於接觸插塞970在第一方向D1及第二方向D2上彼此間隔開，因此各第一下部電極結構132可在第一方向D1及第二方向D2上彼此間隔開。

在半導體裝置中，電流可在第五方向D5上流動（即，在第二位元線830與接觸插塞970之間在通道915中在垂直方向上流動），且因此半導體裝置可包括具有垂直通道的VCT。

圖37至圖47是示出根據實例性實施例的製造半導體裝置的方法中的各階段的平面圖及剖視圖。具體而言，圖37、圖39、圖42、圖44及圖46是平面圖，且圖38是沿著圖37所示線A-A’截取的剖視圖，且圖40至圖41、圖43、圖45及圖47分別是沿著對應平面圖所示線B-B’截取的剖視圖。此方法可為形成第一電容器結構的方法對VCD DRAM裝置的應用，且因此在本文中不再對第一電容器結構的形成予以贅述。

參照圖37及圖38，可在基板800上依序堆疊第十二絕緣層810、第十三絕緣層、第二位元線層及第十四絕緣層，且可對第十四絕緣層、第二位元線層及第十三絕緣層進行圖案化以分別形成第十四絕緣圖案840、第二位元線830及第十三絕緣圖案820。

依序堆疊於基板800上的第十三絕緣圖案820、第二位元線830及第十四絕緣圖案840可被稱為第二位元線結構。在實例性實施例中，第二位元線結構可在基板800上在第一方向D1上延伸，且多個第二位元線結構可在第二方向D2上彼此間隔開。因此，可在各第二位元線結構中在第二方向D2上鄰近的第二位元線結構之間形成第十開口以暴露出第十二絕緣層810的上表面。

可在第二位元線結構及第十二絕緣層810上形成第二絕緣夾層以對第十開口進行填充，且可對第二絕緣夾層的上部部分進行平坦化直至暴露出第二位元線結構的上表面。因此，可在各第二位元線結構之間形成在第一方向D1上延伸的第二絕緣夾層圖案850。在實例性實施例中，平坦化製程可包括化學機械拋光（CMP）製程及/或回蝕製程。

參照圖39及圖40，可在第二位元線結構及第二絕緣夾層圖案850上形成第三絕緣夾層，且可藉由例如乾式蝕刻製程局部地移除第三絕緣夾層及第十四絕緣圖案840以形成第十一開口870，第十一開口870在第二方向D2上延伸且暴露出第二位元線830的上表面及第二絕緣夾層圖案850的上表面。

因此，第三絕緣夾層可被劃分成在第一方向D1上彼此間隔開的多個第三絕緣夾層圖案860，所述多個第三絕緣夾層圖案860中的每一者可在第二方向D2上延伸。

參照圖41，可在藉由第十一開口870暴露出的第二位元線830的上表面及第二絕緣夾層圖案850的上表面以及第三絕緣夾層圖案860的側壁及上表面上依序形成通道層910、第二閘極絕緣層920及第二閘極電極層930。

在實例性實施例中，通道層910、閘極絕緣層920及第二閘極電極層930可藉由沈積製程（例如，ALD製程、CVD製程等）在相對低的溫度下形成且可包含非晶氧化物半導體。

在實例性實施例中，通道層910可包含氧化物半導體材料（例如，IGZO）且可在相對低的溫度下形成。第二閘極絕緣層920及第二閘極電極層930可在相對高的溫度下形成。

參照圖42及圖43，可對第二閘極電極層930及第二閘極絕緣層920進行非等向性蝕刻，以在第十一開口870的側壁上分別形成第二閘極電極935及第二閘極絕緣圖案925。

第二閘極絕緣圖案925可接觸通道層910的內側壁及通道層910在第一方向D1上的邊緣部分的上表面。在實例性實施例中，第二閘極絕緣圖案925在第一方向D1上的橫截面可具有「L」形狀。

第二閘極電極935可接觸第二閘極絕緣圖案925的內側壁及第二閘極絕緣圖案925的位於通道層910的邊緣部分上的部分。

可藉由例如回蝕製程移除第二閘極電極935的上部部分。因此，第二閘極電極935的上表面可低於第二閘極絕緣圖案925的上表面，且第二閘極絕緣圖案925的上部內側壁可被暴露出。在實例性實施例中，第二閘極電極935的上表面可低於第三絕緣夾層圖案860的上表面。

參照圖44及圖45，可在第二閘極電極935的內側壁及上表面、第二閘極絕緣圖案925的上部內側壁及上表面以及通道層910的上表面上形成第十五絕緣層，可在第十五絕緣層上形成第四絕緣夾層以對第十一開口870的其餘部分進行填充，且可對第四絕緣夾層、第十五絕緣層、第二閘極絕緣圖案925及通道層910執行平坦化製程，直至暴露出第三絕緣夾層圖案860的上表面。平坦化製程可包括例如CMP製程及/或回蝕製程。

隨著平坦化製程的執行，可在第十一開口870中形成第四絕緣夾層圖案950及覆蓋第四絕緣夾層圖案950的下表面及側壁的第十五絕緣圖案940，且通道層910可被劃分成在第一方向D1上彼此間隔開的多個通道915。在實例性實施例中，通道915中的每一者可在第二方向D2上延伸，且通道915中的每一者在第一方向D1上的橫截面可具有杯形狀。

可移除第四絕緣夾層圖案950的上部部分及第十五絕緣圖案940的上部部分以形成暴露出第二閘極電極935的上表面的第三凹槽，且可在第三凹槽中形成第十六絕緣圖案960。

可藉由以下方式形成第十六絕緣夾層圖案960：在第二閘極電極935、第四絕緣夾層圖案950、第十五絕緣圖案940、第二閘極絕緣圖案925、通道915及第三絕緣夾層圖案860上形成第十六絕緣層以對第三凹槽進行填充且對第十六絕緣層進行平坦化直至暴露出第三絕緣夾層圖案860的上表面。

可局部地移除通道915以形成暴露出第二位元線830的上表面的第十二開口，且可在第十二開口中形成第十七絕緣圖案500。因此，在第二方向D2上延伸的通道915可被劃分成在第二方向D2上彼此間隔開的多個部分。

參照圖46及圖47，可移除通道915的上部部分以形成第四凹槽，可在通道915、第三絕緣夾層圖案860、第二閘極絕緣圖案925及第十六絕緣圖案960上形成接觸插塞層以對第四凹槽進行填充，且可對接觸插塞層進行圖案化以形成與通道915的上表面接觸的接觸插塞970。在實例性實施例中，多個接觸插塞970可在第一方向D1及第二方向D2上彼此間隔開。

在實例性實施例中，各接觸插塞970可在平面圖中排列成格柵圖案。作為另外一種選擇，各接觸插塞970可在平面圖中排列成蜂巢圖案。

再次參照圖35及圖36，可在第三絕緣夾層圖案860、通道915、第二閘極絕緣圖案925及第十六絕緣圖案960上形成第五絕緣夾層，且可對第五絕緣夾層的上部部分進行平坦化直至暴露出接觸插塞970的上表面，以形成覆蓋接觸插塞970的側壁的第五絕緣夾層圖案980。

可在接觸插塞970及第五絕緣夾層圖案980上形成第一電容器結構，以完成半導體裝置的製作。第一電容器172中所包括的第一下部電極結構132可接觸接觸插塞970的上表面。

綜上所述，實例性實施例提供一種特性得到改善的電容器結構。實例性實施例亦提供一種包括特性得到改善的電容器結構的半導體裝置。

亦即，在根據實例性實施例的製造半導體裝置的方法中，可對模具層進行蝕刻以形成開口，可在所述開口中形成下部電極，且可重複執行選擇性沈積製程以在下部電極上形成電極結構。因此，包括下部電極及電極結構的下部電極結構與位於下部電極結構的側壁上的介電圖案之間的接觸面積可增大，使得包括下部電極結構、介電圖案及上部電極的電容器的電容可增大。

本文中已揭露了實例性實施例，且儘管採用特定用語，然而該些用語僅用於且僅被解釋為一般性及說明性含義，而非出於限制目的。在一些情形中，對於截至提交本申請案時此項技術中具有通常知識者而言將顯而易見的是，除非另外具體指明，否則結合特定實施例闡述的特徵、特性及/或元件可單獨使用或與結合其他實施例闡述的特徵、特性及/或元件組合使用。因此，熟習此項技術者應理解，可在不背離以下申請專利範圍中所述的本發明的精神及範圍的條件下對其作出形式及細節上的各種改變。

10、300、800:基板 20:第一絕緣夾層 25:第一導電圖案 30:第一蝕刻停止層 40:模具層 50:第一支撐層 60:第一罩幕層 65:第一罩幕 70:第一開口 80:下部電極 92:第三支撐層/第一絕緣層 94:第二絕緣層 96:第四支撐層/第三絕緣層 98:第二支撐層/第四絕緣層 99:第五支撐層 100:第一絕緣層結構 111:第五電極圖案 112:第一電極圖案 113:第六電極圖案 114:第二電極圖案 115:第七電極圖案 116:第三電極圖案 117:第八電極圖案 118:第四電極圖案 120:第一電極結構 125:第二電極結構 132:第一下部電極結構 134:第二下部電極結構 140:第三開口 150:第一介電層 155:第一介電圖案 157:第二介電圖案 158:第三介電圖案 159:第四介電圖案 160:第一上部電極層 165:第一上部電極 167:第二上部電極 168:第三上部電極 169:第四上部電極 172:第一電容器 174:第二電容器 176:第三電容器 178:第四電容器 180:上部電極板 305:主動圖案 310:隔離圖案 330:第一閘極絕緣圖案 340:第一閘極電極 350:閘極罩幕 360:閘極結構 400:第五絕緣層 405:第五絕緣圖案 410:第六絕緣層 415:第六絕緣圖案 420:第七絕緣層 425:第七絕緣圖案 430:第二絕緣層結構 435:第一絕緣圖案結構 440:第四開口 450:第二導電層 455:第二導電圖案 460:第一障壁層 465:第一障壁圖案 470:第三導電層 475:第三導電圖案 480:第二罩幕層 485:第二罩幕 500:第十七絕緣圖案 565:第二蝕刻停止圖案 585:第一頂蓋圖案 595:第一位元線結構/位元線結構 600:第一間隔件 610:第八絕緣圖案 620:第九絕緣圖案 630:第二間隔件 635:空氣間隔件 640:第五開口 650:第三間隔件 660:初步間隔件結構 665:間隔件結構 675:下部接觸插塞 680:犧牲圖案 685:第二頂蓋圖案 690:第四間隔件 700:金屬矽化物圖案 730:第二障壁層 735:第二障壁圖案 740:第二金屬層 745:第二金屬圖案 755:上部接觸插塞 760:第九開口 770:第十絕緣圖案 780:第十一絕緣圖案 790:第二絕緣圖案結構 810:第十二絕緣層 820:第十三絕緣圖案 830:第二位元線 840:第十四絕緣圖案 850:第二絕緣夾層圖案 860:第三絕緣夾層圖案 870:第十一開口 910:通道層 915:通道 920:第二閘極絕緣層/閘極絕緣層 925:第二閘極絕緣圖案 930:第二閘極電極層 935:第二閘極電極 940:第十五絕緣圖案 950:第四絕緣夾層圖案 960:第十六絕緣圖案 970:接觸插塞 A-A'、B-B':線 D1:第一方向 D2:第二方向 D3:第三方向 D5:第五方向

藉由參照附圖詳細闡述示例性實施例，各特徵對於熟習此項技術者而言將變得顯而易見，在附圖中： 圖1是示出根據實例性實施例的第一電容器結構的剖視圖。 圖2至圖9是示出根據實例性實施例的形成第一電容器結構的方法中的各階段的剖視圖。 圖10及圖11是示出根據實例性實施例的形成第一電容器結構的方法中的各階段的剖視圖。 圖12是示出根據實例性實施例的第二電容器結構的剖視圖。 圖13是示出根據實例性實施例的第三電容器結構的剖視圖。 圖14及圖15是示出根據實例性實施例的形成第三電容器結構的方法中的各階段的剖視圖。 圖16是示出根據實例性實施例的第四電容器結構的剖視圖。 圖17是示出根據實例性實施例的半導體裝置的平面圖。 圖18是沿著圖17所示線A-A’截取的剖視圖。 圖19至圖34是示出根據實例性實施例的製造半導體裝置的方法中的各階段的平面圖及剖視圖。 圖35及圖36分別是示出根據實例性實施例的半導體裝置的平面圖及剖視圖。 圖37至圖47是示出根據實例性實施例的製造半導體裝置的方法中的各階段的平面圖及剖視圖。

10:基板

20:第一絕緣夾層

25:第一導電圖案

30:第一蝕刻停止層

50:第一支撐層

80:下部電極

98:第二支撐層/第四絕緣層

112:第一電極圖案

114:第二電極圖案

116:第三電極圖案

118:第四電極圖案

120:第一電極結構

132:第一下部電極結構

155:第一介電圖案

165:第一上部電極

172:第一電容器

180:上部電極板

Claims (10)

1. 一種電容器結構，包括： 下部電極結構，包括： 下部電極，位於基板上；以及 電極結構，位於所述下部電極上，所述電極結構具有堆疊於與所述基板的上表面實質上垂直的垂直方向上的多個電極圖案； 介電圖案，接觸所述下部電極結構；以及 上部電極，接觸所述介電圖案。
2. 如請求項1所述的電容器結構，其中所述介電圖案接觸所述下部電極的側壁及所述電極結構的第一部分的側壁。
3. 如請求項2所述的電容器結構，更包括位於所述下部電極結構的第二部分的側壁上的第一支撐層，所述第二部分不接觸所述介電圖案，且所述第一支撐層包含絕緣材料。
4. 如請求項3所述的電容器結構，更包括位於所述下部電極的所述側壁上的第二支撐層，所述第二支撐層包含絕緣材料。
5. 如請求項3所述的電容器結構，其中所述介電圖案接觸所述第一支撐層的下表面或上表面。
6. 如請求項2所述的電容器結構，其中： 所述介電圖案不接觸所述多個電極圖案之中的第一電極圖案的側壁，所述第一電極圖案是所述多個電極圖案中的最上部電極圖案，且 所述介電圖案接觸所述多個電極圖案之中的第二電極圖案的側壁，所述第二電極圖案不是所述第一電極圖案。
7. 如請求項2所述的電容器結構，其中： 所述介電圖案既不接觸所述多個電極圖案之中的第一電極圖案的側壁亦不接觸所述多個電極圖案之中的第二電極圖案的側壁，所述第一電極圖案及所述第二電極圖案分別是所述多個電極圖案中的最上部電極圖案及最下部電極圖案，且 所述介電圖案接觸所述多個電極圖案之中的第三電極圖案的側壁，所述第三電極圖案不是所述第一電極圖案或所述第二電極圖案。
8. 如請求項2所述的電容器結構，其中： 所述介電圖案不接觸所述多個電極圖案之中的第一電極圖案的側壁，所述第一電極圖案不是所述多個電極圖案中的最上部電極圖案，且 所述介電圖案接觸所述多個電極圖案之中的第二電極圖案的側壁，所述第二電極圖案不是所述第一電極圖案。
9. 一種電容器結構，包括： 下部電極結構，包括： 下部電極，位於基板上；以及 電極結構，位於所述下部電極上且接觸所述下部電極； 第一支撐層，接觸所述下部電極的第一部分的側壁； 第二支撐層，接觸所述電極結構的第一部分的側壁； 介電圖案，接觸所述下部電極的第二部分的側壁及所述電極結構的第二部分的側壁；以及 上部電極，接觸所述介電圖案。
10. 一種半導體裝置，包括： 主動圖案，位於基板上； 閘極結構，位於所述主動圖案的上部部分中，所述閘極結構在與所述基板的上表面實質上平行的第一方向上延伸； 位元線結構，在與所述基板的所述上表面實質上平行且與所述第一方向實質上垂直的第二方向上延伸，所述位元線結構位於所述主動圖案的中心部分上； 接觸插塞結構，位於所述主動圖案的相對的邊緣部分中的每一者上；以及 電容器結構，位於所述接觸插塞結構上，所述電容器結構包括： 下部電極結構，具有： 下部電極；以及 電極結構，包括在與所述基板的所述上表面實質上垂直的垂直方向上堆疊於所述下部電極上的多個電極圖案； 介電圖案，接觸所述下部電極結構；以及 上部電極，接觸所述介電圖案。

Images