TW202416374A - 在電漿蝕刻腔室中蝕刻半導體基板之方法與設備 - Google Patents

在電漿蝕刻腔室中蝕刻半導體基板之方法與設備 Download PDF

Info

Publication number
TW202416374A
TW202416374A TW112100369A TW112100369A TW202416374A TW 202416374 A TW202416374 A TW 202416374A TW 112100369 A TW112100369 A TW 112100369A TW 112100369 A TW112100369 A TW 112100369A TW 202416374 A TW202416374 A TW 202416374A
Authority
TW
Taiwan
Prior art keywords
etching
period
macro
cycle
micro
Prior art date
Application number
TW112100369A
Other languages
English (en)
Inventor
清水大亮
厲 淩
渡邊光
竹下健二
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202416374A publication Critical patent/TW202416374A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32128—Radio frequency generated discharge using particular waveforms, e.g. polarised waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供了一種用於在電漿蝕刻腔室中蝕刻基板的方法及設備。在一個實例中，該方法包括將在基板支撐件的基板支撐表面上設置的基板暴露於處理腔室內的電漿，以及在複數個宏觀蝕刻循環期間在將基板暴露於電漿的同時將電壓波形施加於在基板支撐件中設置的電極。每個宏觀蝕刻循環包括第一宏觀蝕刻週期及第二宏觀蝕刻週期。該宏觀蝕刻週期包括複數個微觀蝕刻循環。每個微觀蝕刻循環具有偏置電力接通(BPON)週期及偏置電力斷開(BPOFF)週期，其中BPON週期的持續時間小於BPOFF週期的持續時間。在第二宏觀蝕刻週期期間，偏置電力主要未施加於電極。

Description

在電漿蝕刻腔室中蝕刻半導體基板之方法與設備
本揭示的實施例大體係關於在半導體裝置製造中使用的系統及方法。更特定言之，本文提供的實施例大體而言包括用於在電漿蝕刻腔室中蝕刻半導體基板的設備及方法。
可靠地產生高深寬比特徵係用於下一代半導體裝置的關鍵技術挑戰之一。一種形成高深寬比特徵的方法使用電漿輔助蝕刻製程，諸如反應性離子蝕刻(RIE)電漿製程，用於在基板的材料層（諸如介電層）中形成高深寬比開口。在常見的RIE電漿製程中，電漿在處理腔室中形成並且來自電漿的離子朝向基板表面加速以在基板表面上形成的遮罩層之下設置的材料層中形成開口。
常見的反應性離子蝕刻(RIE)電漿處理腔室包括射頻(RF)產生器，該RF產生器將RF電力供應到電力電極，諸如鄰近「靜電夾盤」(ESC)組件定位的金屬板，更通常稱為「陰極」。電力電極可以穿過為ESC組件的一部分的介電材料（例如，陶瓷材料）的厚層電容耦合到處理系統的電漿。在電容耦合的氣體放電中，電漿藉由使用經由RF匹配網路（「RF匹配」）耦合到電力電極、或在ESC組件外側並且在處理腔室內設置的分離電力電極的射頻(RF)產生器來產生，該RF匹配網路將視在負載調諧到50 Ω以最小化反射電力並且最大化電力遞送效率。
在高深寬比蝕刻應用中，維持所蝕刻特徵的垂直性經常成為挑戰。接地返回路徑、RF電力應用、圖案密度、流動傳導、及基板充電等等中的任一者的不對稱性經常導致所蝕刻特徵的側壁的垂直性損失（亦稱為傾斜）。在一些情況下，側壁傾斜對裝置效能具有不利影響，並且可能甚至導致裝置故障。
因此，需要用於電漿蝕刻的改進方法及設備。
提供了用於在電漿蝕刻腔室中蝕刻半導體基板的方法及設備。在一個實例中，該方法包括將在基板支撐件的基板支撐表面上設置的基板暴露於處理腔室內的電漿，以及在複數個宏觀蝕刻循環期間在將基板暴露於電漿的同時將電壓波形施加於在基板支撐件中設置的電極。每個宏觀蝕刻循環包括第一宏觀蝕刻週期及第二宏觀蝕刻週期。宏觀蝕刻週期包括複數個微觀蝕刻循環。每個微觀蝕刻循環具有偏置電力接通(BPON)週期及偏置電力斷開(BPOFF)週期，其中BPON週期的持續時間小於BPOFF週期的持續時間。在第二宏觀蝕刻週期期間，偏置電力主要未施加於電極。
在另一實例中，提供了用於在電漿蝕刻腔室中蝕刻半導體基板的方法，該方法包括由含有碳及至少一種鹵素的處理氣體形成電漿，將在半導體基板上設置的介電層暴露於電漿蝕刻腔室內的電漿，以及在複數個宏觀蝕刻循環期間在暴露於電漿的同時將偏置電力施加於半導體基板，直到到達終點。每個宏觀蝕刻循環包括第一宏觀蝕刻週期及第二宏觀蝕刻週期。宏觀蝕刻週期包括複數個微觀蝕刻循環。每個微觀蝕刻循環具有偏置電力接通週期及偏置電力斷開週期。BPON週期的持續時間小於BPOFF週期的持續時間。在第二宏觀蝕刻週期期間，偏置電力主要未施加於電極。在至少宏觀蝕刻循環中，偏置電力接通週期的持續時間小於第一宏觀蝕刻週期至少兩個數量級，偏置電力斷開週期的持續時間小於第二宏觀蝕刻週期至少兩個數量級。
在又一實例中，提供了一種電漿蝕刻腔室。電漿蝕刻腔室包括具有內部體積的腔室主體、在腔室主體的內部體積中設置的基板支撐件、偏置電力控制系統、氣體面板、及控制器。基板支撐件被配置為在處理期間將半導體基板固定在其上。基板支撐件具有偏置電極。偏置電力控制系統耦合到偏置電極。氣體面板被配置為將處理氣體提供到內部體積。控制器被配置為將由處理氣體形成的電漿維持在電漿蝕刻腔室內，並且在複數個宏觀蝕刻循環期間將在基板支撐件上設置的半導體基板暴露於電漿的同時將偏置電力施加到偏置電極。每個宏觀蝕刻循環包括第一宏觀蝕刻週期及第二宏觀蝕刻週期。宏觀蝕刻週期包括複數個微觀蝕刻循環。每個微觀蝕刻循環具有偏置電力接通週期及偏置電力斷開週期。BPON週期的持續時間小於BPOFF週期的持續時間。在第二宏觀蝕刻週期期間，偏置電力主要未施加於電極。
本揭示的實施例通常係關於在半導體裝置製造中使用的系統。更具體地，本文提供的實施例通常包括用於以減少所蝕刻特徵的垂直側壁的傾斜的方式在電漿蝕刻腔室中蝕刻基板的設備及方法。此種改進已經藉由調節用於將偏置電力施加到基板支撐件的電極的波形來實現，該基板支撐件用於在宏觀及微觀方案中在蝕刻期間支撐基板。在宏觀方案中，複數個宏觀蝕刻循環用於蝕刻基板。波形包括週期，其中在每個宏觀蝕刻循環的一部分期間偏置電力基本上停止以允許從電漿蝕刻腔室排放蝕刻副產物。藉由從腔室週期性清除蝕刻副產物，蝕刻劑可能更有效地以垂直軌跡遞送到正在蝕刻的特徵。在波形的微觀方案中，在每個宏觀蝕刻循環的一部分期間利用複數個微觀蝕刻循環。每個微觀蝕刻循環包括其中偏置電力接通的第一週期及其中偏置電力基本上停止的第二週期。第二週期的持續時間大於第一週期的持續時間以為蝕刻副產物離開正在蝕刻的特徵（諸如孔、溝槽、或類似者）提供時間。藉由從所蝕刻特徵週期性清除蝕刻副產物，蝕刻劑可能更有效地以垂直軌跡遞送到所蝕刻特徵的底部。在蝕刻劑與蝕刻副產物之間的減少的碰撞數量使蝕刻劑能夠在到所蝕刻特徵的底部的所有路徑中維持實質上垂直的軌跡，因此有利地導致側壁的蝕刻減少並且因此導致所蝕刻特徵的側壁的優異垂直性。當藉由蝕刻形成高深寬比特徵時，增強的垂直性係特別期望的。
現轉到第1圖，示出了用於蝕刻基板的方法100的一個實例的流程圖。方法100可在電漿蝕刻腔室中實踐，其實例稍後在第5圖中描繪。方法100可替代地在其他適宜的電漿處理腔室中實踐。方法100額外參考第2A圖至第2D圖最佳地描述，第2A圖至第2D圖示出了在蝕刻方法100的各個階段期間基板200的部分剖面圖。方法100可用於蝕刻垂直通孔及溝槽等等特徵。當蝕刻高深寬比（大於10的高度與寬度的比率）特徵時方法100係特別有用的，其中所蝕刻特徵的垂直性對裝置效能具有高影響。
方法100開始於操作102，藉由將在基板支撐件的基板支撐表面上設置的基板200暴露於電漿蝕刻腔室內的電漿。如在第2A圖中描繪，基板200通常包括在待蝕刻的目標材料202的頂表面210上設置的圖案化遮罩204。遮罩204可係光阻劑、硬遮罩、其組合或其他適宜遮罩。圖案化遮罩204包括開口206，該開口使目標材料202的頂表面210的部分208暴露於電漿蝕刻腔室內的電漿用於蝕刻。基板200可具有在目標材料202的底表面212之下設置的一或多個額外層（未圖示）。
在一個實例中，目標材料202係介電層。例如，目標材料202可係氧化物層。在又一些實例中，目標材料202可係金屬或半導體材料。
在其他實例中，目標材料202可包括多個層。在第2A圖中，目標材料202包括在第二材料202 B上設置的第一材料202 A。第一材料202 A及第二材料202 B係不同材料。例如，第一材料202 A之一係氧化物層或氮化物層，而第二材料202 B係氧化物層或氮化物層的另一者。在又一些實例中，目標材料202包括複數個交替的氧化物及氮化物層對。
電漿可在電漿蝕刻腔室內形成，或從電漿蝕刻腔室遠端形成並且遞送到電漿蝕刻腔室中。電漿通常由適用於蝕刻目標材料202的處理氣體形成。例如，當目標材料202係介電材料時，處理氣體可包含含碳及鹵素的氣體。適宜的含碳及鹵素的氣體的實例包括C XH YF Z的變型，其中X、Y及Z係整數。適宜的含碳及鹵素的氣體的其他實例包括C XF Z的變型，其中X及Z係整數。在又一些實例中，其中目標材料202包括一或多種金屬，處理氣體可包含Cl及/或氧。在又一些實例中，其中目標材料202係矽，處理氣體可包含Cl及/或氟，諸如四氯化碳(CCl 4)、三氟甲烷(CHF 3)、及類似者。在以上實例的任一者中，一或多種聚合物清潔氣體（諸如O2、N2、NF3等）及/或一或多種惰性氣體（諸如He、Ar、Kr等）可視情況提供為處理氣體的部分。
於操作104，將電壓波形施加到在基板支撐件中設置的電極，同時在複數個宏觀蝕刻循環期間將基板200暴露於電漿以蝕刻基板200，如第2B圖中描繪。每個宏觀蝕刻循環包括第一宏觀蝕刻週期及第二宏觀蝕刻週期。第一宏觀蝕刻週期通常用於蝕刻穿過圖案化遮罩204中的開口206暴露出的基板200的目標材料202的部分208。每個宏觀蝕刻循環的持續時間可以毫秒計。在宏觀蝕刻循環內，第一宏觀蝕刻週期通常長於第二宏觀蝕刻週期。例如，第一宏觀蝕刻週期可係第二宏觀蝕刻週期的三倍或更長週期。
在第一宏觀蝕刻週期期間，電壓波形包括複數個微觀蝕刻循環。每個微觀蝕刻循環的持續時間可以微秒計。因此，宏觀蝕刻週期的持續時間通常大於微觀蝕刻循環的持續時間一個數量級，例如，2到3或更多數量級。
每個微觀蝕刻循環包括偏置電力接通週期及偏置電力斷開週期。在偏置電力接通週期期間，將DC電力施加到在基板支撐件中設置的電極。在偏置電力斷開週期期間，DC電力主要不施加到在基板支撐件中設置的電極，其中主要不施加DC電力定義為在零與偏置電力斷開週期的持續時間的10%之間不施加來自耦合到電極的DC電源的DC電力。在一個實例中，基本上不將DC電力施加到在基板支撐件中設置的電極達偏置電力斷開週期的整個持續時間。
在偏置電力接通週期期間施加到電極的DC電力有效地將蝕刻劑從電漿垂直地導引至特徵224中以蝕刻目標材料202的暴露部分208。類似地，在偏置電力斷開週期期間主要不將DC電力施加到電極的情況下，未蝕刻基板200的目標材料202，因此允許蝕刻副產物離開所蝕刻特徵224。有利地，由於偏置電力斷開週期允許實質上從特徵224移除蝕刻副產物，在下一偏置電力接通週期中施加的DC電力允許以減少的與特徵224中的副產物碰撞的可能性將蝕刻劑垂直地導引至所蝕刻特徵224的底部220，從而導致垂直地蝕刻特徵的底部220，而較少蝕刻特徵224的側壁222。減少的特徵224的側壁222的蝕刻有利地導致側壁222的高度垂直性。
類似地在第二宏觀蝕刻週期期間，DC電力主要不施加到在基板支撐件中設置的電極，使得在零與第二宏觀蝕刻週期的持續時間的10%之間不施加來自耦合到電極的DC電源的DC電力。在一個實例中，基本上不將DC電力施加到在基板支撐件中設置的電極達第二宏觀蝕刻週期的整個持續時間。
如同第二宏觀蝕刻循環的偏置電力斷開週期，其中DC電力主要不施加到電極，在第二宏觀蝕刻週期期間，亦未蝕刻基板200的目標材料202。第二宏觀蝕刻週期的毫秒持續時間允許從在基板200正上方的區域移除在先前完成的第一宏觀蝕刻循環的偏置電力離開週期期間從所蝕刻特徵224離開的蝕刻副產物並且從電漿蝕刻腔室泵出該等蝕刻副產物。在從在基板200正上方的區域移除蝕刻副產物的情況下，下一宏觀蝕刻循環可在殘留的蝕刻副產物與導引至特徵224中的蝕刻劑之間的碰撞數量減少的情況下執行，因此進一步增強所蝕刻特徵224的垂直性。藉由比較，由於與從特徵224泵出副產物相比需要更多時間來從腔室泵出副產物，第二宏觀蝕刻週期的持續時間大於第二微觀蝕刻週期的持續時間100至1000或更多倍。
重複宏觀蝕刻循環，直到當所蝕刻特徵224的深度達到預定義深度D時於操作106到達終點。如在第2B圖中示出，用於蝕刻目標材料202的製程的終點在不破壞目標材料202的深度D處。用於蝕刻目標材料202的製程的終點可藉由監測電漿組成的光譜、干涉量測法、或時序蝕刻等等技術來決定。
在一些實例中，其中目標材料202包括多個層，諸如在第二材料202 B上設置的第一材料202 A，終點深度D可超出第一材料202 A的厚度，但不破壞第二材料202 B，如在第2C圖中示出。在又一些實例中，其中目標材料202包括單個層或多個層，當所蝕刻特徵224破壞目標材料202時到達每個終點處的深度D，使得特徵224的底部220藉由在目標材料202下面的層（未圖示）定義，如在第2D圖中示出。
第3圖係示出波形320的偏置電力時序圖的一個實例，該波形包含用於在執行用於蝕刻基板200的方法（諸如上文描述的方法100或其他類似蝕刻製程）期間於時間(T E)到達終點的複數個宏觀蝕刻循環302。儘管未在第3圖中示出，在於時間(T E)到達終點之後，例如，於上文描述的操作106，可截斷複數個宏觀蝕刻循環302的最後一個。在第3圖中描繪的偏置電力時序圖中，垂直軸表示施加到基板支撐件中設置的電極的DC電力，而水平軸表示時間。到達終點深度D的整個蝕刻製程的持續時間310從時間(T 0)延伸到於時間(T E)的終點。
每個宏觀蝕刻循環302通常具有但不限於1至250毫秒的持續時間。如上文論述，每個宏觀蝕刻循環302包括第一宏觀蝕刻週期304及第二宏觀蝕刻週期306。儘管不需要，但第一宏觀蝕刻週期304在第二宏觀蝕刻週期306之前發生。第一宏觀蝕刻週期304具有與第二宏觀蝕刻週期306的持續時間相比較長的持續時間。在一個實例中，第一宏觀蝕刻週期304具有為宏觀蝕刻循環302的總持續時間的至少70%的持續時間。在另一實例中，第一宏觀蝕刻週期304具有為宏觀蝕刻循環302的總持續時間的至少80%的持續時間。在一個實例中，第二宏觀蝕刻週期306的持續時間經選擇為足夠有效以泵出在基板支撐件上方的處理體積中的大部分蝕刻副產物。
在一些實例中，在整個蝕刻製程的持續時間310內，在基板支撐件上方的處理體積中的蝕刻副產物的量可於不同時間改變。例如，隨著所蝕刻特徵224變得更深，每單位時間在基板支撐件上方的處理體積中的蝕刻副產物的量可變小。因此，第一宏觀蝕刻週期304與第二宏觀蝕刻週期306的持續時間的比率可在持續時間310的過程中增加，特別地更靠近於時間(T E)的終點。或者，與蝕刻第二材料202 B相比，蝕刻第一材料202 A的第一宏觀蝕刻週期304與第二宏觀蝕刻週期306的持續時間的比率可係不同的。
宏觀蝕刻循環302的頻率通常在單個到數百Hz的範圍中。例如，宏觀蝕刻循環302的頻率可係但不限於約5 Hz至約100 Hz。宏觀蝕刻循環302的頻率可係恆定的或在用於蝕刻特徵224的整個持續時間310內改變。例如，與波形320更靠近T E的部分相比，在波形320更靠近T 0的部分期間，宏觀蝕刻循環302的頻率可能較高。已經闡明，在較深的深度D處使用較低頻率的宏觀蝕刻循環302藉由在目標材料202的主動蝕刻之間允許更多的時間用於從蝕刻腔室移除副產物來改進所蝕刻特徵224的側壁222的垂直性。或者，在蝕刻方法100的持續時間310的不同部分處，宏觀蝕刻循環302的頻率可能較高或較低。
如在第3圖中示出，在第二宏觀蝕刻週期306期間，DC電力主要不施加到基板支撐件的電極。
返回參見第一宏觀蝕刻週期304，第一宏觀蝕刻週期304包括將DC電力施加到在基板支撐件中設置的電極的時間，該基板支撐件支撐電漿蝕刻腔室內的基板。若目標材料202通常在將DC電力施加到電極時發生，而在將DC電力施加到電極時不發生，則進行蝕刻。在第一宏觀蝕刻週期304期間將DC電力循環地施加到電極，如下文參考第4圖進一步描述。
第4圖係進一步詳述一個宏觀蝕刻循環302的偏置電力時序圖的一個實例。在第4圖中，垂直軸表示施加到在基板支撐件中設置的電極的DC電力，而水平軸表示時間。每個宏觀蝕刻循環302（其中的一者在第4圖中圖示）包括單個第一宏觀蝕刻週期304及單個第二宏觀蝕刻週期306。每個第一宏觀蝕刻週期304包括複數個微觀蝕刻循環402。每個微觀蝕刻循環402包括第一微觀蝕刻週期404及第二微觀蝕刻週期406。
如上文描述，第一宏觀蝕刻週期304通常用於蝕刻穿過圖案化遮罩204中的開口206暴露出的基板200的目標材料202的部分208。為了在每個第一宏觀蝕刻週期304期間實現蝕刻，在第一宏觀蝕刻週期404的每一者期間將偏置電力提供到基板支撐件的電極。由於第一微觀蝕刻週期404的持續時間以毫秒計，將偏置電力施加到基板支撐件的電極達許多第一微觀蝕刻週期404，該等第一微觀蝕刻週期各自包含第一宏觀蝕刻週期304以有效地蝕刻目標材料202。
微觀蝕刻循環402的偏置電力接通週期（例如，DC電力脈衝）的頻率通常在單個至數百kHz的範圍中。例如，微觀蝕刻循環402的頻率可係但不限於約25 kHz至約600 kHz，例如25 kHz至約500 kHz。微觀蝕刻循環402的頻率可係恆定的或在宏觀蝕刻循環302的持續時間內改變，及/或可係恆定的或在蝕刻特徵224的持續時間310內改變。例如，與波形320更靠近T E的部分相比，在波形320更靠近T 0的部分期間，微觀蝕刻循環402的頻率可能較高。已經闡明，在較深的深度D處使用較低頻率的微觀蝕刻循環402藉由在每個第一微觀蝕刻週期404期間在目標材料202的主動蝕刻之間允許更多時間用於副產物逃離高深寬比特徵224來改進所蝕刻特徵224的側壁222的垂直性。或者，在蝕刻方法100的持續時間310的不同部分處，微觀蝕刻循環402的頻率可能較高或較低以適合其他需求。
在微觀蝕刻循環402期間，電壓波形320包括第一微觀蝕刻週期404及第二微觀蝕刻週期406。第一微觀蝕刻週期404對應於偏置電力接通週期，而第二微觀蝕刻週期406對應於偏置電力斷開週期。在第一微觀蝕刻週期404的偏置電力接通週期期間，將DC電力施加到在基板支撐件中設置的電極。在第二微觀蝕刻週期406的偏置電力斷開週期期間，DC電力主要不施加到在基板支撐件中設置的電極，其中主要不施加DC電力定義為在零與偏置電力斷開週期的持續時間的10%之間不施加來自耦合到電極的DC電源的DC電力。在一個實例中，基本上不將DC電力施加到在基板支撐件中設置的電極達偏置電力斷開週期的整個持續時間。
因此在第一微觀蝕刻週期404期間將DC電力施加到電極的情況下，隨著偏置電力將蝕刻劑從電漿導引至正在目標材料202中蝕刻的特徵224中，有效地蝕刻穿過開口206暴露出的基板200的目標材料202的部分208。類似地，在第二微觀蝕刻週期406期間主要不將DC電力施加到電極的情況下，未蝕刻基板200的目標材料202，因此允許蝕刻副產物離開所蝕刻特徵224。有利地，由於第二微觀蝕刻週期406（亦即，偏置電力斷開）允許實質上從特徵224移除蝕刻副產物，在下一第一微觀蝕刻週期404中施加的DC電力允許以減少的與特徵224中的副產物碰撞的可能性將蝕刻劑垂直地導引至所蝕刻特徵224的底部220。副產物碰撞的減少導致垂直地蝕刻特徵的底部220，而較少蝕刻特徵224的側壁222。特徵224的側壁222的減少蝕刻有利地導致側壁222的高度垂直性。
類似於第二宏觀蝕刻週期306，在第二微觀蝕刻週期406期間，DC電力主要不施加到在基板支撐件中設置的電極。當在零與第二微觀蝕刻週期406的持續時間的90%之間不施加DC電力時，主要不將來自DC電源的DC電力施加到電極。在一個實例中，基本上不將DC電力施加到在基板支撐件中設置的電極達第二微觀蝕刻週期406的整個持續時間。
為從特徵224移除副產物提供足夠的時間增強實現非常垂直的側壁222的能力。因此，第一微觀蝕刻週期404具有通常與第二微觀蝕刻週期406的持續時間相比較小的持續時間。在一個實例中，第一微觀蝕刻週期404具有通常小於微觀蝕刻循環402的持續時間的45%（例如小於30%）的持續時間。在另一實例中，第一微觀蝕刻週期404具有通常為微觀蝕刻循環402的持續時間的約10至約45%（例如小於10至約15%）的持續時間。此外，由於清除蝕刻副產物的特徵224所需的時間在相同的第一宏觀蝕刻週期304內的不同微觀蝕刻循環404處、或在不同的第一宏觀蝕刻週期304之間可能不同，第一微觀蝕刻週期404與第二微觀蝕刻週期406的持續時間的比率可在蝕刻方法100的持續時間410的過程中減小、增加或恆定，特別地更靠近於時間(T E)的終點時減少。或者，與蝕刻第二材料202 B相比，蝕刻第一材料202 A的第一微觀蝕刻週期404的持續時間與第二微觀蝕刻週期406的持續時間的比率可係不同的。此外或替代調節在第一微觀蝕刻週期404與第二微觀蝕刻週期406之間的持續時間比，用於蝕刻目標材料202中的特徵224的施加到偏置電極的電力在相同的第一宏觀蝕刻週期304內的不同微觀蝕刻循環402處、或在不同的第一宏觀蝕刻週期304之間可係不同的。例如，在蝕刻方法100的持續時間310上，在不同的微觀蝕刻循環402期間使用的電力可在相同的第一宏觀蝕刻週期304內及/或在不同的第一宏觀蝕刻週期304內減小、增加、或調節。舉例而言，在用於蝕刻第一材料202a的第一微觀蝕刻週期404期間施加到偏置電極的電力可不同於在用於蝕刻第二材料202b的第一微觀蝕刻週期404期間的電力。
第5圖係被配置為實踐上文描述的方法的示例性電漿蝕刻腔室510的示意性橫截面圖，諸如方法100及類似者。在一些實施例中，電漿蝕刻腔室510被配置為用於電漿輔助的蝕刻製程，諸如反應性離子蝕刻(RIE)電漿處理。電漿蝕刻腔室510亦可以在其他電漿輔助製程中使用，諸如電漿增強的沉積製程（例如，電漿增強的化學氣相沉積(PECVD)製程、電漿增強的物理氣相沉積(PEPVD)製程、電漿增強的原子層沉積(PEALD)製程）、電漿加工處理、基於電漿的離子佈植處理、或電漿摻雜(PLAD)處理。在一種配置中，如第5圖所示，電漿蝕刻腔室510被配置為形成電容耦合電漿(CCP)。然而，在一些實施例中，電漿可替代地藉由在電漿蝕刻腔室510的處理區域上方設置的感應耦合源產生。在此配置中，線圈可放置在電漿蝕刻腔室510的陶瓷蓋（真空邊界）的頂部上。亦預期，上文描述的方法100可在其他類型的電漿蝕刻腔室中實踐。
電漿蝕刻腔室510包括腔室主體513、基板支撐組件536、氣體面板582、DC電力系統583、RF電力系統589、及系統控制器526、腔室主體513包括腔室蓋523、一或多個側壁522、及腔室基底524。腔室蓋523、一或多個側壁522、及腔室基底524共同地界定處理體積529。穿過在側壁522之一中的開口（未圖示）將基板503載入處理體積529中並且從處理體積529移除。基板503與上文描述的基板200相同。開口在基板503的電漿處理期間用狹縫閥（未圖示）密封。
耦合到電漿蝕刻腔室510的處理體積529的氣體面板582包括處理氣體面板519及穿過腔室蓋523設置的氣體入口528。氣體入口528被配置為將一或多種處理氣體從複數個處理氣體面板519遞送到處理體積529。已經在上文描述了示例性處理氣體。
電漿蝕刻腔室510進一步包括上部電極（例如，腔室蓋523）及在處理體積529中設置的下部電極（例如，基板支撐組件536）。上部電極及下部電極定位為面向彼此。如在第5圖中看到，在一個實施例中，射頻(RF)源電氣耦合到下部電極。RF源被配置為遞送RF信號以在上部與下部電極之間點燃並且維持電漿（例如，電漿501）。在一些替代配置中，RF源亦可以電氣耦合到上部電極。例如，RF源可以電氣耦合到腔室蓋。在另一實例中，RF源亦可以電氣耦合到支撐基底507。
基板支撐組件536包括基板支撐件505、基板支撐基座507、絕緣體板511、接地板512、複數個升舉銷586、及偏置電極504。升舉銷586的每一者穿過在基板支撐組件536中形成的過孔585設置，並且用於促進將基板503遞送到基板支撐件505的基板支撐表面505A及從該基板支撐表面遞送基板503。基板支撐件505由介電材料形成。介電材料可以包括主體燒結的陶瓷材料、抗腐蝕金屬氧化物（例如，氧化鋁(Al 2O 3)、氧化鈦(TiO)、氧化釓(Y 2O 3)）、金屬氮化物材料（例如，氮化鋁(AIN)、氮化鈦(TiN)）、其混合物、或其組合。
基板支撐基底507由導電材料形成。基板支撐基底507藉由絕緣體板511與腔室基底524電氣隔離，並且接地板512***絕緣體板511與腔室基底524之間。在一些實施例中，基板支撐基底507被配置為在基板處理期間調節基板支撐件505及在基板支撐件505上設置的基板503的溫度。在一些實施例中，基板支撐基底507包括其中設置的一或多個冷卻通道（未圖示），該等冷卻通道流體耦合到冷卻劑源（未圖示）並且與該冷卻劑源流體連通，該冷卻劑源諸如具有相對高電阻的冷凍劑源或基板源。在其他實施例中，基板支撐件505包括加熱器（未圖示）以加熱基板支撐件505及在基板支撐件505上設置的基板503。
偏置電極504嵌入介電材料中或以其他方式耦合到基板支撐件505。通常，偏置電極504由一或多個導電零件形成。導電零件通常包括網、箔、板、或其組合。偏置電極504可用作夾持極（亦即，靜電夾持電極），該夾持極用於將基板503固定（例如，靜電夾持）到基板支撐件505的基板支撐表面505A。通常，平行板狀結構藉由偏置電極504及在偏置電極504與基板支撐表面505A之間設置的一層介電材料形成。介電材料層可係氮化鋁(AlN)、氧化鋁(Al 2O 3)、或其他適宜材料。
偏置電極504電氣耦合到向其提供夾持電壓的箝位網路。箝位網路包括DC電壓供應器573（例如，高壓DC供應器），該DC電壓供應器耦合到在DC電壓供應器573與偏置電極504之間設置的濾波器578的濾波器578A。在一個實例中，濾波器578A係低通濾波器，該低通濾波器被配置為在電漿處理期間阻擋RF頻率及藉由在電漿蝕刻腔室510內發現的其他偏置部件提供的脈衝電壓(PV)波形信號（例如，波形320）到達DC電壓供應器573。在一個配置中，靜態DC電壓係在約-5000 V與約5000 V之間，並且使用電導體遞送（諸如同軸電力遞送線560）。在一些實施例中，偏置電極504亦可以使用在下文進一步詳細描述的脈衝電壓偏置方案中的一或多個相對於電漿501偏置基板504。
在一些配置中，基板支撐組件536進一步包括邊緣控制電極515。邊緣控制電極515在邊緣環514之下定位並且圍繞偏置電極504及/或設置在距偏置電極504的中心一定距離處的邊緣控制電極515。通常，對於被配置為處理圓形基板的電漿蝕刻腔室510，該邊緣控制電極515的形狀係環形，由導電材料製成並且被配置為圍繞偏置電極504的至少一部分。如在第5圖中看到，偏置電極504及邊緣控制電極515中的一者或兩者在基板支撐件505的區域內定位並且藉由使用脈衝電壓(PV)波形產生器575與波形320偏置。在一個配置中，邊緣控制電極515藉由使用與用於偏置電極504的PV波形產生器575不同的PV波形產生器來偏置。在另一配置中，邊緣控制電極515藉由分離從PV波形產生器575提供到偏置電極504的信號的部分來偏置。
DC電力系統583包括DC電壓供應器573、脈衝電壓(PV)波形產生器575、及電流源577。RF電力系統589包括射頻(RF)波形產生器571、匹配572、及濾波器574。如先前提及，DC電壓供應器573提供恆定的夾持電壓，而RF波形產生器571將RF信號遞送到處理區域，並且PV波形產生器575在偏置電極504處建立PV波形（諸如波形320）。將足夠量的RF電力施加到電極（諸如基板支撐基底507）導致電漿501在電漿蝕刻腔室510的處理體積529中形成。
在一些實施例中，電力系統583進一步包括濾波器組件578以使電力系統583內含有的一或多個部件電氣隔離。如第5圖所示，電力遞送線563將RF波形產生器571的輸出電氣連接到阻抗匹配電路572、RF濾波器574及基板支撐基底507。電力遞送線560將電壓供應器573的輸出電氣連接到濾波器組件578。電力遞送線561將PV波形產生器575的輸出電氣連接到濾波器組件578。電力遞送線562將電流源577的輸出連接到濾波器組件578。在一些實施例中，電流源577藉由使用在遞送線562中設置的開關（未圖示）選擇性耦合到偏置電極504，以便在藉由PV波形產生器575產生的電壓波形的一或多個階段（例如，離子電流階段）期間允許電流源577將期望電流遞送到偏置電極504。如在第5圖中看到，濾波器組件578可以包括多個分離的濾波部件（亦即，離散濾波器578A-178C），該等濾波部件各自經由電力遞送線564電氣耦合到輸出節點。
系統控制器526（在本文中亦稱為處理腔室控制器）包括中央處理單元（CPU）533、記憶體534、及支援電路535。系統控制器526用於控制用於蝕刻基板503的處理序列（例如，方法100）。CPU係被配置為用於控制處理腔室及與其有關的子處理器的工業設置中的通用電腦處理器。本文描述的記憶體534（通常為非揮發性記憶體）可以包括隨機存取記憶體、唯讀記憶體、硬碟驅動器、或其他適宜形式的數位儲存器（本端或遠端），並且可以用於儲存電腦可讀取指令，用於實現藉由電漿蝕刻腔室510執行的方法100。支援電路535習知地耦合到CPU 533並且包含快取記憶體、時鐘電路、輸入/輸出子系統、電源供應器、及類似者、及其組合。軟體指令（程式）及資料可以在記憶體534內編碼及儲存用於指示CPU 533內的處理器。可由系統控制器526中的CPU 533讀取的軟體程式（或電腦指令）決定哪些任務可藉由電漿蝕刻腔室510中的部件執行，諸如以上文描述的方式執行方法100以蝕刻基板200。
通常，可由系統控制器526中的CPU 533讀取的程式包括代碼，當藉由CPU 533執行時，該代碼執行與本文描述的電漿處理方法100有關的任務。程式可包括指令，該等指令用於控制電漿蝕刻腔室510內的各種硬體及電氣部件以執行用於實施本文描述的方法的各種製程任務及各種製程序列。因此，在操作中，電漿蝕刻腔室510以產生所蝕刻特徵224的側壁222的優異垂直性的方式對每個基板200執行方法100。
在示例性電漿蝕刻腔室510中執行的蝕刻方法100的一個實例中，在基板支撐件505的基板支撐表面上設置的基板200到在蝕刻腔室510內設置的電漿。基板包括待蝕刻的目標層。在一個實例中，目標層係介電材料，諸如氧化物或氮化物。電壓波形到在基板支撐件505中設置的電極（例如，偏置電極504），同時在複數個宏觀蝕刻循環期間將基板暴露於電漿。電漿由適用於蝕刻如上文描述的目標層的處理氣體形成。例如，當蝕刻介電目標材料（諸如氧化物材料或氮化物材料）時，處理氣體C XF Z及C XH YF Z中的一者或兩者，其中x、y及z係整數。
在基板上方的腔室中存在電漿的情況下，目標材料使用具有複數個宏觀蝕刻循環的波形蝕刻，其中每個宏觀蝕刻週期包括複數個微觀蝕刻循環。每個微觀蝕刻循環具有偏置電力接通週期及偏置電力斷開週期，其中偏置電力接通週期的持續時間小於偏置電力斷開週期的持續時間。宏觀蝕刻循環重複直到到達終點。一旦到達終點，電漿熄滅，處理氣體到腔室中的流動暫停，並且所蝕刻基板從電漿蝕刻腔室移除。
因此，已經揭示了用於在電漿蝕刻腔室中蝕刻基板的方法及設備，與習知技術相比，該等方法及設備減少所蝕刻特徵的垂直側壁的傾斜。新穎的蝕刻方法利用在宏觀及微觀方案中的蝕刻期間用於將偏置電力施加到基板支撐件的電極的波形，該基板支撐件用於支撐基板。在宏觀方案中，複數個宏觀蝕刻循環用於蝕刻基板。波形包括週期，其中在每個宏觀蝕刻循環的一部分期間偏置電力基本上停止以允許從電漿蝕刻腔室排放蝕刻副產物。藉由從腔室週期性清除蝕刻副產物，蝕刻劑可能更有效地以垂直軌跡遞送到正在蝕刻的特徵。在波形的微觀方案中，在每個宏觀蝕刻循環的一部分期間利用複數個微觀蝕刻循環。每個微觀蝕刻循環包括其中偏置電力接通的第一週期及其中偏置電力基本上停止的第二週期。第二週期的持續時間大於第一週期的持續時間以為蝕刻副產物離開正在蝕刻的特徵（諸如孔、溝槽、或類似者）提供時間。藉由從所蝕刻特徵週期性清除蝕刻副產物，蝕刻劑可能更有效地以垂直軌跡遞送到所蝕刻特徵的底部。在蝕刻劑與蝕刻副產物之間的減少的碰撞數量使蝕刻劑能夠在到所蝕刻特徵的底部的所有路徑中維持實質上垂直的軌跡，因此有利地導致側壁的蝕刻減少並且因此導致所蝕刻特徵的側壁的優異垂直性。當藉由蝕刻形成高深寬比特徵時，增強的垂直性係特別期望的。
儘管上述內容涉及本揭示的實施例，本揭示的其他及進一步實施例可在不脫離其基本範疇的情況下設計，並且其範疇由以下申請專利範圍決定。
100:方法 102:操作 104:操作 106:操作 200:基板 202:目標材料 202A:第一材料 202B:第二材料 204:圖案化遮罩 206:開口 208:部分 210:頂表面 212:底表面 220:底部 222:側壁 224:特徵 302:宏觀蝕刻循環 304:第一宏觀蝕刻週期 306:第二宏觀蝕刻週期 310:持續時間 320:波形 402:微觀蝕刻循環 404:第一微觀蝕刻週期 406:第二微觀蝕刻週期 501:電漿 503:基板 504:偏置電極 505:基板支撐件 505A:基板支撐表面 507:基板支撐基座 510:電漿蝕刻腔室 511:絕緣體板 512:接地板 513:腔室主體 514:邊緣環 515:邊緣控制電極 519:處理氣體面板 522:側壁 523:腔室蓋 524:腔室基底 526:系統控制器 528:氣體入口 529:處理體積 533:中央處理單元(CPU) 534:記憶體 535:支援電路 536:基板支撐組件 560:同軸電力遞送線 561:電力遞送線 562:遞送線 563:電力遞送線 564:電力遞送線 571:RF波形產生器 572:阻抗匹配電路 573:DC電壓供應器 574:濾波器 575:PV波形產生器 577:電流源 578:濾波器組件 578A:離散濾波器 578B:離散濾波器 578C:離散濾波器 582:氣體面板 583:DC電力系統 586:升舉銷 589:RF電力系統 D:深度
為了能夠詳細理解本揭示的上述特徵所用方式，可參考實施例進行對上文簡要概述的本揭示的更特定描述，一些實施例在附圖中示出。然而，將注意，附圖僅示出示例性實施例，並且由此不被認為限制其範疇，且可允許其他等同有效的實施例。
第1圖係用於蝕刻基板的方法的一個實例的流程圖。
第2A圖至第2D圖係在蝕刻製程（諸如但不限於參考第1圖描述的方法）的各個階段期間的基板的部分剖面圖。
第3圖係偏置電力時序圖的一個實例，示出在執行用於蝕刻基板的方法期間用於到達終點的複數個宏觀蝕刻循環。
第4圖係進一步詳述一個宏觀蝕刻循環的偏置電力時序圖的一個實例。
第5圖係被配置為實踐本文描述的方法的示例性電漿蝕刻腔室的示意性橫截面圖。
為了便於理解，相同元件符號在可能的情況下已經用於標識圖中共有的相同元件。可以預期，一個實施例的元件及特徵可有利地併入其他實施例中，而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
102:操作
104:操作
106:操作

Claims (20)

  1. 一種用於在一電漿蝕刻腔室中蝕刻一基板的方法，該方法包含以下步驟： 將在一基板支撐件的一基板支撐表面上設置的該基板暴露於該處理腔室內的一電漿；以及 在複數個宏觀蝕刻循環期間在將該基板暴露於該電漿的同時將一電壓波形施加到在該基板支撐件中設置的一電極，每個宏觀蝕刻循環包括一第一宏觀蝕刻週期及一第二宏觀蝕刻週期，該宏觀蝕刻週期包含複數個微觀蝕刻循環，每個微觀蝕刻循環具有一偏置電力接通(BPON)週期及一偏置電力斷開(BPOFF)週期，該BPON週期的一持續時間小於該BPOFF週期的一持續時間，並且在該第二宏觀蝕刻週期期間偏置電力主要不施加到該電極。
  2. 如請求項1所述之方法，其中該等微觀蝕刻循環中的一個微觀蝕刻循環的該BPON週期小於該BPOFF週期的45%。
  3. 如請求項1所述之方法，其中該等微觀蝕刻循環中的一個微觀蝕刻循環的該BPON週期係在該BPOFF週期的約10%與約45%之間。
  4. 如請求項1所述之方法，其中該複數個宏觀蝕刻循環包括在一第二宏觀蝕刻循環之前發生的一第一宏觀蝕刻循環，並且其中該第一宏觀蝕刻循環的該等微觀蝕刻循環中的一個微觀蝕刻循環的一BPON週期大於該第二宏觀蝕刻循環的該等微觀蝕刻循環中的一個微觀蝕刻循環的一BPON週期。
  5. 如請求項1所述之方法，其中該複數個宏觀蝕刻循環的該等宏觀蝕刻循環的一頻率隨著蝕刻該基板而減小。
  6. 如請求項1所述之方法，其中該等宏觀蝕刻循環的該頻率係在約2 Hz至約100 Hz之間。
  7. 如請求項1所述之方法，其中該等微觀蝕刻循環的一頻率係在約25 kHz至約500 kHz之間。
  8. 如請求項7所述之方法，其中該等宏觀蝕刻循環的該頻率係在約2 Hz至約100 Hz之間。
  9. 如請求項1所述之方法，其中每個微觀蝕刻循環小於該宏觀蝕刻循環至少一數量級。
  10. 如請求項1所述之方法，進一步包含以下步驟： 由包含碳及至少一種鹵素的一處理氣體形成該電漿。
  11. 如請求項10所述的方法，其中在該BPON週期期間從該基板移除一介電材料。
  12. 如請求項11所述之方法，其中該介電材料係一氧化物材料、氮化物材料、或氧化物及氮化物層對的一堆疊。
  13. 如請求項11所述之方法，其中該介電材料包括至少一個氧化物層及至少一個氮化物層。
  14. 如請求項11所述之方法，其中該處理氣體係C XF Z及C XH YF Z中的一者或兩者，其中x、y及z係整數。
  15. 一種用於在一電漿蝕刻腔室中蝕刻一基板的方法，該方法包含以下步驟： 由含有碳及至少一種鹵素的一處理氣體形成一電漿； 將在該基板上設置的一介電層暴露於該電漿蝕刻腔室內的該電漿；以及 在複數個宏觀蝕刻循環期間在暴露於該電漿的同時將偏置電力施加到在該電漿蝕刻腔室內支撐該基板的一基板支撐件中設置的一電極，直到到達一終點，每個宏觀蝕刻循環包括一第一宏觀蝕刻週期及一第二宏觀蝕刻週期，該宏觀蝕刻週期包含複數個微觀蝕刻循環，每個微觀蝕刻循環具有一偏置電力接通(BPON)週期及一偏置電力斷開(BPOFF)週期，該BPON週期的一持續時間小於該BPOFF週期的一持續時間，在該第二宏觀蝕刻週期期間偏置電力主要不施加到該電極，其中在至少宏觀蝕刻循環中： 該BPON週期的持續時間比該第一宏觀蝕刻週期短至少兩個數量級；以及 該BPOFF週期的持續時間比該第二宏觀蝕刻週期短至少兩個數量級。
  16. 如請求項15所述之方法，其中該等微觀蝕刻循環中的一個微觀蝕刻循環的該BPON週期小於該BPOFF週期的45%。
  17. 如請求項15所述之方法，其中該等微觀蝕刻循環中的一個微觀蝕刻循環的該BPON週期係在該BPOFF週期的約10%與約45%之間。
  18. 如請求項15所述之方法，其中該複數個宏觀蝕刻循環包括在一第二宏觀蝕刻循環之前發生的一第一宏觀蝕刻循環，並且其中該第一宏觀蝕刻循環的該等微觀蝕刻循環中的一個微觀蝕刻循環的一BPON週期大於該第二宏觀蝕刻循環的該等微觀蝕刻循環中的一個微觀蝕刻循環的一BPON週期。
  19. 如請求項15所述之方法，其中該複數個宏觀蝕刻循環的該等宏觀蝕刻循環的一頻率隨著蝕刻該基板而減小。
  20. 一種電漿蝕刻腔室，包含： 一腔室主體，具有一內部體積； 一基板支撐件，在該腔室主體的該內部體積中設置，該基板支撐件被配置為在處理期間將一基板固定在該基板支撐件上，該基板支撐件具有一電極； 一偏置電力控制系統，耦合到該電極； 一氣體面板，被配置為將一處理氣體提供到該內部體積；以及 一控制器，被配置為： 在該處理腔室內維持由該處理氣體形成的一電漿；以及 在複數個宏觀蝕刻循環期間在將在該基板支撐件上設置的該基板暴露於該電漿的同時將一電壓波形施加到該電極，每個宏觀蝕刻循環包括一第一宏觀蝕刻週期及一第二宏觀蝕刻週期，該宏觀蝕刻週期包含複數個微觀蝕刻循環，每個微觀蝕刻循環具有一偏置電力接通(BPON)週期及一偏置電力斷開(BPOFF)週期，該BPON週期的一持續時間小於該BPOFF週期的一持續時間，並且在該第二宏觀蝕刻週期期間偏置電力主要不施加到該電極。
TW112100369A 2022-06-10 2023-01-05 在電漿蝕刻腔室中蝕刻半導體基板之方法與設備 TW202416374A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/837,958 US20230402286A1 (en) 2022-06-10 2022-06-10 Method and apparatus for etching a semiconductor substrate in a plasma etch chamber
US17/837,958 2022-06-10

Publications (1)

Publication Number Publication Date
TW202416374A true TW202416374A (zh) 2024-04-16

Family

ID=89076655

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100369A TW202416374A (zh) 2022-06-10 2023-01-05 在電漿蝕刻腔室中蝕刻半導體基板之方法與設備

Country Status (3)

Country Link
US (1) US20230402286A1 (zh)
TW (1) TW202416374A (zh)
WO (1) WO2023239400A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605063B2 (en) * 2006-05-10 2009-10-20 Lam Research Corporation Photoresist stripping chamber and methods of etching photoresist on substrates
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
US9793127B2 (en) * 2013-11-13 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited Plasma generation and pulsed plasma etching
CN105448726B (zh) * 2014-08-28 2019-01-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
JP6846387B2 (ja) * 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
WO2023239400A1 (en) 2023-12-14
US20230402286A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US20230230814A1 (en) Method and Apparatus for Plasma Processing
US8641916B2 (en) Plasma etching apparatus, plasma etching method and storage medium
US8383001B2 (en) Plasma etching method, plasma etching apparatus and storage medium
JP5129433B2 (ja) プラズマ処理チャンバ
KR20150104043A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US10193066B2 (en) Apparatus and techniques for anisotropic substrate etching
TW202147925A (zh) 電漿處理裝置及電漿處理方法
CN118215981A (zh) 在等离子体处理期间用于输送多个波形信号的设备与方法
KR20240017919A (ko) 펄스식 dc 플라즈마 챔버에서의 플라즈마 균일성 제어
TW202306442A (zh) 用於在電漿處理腔室中減少特徵充電的方法及設備
JP2021182619A (ja) プラズマ処理方法およびプラズマ処理装置
US11984306B2 (en) Plasma chamber and chamber component cleaning methods
TW202416374A (zh) 在電漿蝕刻腔室中蝕刻半導體基板之方法與設備
JP2024522091A (ja) イオンエネルギー制御を伴うプラズマ励起
KR20040096380A (ko) 산화 금속막 증착 챔버의 세정 방법 및 이를 수행하기위한 증착 장치
TW202147444A (zh) 電漿處理方法及電漿處理裝置
US20240153741A1 (en) Multi-shape voltage pulse trains for uniformity and etch profile tuning
US20240162007A1 (en) Reducing aspect ratio dependent etch with direct current bias pulsing
TW202336802A (zh) 電漿反應器中電極的離子能量控制
TW202420373A (zh) 以直流偏壓脈衝減低有關蝕刻的深寬比
JP2024526013A (ja) プラズマ処理チャンバ内でフィーチャ帯電を低減させるための方法及び装置
TW202307909A (zh) 使用脈衝電漿增強蝕刻選擇性的方法
TW202425046A (zh) 處理腔室中的腔室阻抗管理
CN116420430A (zh) 基板处理方法和基板处理装置