TW202343548A - 用於cmos裝置的觸點形成處理 - Google Patents
用於cmos裝置的觸點形成處理 Download PDFInfo
- Publication number
- TW202343548A TW202343548A TW112112510A TW112112510A TW202343548A TW 202343548 A TW202343548 A TW 202343548A TW 112112510 A TW112112510 A TW 112112510A TW 112112510 A TW112112510 A TW 112112510A TW 202343548 A TW202343548 A TW 202343548A
- Authority
- TW
- Taiwan
- Prior art keywords
- contact layer
- semiconductor regions
- sccm
- substrate
- processing chamber
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 175
- 230000008569 process Effects 0.000 title claims abstract description 133
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 149
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 238000005137 deposition process Methods 0.000 claims abstract description 44
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 173
- 239000000463 material Substances 0.000 claims description 59
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 37
- 239000002243 precursor Substances 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 238000012546 transfer Methods 0.000 claims description 33
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 30
- 238000004140 cleaning Methods 0.000 claims description 26
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 16
- 229910052786 argon Inorganic materials 0.000 claims description 15
- 229910052731 fluorine Inorganic materials 0.000 claims description 15
- 239000011737 fluorine Substances 0.000 claims description 15
- 239000001307 helium Substances 0.000 claims description 14
- 229910052734 helium Inorganic materials 0.000 claims description 14
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 7
- 239000010941 cobalt Substances 0.000 claims description 7
- 229910017052 cobalt Inorganic materials 0.000 claims description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 239000006117 anti-reflective coating Substances 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims 3
- 229910021334 nickel silicide Inorganic materials 0.000 claims 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims 3
- 239000007789 gas Substances 0.000 description 133
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 40
- 235000012239 silicon dioxide Nutrition 0.000 description 32
- 239000010453 quartz Substances 0.000 description 26
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 17
- 238000009826 distribution Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 12
- 238000002156 mixing Methods 0.000 description 12
- 229910052732 germanium Inorganic materials 0.000 description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 11
- 230000015654 memory Effects 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000000460 chlorine Substances 0.000 description 8
- 230000001276 controlling effect Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000012159 carrier gas Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 238000011068 loading method Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000003486 chemical etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 238000005429 filling process Methods 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000003085 diluting agent Substances 0.000 description 5
- 230000005284 excitation Effects 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 4
- 239000012530 fluid Substances 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 4
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000112 cooling gas Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000003032 molecular docking Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 150000003254 radicals Chemical class 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- VXGHASBVNMHGDI-UHFFFAOYSA-N digermane Chemical compound [Ge][Ge] VXGHASBVNMHGDI-UHFFFAOYSA-N 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000078 germane Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- -1 silane (SiH 4 ) Chemical class 0.000 description 2
- 150000004756 silanes Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- IEXRMSFAVATTJX-UHFFFAOYSA-N tetrachlorogermane Chemical compound Cl[Ge](Cl)(Cl)Cl IEXRMSFAVATTJX-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- BLIQUJLAJXRXSG-UHFFFAOYSA-N 1-benzyl-3-(trifluoromethyl)pyrrolidin-1-ium-3-carboxylate Chemical compound C1C(C(=O)O)(C(F)(F)F)CCN1CC1=CC=CC=C1 BLIQUJLAJXRXSG-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- OOBJYKUGPRVRSK-UHFFFAOYSA-N azane;trihydrofluoride Chemical compound N.F.F.F OOBJYKUGPRVRSK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- VJIYRPVGAZXYBD-UHFFFAOYSA-N dibromosilane Chemical compound Br[SiH2]Br VJIYRPVGAZXYBD-UHFFFAOYSA-N 0.000 description 1
- OXTURSYJKMYFLT-UHFFFAOYSA-N dichlorogermane Chemical compound Cl[GeH2]Cl OXTURSYJKMYFLT-UHFFFAOYSA-N 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- IWTIUUVUEKAHRM-UHFFFAOYSA-N germanium tin Chemical compound [Ge].[Sn] IWTIUUVUEKAHRM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007770 graphite material Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000012686 silicon precursor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
- FQFKTKUFHWNTBN-UHFFFAOYSA-N trifluoro-$l^{3}-bromane Chemical compound FBr(F)F FQFKTKUFHWNTBN-UHFFFAOYSA-N 0.000 description 1
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- IGELFKKMDLGCJO-UHFFFAOYSA-N xenon difluoride Chemical compound F[Xe]F IGELFKKMDLGCJO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一種在半導體結構中形成接觸層的方法包括:在基板上形成的複數個第一半導體區域及複數個第二半導體區域的暴露表面上執行預清潔製程,其中複數個第一及第二半導體區域的暴露表面各自設置在基板上方設置的介電層中形成的開口內;執行第一選擇性磊晶沉積製程以在第一半導體區域的暴露表面上形成第一接觸層並且在第二半導體區域的暴露表面上形成第二接觸層;執行圖案化製程以形成圖案化堆疊,其中圖案化堆疊包含圖案化層,該圖案化層包含在介電層中的每個開口內設置的第一接觸層上方形成的開口及在介電層中的每個開口內設置的每個第二接觸層上方設置的圖案化層的一部分;以及執行選擇性移除製程以對複數個第一半導體區域、介電層、及圖案化層選擇性地移除第一接觸層。
Description
本文描述的實施例大體係關於半導體裝置製造,並且更特定地,關於在半導體結構內形成觸點的系統及方法。
多閘極金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor; MOSFET),諸如互補金屬氧化物半導體(complementary metal-oxide semiconductor; CMOS)裝置,歸因於其三維(3D)設計及小尺寸,對可製造性提出了挑戰。在進階的CMOS裝置中,在溝槽觸點的底部處形成的含矽材料(例如,硼摻雜的p型鍺矽或磷摻雜的n型矽)的磊晶層經常用於將觸點電阻率降低到10
-9Ωꞏcm
2的範圍,並且實現進階CMOS技術所需的效能。
然而,形成及圖案化此種磊晶層,例如,使用硬遮罩以保護n-MOS區域或p-MOS區域,可損壞CMOS裝置的各個部分,諸如間隔層、閘極覆蓋層、或磊晶生長層。
由此,需要可以形成觸點的方法及系統,該觸點包括在半導體裝置的所選部分處的含矽材料的磊晶層。
本揭示的實施例提供了一種在半導體結構中形成接觸層的方法。方法包括:在基板上形成的複數個第一半導體區域及複數個第二半導體區域的暴露表面上執行預清潔製程,其中複數個第一及第二半導體區域的暴露表面各自設置在基板上方設置的介電層中形成的開口內;執行第一選擇性磊晶沉積製程以在第一半導體區域的暴露表面上形成第一接觸層並且在第二半導體區域的暴露表面上形成第二接觸層;執行圖案化製程以形成圖案化堆疊,其中圖案化堆疊包含圖案化層,該圖案化層包含在介電層中的每個開口內設置的第一接觸層上方形成的開口及在介電層中的每個開口內設置的每個第二接觸層上方設置的圖案化層的一部分;以及執行選擇性移除製程以對複數個第一半導體區域、介電層、及圖案化層選擇性地移除第一接觸層。
本揭示的實施例提供了一種在半導體結構中形成接觸層的方法。方法包括:在基板上形成的複數個第一半導體區域及複數個第二半導體區域的暴露表面上執行預清潔製程,其中複數個第一及第二半導體區域的暴露表面各自設置在基板上方設置的介電層中形成的開口內;執行第一選擇性磊晶沉積製程以同時在第一半導體區域的暴露表面上形成具有第一厚度的第一接觸層,並且在第二半導體區域的暴露表面上形成具有第二厚度的第二接觸層,其中第二厚度大於第一厚度;以及執行選擇性移除製程以對複數個第一半導體區域、及介電層選擇性地移除第一接觸層及第二接觸層,直到第一接觸層實質上從第一半導體區域移除並且第二接觸層的一部分餘留在第二半導體區域上。
本揭示的實施例提供了一種處理系統,包括第一處理腔室、第二處理腔室、第三處理腔室、及系統控制器,該系統控制器經配置為:在第一處理腔室中在基板上形成的複數個第一半導體區域及複數個第二半導體區域的暴露表面上執行預清潔製程;在第二處理腔室中執行第一選擇性沉積製程以在第一半導體區域的暴露表面上磊晶形成第一接觸層並且在基板的第二半導體區域的暴露表面上磊晶形成第二接觸層;以及在第三處理腔室中執行選擇性移除製程以對第一半導體區域選擇性地移除第一接觸層。
本文描述的實施例提供了用於形成觸點的方法及系統,該觸點包括在用於形成CMOS裝置的結構的所選部分處(例如,在矽或鍺矽的層的暴露表面上)的含矽材料(例如,硼摻雜的p型鍺矽或磷摻雜的n型矽)的磊晶層。方法及系統可特別適用於在具有包括矽的區域、包括鍺矽的區域、及其上方形成的介電層的半導體結構中在介電層中形成的開口或特徵(例如,接觸溝槽)內的鍺矽材料的暴露表面上選擇性地形成包括鍺矽的磊晶層。不同於需要形成硬遮罩及各種蝕刻及圖案化製程步驟以形成觸點的習知製程(該等製程步驟往往會損壞所製造的半導體結構(例如,間隔層,閘極蓋等)),本文描述的製程經配置為形成觸點,而不損壞此等先前形成的半導體結構。
第1圖係根據本揭示的一或多個實施例的多腔室處理系統100的示意性俯視圖。處理系統100大體包括工廠介面102,裝載閘腔室104、106,具有相應傳遞機器人112、114的傳遞腔室108、110,固持腔室116、118,及處理腔室120、122、124、126、128、130。如本文詳述,在處理系統100中的基板可以在各個腔室中處理並且在各個腔室之間傳遞而不將基板暴露於處理系統100外部的周圍環境(例如,諸如可在工廠中存在的大氣周圍環境)。例如,基板可以在維持在低壓(例如,小於或等於約300 Torr)或真空環境下的各個腔室中處理並且在各個腔室之間傳遞,而不破壞在處理腔室100中的基板上執行的各個製程之中的低壓或真空環境。由此,處理系統100可提供用於基板的一些處理的整合解決方案。
可根據本文提供的教示適宜地修改的處理系統的實例包括Endura
®、Producer
®或Centura
®整合處理系統或從位於加利福尼亞州聖克拉拉市應用材料公司商業獲得的其他適宜處理系統。將預期,其他處理系統(包括來自其他製造商的彼等)可適用於從本文描述的態樣獲益。
在第1圖示出的實例中,工廠介面102包括對接站132及工廠介面機器人134以促進基板的傳遞。對接站132適於接受一或多個前開式晶圓傳送盒(front opening unified pod; FOUP) 136。在一些實例中,每個工廠介面機器人134大體包括在相應工廠介面機器人134的一端上設置的葉片138,該葉片適於將基板從工廠介面102傳遞到裝載閘腔室104、106。
裝載閘腔室104、106具有耦接到工廠介面102的相應埠140、142及耦接到傳遞腔室108的相應埠144、146。傳遞腔室108進一步具有耦接到固持腔室116、118的相應埠148、150及耦接到處理腔室120、122的相應埠152、154。類似地,傳遞腔室110具有耦接到固持腔室116、118的相應埠156、158及耦接到處理腔室124、126、128、130的相應埠160、162、164、166。埠144、146、148、150、152、154、156、158、160、162、164、166可以係例如具有狹縫閥的狹縫閥開口,該等狹縫閥用於藉由傳遞機器人112、114穿過其傳遞基板並且用於在相應腔室之間提供密封以防止在相應腔室之間傳遞氣體。大體上,打開任何埠以經由其用於傳遞基板。否則,關閉埠。
裝載閘腔室104、106,傳遞腔室108、110,固持腔室116、118,及處理腔室120、122、124、126、128、130可流體耦接到氣體及壓力控制系統(未具體示出)。氣體及壓力控制系統可以包括一或多個氣體泵(例如,渦輪泵、低溫泵、低真空泵)、氣體源、各個閥、及流體耦接到各個腔室的管道。在操作中,工廠介面機器人134將基板從FOUP 136穿過埠140或142傳遞到裝載閘腔室104或106。氣體及壓力控制系統隨後抽空裝載閘腔室104或106。氣體及壓力控制系統進一步將傳遞腔室108、110及固持腔室116、118維持為具有內部低壓或真空環境(其可包括惰性氣體)。因此,抽空裝載閘腔室104或106促進在例如工廠介面102的大氣環境與傳遞腔室108的低壓或真空環境之間傳遞基板。
在已經抽空裝載閘腔室104或106中有基板的情況下,傳遞機器人112將基板穿過埠144或146從裝載閘腔室104或106傳遞到傳遞腔室108中。傳遞機器人112隨後能夠穿過相應埠152、154將基板傳遞到處理腔室120、122的任一者及/或在處理腔室120、122的任一者之間傳遞用於處理,並且穿過相應埠148、150傳遞到固持腔室116、118用於固持以等待進一步傳遞。類似地,傳遞機器人114能夠穿過埠156或158在固持腔室116或118中接取基板,並且能夠穿過相應埠160、162、164、166將基板傳遞到處理腔室124、126、128、130的任一者及/或在該等處理腔室的任一者之間傳遞用於處理,並且穿過相應埠156、158傳遞到固持腔室116、118用於固持以等待進一步傳遞。在各個腔室之內及之間傳遞及固持基板可以處於藉由氣體及壓力控制系統提供的低壓或真空環境中。
處理腔室120、122、124、126、128、130可以係用於處理基板的任何適當腔室。在一些實例中,處理腔室120可以能夠執行蝕刻製程,處理腔室122可以能夠執行清潔製程,處理腔室124可以能夠執行選擇性移除製程,並且處理腔室126、128、130可以能夠執行相應磊晶生長製程。處理腔室120可係可獲自加利福尼亞州聖克拉拉市的應用材料公司的Selectra™蝕刻腔室。處理器腔室122可係可獲自加利福尼亞州聖克拉拉市的應用材料公司的SiCoNi™預清潔腔室。處理腔室126、128、或130可係可獲自加利福尼亞州聖克拉拉市的應用材料公司的Centura™ Epi腔室。
系統控制器168耦接到處理系統100用於控制處理系統100或其部件。例如,系統控制器168可使用對處理系統100的腔室104、106、108、110、116、118、120、122、124、126、128、130的直接控制或藉由控制與腔室104、106、108、110、116、118、120、122、124、126、128、130相關聯的控制器來控制處理系統100的操作。在操作中,系統控制器168實現資料收集及來自相應腔室的反饋以協調處理系統100的效執行。
系統控制器168大體包括中央處理單元(central processing unit; CPU) 170、記憶體172、及支援電路174。CPU 170可以係任何形式的通用處理器的一者,該通用處理器可以在工業環境中使用。記憶體172或非暫時性電腦可讀取媒體係可藉由CPU 170存取的並且可係一或多個記憶體,諸如隨機存取記憶體(random access memory; RAM)、唯讀記憶體(read only memory; ROM)、軟碟、硬碟、或任何其他形式的數位儲存器(本端或遠端)。支援電路174耦接到CPU 170並且可包含快取記憶體、時鐘電路、輸入/輸出子系統、電源供應器、及類似者。本文揭示的各種方法可大體在CPU 170的控制下藉由CPU 170執行在記憶體172中(或在特定處理腔室的記憶體中)儲存的電腦指令代碼(例如,作為軟體常式)來實施。當電腦指令代碼藉由CPU 170執行時,CPU 170控制腔室以根據各種方法執行製程。
其他處理系統可以處於其他配置。例如,更多或更少的處理腔室可耦接到傳遞設備。在示出的實例中,傳遞設備包括傳遞腔室108、110及固持腔室116、118。在其他實例中,更多或更少的傳遞腔室(例如,一個傳遞腔室)及/或更多或更少的固持腔室(例如,沒有固持腔室)可實施為處理系統中的傳遞設備。
第2A圖係根據一或多個實施例的適於執行如下文詳述的預清潔製程的處理腔室200的橫截面圖。處理腔室200可係第1圖所示的處理腔室122。第2B圖係第2A圖的處理腔室200的一部分的放大視圖。
處理腔室200可特別用於執行基於熱或電漿的清潔製程及/或電漿輔助的乾式蝕刻製程。處理腔室200包括腔室主體202、蓋組件204、及支撐組件206。蓋組件204在腔室主體202的上端處設置,並且支撐組件206至少部分設置在腔室主體202內。真空系統可以用於從處理腔室200中移除氣體。真空系統包括耦接到在腔室主體202中設置的真空埠210的真空泵208。處理腔室200亦包括用於控制處理腔室200內的製程的控制器212。
蓋組件204包括適於將前驅物氣體及/或電漿提供到處理腔室200內的處理區域214的堆疊部件。第一板216耦接到第二板218。第三板220耦接到第二板218。蓋組件204可連接到電源(未圖示),用於將電漿供應到在蓋組件204中形成的錐形腔室222。蓋組件204亦可以連接到在蓋堆疊上游產生電漿的遠端電漿源224。遠端電漿空腔(例如,第2A圖至第2B圖中的處理區域214、第一板216、及第二板218)耦接到氣體源226(或氣體源226在缺乏遠端電漿源224的情況下直接耦接到蓋組件204)。氣體源226可包括適於提供氦氣、氬氣、或其他惰性氣體的氣體源。在一些配置中,藉由氣體源226提供的氣體可以激勵為電漿,該電漿藉由使用遠端電漿源224提供到蓋組件204。在替代實施例中,氣體源226可提供處理氣體,該等處理氣體可以在引入處理腔室200內設置的基板的表面之前藉由遠端電漿源224活化。參見第2B圖,錐形腔室222具有開口228,該開口允許所形成的電漿從遠端電漿源224流動到在蓋組件204的第四板232中形成的體積230。
在蓋組件204的一些配置中,電漿藉由應用從電漿源遞送的能量而在錐形腔室222內產生。在一個實例中,能量可以藉由偏置蓋組件204提供以將RF、VHF及/或UHF能量電容耦接到在錐形腔室222中定位的氣體。在蓋組件204的此配置中,可能不使用遠端電漿源224,或其不安裝在蓋組件204內。
在第四板232中形成的中心導管234適於將從體積230提供的電漿產生物質穿過第五板236提供到在蓋組件204的第六板240中形成的混合腔室238。中心導管234穿過第五板236中的開口242與混合腔室238連通。開口242可具有小於、大於或與中心導管234的直徑相同的直徑。在第2B圖的實施例中,開口242具有與中心導管234相同的直徑。
第四板232亦包括適於將氣體提供到混合腔室238的入口244及246。入口244耦接到第一氣體源248並且入口246耦接到第二氣體源250。第一氣體源248及第二氣體源250可包括處理氣體以及用作載體氣體的惰性氣體,例如,惰性氣體,諸如氬氣及/或氦氣。第一氣體源248可包括氨氣(NH
3)以及氬氣(Ar)。第二氣體源250可含有含氟氣體、含氫氣體、或其組合。在一個實例中,第二氣體源250可含有氟化氫(HF)以及氬氣(Ar)。
如在第2B圖中示出,在一些配置中,入口244穿過圓柱形通道252(以陰影圖示)及在第五板236中形成的孔254耦接到混合腔室238。入口246穿過圓柱形通道256(以陰影圖示)及在第五板236中形成的孔258耦接到混合腔室238。在第五板236中形成的孔254、258的大小大體經調整為使得其等實現從其相應氣體源248、250提供的氣體到混合腔室238中的均勻流動。在一種配置中,孔258具有小於藉由在第四板232中形成的圓柱形通道256的相對側壁界定的開口寬度的直徑。孔258通常在圓柱形通道256的中心線的圓周周圍分佈以提供到混合腔室238中的均勻流體流動。在一種配置中,孔254具有小於藉由在第四板232中形成的圓柱形通道252的相對側壁界定的開口寬度的直徑。孔254通常在圓柱形通道252的中心線的圓周周圍分佈以提供到混合腔室238中的均勻流體流動。
入口244及246穿過第四板232橫向地提供相應的流體流動路徑,轉向第五板236並且穿過第五板236到達混合腔室238。蓋組件204亦包括第七板或第一氣體分配器260,該第一氣體分配器可係氣體分配板,諸如噴淋頭,其中在蓋組件204中混合的各種氣體穿過其中形成的穿孔262流動。穿孔262與混合腔室238流體連通以提供從混合腔室238穿過第一氣體分配器260的流動路徑。回到第2A圖,阻擋板264及氣體分配板(諸如第二氣體分配器266,其可係氣體分配板,諸如噴淋頭)在蓋組件204之下設置。
或者,不同的清潔製程可用於清潔基板表面。例如,含有氦氣(He)及氨氣(NH
3)的遠端電漿可穿過蓋組件204引入處理腔室200中,同時氨氣(NH
3)可經由分離的氣體入口268直接注入處理腔室200中,該氣體入口在腔室主體202的側面處設置並且耦接到氣體源(未圖示)。
支撐組件206可包括基板支撐件270以在處理期間支撐其上的基板272。基板支撐件270可藉由軸件276耦接到致動器274,該軸件穿過在腔室主體202的底部中形成的中心定位的開口延伸。致動器274可藉由波紋管(未圖示)撓性地密封到腔室主體202,該等波紋管防止在軸件276周圍的真空洩漏。致動器274允許基板支撐件270在腔室主體202內於處理位置與裝載位置之間垂直地移動。裝載位置略微低於在腔室主體202的側壁中形成的隧道(未圖示)的開口。
基板支撐件270具有平坦、或實質上平坦的基板支撐表面,用於支撐將在其上處理的基板272。基板支撐件270可藉由致動器274在腔室主體202內垂直地移動,該致動器藉由軸件276耦接到基板支撐件270。針對一些步驟,基板支撐件270可提升到緊密靠近蓋組件204的位置以控制正處理的基板272的溫度。因此,基板272可經由從第二氣體分配器266發射的輻射、或另一輻射源、或藉由從第二氣體分配器266穿過中間氣體的對流或傳導來加熱。在一些處理步驟中,基板可設置在升舉銷278上以執行額外的熱處理步驟,諸如執行退火步驟。
第3圖係根據一或多個實施例的適於執行如下文詳述的磊晶(Epi)沉積製程的處理腔室300的橫截面圖。處理腔室300可係第1圖所示的處理腔室126、128、或130。
處理腔室300包括由耐處理材料製成的外殼結構302,諸如鋁或不鏽鋼,例如316L不鏽鋼。外殼結構302封閉處理腔室300的各個功能元件,諸如石英腔室304,該石英腔室包括上部石英腔室306及下部石英腔室308,其中含有處理體積310。反應物質藉由氣體分配組件312提供到石英腔室304,並且藉由出口埠314從處理體積310移除處理副產物,該出口埠通常與真空源(未圖示)連通。
基板支撐件316適於接收傳遞到處理體積310的基板318。基板支撐件316沿著處理腔室300的縱軸320設置。基板支撐件316可由用矽材料(諸如碳化矽)塗佈的陶瓷材料或石墨材料、或其他耐處理材料製成。來自前驅物反應材料的反應物質施加到基板318的表面322,並且副產物可後續從基板318的表面322移除。基板318及/或處理體積310的加熱可藉由輻射源提供,諸如上部燈模組324A及下部燈模組324B。
在一個實施例中,上部燈模組324A及下部燈模組324B係紅外(IR)燈。來自燈模組324A及324B的非熱能行進穿過上部石英腔室306的上部石英窗326,並且穿過下部石英腔室308的下部石英窗328。用於上部石英窗306的冷卻氣體(若需要)穿過入口330進入並且穿過出口332離開。前驅物反應物材料以及用於處理腔室300的稀釋劑、淨化及排放氣體,穿過氣體分配組件312進入並且穿過出口埠314離開。儘管將上部石英窗326圖示為彎曲或凸起的,但上部石英窗326可係平面或凹入的,因為在上部石英窗326的兩個側面上的壓力實質上相同(亦即,大氣壓)。
用於激勵反應物質並且輔助從基板318的表面322吸附反應物及解吸附處理副產物的在處理體積310中的低波長輻射通常從約0.8 μm至約1.2 μm變化,例如,在約0.95 μm至約1.05 μm之間,例如取決於正磊晶生長的膜的組成提供各種波長的組合。
組成氣體經由氣體分配組件312進入處理體積310。如大體藉由流動路徑334圖示,氣體從氣體分配組件312流動並且穿過出口埠314離開。用於清潔/鈍化基板表面、或形成正磊晶生長的含矽及/或鍺膜的組成氣體的組合通常在進入處理氣體310中之前混合。在處理體積310中的總壓力可藉由出口埠314上的閥(未圖示)調整。處理體積310的內表面的至少一部分藉由襯墊336覆蓋。在一個實施例中,襯墊336包含不透明的石英材料。以此方式,腔室壁與處理體積310中的熱絕緣。
可藉由流動冷卻氣體結合來自在上部石英窗326之上定位的上部燈模組324A的輻射將處理體積310中的表面的溫度控制在約200℃至約600℃、或更大的溫度範圍內,該冷卻氣體穿過入口330進入並且穿過出口332離開。藉由調整未圖示的鼓風機單元的速度、並且藉由來自在下部石英腔室308之下設置的下部燈模組324B的輻射,在下部石英腔室308中的溫度可控制在約200℃至約600℃、或更大的溫度範圍內。處理體積310中的壓力可在約0.1 Torr至約600 Torr之間,諸如在約5 Torr至約30 Torr之間。
在基板318的表面322上的溫度可藉由對下部石英腔室308中的下部燈模組324B的電力調整來控制,或藉由對覆蓋上部石英窗326的上部燈模組324A、及下部石英腔室308中的下部燈模組324B兩者的電力調節來控制。處理體積310中的電力密度可在約40 W/cm
2至約400 W/cm
2之間,諸如約80 W/cm
2至約120 W/cm
2。
在一個態樣中,氣體分配組件312與處理腔室300或基板318的縱軸320正交地設置,或相對於處理腔室300或基板318的縱軸320在徑向方向338上設置。在此定向中,氣體分配組件312適於跨過或平行於基板318的表面322在徑向方向338上流動處理氣體。在一個處理應用中,處理氣體在到處理腔室300的引入點處預熱,以在引入處理腔室310之前引發氣體的預熱、及/或破壞氣體中的具體鍵。以此方式,表面反應動力學可獨立於基板318的熱溫度修改。
在操作中,用於形成矽(Si)及鍺矽(SiGe)毯覆或選擇性磊晶膜的前驅物從一或多個氣體源340A及340B提供到氣體分配組件312。IR燈342(在第3圖中僅圖示一個)可用於加熱氣體分配組件312內的前驅物以及沿著流動路徑334加熱。氣體源340A、340B可以適於促進氣體分配組件312內的引入區域(諸如當從頂部平面視圖觀察時徑向外部區域及在外部區域之間的徑向內部區域)的方式耦接氣體分配組件312。氣體源340A、340B可包括閥(未圖示)以控制引入區域中的速率。
氣體源340A、340B可包括矽前驅物,諸如矽烷,包括矽烷(SiH
4)、二矽烷(Si
2H
6)、二氯矽烷(SiH
2Cl
2)、六氯二矽烷(Si
2Cl
6)、二溴矽烷(SiH
2Br
2)、較高階矽烷、其衍生物、及其組合。氣體源340A、340B亦可包括含鍺前驅物,諸如鍺烷(GeH
4)、二鍺烷(Ge
2H
6)、四氯化鍺(GeCl
4)、二氯鍺烷(GeH
2Cl
2)、其衍生物、及其組合。含矽及/或鍺的前驅物可結合氯化氫(HCl)、氯氣(Cl
2)、溴化氫(HBr)、及其組合使用。在氣體源340A、340B的一個或兩個中,氣體源340A、340B可包括含矽及鍺的前驅物中的一或多個。
處於此激發狀態的前驅物材料穿過穿孔板346中的開口或孔344(在第3圖中僅圖示一個)進入處理體積310,該等前驅物材料在一個實施例中係具有穿過其形成的孔344的石英材料。穿孔板346對IR能量透明,並且可由透明石英材料製成。在其他實施例中,穿孔板346可係對IR能量透明的任何材料並且對處理化學物質及其他處理化學物質有抗性。激勵的前驅物材料穿過穿孔板346中的孔344朝向處理體積310流動,並且穿過通道348(在第3圖中僅圖示一個)。來自IR燈342的光子及非熱能的一部分亦經過孔344、穿孔板346、及通道348,該等通道藉由在氣體分配組件312的內表面上設置的反射材料及/或表面促進,藉此照亮前驅物材料的流動路徑334。以此方式,前驅物材料的振動能可從沿著流動路徑引入處理體積310的點維持。
第4圖係根據一或多個實施例的適於執行如下文詳述的選擇性移除製程(selective removal process; SRP)的處理腔室400的橫截面圖。處理腔室400可係第1圖所示的處理腔室124。
處理腔室400包括腔室主體402、蓋組件404、及支撐組件406。蓋組件404在腔室主體402的上端處設置,並且支撐組件406至少部分設置在腔室主體402內。真空系統可以用於從處理腔室400中移除氣體。真空系統包括耦接到在腔室主體402中設置的真空埠410的真空泵408。
蓋組件404包括可處理含氟前驅物的遠端電漿系統(remote plasma system; RPS) 412,該含氟前驅物隨後行進穿過氣體入口組件414。兩個不同的氣體供應通道在氣體入口組件414內可見。第一通道416攜帶經過RPS 412的氣體,而第二通道418繞過RPS 412。任一通道可用於含氟前驅物。在一些實施方式中,第一通道416可用於處理氣體並且第二通道418可用於加工氣體。蓋(亦稱為「導電頂部」)420及穿孔隔板(亦稱為「噴淋頭」)422圖示為其間具有絕緣環424,該絕緣環允許將AC電位相對於穿孔隔板422施加到蓋420。AC電位撞擊腔室電漿區域426中的電漿。處理氣體可行進穿過第一通道416到腔室電漿區域426中並且可單獨或與RPS 412結合地藉由腔室電漿區域426中的電漿激發。若處理氣體(例如,含氟前驅物)穿過第二通道418流動,則僅腔室電漿區域426用於激發。穿孔隔板422將腔室電漿區域426與穿孔隔板422下面的基板處理區域428分離。穿孔隔板422允許在腔室電漿區域426中存在的電漿以避免直接激發基板處理區域428中的氣體,同時仍允許激發的物質從腔室電漿區域426行進到基板處理區域428中。
穿孔隔板422在腔室電漿區域426與基板處理區域428之間定位並且允許在RPS 412及/或腔室電漿區域426內產生的電漿流出物(前驅物或其他氣體的激發的衍生物)經過橫穿板厚度的過孔430。穿孔隔板422亦具有可以用呈蒸氣或氣體的形式的前驅物(諸如含氟前驅物)填充的一或多個中空體積432,並且經過小孔434到基板處理區域428中但不直接到腔室電漿區域426中。在此實施例中,穿孔隔板422與過孔430的最小直徑436的長度相比較厚。過孔430的最小直徑436的長度438可藉由部分穿過穿孔隔板422形成過孔430的較大直徑部分來限制,以維持從腔室電漿區域426穿透到基板處理區域428的激發物質的顯著濃度。在一些實施例中,過孔430的最小直徑436的長度可與過孔430的最小直徑436處於相同數量級、或更小。
穿孔隔板422可適於用於離子抑制器的目的。或者,分離的處理腔室元件可包括在內(未圖示),該處理腔室元件抑制行進到基板處理區域428中的離子濃度。蓋420及穿孔隔板422可分別用作第一電極及第二電極,使得蓋420及穿孔隔板422可接收不同的電壓。在此等配置中,電力(例如,RF電力)可施加到蓋420、穿孔隔板422、或兩者。例如,電力可施加到蓋420,同時穿孔隔板422(用作離子抑制器)接地。RF產生器可將電力提供到蓋420及/或穿孔隔板422。施加到蓋420的電壓可促進電漿(亦即,減少的局部電漿)在腔室電漿區域426內的均勻分佈。為了實現在腔室電漿區域426中的電漿的形成,絕緣環424可使蓋420與穿孔隔板422電氣絕緣。絕緣環424可由陶瓷製成並且可具有高崩潰電壓以避免點火。處理腔室400在上文描述的電容耦合電漿部件附近的部分可進一步包括冷卻單元(未圖示),該冷卻單元包括一或多個冷卻流體通道以利用循環冷卻劑(例如,水)冷卻暴露於電漿的表面。
在所示的實施例中,穿孔隔板422可在藉由腔室電漿區域426中的電漿激發之後分配(經由過孔430)處理氣體,該等處理氣體含有氟、氫及/或此種處理氣體的電漿流出物。在一些實施例中,引入RPS 412及/或腔室電漿區域426中的處理氣體可含有氟(例如,F
2、NF
3或XeF
2)。處理氣體亦可包括稀釋劑氣體,諸如氦氣(He)、氬氣(Ar)、或氮氣(N
2)。電漿流出物可包括處理氣體的離子化或中性衍生物,並且本文中亦可稱為自由基氟及/或自由基氫,指所引入的處理氣體的原子組成。
過孔430抑制離子帶電物質遷移出腔室電漿區域426,同時允許不帶電的中性或自由基物質經過穿孔隔板422到基板處理區域428中。此等不帶電的物質可包括藉由過孔430利用較低反應性載體氣體運輸的高反應性物質。如上文提及,離子物質藉由過孔430的遷移可減少,並且在一些實例中,完全抑制。控制經過穿孔隔板422的離子物質的量提供了對與下層圖案化基板接觸的氣體混合物的增加的控制,此繼而增加對氣體混合物的沉積及/或蝕刻特性的控制。例如,對氣體混合物的離子濃度的調整可以更改蝕刻選擇性(例如,鍺矽的蝕刻速率與矽的蝕刻速率的比率)。
在一些實施例中,過孔430的數量可在約60與約2000之間。過孔430可具有各種形狀,但最容易製成為圓形。在一些實施例中,過孔430的最小直徑436可在約0.5 mm與約20 mm之間或在約1 mm與約6 mm之間。在選擇過孔的橫截面形狀方面亦有一定的寬容度,該等過孔可製成為錐形、圓柱形或兩種形狀的組合。在不同實施例中,用於將未激發的前驅物引入基板處理區域428中的小孔434的數量可在約100與約5000之間或在約500與約2000之間。小孔434的直徑可在約0.1 mm與約2 mm之間。
過孔430可控制電漿活化的氣體(亦即,離子、自由基、及/或中性物質)穿過穿孔隔板422的通道。例如,孔的縱橫比(亦即,孔直徑與長度)及/或孔的幾何形狀可經控制為使得活化氣體中的離子帶電物質經過穿孔隔板422的流動減少。穿孔隔板422中的過孔430可包括面向腔室電漿區域426的漸縮部分、及面向基板處理區域48的圓柱形部分。圓柱形部分可比例化及尺寸化以控制傳遞到基板處理區域428中的離子物質的流動。可調節的電偏壓亦可施加到穿孔隔板422,作為控制穿過穿孔隔板422的離子物質的流動的額外手段。
或者,過孔430可具有朝向穿孔隔板422的頂表面的較小內徑(inner diameter; ID)及朝向底表面的較大ID。此外,過孔430的底部邊緣可能係倒角的以幫助當電漿流出物離開穿孔隔板422時在基板處理區域428中均勻地分佈電漿流出物,並且促進電漿流出物及前驅物氣體的均勻分佈。較小ID可放置在沿著過孔430的各種位置處並且仍允許穿孔隔板422減少基板處理區域428內的離子密度。離子密度的減少由於在進入基板處理區域428中之前與壁的碰撞數量的增加而導致的。每次碰撞增加了離子藉由獲取或丟失來自壁的電子而中和的概率。通常而言,過孔430的較小ID可在約0.2 mm與約20 mm之間。在其他實施例中,較小ID可在約1 mm與6 mm之間或在約0.2 mm與約5 mm之間。另外,過孔430的縱橫比(亦即,較小ID與孔長度)可係近似1至20。過孔430的較小ID可係沿著過孔430的長度發現的最小ID。過孔430的橫截面形狀可通常係圓柱形、錐形、或其任何組合。
支撐組件406可包括基板支撐件440以在處理期間支撐其上的基板442。基板支撐件440可藉由軸件446耦接到致動器444,該軸件穿過在腔室主體402的底部中形成的中心定位的開口延伸。致動器444可藉由波紋管(未圖示)撓性地密封到腔室主體402,該等波紋管防止在軸件446周圍的真空洩漏。致動器444允許基板支撐件440在處理位置與裝載位置之間的腔室主體402內垂直地移動。裝載位置略微低於在腔室主體402的側壁中形成的隧道(未圖示)的開口。
基板支撐件440具有平坦、或實質上平坦的基板支撐表面,用於支撐將在其上處理的基板442。基板支撐件440可藉由致動器444在腔室主體402內垂直地移動,該致動器藉由軸件446耦接到基板支撐件440。在一些處理步驟中,基板可在升舉銷488上設置以執行額外的熱處理步驟,諸如執行退火步驟。
製程實例
第5圖描繪了根據本揭示的第一實施例的在半導體結構600中形成接觸層的方法500的製程流程圖。第6A圖、第6B圖、第6C圖、第6D圖、第6E圖、第6F圖、及第6G圖係對應於方法500的各個狀態的半導體結構600的一部分的橫截面圖。應當理解,第6A圖、第6B圖、第6C圖、第6D圖、第6E圖、第6F圖、及第6G圖僅示出了半導體結構600的部分示意圖,並且半導體結構600可含有任何數量的電晶體區段及具有如圖式中示出的態樣的額外材料。亦應當注意,儘管相繼描述了第5圖中示出的方法,包括已經省略及/或添加的一或多個操作及/或已經以另一期望次序重新佈置的其他製程序列落入本文提供的揭示內容的實施例的範疇內。
參見第6A圖、第6B圖、第6C圖、第6D圖、第6E圖、第6F圖、及第6G圖,半導體結構600可包括在基板上形成的第一電晶體裝置602及第二電晶體裝置604。
如本文使用,術語「基板」指用作後續處理操作的基礎並且包括待清潔表面的材料層。按需要,基板可係基於矽的材料或任何適宜的絕緣材料或導電材料。基板可包括材料,諸如結晶矽(例如,Si<100>或Si<111>)、氧化矽、應變矽、鍺矽、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓及圖案化或非圖案化的晶圓、絕緣體上矽(silicon on insulator; SOI)、碳摻雜的氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、或藍寶石。
如第6A圖所示,在基板上形成的複數個第一電晶體裝置中的第一電晶體裝置602的一部分包括由第一材料形成的第一半導體區域606。在基板上形成的複數個第二電晶體裝置中的第二電晶體裝置604的一部分包括由第二材料形成的第二半導體區域608。第一及第二材料包括具有不同組成的材料,使得第二材料可以相對於第一材料選擇性蝕刻(亦即,第二材料的蝕刻速率高於第一材料的蝕刻速率)。第二材料的蝕刻選擇性(亦即,第二材料的蝕刻速率與第一材料的蝕刻速率的比率)在約10:1至500:1之間。第一材料及第二材料的示例組合分別包括矽(Si)/鍺矽(SiGe)、鍺(Ge)/鍺矽(SiGe)、或矽(Si)/鍺錫(GeSn)。
第一半導體區域606可用n型摻雜劑摻雜,諸如磷(P)、銻(Sb),濃度在約10
20cm
-3與5x10
21cm
-3之間,取決於第一電晶體裝置602的期望的導電特性。第二半導體區域608可用p型摻雜劑摻雜,諸如硼(B)或鎵(Ga),濃度在約10
20cm
-3與5x10
21cm
-3之間,取決於第二電晶體裝置604的期望的導電特性。
半導體結構600進一步包括介電層610,該介電層具有在第一半導體區域606的每一者上方形成的第一開口612及在第二半導體區域608的每一者上方形成的第二開口614。介電層610可由介電材料形成,諸如二氧化矽(SiO
2)或氮化矽(Si
3N
4)。
第一半導體區域606及第二半導體區域608可使用任何適宜的沉積技術形成,諸如磊晶(Epi)沉積、化學氣相沉積(chemical vapor deposition; CVD)、原子層沉積(atomic layer deposition; ALD)、或物理氣相沉積(physical vapor deposition; PVD),並且開口612及614藉由圖案化技術形成,諸如微影及蝕刻製程。
方法500開始於方塊510中的預清潔製程。預清潔製程可在處理腔室中執行,諸如第1圖所示的處理腔室122、或第2圖所示的處理腔室200。
預清潔製程經配置為移除污染物(諸如天然氧化物層)、或在第一開口612內的第一半導體區域606及第二開口614內的第二半導體區域608的暴露表面上形成的圖案化殘留物(例如,氟化碳)。預清潔製程用於製備在第一開口612內的第一半導體區域606及在第二開口614內的第二半導體區域608的暴露表面,其上磊晶層可以在後續磊晶沉積製程中形成。預清潔製程可以用於在後續磊晶沉積製程中進一步調節後續沉積的磊晶層在第一半導體區域606(例如,矽(Si))的表面及第二半導體區域608(例如,鍺矽(SiGe))的表面上的生長速率。調節後續沉積的磊晶層的生長速率可以藉由以下操作執行:控制在第一半導體區域606及第二半導體區域608的表面處設置的殘留材料的量(諸如剩餘氧化物材料的量)、表面活化製程、及/或在執行預清潔製程之後更改在第一半導體區域606及第二半導體區域608的表面處的材料的晶體結構(例如,促進非晶或結晶結構)。在一些實施例中,預清潔製程可以在氧化的含有SiGe:B區域的表面與氧化的含有Si:P區域的表面之間具有一定的蝕刻速率選擇性,使得預清潔製程將「清潔」SiGe:B表面(例如,移除其上形成的氧化物)並且例如使Si:P表面具有其上形成的氧化物層的至少一部分。
預清潔製程可包括使用由包括氬氣(Ar)、氦氣(He)、或其組合的氣體形成的電漿的各向異性遠端電漿輔助的乾式蝕刻製程,諸如反應性離子蝕刻(reactive ion etching; RIE)製程。電漿流出物定向地撞擊及移除第一開口612及第二開口614內剩餘的介電層。
預清潔製程可包括使用由包括氨氣(NH
3)、三氟化氮(NF
3)、氟化氫(HF)、或其組合的氣體形成的電漿及諸如氮氣(N
2)、氫氣(H
2)、或其組合的載體氣體的各向同性電漿蝕刻製程,諸如SiCoNi™乾式化學蝕刻製程。乾式化學蝕刻製程對氧化物層具有選擇性,並且因此不容易蝕刻矽、鍺、或氮化物層,而與層係非晶、結晶或多晶的無關。乾式化學蝕刻製程對氧化物相對矽或鍺的選擇性係至少約3:1,並且通常為5:1或更佳,有時為10:1。乾式化學蝕刻製程亦具有對氧化物相對氮化物的高度選擇性。乾式化學蝕刻製程相對氮化物的選擇性係至少約3:1,通常為5:1或更佳,有時為10:1。
預清潔製程可包括感應耦合電漿(inductively coupled plasma; ICP)蝕刻製程,該製程使用由包括氯氣(Cl
2)及氫氣(H
2)的氣體形成的電漿、及包括氬氣(Ar)及氦氣(He)的載體氣體。ICP蝕刻製程用於在矽中形成具有平滑側壁的深脊部。
預清潔製程可包括基於各向同性電漿蝕刻製程(諸如SiCoNi™乾式化學蝕刻製程)的表面活化製程,該各向同性電漿蝕刻製程使用由氣體(包括氨氣(NH
3)、三氟化氮(NF
3)、氟化氫(HF)、或其組合)形成的電漿及載體氣體,諸如氮氣(N
2)、氫氣(H
2)、或其組合。在一個實例中,電漿清潔製程係遠端電漿輔助的乾式清潔製程,該製程涉及同時將基板暴露於HF及NH
3,並且視情況包括一或多種氣體的電漿副產物。亦可使用惰性氣體,諸如氬氣及氦氣。三種氣體(惰性/HF/NH
3)中的任一者、或組合可暴露於能量,如上文描述,以形成用於移除期望的污染物的其電漿並且鈍化基板表面的至少部分。在將基板暴露於電漿之後餘留在基板表面上的任何殘留化合物可以隨後藉由後續將基板加熱到期望溫度來移除。
在方塊520中,如第6B圖所示,執行第一選擇性沉積製程以在第一開口612內的第一半導體區域606的暴露表面上磊晶形成第一接觸層616,並且在第二開口614內的第二半導體區域608的暴露表面上磊晶形成第二接觸層618。第一選擇性沉積製程可在處理腔室中執行,諸如第1圖所示的處理腔室126、128、或130,或第3圖所示的處理腔室300。
後續移除第一接觸層616,如下文論述。第二接觸層618形成為在第二半導體區域608與將在第二開口614內形成的金屬接觸插塞之間的界面以最小化寄生電阻。第一接觸層616及第二接觸層618由第三材料形成。第三材料的實例包括鍺矽(SiGe),其中鍺(Ge)的比率在20%與100%之間變化。第一接觸層616及第二接觸層618可用p型摻雜劑摻雜,諸如硼(B)或鎵(Ga),濃度在約10
20cm
-3與5x-10
21cm
-3之間,取決於第二接觸層618的期望的導電特性。
在一些實施例中,第一選擇性沉積製程包括第一沉積製程及第一蝕刻製程。第一沉積製程係磊晶沉積製程。第一選擇性沉積製程的選擇性可由在第一半導體區域606及第二半導體區域608的暴露表面(例如,矽(Si)或鍺矽(SiGe))上的第三材料與在介電層610的暴露表面(例如,二氧化矽(SiO
2)或氮化矽(Si
3N
4))上的第三材料的成核的差異產生。與在介電層610的暴露表面(例如,二氧化矽(SiO
2)或氮化矽(Si
3N
4))上相比,成核可在第一半導體區域606及第二半導體區域608的暴露表面(例如,矽(Si)或鍺矽(SiGe))上以較快速率發生,並且因此當半導體結構600暴露於第一沉積製程中的沉積氣體時,第三材料的磊晶層可在第一半導體區域606及第二半導體區域608的暴露表面(例如,矽(Si)或鍺矽(SiGe))上形成,而第三材料的非晶層可在介電層610的暴露表面(例如,二氧化矽(SiO
2)或氮化矽(Si
3N
4))上形成。在後續的第一蝕刻製程中,藉由適當的蝕刻氣體,與在第一半導體區域606及第二半導體區域608的暴露表面上形成的第三材料的磊晶層相比,在介電層610的暴露表面上形成的第三材料的非晶層可以較快速率蝕刻。因此,所組合的第一沉積製程及第一蝕刻製程的總結果可以係在第一半導體區域606及第二半導體區域608的暴露表面上磊晶生長第三材料,同時最小化第三材料在介電層610的暴露表面上的生長(若有)。
在一些實施例中,沉積氣體包括含矽前驅物、含鍺前驅物、及摻雜劑源。含矽前驅物可包括矽烷(SiH
4)、二矽烷(Si
2H
6)、四矽烷(Si
4H
10)、或其組合。含鍺前驅物可包括鍺烷(GeH
4)、四氯化鍺(GeCl
4)、及二鍺烷(Ge
2H
6)。摻雜劑源可包括例如硼或鎵,取決於第二接觸層618的期望的導電特性。摻雜劑源可包括前驅物二硼烷(B
2H
6)。蝕刻氣體包括蝕刻劑氣體及載體氣體。蝕刻劑氣體可包括含鹵素氣體,諸如氯化氫(HCl)、氯氣(Cl
2)、或氟化氫(HF)。載體氣體可包括氮氣(N
2)、氬氣(Ar)、氦氣(He)、或氫氣(H
2)。
第一沉積製程及第一蝕刻製程可在小於約450℃的低溫下並且在5 Torr與600 Torr之間的壓力下執行。
第一沉積及第二蝕刻製程的循環可按需要重複以獲得期望厚度的第一接觸層616及第二接觸層618。第一接觸層616及第二接觸層618的厚度可在約30 Å與約100 Å之間。
在方塊530中,執行圖案化製程以在第二半導體區域608上方形成圖案化堆疊620以便覆蓋第二接觸層618,如第6C圖所示。圖案化製程可使用習知的光微影圖案化製程執行。
圖案化堆疊620可使用平坦化填充製程(例如,旋塗)沉積到半導體結構600的暴露表面上,並且後續藉由適宜的微影及蝕刻製程圖案化。圖案化堆疊620可由有機介電層(organic dielectric layer; ODL)、矽抗反射塗層(silicon anti-reflective coating; SiARC)、或光阻劑形成。
在方塊540中,執行選擇性移除製程(SRP)以對第一半導體區域606(例如,矽(Si))及介電層610(例如,二氧化矽(SiO
2)或氮化矽(Si
3N
4))選擇性地移除第一接觸層616(例如,鍺矽(SiGe)),如第6D圖所示。SRP可在處理腔室中執行,諸如第1圖所示的處理腔室124、或第4圖所示的處理腔室400。
SRP包括使用由含氟前驅物(例如,三氟化氮(NF
3))形成的電漿流出物的電漿蝕刻。來自遠端電漿源(例如,第4圖所示的遠端電漿源224)的電漿流出物流動到基板處理區域(例如,第4圖所示的基板處理區域428)中。電漿流出物與半導體結構600的暴露表面反應並且選擇性移除第一接觸層616(例如,鍺矽(SiGe)),同時非常緩慢地移除第一半導體區域606(例如,矽(Si))。通常而言,針對所有
X>
Y,本文描述的SRP用於與Si
(1-
Y)
Ge
Y 相比較快地移除Si
(1-
X)
Ge
X (包括鍺,亦即,X=1)。在一些實施例中,鍺矽的蝕刻選擇性部分由在腔室電漿區域(例如,第4圖所示的腔室電漿區域426)與基板處理區域(例如,第4圖所示的基板處理區域428)之間定位的離子抑制器(例如,第4圖所述的穿孔隔板422)的存在導致。
含氟前驅物包括三氟化氮、氟化碳、原子氟、雙原子氟、氟鹵間化合物(例如,三氟化溴、三氟化氯)、六氟化硫、二氟化氙、或其組合。稀釋劑氣體(例如,氬氣(Ar)、氦氣(He)、氮氣(N
2)、或其組合)亦流動到腔室電漿區域中,其中該稀釋劑氣體同時在電漿中連同含氟前驅物激發。稀釋劑氣體降低電漿流出物的擴散率並且因此增加鍺矽的蝕刻選擇性。
在一些實施例中,含氟前驅物(例如,三氟化氮(NF
3))以在約5 sccm(標準立方公分每分鐘)與約40 sccm之間的流動速率供應,氬氣(Ar)以在約4 sccm與約1500 sccm之間的流動速率供應,氦氣(He)以在約100 sccm與約5000 sccm之間的流動速率供應,並且氮氣(N
2)以在約100 sccm與約5000 sccm之間的流動速率供應。SRP可在約-20℃與約60℃之間的溫度下並且在1 Torr與50 Torr之間的壓力下執行。鍺矽(SiGe)(鍺(Ge)的比率為30%)對磷摻雜的矽(Si:P)的蝕刻選擇性可高於200:1,對熱氧化物(SiO
x)的蝕刻選擇性高於500:1,並且對氮化矽(Si
3N
4)的蝕刻選擇性高於500:1。
在方塊550中,執行習知的電漿灰化製程以移除圖案化堆疊620,如第6E圖所示。電漿灰化製程可在處理腔室中執行,諸如第1圖所示的處理腔室122、或第2圖所示的處理腔室200。
電漿灰化製程可以使用由包括氧氣(O
2)的氣體形成的電漿。灰化製程可以使用濕式清潔製程,該濕式清潔製程使用溶液,諸如硫酸(H
2SO
4)及過氧化氫(H
2O
2)的混合物,以移除半導體結構600上的圖案化堆疊620的殘留物。
在方塊560中,執行第二沉積製程,如第6F圖所示。第二沉積製程可各自在處理腔室中執行,諸如第1圖所示的處理腔室126、128、或130,或第3圖所示的處理腔室300。
在第二沉積製程中,金屬層622在第一半導體區域606的暴露表面及第二接觸層618上形成。金屬層622接觸第二接觸層618並且提供在將在第二開口614內形成的接觸插塞與第二半導體區域608之間的電氣連接,同時維持穿過其的電氣連接。金屬層622可由金屬材料形成,諸如鈦(Ti)、鈷(Co)、鎳(Ni)、鉬(Mo)、或鉭(Ta)、或其矽化物。
在一些實施例中,金屬源可包括前驅物,該前驅物包括鈦(Ti)、鉭(Ta)、鈷(Co)、鎳(Ni)、或鉬(Mo)或其組合。第二沉積製程可各自在約300℃與約800℃之間的溫度下並且在1 Torr與50 Torr之間的壓力下執行。
在第二沉積製程中,阻障金屬層624亦可以在第一開口612及第二開口614的暴露的內表面、及介電層610的暴露表面上形成。阻障金屬層624保護金屬層622並且允許在第一開口612及第二開口614中成核及生長接觸插塞,如下文論述。阻障金屬層624可由阻障金屬材料形成,該阻障金屬材料係氮化鈦(TiN)、或氮化鉭(TaN)。在一些實施例中,金屬層622係藉由使用尖峰退火製程由阻障金屬層624的一部分形成的矽化物層。在一些其他實施例中,金屬層622係藉由在形成阻障金屬層624之前執行的單獨選擇性沉積製程形成的矽化物層。
在方塊560中執行的第二沉積製程可包括在約100℃與約300℃之間的溫度下在處理腔室(諸如第1圖所示的處理腔室126、128、或130)中的任何適當的沉積製程,諸如原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、或類似者。
在方塊570中,執行金屬填充製程以在第一開口612中形成第一接觸插塞626並且在第二開口614中形成第二接觸插塞628,如第6G圖所示。第一接觸插塞626及第二接觸插塞628可由接觸插塞金屬材料形成,諸如鎢(W)、鈷(Co)、釕(Ru)、或鉬(Mo)。第一接觸插塞626及第二接觸插塞628可包括具有期望功函數的金屬。方塊570中的金屬填充製程可包括在處理腔室(諸如第1圖所示的處理腔室126、128、或130)中使用含鎢前驅物(諸如WF
6)或含鈷前驅物的化學氣相沉積(CVD)製程。
在金屬填充製程之後,半導體結構600可平坦化,諸如藉由使用化學機械平坦化(CMP)製程。
替代實例
第7圖描繪了根據本揭示的第二實施例的在半導體結構800中形成接觸層的方法700的製程流程圖。第8A圖、第8B圖、第8C圖、第8D圖、及第8E圖係對應於方法700的各個狀態的半導體結構800的一部分的橫截面圖。應當理解,第8A圖、第8B圖、第8C圖、第8D圖、及第8E圖僅示出了半導體結構800的部分示意圖,並且半導體結構800可含有任何數量的電晶體區段及具有如圖式中示出的態樣的額外材料。亦應當注意,儘管相繼描述了第7圖中示出的方法,包括已經省略及/或添加的一或多個操作及/或已經以另一期望次序重新佈置的其他製程序列落入本文提供的揭示內容的實施例的範疇內。在以下描述中,相同的元件符號用於實質上與第一實施例的彼等相同的部件,並且可省略重複部件的描述。
方法700開始於方塊710中的預清潔製程。方塊710中的預清潔製程通常與方塊510中的預清潔製程相同。方塊710中的預清潔製程可定製為使得在第二半導體區域608的暴露表面(例如,鍺矽(SiGe))上的第三材料(例如,鍺矽(SiGe))的磊晶層的生長速率高於在第一半導體區域606的暴露表面(例如,矽(Si))上的第三材料(例如,鍺矽(SiGe))的磊晶層的生長速率。用於控制預清潔製程的旋鈕可包括氣體化學物質、氣體比率、氣體流動速率、基板溫度、溫度梯度、腔室壓力、電源的電力及/或頻率、RF激發頻率、RF電力的工作週期及/頻率、蝕刻時間、或其組合。如上文論述,後續沉積的磊晶層的生長速率的調節可以藉由控制或調整在第一半導體區域606及第二半導體區域608的表面處設置的材料的組成、及/或在執行預清潔製程之後更改在第一半導體區域606及第二半導體區域608的表面處的材料的晶體結構來調整。
在方塊720中,如第8B圖所示,執行第一選擇性沉積製程以在第一開口612內的第一半導體區域606的暴露表面上磊晶形成第一接觸層816,並且在第二開口614內的第二半導體區域608的暴露表面上磊晶形成第二接觸層818。方塊720中的第一選擇性沉積製程可以通常與方塊520中的第一選擇性沉積製程相同。在一些實施例中,歸因於執行方塊710中的預清潔製程的方式及因此在第一選擇性沉積製程期間第一半導體區域606及第二半導體區域608的表面狀態,在相同的處理時間段期間第二接觸層818將生長到與第一接觸層816的厚度相比較大的厚度。
在方塊720的一些其他實施例中,調整及/或控制用於同時形成第二接觸層818及第一接觸層816的處理參數,使得在相同的處理時間段期間在第二半導體區域608上形成的第二接觸層818的厚度大於在第一半導體區域606上形成的第一接觸層816的厚度。據信,藉由控制一或多個沉積處理參數(例如,溫度、製程壓力、前驅物氣體組成等),在含有鍺矽(SiGe)的第二半導體區域608上的含有鍺矽(SiGe)的第二接觸層818的生長速率可以顯著大於在含有矽的第一半導體區域606上的含有鍺矽(SiGe)的第一接觸層816的生長速率。
在方塊720實例的任一者中,第一接觸層816可以形成到在約5 Å與約100 Å之間的厚度並且第二接觸層818可以形成到在約30 Å與約100 Å之間的厚度,其中第一接觸層816的厚度小於第二接觸層818的厚度。
在方塊730中,執行選擇性移除製程(SRP)以對第一半導體區域606(例如,矽(Si))及介電層610(例如,二氧化矽(SiO
2)或氮化矽(Si
3N
4))選擇性地移除第一接觸層816(例如,鍺矽(SiGe)),如第8C圖所示。方塊730中的SRP與方塊540中的SRP相同。然而,暴露第二接觸層818(不同於藉由如第6C圖及第6D圖所示的圖案化堆疊620覆蓋的第二接觸層618),並且因此亦選擇性移除第二接觸層818。在此製程中,移除一定量的第一接觸層816及第二接觸層818,諸如所有第一接觸層816及因此使一定量的第二接觸層818餘留在第二半導體區域608上方,歸因於第二接觸層818相對於在方塊720期間形成的第一接觸層816增加的厚度。方塊720中的第一選擇性沉積製程及方塊730中的SRP的循環可按需要重複以獲得期望厚度的第二接觸層818。第二接觸層618的厚度可在約30 Å與約100 Å之間。
在方塊740中,執行第二沉積製程以形成金屬層622及阻障金屬層624,如第8D圖所示。在方塊740中提供的第二沉積製程可以與方塊560中的第二沉積製程相同。
在方塊750中,執行金屬填充製程以在第一開口612中形成第一接觸插塞626並且在第二開口614中形成第二接觸插塞628,如第6E圖所示。在方塊750中提供的金屬填充製程可以與方塊670中的金屬填充製程相同。
本文描述的實施例提供了用於在電晶體結構的所選部分上的溝槽內形成接觸磊晶層的方法及系統。接觸溝槽結構包括在相鄰裝置模組之間的溝槽內形成的金屬接觸插塞、及在裝置模組中的接觸插塞與基於矽的通道之間介接的觸點。觸點藉由選擇性沉積製程形成,從而減小寄生電阻。金屬接觸插塞藉由沉積每個沉積製程(deposition-each-deposition process)無空隙地形成,從而減小接觸電阻。接觸磊晶層可係在p型MOS裝置的暴露表面(例如,鍺矽)上形成的p型鍺矽,而沒有磊晶層在n型MOS(例如,矽)或在p型MOS裝置及n型MOS裝置上方形成的介電層上形成。方法及系統不需要使用光遮罩圖案化磊晶層,並且因此減少對所製造的半導體結構的損壞。
儘管上述內容涉及本揭示的實施例,本揭示的其他及進一步實施例可在不脫離其基本範疇的情況下設計,並且其範疇由以下申請專利範圍決定。
100:處理系統
102:工廠介面
104:裝載閘腔室
106:裝載閘腔室
108:傳遞腔室
110:傳遞腔室
112:傳遞機器人
114:傳遞機器人
116:固持腔室
118:固持腔室
120:處理腔室
122:處理腔室
124:處理腔室
126:處理腔室
128:處理腔室
130:處理腔室
132:對接站
134:工廠介面機器人
136:前開式晶圓傳送盒(FOUP)
138:葉片
140:埠
142:埠
144:埠
146:埠
148:埠
150:埠
152:埠
154:埠
156:埠
158:埠
160:埠
162:埠
164:埠
166:埠
168:系統控制器
170:中央處理單元(CPU)
172:記憶體
174:支援電路
200:處理腔室
202:腔室主體
204:蓋組件
206:支撐組件
208:真空泵
210:真空埠
212:控制器
214:處理區域
216:第一板
218:第二板
220:第三板
222:錐形腔室
224:遠端電漿源
226:氣體源
228:開口
230:體積
232:第四板
234:中心導管
236:第五板
238:混合腔室
240:第六板
242:開口
244:入口
246:入口
248:第一氣體源
250:第二氣體源
252:圓柱形通道
254:孔
256:圓柱形通道
258:孔
260:第一氣體分配器
262:穿孔
264:阻擋板
266:第二氣體分配器
268:氣體入口
270:基板支撐件
272:基板
274:致動器
276:軸件
278:升舉銷
300:處理腔室
302:外殼結構
304:石英腔室
306:上部石英腔室
308:下部石英腔室
310:處理體積
312:氣體分配組件
314:出口埠
316:基板支撐件
318:基板
320:縱軸
322:表面
324A:上部燈模組
324B:下部燈模組
326:上部石英窗
328:下部石英窗
330:入口
332:出口
334:流動路徑
336:襯墊
338:徑向方向
340A:氣體源
340B:氣體源
342:IR燈
344:孔
346:穿孔板
348:通道
400:處理腔室
402:腔室主體
404:蓋組件
406:支撐組件
408:真空泵
410:真空埠
412:遠端電漿系統(RPS)
414:氣體入口組件
416:第一通道
418:第二通道
420:蓋
422:穿孔隔板
424:絕緣環
426:腔室電漿區域
428:基板處理區域
430:過孔
432:中空體積
434:小孔
436:最小直徑
438:長度
440:基板支撐件
442:基板
444:致動器
446:軸件
448:升舉銷
500:方法
510:方塊
520:方塊
530:方塊
540:方塊
550:方塊
560:方塊
570:方塊
600:半導體結構
602:第一電晶體裝置
604:第二電晶體裝置
606:第一半導體區域
608:第二半導體區域
610:介電層
612:第一開口
614:第二開口
616:第一接觸層
618:第二接觸層
620:圖案化堆疊
622:金屬層
624:阻障金屬層
626:第一接觸插塞
628:第二接觸插塞
700:方法
710:方塊
720:方塊
730:方塊
740:方塊
750:方塊
800:半導體結構
818:第二接觸層
為了能夠詳細理解本揭示的上述特徵所用方式,可參考實施例進行對上文簡要概述的本揭示的更具體描述,一些實施例在附圖中示出。然而,將注意,附圖僅示出本揭示的典型實施例,並且由此不被認為限制其範疇,因為本揭示可允許其他等同有效的實施例。
第1圖係根據本揭示的一或多個實施例的多腔室處理系統的示意性俯視圖。
第2A圖係根據一或多個實施例的處理腔室的橫截面圖。
第2B圖係第2A圖的處理腔室的一部分的放大視圖。
第3圖係根據一或多個實施例的處理腔室的橫截面圖。
第4圖係根據一或多個實施例的處理腔室的橫截面圖。
第5圖描繪了根據本揭示的第一實施例的在半導體結構中形成接觸層的方法的製程流程圖。
第6A圖、第6B圖、第6C圖、第6D圖、第6E圖、第6F圖、及第6G圖係對應於第5圖的方法的各個狀態的半導體結構的一部分的橫截面圖。
第7圖描繪了根據本揭示的第二實施例的在半導體結構中形成接觸層的方法的製程流程圖。
第8A圖、第8B圖、第8C圖、第8D圖、及第8E圖係對應於第7圖的方法的各個狀態的半導體結構的一部分的橫截面圖。
為了便於理解,相同元件符號在可能的情況下已經用於標識圖中共有的相同元件。可以預期,一個實施例的元件及特徵可有利地併入其他實施例中,而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
600:半導體結構
602:第一電晶體裝置
604:第二電晶體裝置
606:第一半導體區域
608:第二半導體區域
610:介電層
612:第一開口
614:第二開口
618:第二接觸層
Claims (19)
- 一種在一半導體結構中形成一電氣觸點的方法,包含以下步驟: 在一基板上形成的複數個第一半導體區域及複數個第二半導體區域的暴露表面上執行一預清潔製程,其中該複數個第一及第二半導體區域的該等暴露表面各自設置在該基板上方設置的一介電層中形成的開口內; 執行一第一選擇性磊晶沉積製程以在該等第一半導體區域的該等暴露表面上形成一第一接觸層並且在該等第二半導體區域的該暴露表面上形成一第二接觸層; 執行一圖案化製程以形成一圖案化堆疊,其中該圖案化堆疊包含一圖案化層,該圖案化層包含在該介電層中的每個開口內設置的該第一接觸層上方形成的開口及在該介電層中的每個開口內設置的每個第二接觸層上方設置的該圖案化層的一部分;以及 執行一選擇性移除製程以對該複數個第一半導體區域、該介電層、及該圖案化層選擇性地移除該第一接觸層。
- 如請求項1所述的方法,其中 在該基板上形成的該等第一半導體區域包含矽, 在該基板上形成的該等第二半導體區域包含鍺矽,並且 該第一接觸層及該第二接觸層包含鍺矽。
- 如請求項1所述的方法,其中 該圖案化堆疊包含選自有機介電層、矽抗反射塗層、及光阻劑的材料。
- 如請求項1所述的方法,其中該選擇性移除製程在以下條件下執行: 在-20℃與60℃之間的一溫度, 在1 Torr 與50 Torr之間的一壓力, 在約5 sccm與40 sccm之間的一含氟前驅物的一流動速率, 在4 sccm與1500 sccm之間的氬氣(Ar)的一流動速率, 在100 sccm與5000 sccm之間的氦氣(He)的一流動速率,以及 在100 sccm與5000 sccm之間的氮氣(N 2)的一流動速率。
- 如請求項1所述的方法,進一步包含以下步驟: 在該選擇性移除製程之後,執行一灰化製程以移除該圖案化堆疊。
- 如請求項5所述的方法,進一步包含以下步驟: 在該灰化製程之後,執行一第二沉積製程以在該等第一半導體區域的一暴露表面及該等第二半導體區域上形成的該第二接觸層的一暴露表面上形成一金屬層。
- 如請求項6所述的方法,其中 該金屬層包含選自矽化鈦(Ti)、矽化鈷(Co)、矽化鎳(Ni)、矽化鉬(Mo)、及矽化鉭(Ta)的材料。
- 一種在一半導體結構中形成一接觸層的方法,該方法包含以下步驟: 在一基板上形成的複數個第一半導體區域及複數個第二半導體區域的暴露表面上執行一預清潔製程,其中該複數個第一及第二半導體區域的該等暴露表面各自設置在該基板上方設置的一介電層中形成的開口內; 執行一第一選擇性磊晶沉積製程以同時在該等第一半導體區域的該暴露表面上形成具有一第一厚度的一第一接觸層並且在該等第二半導體區域的該暴露表面上形成具有一第二厚度的一第二接觸層,其中該第二厚度大於該第一厚度;以及 執行一選擇性移除製程以對該複數個第一半導體區域、及該介電層選擇性地移除該第一接觸層及該第二接觸層,直到該第一接觸層實質上從該等第一半導體區域移除並且該第二接觸層的一部分餘留在該等第二半導體區域上。
- 如請求項8所述的方法,其中 在該基板上形成的該等第一半導體區域包含矽, 在該基板上形成的該等第二半導體區域包含鍺矽,並且 該第一接觸層及該第二接觸層包含鍺矽。
- 如請求項8所述的方法,其中該選擇性移除製程在以下條件下執行: 在-20℃與60℃之間的一溫度, 在1 Torr 與50 Torr之間的一壓力, 在約5 sccm與40 sccm之間的一含氟前驅物的一流動速率, 在4 sccm與1500 sccm之間的氬氣(Ar)的一流動速率, 在100 sccm與5000 sccm之間的氦氣(He)的一流動速率,以及 在100 sccm與5000 sccm之間的氮氣(N 2)的一流動速率。
- 如請求項8所述的方法,進一步包含以下步驟: 執行一第二選擇性磊晶沉積製程以在該等第一半導體區域的一暴露表面及該等第二半導體區域上形成的該第二接觸層的一暴露表面上形成一金屬層。
- 如請求項11所述的方法,其中 該金屬層包含選自矽化鈦(Ti)、矽化鈷(Co)、矽化鎳(Ni)、矽化鉬(Mo)、及矽化鉭(Ta)的材料。
- 一種處理系統,包含: 一第一處理腔室; 一第二處理腔室; 一第三處理腔室;以及 一系統控制器,經配置為: 在該第一處理腔室中在一基板上形成的複數個第一半導體區域及複數個第二半導體區域的暴露表面上執行一預清潔製程; 在該第二處理腔室中執行一第一選擇性沉積製程以在該等第一半導體區域的該等暴露表面上形成一第一接觸層並且在該基板的該等第二半導體區域的該暴露表面上形成一第二接觸層;以及 在該第三處理腔室中執行一選擇性移除製程以對該等第一半導體區域選擇性地移除該第一接觸層。
- 如請求項13所述的處理系統,其中該系統控制器進一步經配置為在該等第一、第二、及第三處理腔室之中傳遞該基板,而不破壞真空環境。
- 如請求項13所述的處理系統,其中 在該基板上形成的該等第一半導體區域包含矽, 在該基板上形成的該等第二半導體區域包含鍺矽,並且 該第一接觸層及該第二接觸層包含鍺矽。
- 如請求項13所述的處理系統,其中在該第三處理腔室中的該選擇性移除製程在以下條件下執行: 在-20℃與60℃之間的一溫度, 在1 Torr 與50 Torr之間的一壓力, 在約5 sccm與40 sccm之間的一含氟前驅物的一流動速率, 在4 sccm與1500 sccm之間的氬氣(Ar)的一流動速率, 在100 sccm與5000 sccm之間的氦氣(He)的一流動速率,以及 在100 sccm與5000 sccm之間的氮氣(N 2)的一流動速率。
- 如請求項13所述的處理系統,進一步包含: 一第四處理腔室,其中該系統控制器進一步經配置為: 在該第四處理腔室中執行一第二沉積製程以在該等第一半導體區域的一暴露表面及在該基板上形成的第二半導體區域上形成的該第二接觸層的一暴露表面上形成一金屬層,該金屬層包含選自矽化鈦(Ti)、矽化鈷(Co)、矽化鎳(Ni)、矽化鉬(Mo)、及矽化鉭(Ta)的材料。
- 如請求項17所述的處理系統,進一步包含: 一第五處理腔室,其中該系統控制器進一步經配置為: 在該第五處理腔室中執行一保形沉積製程以在該金屬層上形成一阻障金屬層,該阻障金屬層包含選自氮化鈦(TiN)及氮化鉭(TaN)的材料。
- 如請求項18所述的處理系統,進一步包含: 一第六處理腔室; 其中該系統控制器進一步經配置為在該第六處理腔室中在該第四處理腔室中的該第二沉積製程之前並且在該第三處理腔室中的該選擇性移除製程之後,執行一灰化製程以移除一圖案化堆疊。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202263332622P | 2022-04-19 | 2022-04-19 | |
US63/332,622 | 2022-04-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202343548A true TW202343548A (zh) | 2023-11-01 |
Family
ID=88420383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112112510A TW202343548A (zh) | 2022-04-19 | 2023-03-31 | 用於cmos裝置的觸點形成處理 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230377997A1 (zh) |
KR (1) | KR20230149249A (zh) |
TW (1) | TW202343548A (zh) |
WO (1) | WO2023204918A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090004850A1 (en) * | 2001-07-25 | 2009-01-01 | Seshadri Ganguli | Process for forming cobalt and cobalt silicide materials in tungsten contact applications |
US7863201B2 (en) * | 2008-03-24 | 2011-01-04 | Samsung Electronics Co., Ltd. | Methods of forming field effect transistors having silicided source/drain contacts with low contact resistance |
US10297586B2 (en) * | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
CN111902912A (zh) * | 2018-03-26 | 2020-11-06 | 朗姆研究公司 | 用于金属互连层的中间层 |
US11232947B1 (en) * | 2020-09-01 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company Limited | Ammonium fluoride pre-clean protection |
-
2023
- 2023-03-20 WO PCT/US2023/015640 patent/WO2023204918A1/en unknown
- 2023-03-20 US US18/123,783 patent/US20230377997A1/en active Pending
- 2023-03-31 TW TW112112510A patent/TW202343548A/zh unknown
- 2023-04-17 KR KR1020230049966A patent/KR20230149249A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023204918A1 (en) | 2023-10-26 |
US20230377997A1 (en) | 2023-11-23 |
KR20230149249A (ko) | 2023-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110249417B (zh) | 用于深沟槽内的低温选择性外延的方法及设备 | |
US9419107B2 (en) | Method for fabricating vertically stacked nanowires for semiconductor applications | |
CN107533962B (zh) | 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法 | |
KR20180085807A (ko) | 세정 방법 | |
JP2016528734A (ja) | エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置 | |
US10861722B2 (en) | Integrated semiconductor processing | |
US20150118832A1 (en) | Methods for patterning a hardmask layer for an ion implantation process | |
TWI819802B (zh) | 底部隔離之形成 | |
TWI727389B (zh) | 使用自組裝單層的選擇性沉積的方法 | |
US9305796B2 (en) | Methods for etching silicon using hydrogen radicals in a hot wire chemical vapor deposition chamber | |
KR20210158862A (ko) | 인-시튜 원자층 증착 프로세스 | |
US20150371889A1 (en) | Methods for shallow trench isolation formation in a silicon germanium layer | |
US20210233778A1 (en) | Etching method, substrate processing apparatus, and substrate processing system | |
TW202343548A (zh) | 用於cmos裝置的觸點形成處理 | |
US20240014075A1 (en) | Contact formation process for cmos devices | |
US20240014076A1 (en) | Selective capping of contact layer for cmos devices | |
US20240018647A1 (en) | Oxidation barriers with cvd soak processes | |
US20240088222A1 (en) | Uniform epitaxial growth over crystalline template | |
TW202418476A (zh) | 用於cmos元件之觸點形成製程 | |
US20240203742A1 (en) | Contact layer formation with microwave annealing for nmos devices | |
CN111180359B (zh) | 集成半导体处理 | |
TW202418374A (zh) | 用於cmos元件的接觸層之選擇性覆蓋 | |
TW202418355A (zh) | Cvd浸泡製程的氧化阻障層 |