TW202338064A - 蝕刻液組成物及蝕刻方法 - Google Patents

蝕刻液組成物及蝕刻方法 Download PDF

Info

Publication number
TW202338064A
TW202338064A TW112103568A TW112103568A TW202338064A TW 202338064 A TW202338064 A TW 202338064A TW 112103568 A TW112103568 A TW 112103568A TW 112103568 A TW112103568 A TW 112103568A TW 202338064 A TW202338064 A TW 202338064A
Authority
TW
Taiwan
Prior art keywords
liquid composition
etching liquid
etching
acid
etched
Prior art date
Application number
TW112103568A
Other languages
English (en)
Inventor
稻積大貴
清水壽和
吉田勇喜
Original Assignee
日商關東化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商關東化學股份有限公司 filed Critical 日商關東化學股份有限公司
Publication of TW202338064A publication Critical patent/TW202338064A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • ing And Chemical Polishing (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明所欲解決的問題在於提供一種蝕刻液組成物，能夠以抑制的蝕刻速率對於作為蝕刻對象的金屬賦予良好的蝕刻表面形狀。 本發明的解決手段是一種蝕刻液組成物，其中，該蝕刻液組成物含有(A)硝酸、(B)乙酸、(C)氮基參(亞甲基膦酸)、(D)鹵素化合物、及(E)水。

Description

蝕刻液組成物及蝕刻方法
本發明有關一種蝕刻液組成物、及使用了該蝕刻液組成物之蝕刻方法。
近年來，電子器件的高速處理化、大容量化顯著進展，尤其由於採用像在垂直於矽平面的方向上積層記憶體元件而成的三維反及閘(3D NAND)型快閃記憶體這樣的三維結構，而正在推進記憶體的大容量化。3D NAND型快閃記憶體的容量取決於積層數量等，因此目前亦正在持續探討進一步增加積層數量。
然而，在將鎢用於閘極薄膜而得的當前的3D NAND型快閃記憶體中，有因各層的薄膜化導致訊號延遲的疑慮，該薄膜化以抑制因積層數量的增加導致垂直方向的尺寸增為目的。為了打破此疑慮，考慮更加降低閘極薄膜材料具有的電阻，正在研究於下一代將閘極薄膜材料從鎢電極取代為鉬(Mo)電極。為了使用鉬電極並且製造高深寬比結構(積層數量非常大)3D NAND型快閃記憶體，尋求一種能夠精緻地製作希望的三維結構之蝕刻液。
專利文獻1揭示了一種觸控面板感測器的製造方法，其包含以下步驟：使用包含水、磷酸、硝酸及乙酸之金屬層用蝕刻液，來以規定圖案選擇性地蝕刻鋁(Al)、鋁合金、銀(Ag)或銀合金。 專利文獻2揭示了一種液體組成物，用以蝕刻被形成於氧化銦鎵鋅(IGZO)上的銅或以銅作為主成分之金屬化合物，該液體組成物包含：(A)過氧化氫、(B)不含氟原子之酸、(C)選自由膦酸類、磷酸酯類、1H-四唑-1-乙酸、1H-四唑-5-乙酸及4-胺基-1,2,4-***所組成之群組中的1種以上的化合物、及(D)水。 專利文獻3揭示了一種液體組成物，用以蝕刻被形成於IGZO上的銅或以銅作為主成分之金屬化合物，該液體組成物包含：(A)過氧化氫、(B)不含氟原子之酸、(C)氟離子供給源、(D)選自由胺基三(亞甲基膦酸)、N,N,N’,N’-乙二胺肆(亞甲基膦酸)、二乙三胺五(亞甲基膦酸)、雙(六亞甲基)三胺五(亞甲基膦酸)及五乙六胺八(亞甲基膦酸)所組成之群組中的1種以上的化合物、(E)過氧化氫穩定劑、及(F)水。 專利文獻4揭示了一種蝕刻液組成物，用以對鎢膜和氮化鈦膜總括地進行蝕刻處理，該蝕刻液組成物包含硝酸及水。 專利文獻5揭示了一種蝕刻溶液，適合於含鎢之金屬和含氮化鈦(TiN)之材料的兩方，該蝕刻溶液包含：氧化劑、含氟蝕刻化合物、有機溶劑、螯合劑、防腐劑、及界面活性劑。
專利文獻6揭示了一種蝕刻液組成物，其特徵在於，包含：過氧化氫、蝕刻抑制劑、螯合劑、蝕刻添加劑、氧化物半導體保護劑及pH值調節劑；相對於組成物的總重量，該蝕刻液組成物包含0.1重量%至3重量%的前述氧化物半導體保護劑。 專利文獻7揭示了一種蝕刻液組成物，其含有磷酸、硝酸、一分子中含有3個以上胺基之聚伸烷基聚胺及水，該蝕刻液組成物用於具有至少1層的鉬或鉬合金的金屬薄膜之金屬膜的蝕刻。 專利文獻8揭示了一種技術，是形成導電性圖案的方法，包含在基板上形成第一導電層和第二導電層之步驟，其中，第一導電層是氮化鈦，第二導電層是鎢，使用包含磷酸、硝酸、輔助氧化劑及水之蝕刻劑組成物(其中，蝕刻劑組成物中不存在有過氧化氫、乙酸、氫氧化物及氫氟酸)來蝕刻第一導電層和第二導電層，蝕刻劑組成物對於金屬氮化物和第二金屬具有實質上相同的蝕刻速率。 專利文獻9揭示了一種方法，是在基板上形成金屬障壁層和金屬層並蝕刻金屬障壁層和金屬層之方法，其中，該方法使用一種蝕刻液組成物，該蝕刻液組成物包含：規定的氧化劑、包含由式(I)表示的化合物之蝕刻抑制劑、規定的金屬氧化物增溶劑。 [先前技術文獻] (專利文獻)
專利文獻1：日本特開2012-164079號公報 專利文獻2：日本特開2016-108659號公報 專利文獻3：日本特開2016-111342號公報 專利文獻4：日本特開2018-006715號公報 專利文獻5：日本特開2019-165225號公報 專利文獻6：日本特開2019-165240號公報 專利文獻7：日本特開2013-237873號公報 專利文獻8：美國US2015/0200112A1 專利文獻9：美國US11,028,488B2
[發明所欲解決的問題] 由此，雖然開發了各種蝕刻液組成物，但是仍需要一種能夠形成更良好的圖案之蝕刻液組成物。因此，有鑑於上述以往的問題，本發明所欲解決的問題在於提供一種蝕刻液組成物，能夠以抑制的蝕刻速率對於作為蝕刻對象的金屬賦予良好的蝕刻表面形狀。又，本發明所欲解決的另一問題在於提供一種該蝕刻液組成物的製造方法及使用了該蝕刻液組成物之蝕刻方法。 [解決問題的技術手段]
本發明人發現一種蝕刻液組成物，其中，該蝕刻液組成物含有(A)硝酸、(B)乙酸、(C)氮基參(亞甲基膦酸)、(D)鹵素化合物、及(E)水，該蝕刻液組成物能夠以得到抑制的蝕刻速率對於作為蝕刻對象的金屬賦予良好的蝕刻表面形狀，進一步進展研究的結果，從而完成本發明。
亦即，本發明有關以下技術。 [1]一種蝕刻液組成物，其中， 該蝕刻液組成物含有(A)硝酸、(B)乙酸、(C)氮基參(亞甲基膦酸)、(D)鹵素化合物、及(E)水。 [2]如[1]所述之蝕刻液組成物，其中，(D)鹵素化合物的濃度以蝕刻液組成物為基準計，高於0.05M。 [3]如[1]或[2]所述之蝕刻液組成物，其中，該蝕刻液組成物進一步含有(F)1-羥基乙烷-1,1-二膦酸。 [4]如[1]～[3]中任一項所述之蝕刻液組成物，其中，(D)鹵素化合物是氯化物。 [5]如[1]～[4]中任一項所述之蝕刻液組成物，其中，該蝕刻液組成物不含有過氧化物。 [6]如[1]～[5]中任一項所述之蝕刻液組成物，其中，該蝕刻液組成物用於對鉬或包含鉬之金屬進行蝕刻處理。 [7]如[1]～[6]中任一項所述之蝕刻液組成物，其中，用於製作具有三維結構之圖案。 [8]一種凹陷的形成方法，該方法包含利用[1]～[7]中任一項所述之蝕刻液組成物進行處理之步驟。 [9]一種蝕刻方法，使用了[1]～[7]中任一項所述之蝕刻液組成物，其中，該蝕刻液組成物的溫度為15℃～50℃。 [發明的功效]
根據本發明，能夠提供一種蝕刻液組成物，能夠以抑制的蝕刻速率對於作為蝕刻對象的金屬賦予良好的蝕刻表面形狀。
尤其當在交互積層有多層的包含鉬的閘極薄膜和絕緣膜之3D NAND型快閃記憶體的製造時使用本發明的蝕刻液組成物時，即使在單位單元的深寬比較大的情況下，能夠在整個單位單元以幾乎均勻的凹陷量(蝕刻量)蝕刻閘極薄膜，並且，蝕刻後的閘極薄膜表面的形狀亦良好。 亦即，本發明的組成物藉由含有規定的水濃度，不僅能夠賦予良好的蝕刻表面形狀，即使在多層積層體中，亦能夠以幾乎均勻的凹陷量(蝕刻量)蝕刻上層和下層。 進一步，藉由調節乙酸等的含量，能夠避免消防法中的危險物組成。
以下，根據本發明的較佳實施形態，詳細地說明本發明。 本發明的蝕刻液組成物是一種蝕刻液組成物，其中，該蝕刻液組成物含有(A)硝酸、(B)乙酸、(C)氮基參(亞甲基膦酸)、(D)鹵素化合物、及(E)水。藉由所述蝕刻液組成物，能夠以得到抑制的蝕刻速率對於作為蝕刻對象的金屬賦予良好的蝕刻表面形狀。
在本說明書中，單位「M」意指「mol/L」。 在本說明書中，數值範圍「a～b」意指「a以上且b以下」。
本發明的蝕刻液組成物含有(A)硝酸、(B)乙酸、(C)氮基參(亞甲基膦酸)、(D)鹵素化合物、及(E)水。 (A)硝酸是一種使作為蝕刻對象的金屬氧化且有助於溶解之成分。(A)硝酸的含量並無特別限定，從表面形狀的平滑化的觀點來看，較佳是以蝕刻液組成物為基準計高於2.00M。更佳是高於2.00M且4.00M以下，進一步更佳是2.50～3.50M。
(B)乙酸是一種有助於蝕刻液組成物中的水濃度的減少低減之成分。(B)乙酸的含量並無特別限定，從避免危險物組成的觀點來看，較佳是8.0M以下，更佳是7.8M以下，進一步更佳是7.6M。
(C)氮基參(亞甲基膦酸)被認為能夠吸附在蝕刻對象的金屬表面，並在不改變水濃度的情形下抑制溶解反應。在本說明書中，氮基參(亞甲基膦酸)亦稱為NTMP。 (C)氮基參(亞甲基膦酸)的含量並無特別限定，較佳是0.1～1.2M，更佳是0.1～1.0M，進一步更佳是0.1～0.8M。
(D)鹵素化合物被認為會與蝕刻對象的金屬或其氧化物等形成錯合物。鹵素化合物例如是：氟化物、氯化物、溴化物、碘化物、砈化物等。氟化物較佳是HF、NH 4F。氯化物較佳是HCl、NH 4Cl、KCl、NaCl。溴化物較佳是HBr、NH 4Br。碘化物較佳是HI、NH 4I。鹵素化合物較佳是氯化物。 (D)鹵素化合物的含量並無特別限定，從蝕刻表面形狀、上層/下層比等的觀點來看，較佳是以蝕刻液組成物為基準計高於0.05M。特佳是0.06～1.00M，更佳是0.06～0.80M，進一步更佳是0.06～0.50M。
(E)水在蝕刻液組成物中是作為溶劑使用。(E)水的含量並無特別限定，較佳是低於24.0M。更佳是19.0～23.9M，進一步更佳是19.5～23.5M。
本發明的蝕刻液組成物可進一步含有(F)1-羥基乙烷-1,1-二膦酸。在本說明書中，1-羥基乙烷-1,1-二膦酸亦稱為HEDP。(F)1-羥基乙烷-1,1-二膦酸的含量並無特別限定，從抑制蝕刻速率的觀點來看，較佳是0.35～1.20M，更佳是0.35～1.00M，進一步更佳是0.35～0.80M。
只要不妨礙作為對象的金屬的蝕刻處理，除了上述成分以外，還能夠使本發明的蝕刻液組成物含有任意成分。作為本發明中能夠使用的任意成分，可列舉例如：有機溶劑、界面活性劑等。
在一態樣中，本發明的蝕刻液組成物較佳是不含有過氧化物。在一態樣中，本發明的蝕刻液組成物較佳是不含有過氧化氫。
作為本發明的蝕刻液組成物的蝕刻對象的金屬較佳是鉬或包含鉬之金屬。
藉由使本發明的蝕刻液組成物，能夠以得到抑制的蝕刻速率對於作為蝕刻對象的金屬賦予良好的蝕刻表面形狀，雖然其理由不明，但是可想到下述機制。
例如當使用磷酸＋硝酸＋乙酸系蝕刻液來蝕刻鉬時，被認為反應進行如下述化學式所示。 (1) Mo＋2HNO 3→MoO 2＋NO 2＋NO＋H 2O (2) MoO 2＋HNO 2→MoO 3＋HNO (3) 12MoO 3＋H 3PO 4＋6H 2O→H 3PMo 12O 40･6H 2O
如上式所示，鉬的溶解最終需要與水進行反應，因此(3)式因水濃度的下降而限制速率。其結果，被認為蝕刻速率得到抑制。 關於蝕刻後的表面形狀的平滑化，鉬存在有各種氧化態，易溶於硝酸、水等之中的化合物與不易溶於硝酸、水等之中的化合物混合存在。如果對於硝酸、水等的溶解性不同的各種氧化態的鉬混合存在，則有損及蝕刻後的表面形狀的平滑性的傾向。相對於此，藉由NTMP物理吸附於作為蝕刻對象的鉬表面來形成被膜，並與被膜一起溶解，藉此能夠相對均勻地溶解不同氧化態的鉬，作為其結果，被認為表面形狀能夠平滑化。
而且，藉由蝕刻液組成物中包含鹵素化合物，能夠促進NTMP的物理吸附，作為其結果，被認為能夠大幅抑制蝕刻速率。 又，本發明亦有關一種蝕刻的形成方法，其包含利用根據本發明的蝕刻液組成物進行處理的步驟。
本發明的蝕刻液組成物較佳是用來製作具有三維結構之圖案。 本發明的蝕刻液組成物尤其能夠以得到抑制的蝕刻速率對於鉬或包含鉬之金屬賦予良好的蝕刻表面形狀。藉此，使用包含鉬之閘極薄膜並且製造高深寬比結構(積層數量非常大)的3D NAND型快閃記憶體時，能夠精緻地製作具有三維結構之圖案。 以下，一邊參照圖1所示的作為蝕刻對象的基板的示意圖，一邊詳述本發明的較佳態樣。
本發明的蝕刻液組成物較佳是用於由下述基板製造3D NAND快閃記憶體：藉由在垂直於矽(Si)基板(2)的方向上交互積層閘極薄膜(字線)(3)與絕緣膜(單元間的元件隔離薄膜)(4)所形成之基板。 本發明的蝕刻液組成物特別適合於3D NAND快閃記憶體之中的高積層或單位單元(1)的深寬比較高的3D NAND快閃記憶體的製造。例如，當縱向堆疊128個快閃記憶體時，至少形成128對的閘極薄膜(3)與絕緣膜(4) 的配對。
當將本發明的蝕刻液組成物提供用於3D NAND快閃記憶體的製造時，作為蝕刻對象的是在垂直於Si基板(2)的方向上交互積層閘極薄膜(字線)(3)與絕緣膜(單元間的元件隔離薄膜)(4)而成之膜中的閘極薄膜(3)。
閘極薄膜(3)雖然以鉬作為主成分，但是當然亦可含有鋁和鎂、鈣等其他金屬。進一步，閘極薄膜(3)較佳是包含80重量%以上的鉬，更佳是包含90重量%以上的鉬，進一步更佳是包含95重量%以上的鉬。 閘極薄膜(3)的膜厚較佳是100～7000Å，更佳是200～1000Å，進一步更佳是200～500Å。
作為絕緣膜(4)，可列舉：SiO 2膜、Si 3N 4膜等；絕緣膜(4)的膜厚較佳是100～7000Å，更佳是200～1000Å，進一步更佳是200～500Å。
當將本發明的蝕刻液組成物提供用於3D NAND快閃記憶體的製造時，特佳是高積層有閘極薄膜(3)和絕緣膜(4)者作為對象。具體而言，較佳是積層有64對以上的閘極薄膜(3)和絕緣膜(4)，更佳是積層有128對以上，進一步更佳是積層有200對以上。
本發明的蝕刻液組成物的較佳蝕刻對象尤其是單位單元(1)的孔(7)的高度(深度)與直徑的比率(深寬比)較高(高深寬比)者，孔(7)的高度為2.5～10μm，直徑為100～200Nm，孔(7)的高度/直徑(深寬比)為12.5～100。
當將具有所述高深寬比之蝕刻對象浸漬於蝕刻液組成物中時，蝕刻液組成物從單位單元(1)的孔(7)的開口朝向Si基板(2)進入，然後到達Si基板(2)。因此，靠近孔(7)的開口的閘極薄膜(3)以比靠近Si基板(2)的閘極薄膜(3)更早的時機接觸蝕刻液組成物。由於所述時間延遲導致有以下傾向：當根據浸漬時間和蝕刻量求得蝕刻速率時，因閘極薄膜(3)的位置而產生蝕刻速率不均。
相對於此，本發明的蝕刻液組成物由於蝕刻速率得到抑制，因此即使在用於具有高深寬比之蝕刻對象的情況下，亦能夠在不產生上述蝕刻速率不均的情形下進行蝕刻。 例如，當將單位單元(1)中的閘極薄膜(3)與絕緣膜(4)的配對依靠近孔(7)的開口的順序以三等分的方式區分成上層(11)、中層(12)及下層(13)時，可說上層(11)中的複數處的平均凹陷量與下層(13)中的複數處的平均凹陷量的比值(以下亦稱為「上層/下層比」)越接近1，閘極薄膜(3)在整個單位單元(1)中越均勻地被蝕刻。上層/下層比較佳是1.5以下，更佳是1.0～1.2，進一步更佳是1.0。
本發明的蝕刻液組成物的製造方法只要是蝕刻液組成物成為以下蝕刻液組成物之態樣則無特別限制：一種蝕刻液組成物，其中，該蝕刻液組成物含有(A)硝酸、(B)乙酸、(C)氮基參(亞甲基膦酸)、(D)鹵素化合物、及(E)水。
本發明的蝕刻液組成物的製造方法中的成分(A)～(E)、可進一步含有的成分(F)、及任意成分的較佳態樣如上所述。
又，本發明有關一種蝕刻方法，其使用了上述蝕刻液組成物。蝕刻時的蝕刻液組成物的溫度(液溫)為15～50℃，較佳是15～35℃，更佳是20～30℃。 當蝕刻時的本發明的蝕刻液組成物的溫度超過50℃時，可能無法抑制蝕刻速率。尤其在具有高深寬比之蝕刻對象的情況下，可能上層/下層比變大，變得難以製作精緻的三維結構。 使用了本發明的蝕刻液組成物之蝕刻方法中的成分(A)～(E)、可進一步含有的成分(F)、及任意成分的較佳態樣、以及作為蝕刻對象的金屬的較佳態樣如上所述。
以上，根據較佳的實施態樣來詳細地說明了本發明，但是本發明不限定於此，各構成能夠置換成能夠發揮相同功能的任意構成，或者亦能夠附加任意構成。 [實施例]
將本發明示於以下實施例及比較例，來進一步詳細示出發明的內容，但是本發明不限定於這些實施例。
實行蝕刻液組成物的調製及其評估如以下所述。
[蝕刻液組成物的調製] 以下表所示的含有濃度製備蝕刻液組成物。再者，各成分是使用以下成分。 ・硝酸：關東化學股份有限公司製造 ・乙酸：關東化學股份有限公司製造 ・氮基參(亞甲基膦酸)：CHELEST股份有限公司製造 ・HCl：關東化學股份有限公司製造 ・NH 4Cl：關東化學股份有限公司製造 ・KCl：關東化學股份有限公司製造 ・NaCl：關東化學股份有限公司製造 ・1-羥基乙烷-1,1-二膦酸：東京化成工業股份有限公司製造 ・水：由默克股份有限公司製造的超純水裝置系統所精製的超純水 ・H 3PO 4：關東化學股份有限公司製造 ・PBTC(2-膦醯丁烷-1,2,4-三羧酸)：CHELEST股份有限公司製造
[試驗基板] 使用15×15mm的基板作為試驗基板。該基板上形成有複數個單位單元，該單位單元是由包含鉬之閘極薄膜與包含SiO 2之絕緣膜交互積層而成。
[試驗基板的蝕刻] 在100mL的各實施例及比較例的蝕刻液組成物中浸漬試驗基板。浸漬是在10～120分鐘、約200rpm的攪拌條件下實行。再者，只要以下的表中未特別明確記載，浸漬試驗基板的期間的蝕刻液組成物的液溫保持在25℃。 繼而，以去離子水清洗從蝕刻液組成物中取出的試驗基板，吹氮氣來加以乾燥，藉此獲得經蝕刻處理後的試驗基板。
[蝕刻速率和上層/下層比的評估] 割斷經蝕刻處理後的試驗基板的中央，使用場發射掃描電子顯微鏡(FE-SEM：日立High-Tech Fielding股份有限公司製造的SU8220(商品名))來觀察剖面，藉此測定閘極薄膜經蝕刻後的深度(凹陷量：在平行於Si基板的方向上被蝕刻的長度)。以下，一邊參照圖2所示的(i)經蝕刻處理後的試驗基板的示意圖及(ii)將蝕刻處理後的閘極薄膜與絕緣膜的配對放大後之示意圖，一邊詳述測定的內容。 將經蝕刻處理後的試驗基板中的單位單元(1)的閘極薄膜(3)與絕緣膜(4)的配對，依靠近孔(7)的開口的順序以三等分的方式區分成上層(11)、中層(12)、下層(13)，測定閘極薄膜(3)的凹陷量(d)。具體而言，對於1個單位單元的上層(11)、中層(12)及下層(13)分別測定左右各15～20處的閘極薄膜(3)的凹陷量(d)，將各個平均值設為上層(11)、中層(12)及下層(13)的平均凹陷量。 將蝕刻速率[Nm／mIN．]設為由上層(11)、中層(12)及下層(13)各自的平均凹陷量與試驗基板的浸漬時間的關係所導出的直線的斜率來求得。 又，藉由將上層(11)的平均凹陷量除以下層(13)的平均凹陷量來計算上層/下層比。
[蝕刻表面形狀的評估] 如上所述，藉由圖像解析軟體(ImageJ)來觀測經割斷後之蝕刻處理後的試驗基板的閘極薄膜表面，評估其形狀如下所述。 〇(良好)：觀測到平滑的閘極薄膜表面。 △(稍差)：觀測到稍微粗糙面的閘極薄膜表面。 ×(差)：觀測到粗糙面的閘極薄膜表面。
[實施例1～4] 以如下表所示的含有濃度製備實施例1～4的蝕刻液組成物，實行試驗基板的蝕刻。
[表1]
實施例1～4的蝕刻液組成物能夠對於使用了包含鉬之閘極薄膜的試驗基板以幾乎均勻的凹陷量蝕刻上層、中層及下層。又，蝕刻處理後的閘極薄膜表面的形狀亦良好。
[實施例5～8] 以如下表所示的含有濃度製備進一步含有(F)1-羥基乙烷-1,1-二膦酸(HEDP)之實施例5～8的蝕刻液組成物，實行試驗基板的蝕刻。
[表2]
實施例5～8的蝕刻液組成物能夠對於使用了包含鉬之閘極薄膜的試驗基板以幾乎均勻的凹陷量蝕刻上層、中層及下層。又，蝕刻處理後的閘極薄膜表面的形狀亦良好。
[比較例1～3] 以如下表所示的含有濃度製備比較例1～3的蝕刻液組成物，實行試驗基板的蝕刻。
[表3]
由比較例1～3可知，相較於實施例1～8，含有硝酸、乙酸、NTMP、水但不含有鹵素化合物之蝕刻液組成物的蝕刻速率的抑制不充分及/或蝕刻表面形狀為△(稍差)，即使減少硝酸濃度，仍無法達成。這顯示為了獲得目標的蝕刻性能，鹵素化合物很重要。
[比較例4～6] 以如下表所示的含有濃度製備比較例4～6的蝕刻液組成物，實行試驗基板的蝕刻。
[表4] 由比較例4～6可知，相較於實施例1～8，含有硝酸、乙酸、作為鹵素化合物的NH 4Cl、水但不含有NTMP之蝕刻液組成物的蝕刻速率的抑制不充分及/或蝕刻表面形狀為×。這顯示為了獲得目標的蝕刻性能，NTMP很重要。 [產業上的可利用性]
藉由使用本發明的蝕刻液組成物，能夠以得到抑制的蝕刻速率對於作為蝕刻對象的金屬賦予良好的蝕刻表面形狀。本發明的蝕刻液組成物能夠特別適合使用於交互積層有多層的包含鉬之閘極薄膜和絕緣膜之3D NAND型快閃記憶體的製造。
1:單位單元 2:Si基板 3:閘極薄膜 4:絕緣膜 5:多晶矽通道 6:絕緣膜 7:孔 11:上層 12:中層 13:下層 d:凹陷量
圖1是作為蝕刻對象的基板的示意圖。 圖2是(i)經蝕刻處理後的試驗基板的示意圖及(ii)將蝕刻處理後的閘極薄膜與絕緣膜的配對放大後之示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
1:單位單元
2:Si基板
3:閘極薄膜
4:絕緣膜
5:多晶矽通道
6:絕緣膜
7:孔
11:上層
12:中層
13:下層

Claims (9)

  1. 一種蝕刻液組成物，其中， 該蝕刻液組成物含有(A)硝酸、(B)乙酸、(C)氮基參(亞甲基膦酸)、(D)鹵素化合物、及(E)水。
  2. 如請求項1所述之蝕刻液組成物，其中，(D)鹵素化合物的濃度以蝕刻液組成物為基準計，高於0.05M。
  3. 如請求項1或2所述之蝕刻液組成物，其中，該蝕刻液組成物進一步含有(F)1-羥基乙烷-1,1-二膦酸。
  4. 如請求項1～3中任一項所述之蝕刻液組成物，其中，(D)鹵素化合物是氯化物。
  5. 如請求項1～4中任一項所述之蝕刻液組成物，其中，該蝕刻液組成物不含有過氧化物。
  6. 如請求項1～5中任一項所述之蝕刻液組成物，其中，該蝕刻液組成物用於對鉬或包含鉬之金屬進行蝕刻處理。
  7. 如請求項1～6中任一項所述之蝕刻液組成物，其用於製作具有三維結構之圖案。
  8. 一種凹陷的形成方法，該方法包含利用請求項1～7中任一項所述之蝕刻液組成物進行處理之步驟。
  9. 一種蝕刻方法，使用了請求項1～7中任一項所述之蝕刻液組成物，其中，該蝕刻液組成物的溫度為15℃～50℃。
TW112103568A 2022-02-02 2023-02-02 蝕刻液組成物及蝕刻方法 TW202338064A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-014642 2022-02-02
JP2022014642A JP2023112749A (ja) 2022-02-02 2022-02-02 エッチング液組成物およびエッチング方法

Publications (1)

Publication Number Publication Date
TW202338064A true TW202338064A (zh) 2023-10-01

Family

ID=87552412

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112103568A TW202338064A (zh) 2022-02-02 2023-02-02 蝕刻液組成物及蝕刻方法

Country Status (3)

Country Link
JP (1) JP2023112749A (zh)
TW (1) TW202338064A (zh)
WO (1) WO2023149447A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6531612B2 (ja) * 2014-11-27 2019-06-19 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
JP6913142B2 (ja) * 2018-11-12 2021-08-04 三洋化成工業株式会社 銅又は銅合金用エッチング液及び電子基板の製造方法

Also Published As

Publication number Publication date
WO2023149447A1 (ja) 2023-08-10
JP2023112749A (ja) 2023-08-15

Similar Documents

Publication Publication Date Title
JP6420903B2 (ja) エッチング液組成物、多層膜のエッチング方法、並びに表示装置の製造方法
TWI503451B (zh) 用以蝕刻金屬層之組成物
CN104614907B (zh) 液晶显示器用阵列基板的制造方法
CN102985596B (zh) 用于包含铜层和钼层的多层结构膜的蚀刻液
KR101404511B1 (ko) 식각액 조성물, 및 다중금속막 식각 방법
KR20120127432A (ko) 구리/티타늄계 다층 박막용 에칭액
KR20150045220A (ko) 금속 배선 식각액 조성물 및 이를 이용한 금속 배선 형성 방법
JP2013112882A (ja) ＴｉおよびＴｉ合金層を有する金属積層膜一括エッチング液組成物
KR20170068328A (ko) 식각액 조성물, 및 식각액 조성물을 이용한 식각 방법
CN105734570B (zh) 蚀刻剂组合物及使用其制造金属接线的方法
TW202338064A (zh) 蝕刻液組成物及蝕刻方法
KR101394469B1 (ko) 식각액 조성물, 및 다중금속막 식각 방법
JP6485587B1 (ja) エッチング液
KR20160080068A (ko) 식각액 조성물 및 이를 이용한 금속 배선 형성 방법
TWI759450B (zh) 蝕刻液、蝕刻方法、及顯示裝置之製造方法
CN111902569B (zh) 蚀刻液
TW202334377A (zh) 蝕刻液組成物、該蝕刻液組成物的製造方法及使用該蝕刻液組成物的蝕刻方法
KR102142419B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101461180B1 (ko) 비과산화수소형 구리 에칭제
KR101602499B1 (ko) 금속 배선 형성을 위한 식각액 조성물
KR101614879B1 (ko) 식각액 조성물, 및 다중금속막 식각 방법
KR20230122597A (ko) 실리콘 에칭액, 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 기판 처리 방법
KR20230127615A (ko) 티타늄계 금속막 식각액 조성물
KR101621534B1 (ko) 금속 배선 형성을 위한 식각액 조성물
KR101735098B1 (ko) 인산계 식각액 조성물