TW202335191A - 記憶體結構及其形成方法 - Google Patents

記憶體結構及其形成方法 Download PDF

Info

Publication number
TW202335191A
TW202335191A TW111113101A TW111113101A TW202335191A TW 202335191 A TW202335191 A TW 202335191A TW 111113101 A TW111113101 A TW 111113101A TW 111113101 A TW111113101 A TW 111113101A TW 202335191 A TW202335191 A TW 202335191A
Authority
TW
Taiwan
Prior art keywords
word line
slot
active
trench
gate dielectric
Prior art date
Application number
TW111113101A
Other languages
English (en)
Inventor
呂增富
蕭釧林
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202335191A publication Critical patent/TW202335191A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

一種記憶體結構包括基板、第一字元線溝槽以及形成該第一字元線溝槽中的第一字元線。基板具有多個主動區與圍繞主動區的隔離結構。第一字元線溝槽橫跨主動區的第一主動區與隔離結構形成。第一字元線溝槽包括第一狹槽與第一槽體。第一狹槽從基板的頂面凹陷。第一槽體從第一狹槽的底部擴展。在第一挾槽的底部與第一槽體的頂部之間連接有第一側壁。第一字元線包括共形形成於第一槽體與第一狹槽上的閘極介電質。

Description

記憶體結構及其形成方法
本揭露有關於記憶體結構與記憶體結構的形成方法。
在先進的記憶體技術中，記憶體裝置的保存性能(retention performance)主要由多種洩漏效應來決定。閘極感應汲極洩漏 (gate induced drain leakage，GIDL) 效應是影響到保存性能的主要洩漏效應之一。舉例而言，高的截止態電場，將產生差的GIDL效應，造成在記憶體裝置的保存性能不佳。進一步地，記憶體裝置狹小的著陸面積將造成高的胞元接點電阻(cell contact resistance)，並且容易發生非預期的重疊問題，從而也使的記憶體裝置的保存性能不佳。
因此，如何提供一種解決方案，來減少GIDL效應發生與著陸面積不足的問題，藉以改善記憶體的保存性能，是所屬領域技術人員所欲解決的課題之一。
本揭露的一態樣有關於一種記憶體結構。
根據本揭露的一實施方式，一種記憶體結構包括基板、第一字元線溝槽以及形成該第一字元線溝槽中的第一字元線。基板具有多個主動區與圍繞主動區的隔離結構。第一字元線溝槽橫跨主動區的第一主動區與隔離結構形成。第一字元線溝槽包括第一狹槽與第一槽體。第一狹槽從基板的頂面凹陷。第一槽體從第一狹槽的底部擴展。在第一挾槽的底部與第一槽體的頂部之間連接有第一側壁。第一字元線包括共形形成於第一槽體與該第一狹槽上的閘極介電質。
在本揭露的一或多個實施方式，第一側壁相對於基板的頂面傾斜。
在本揭露的一或多個實施方式，第一側壁上的閘極介電質的厚度大於第一狹槽或第一槽體上的閘極介電質的厚度。
在本揭露的一或多個實施方式，第一主動區的頂部被植入為源極/汲極植入區，並且源極/汲極植入區與第一字元線溝槽的第一槽體重疊。
在一些實施方式中，第一主動區中的第一字元線溝槽的第一側壁是源極/汲極植入區的部分。
在本揭露的一或多個實施方式，記憶體結構進一步包括第二字元線以及位元線結構。第二字元線橫跨第一主動區與隔離結構形成。位元線結構形成於位在第一字元線與第二字元線之間的第一主動區的部分上。
在本揭露的一或多個實施方式，記憶體結構進一步包括第三字元線以及電容器結構。第三字元線橫跨主動區的第二主動區與隔離結構形成。電容器結構形成於位在第一字元線與第三字元線之間的第一主動區的部分上。
在本揭露的一或多個實施方式，第一字元線進一步包括閘極結構以及介電帽體。閘極結構形成於閘極介電質上並填充第一槽體與第一狹槽的底部。介電帽體填充第一狹槽並覆蓋閘極結構。
本揭露的一態樣有關於一種記憶體結構。
根據本揭露的一實施方式，一種記憶體結構包括基板、複數個字元線、位元線結構以及電容器結構。基板具有多個主動區與圍繞主動區的隔離結構。每一字元線在垂直於字元線延伸的第一方向的橫截面上具有延伸的一瓶子形狀。字元線包括第一字元線、第二字元線與第三字元線。第一字元線與第二字元線橫跨主動區的第一主動區與隔離結構形成。第三字元線跨主動區的第二主動區與隔離結構形成。位元線結構形成於位在第一字元線與第二字元線之間的第一主動區的部分上。電容器結構形成在第一字元線與第三字元線之間的第一主動區的部分上。
在本揭露的一或多個實施方式，字元線形成於沿第一方向延伸的複數個字元線溝槽中。每一字元線溝槽包括狹槽、槽體以及側壁。狹槽從基板的上表面向下延伸。槽體從狹槽的底部擴展。狹槽在橫截面上的寬度小於槽體在橫截面上的寬度。側壁連接於狹槽的底部與槽體的頂部之間。
在一些實施方式中，字元線溝槽的側壁平行於第一方向並且相對於基板的頂面傾斜。
在一些實施方式中，形成於字元線溝槽中的每一字元線包括閘極介電質。閘極介電質共形形成於字元線溝槽中相應一者的狹槽、槽體與側壁上。字元線溝槽之相應者的側壁上的閘極介電質的厚度大於字元線溝槽之相應者的狹槽或槽體上閘極介電質的厚度。
在一些實施方式中，位於主動區中字元線溝槽之側壁上的閘極介電質包括被氧化的主動區，並且位於隔離結構中字元線溝槽之側壁上的閘極介電質包括被氧化的隔離結構。
本揭露的一態樣有關於一種製造記憶體裝置的方法。
根據本揭露的一實施方式，一種製造記憶體裝置的方法包括以下流程。形成硬遮罩於基板的複數個主動區與圍繞主動區的隔離結構上，其中硬遮罩具有在主動區的第一主動區與隔離結構上方延伸的第一圖案化溝槽。基於硬遮罩的第一圖案化溝槽刻蝕第一主動區與隔離結構，以在第一主動區與隔離結構內形成第一狹槽。形成覆蓋主動區、隔離結構與第一狹槽的一選擇層。蝕刻位於第一狹槽之底部的選擇層的部分，以暴露第一主動區與位於第一狹槽之底部的隔離結構。蝕刻暴露於第一狹槽之底部的第一主動區與隔離結構，以形成第一槽體，其中第一槽體的寬度大於第一狹槽的寬度，第一狹槽與第一槽體形成第一字元線溝槽。移除選擇層。在第一字元線溝槽中形成第一字元線。
在本揭露的一或多個實施方式，形成所述第一字元線進一步包括以下流程。共形地形成閘極介電質於第一狹槽與第一槽體上。加厚在第一狹槽與第一槽體之間的閘極介電質的部分，使得在第一狹槽的底部與第一狹槽的頂部之間形成第一側壁，其中第一側壁相對於一水平方向傾斜。
在一些實施方式中，閘極介電質是一氧化物層。加厚閘極介電質進一步包括以下流程。氧化從第一狹槽暴露的第一主動區的部分。
在一些實施方式中，形成第一字元線進一步包括以下流程。在閘極介電質上形成閘極結構。在第一狹槽的頂部形成介電帽體。形成閘極結構進一步包括以下流程。共形地形成一導電層於閘極介電質上。形成導電材料於導電層上方，其中導電材料填充第一槽體與第一狹槽。將導電層與導電材料從第一狹槽中凹陷，以暴露出第一狹槽的頂部，其中凹陷的導電層與導電材料形成閘極結構。
在本揭露的一或多個實施方式，第一主動區的頂部被植入為一源極/汲極植入區，並且第一狹槽的深度小於源極/汲極植入區的深度。
在本揭露的一或多個實施方式，製造記憶體裝置的方法進一步包括以下流程。形成橫跨第一主動區與隔離結構的第二字元線。在第一字元線與第二字元線之間的第一主動區的部分上形成位元線結構。
在本揭露的一或多個實施方式，製造記憶體裝置的方法進一步包括以下流程。形成橫跨主動區的第二主動區與隔離結構的第三字元線。在第一字元線與第三字元線之間的第一主動區的部分上形成電容器結構。
綜上所述，具有改良字元線結構的記憶體結構能夠提供很大的著陸面積(landing area)來設置導電墊，字元線結構的閘極介電質在轉角處具有相當厚度，可以提高閘極控制能力，抑制空乏區的截止態(off state)電場，進一步抑制GIDL現象。
以上所述僅係用以闡述本揭露所欲解決的問題、解決問題的技術手段、及其產生的功效等等，本揭露之具體細節將在下文的實施方式及相關圖式中詳細介紹。
下文係舉實施例配合所附圖式進行詳細說明，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。另外，圖式僅以說明為目的，並未依照原尺寸作圖。為便於理解，下述說明中相同元件或相似元件將以相同之符號標示來說明。
另外，在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞，將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
在本文中，「第一」、「第二」等等用語僅是用於區隔具有相同技術術語的元件或操作方法，而非旨在表示順序或限制本揭露。
此外，「包含」、「包括」、「提供」等相似的用語，在本文中都是開放式的限制，意指包含但不限於。
進一步地，在本文中，除非內文中對於冠詞有所特別限定，否則「一」與「該』可泛指單一個或多個。將進一步理解的是，本文中所使用之「包含」、「包括」、「具有」及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。
記憶體裝置的保存性能會受洩漏電流所影響。洩漏電流可能會由，舉例而言，次閥值洩漏(subthreshold leakage)、閘極感應汲極洩漏(gate induced drain leakage，GIDL)、接面洩漏與/或胞元洩漏所產生。在這些電流洩漏的效應中，閘極感應汲極洩漏對於記憶體裝置的保存性能的影響是顯著的。例如，在記憶體單元中形成之電晶體的閘極與汲極之間在截止狀態下的高電場，會產生不良的GIDL效應，並導致保存時間不佳。此外，形成於記憶體單元中之電晶體的閘極與源極或汲極之間的小的著陸面積，會導致較高的接觸電阻和非預期的元漸重疊問題，進而影響記憶體單元的保存性能。
為了提高記憶體裝置的保持性能，本揭露提供了改善的記憶體結構和形成這種改善記憶體結構的方法，使得在截止狀態下由形成於記憶體單元中之電晶體的閘極與汲極之間的高電場所產生的漏電流能夠減少，並且可以在形成的記憶體結構中提供大的著陸面積。
請參照第1A圖與第1B圖。第1A圖繪示本揭露的記憶體結構的局部示意頂視圖。第1B圖繪示沿第1A圖線段A-A的示意性橫截面圖。
在本實施方式中，記憶體結構100包括基板110、形成在基板110上的多個主動區120、形成在主動區120周圍的隔離結構130以及形成在隔離結構130上方的多條字元線140。在第1A圖繪示的局部俯視圖中，字元線140包括字元線143、字元線146、字元線149、字元線152、字元線155、字元線158與字元線161。
應留意到，為了簡單說明的目睹，記憶體結構100的一些元件被省略。舉例而言，記憶體結構100中的位元線結構和電容器結構未在第1A圖中繪示出來。
第1B圖示意性地繪示具有隔離結構130與兩個主動區121、主動區122的橫截面圖，其中兩條字元線143和字元線146延伸橫跨過主動區121，並且兩條字元線155和字元線158延伸橫跨過主動區122。
在本實施方式中，隔離結構130形成在隔離溝槽112中，隔離溝槽112從基板110凹陷並圍繞主動區120。如第1A圖與第1B圖所示，隔離結構130圍繞主動區121與主動區122，使得兩個主動區121和主動區122是彼此隔離。換言之，形成於隔離溝槽112中的隔離結構130定義出多個主動區120，使得多個主動區120之間彼此隔離的。在第1B圖繪示的橫截面圖中，隔離結構130是位於主動區121或主動區122的兩側，使得主動區121和主動區122相互隔離。
在一些實施方式中，隔離結構130是用以作為電絕緣體，以避免有洩漏電流非預期地從主動區120之其中之一洩漏至其他主動區120。在一些實施方式中，隔離結構130包括沉積在隔離溝槽112中的介電材料。在一些實施方式中，隔離結構130包括氧化物材料。隔離結構130例如可被視為淺溝槽隔離(STI)。
回到第1A圖。在本實施方式中，字元線140沿X方向延伸。主動區120沿著X方向和Y方向以外的一方向排列。如第1A圖所示，兩條字元線140延伸穿過主動區120之一。舉例而言，兩條字元線143與字元線146延伸至複數個主動區120中的其中一主動區121上方。另一方面，兩條字元線155與字元線158延伸到複數個主動區120中的其中一個主動區122上方。
在本實施方式中，每條字元線140(例如字元線143、字元線146、字元線149、字元線152、字元線155、158與字元線161)在橫截面圖上具有瓶子形狀，如第1B圖所示。舉例而言，在第1B圖中，每條字元線140形成於從隔離結構130頂面凹陷之字元線溝槽131或從主動區121/主動區122頂面凹陷的字元線溝槽111中的對應一者內中。每條字元線溝槽111與字元線溝槽131都呈瓶子形狀，瓶子形狀具有一窄的狹槽延伸至隔離結構130的頂面或主動區121與主動區122的頂面，及一寬槽從對應的窄狹槽槽底擴展延伸。換言之，每條字元線只有少數區域從隔離結構130或主動區121和主動區122的頂面暴露出來，字元線140(例如字元線143、字元線146、字元線149、字元線152、字元線155、字元線158和字元線161）所佔用的面積減少。如此，增加了用於著陸墊或設置其他結構的面積。
在本實施方式中，每條字元線140具有閘極介電質、閘極結構和上覆蓋於閘極結構的介電帽體(或稱為介電蓋、介電蓋體)。例如，在第1B圖中，字元線143形成在主動區121中的字元線溝槽111中，並且字元線143包括閘極介電質143gd、閘極結構143g和介電帽體143dc。閘極介電質143gd共形地形成在字元線溝槽111上方。閘極結構143g形成在閘極介電質143gd上方。介電帽體143dc填充在字元線溝槽111中，並覆蓋閘極結構143g。類似於字元線143，字元線146包括閘極介電質146gd、閘極結構146g和介電帽體146dc。
在一些實施方式中，字元線140的閘極介電質(例如，閘極介電質143gd和閘極介電質146gd)是氧化物材料。在一些實施方式中，字元線140的介電帽體(或稱介電蓋，例如介電帽體143dc和介電帽體146dc)也是氧化物材料。在一些實施方式中，閘極介電質(例如閘極介電質143gd和閘極介電質146gd)的材料與介電帽體(例如介電帽體143dc、介電帽體146dc、介電帽體149dc與/或介電帽體152dc)的材料相同。
字元線149和字元線152也具有類似於字元線143與字元線146的結構。在第1B圖的橫截面圖中，字元線149與字元線152形成在字元線溝槽131中，並且每個字元線溝槽131都延伸至隔離結構130內。閘極介電質149gd形成在隔離結構130上方。字元線149的閘極結構149g和介電帽體149dc形成在字元線溝槽131內的閘極介電質149gd上方類似地，字元線152包括閘極介電質152gd、閘極結構152g與形成在字元線溝槽131內的介電帽體152dc。
如第1B圖所示，在本實施方式中，主動區122中的字元線155與字元線158，具有類似於字元線143與字元線146的結構，而字元線161具有類似於字元線149與字元線152的結構。
在本實施方式中，基板110的頂部被植入(implant)。具體地，在本實施方式中，基板110為半導體基板，主動區121的頂部被植入為源極/汲極植入區1211，主動區122的頂部被植入為源極/汲極植入區1221。源極/汲極植入區1211與源極/汲極植入區1221可以分別是用於儲存信息的記憶單元中的電晶體的一部分。
舉例而言，位在字元線143與字元線146之間的主動區121頂部的源極/汲極植入區1211、字元線143以及在字元線143與隔離結構130之間的主動區121部分形成第一電晶體。位於字元線143與字元線146之間的主動區122頂部的源極/汲極植入區1221、字元線146以及在字元線146與字元線146與隔離結構130之間的主動區121部分形成一第二電晶體。具有字元線143的閘極結構143g的第一電晶體與具有字元線146的閘極結構146g的第二電晶體形成共源極結構。
此外，如第1B圖所示，每個字元線溝槽具有相對於基板110的頂面傾斜的側壁。舉例而言，對於字元線143來說，閘極介電質143gd係共形地形成在字元線溝槽111上，字元線溝槽111具有相對於基板110的頂面傾斜的側壁。
另外，如第1B圖所繪示的橫截面上，閘極介電質143gd在字元線溝槽111的傾斜側壁的厚度，大於閘極介電質143gd在字元線溝槽111其他部分的厚度，大於閘極介電質143gd的其他部分，使得電晶體的汲極(例如，在字元線143和隔離結構130之間的主動區121部分)和電晶體的閘極(例如字元線143的閘極結構143g) 之間的電場可以減少，進而改善GIDL效應。
在第1B圖中，多個位元線結構170和多個電容器結構180形成在主動區121與主動區122的頂面上。詳細而言，對於形成的位元線結構170和電容器結構180在主動區121上，其中一個電容器結構180形成在字元線143與字元線149之間主動區121的部分，其中字元線149延伸跨越另一主動區122和鄰近主動區121的隔離結構130。位元線結構170形成在主動區121中字元線143和字元線146之間的主動區121部分上。一個電容器結構180和主動區121中的一個電晶體形成1T1C記憶單元，1T1C記憶單元連接到記憶體裝置的相應位元線。在一些實施方式中，記憶體裝置例如是DRAM裝置。記憶單元中的電晶體是用於控制儲存操作的結構。在1T1C記憶單元的一些實施例中，電容器結構180被施加接地電位，並且位元線結構170被施加充電電位。
具體而言，電容器結構180之其中一者形成在字元線143和字元線149之間的主動區121部分，字元線149延伸跨過主動區121與主動區120之外的另一主動區1202以及與主動區121相鄰的隔離結構130。位元線結構170形成在字元線143和字元線146之間的主動區121部分上。一個電容器結構180和主動區121中的一個電晶體形成一個1T1C記憶單元，1T1C記憶單元連接到DRAM裝置中對應的位元線結構170。記憶單元中的晶體管是用於控制儲存操作的結構。在1T1C記憶單元的一些實施例中，電容器結構180被施加接地電位，並且位元線結構170被施加充電電位。
在一些實施方式中，每個位元線結構170包括位元線接點以及其他另外的連接結構，位元線接點可以是設置於基板110上方的著陸墊。在一些實施方式中，每個電容器結構180包括單元接點以及形成在單元接點上的電容器，單元接點可以是設置在基板110上方的著陸墊。 由於字元線140在基板110上表面的佔用面積減少，位元線結構170與電容器結構180的著陸墊可具有較大的面積來設置用於連接，進而避免非預期的重疊問題。
請參照第2圖至第13B圖。第2圖至第13A圖繪示形成本揭露的一記憶體結構在不同階段的多個示意橫截面圖。第13B圖示意地繪示在第13A圖中字元線的局部橫截面圖。
在第2圖中，提供了基板110，基板110具有主動區121、主動區122和圍繞主動區121和主動區122的隔離結構130的基板110。隔離結構130形成在從基板110頂面凹陷的隔離溝槽112中。
在本實施方式中，主動區121的頂部被植入為源極/汲極植入區1211，主動區122的頂部被植入為源極/汲極植入區1221。如前所述，源極/汲極植入區1211與源極/汲極植入區1221於後續流程中，可以用作為源極/汲極。
隨後，在基板110的主動區121、主動區122與隔離結構130上形成硬遮罩層210。在一些實施方式中，硬遮罩層210是形成在基板110的主動區121、主動區122以及隔離結構130之上的氮化物層。
接續第2圖，在第3圖中，於硬遮罩層210上形成光阻層220。光阻層220具有包括多個狹槽221的圖案。狹槽221用於圖案化硬遮罩層210。在本實施方式中，狹槽221具有相同的寬度。
在第4圖中，基於光阻層220的狹槽221對硬遮罩層210進行圖案化，在狹槽221中形成多個圖案化溝槽211。
在形成圖案化溝槽211之後，基於狹槽221的圖案化溝槽211來蝕刻主動區121、主動區122與隔離結構130，以形成從主動區121、主動區122凹陷的多個狹槽111s，以及形成從隔離結構130凹陷的多個狹槽131s。在本實施方式中，所形成的狹槽111s與狹槽131s係沿X方向延伸，並分別橫跨隔離結構130與一或多個主動區120。如第4圖所示，在本實施方式中，狹槽111s和狹槽131s中的每一個都具有深度D，狹槽111s和狹槽131s的深度D是從基板110或隔離結構130的頂面到其自身底部的深度。在本實施方式中，狹槽111s與狹槽131s的深度D小於主動區121的源極/汲極植入區1211或主動區122的源極/汲極植入區1221的深度。
在第5圖中，於形成狹槽111s與狹槽131s之後，移除光阻層220。隨後，選擇層230共形地形成在硬遮罩層210以及狹槽111s、狹槽131s之上。在一些實施方式中，選擇層230係通過沉積工藝形成。用於形成選擇層230的沉積工藝包括化學氣相沉積(CVD)或其他合適的沉積工藝。
在第6圖中，蝕刻選擇層230，使得硬遮罩層210的頂面和狹槽111s、狹槽131s的底部被暴露。在本實施方式中，通過各向異性蝕刻工藝來蝕刻選擇層230，使得部分的選擇層230保留在硬遮罩層210的圖案化溝槽211的側壁以及狹槽111s、狹槽131s的側壁之上。
在第7圖中，多個寬的槽體111gr形成並分別從狹槽111s暴露的底部擴展，並且多個寬的槽體131gr形成並且從狹槽131s暴露的底部擴展。槽體111gr和槽體131gr中的每一中係沿著X方向延伸並且橫跨隔離結構130與一個或多個主動區120。
如第7圖所示，由於一些選擇層230保留在硬遮罩層210的圖案化溝槽211的側壁上與狹槽111s、狹槽131s的側壁之上，因此主動區121、主動區122的側壁部分以及隔離結構130的側壁部分為選擇層230所覆蓋，而在進行蝕刻之後被保留下來。而在剩餘的選擇層230之外，槽體111gr和槽體131gr分別從狹槽111s和狹槽131s的底部進一步擴展，使得每個槽體111gr的寬度大於相應的狹槽111s，並且每個槽體131gr的寬度度大於相應的狹槽131s的寬度。
在第8圖中，移除剩餘的選擇層230，從而暴露出狹槽111s、131s和槽體111gr、槽體131gr。
在第9圖中，在移除選擇層230之後，移除硬遮罩層210，並且在狹槽111s和槽體111gr形成氧化物層111o，在狹槽131s和槽體131gr形成氧化物層131o。在一些實施方式中，每個氧化物層111o分別共形地形成在對應的狹槽111s和對應的槽體111gr中，並且氧化物層131o分別共形地形成在對應的狹槽131s和對應的槽體131gr中。在本實施方式中，氧化物層111o和氧化物層131o是通過氧化工藝(oxidation process)所形成的。
在第10圖中，加厚氧化物層111o與氧化物層131o，使得氧化物層111o與氧化物層131o可以用以作為形成在字元線溝槽111和字元線溝槽131中的閘極介電質。
請關注主動區121以及主動區121附近的區域。在本實施方式中，氧化物層111o與氧化物層131o是通過氧化工藝來加後。請關注氧化物層111o。在狹槽111s與槽體111gr上形成氧化物層111o後，進行進一步的氧化工藝來氧化狹槽111s與槽體111gr上形成有氧化物層111o的部分，從而使得狹槽111s的部分氧化，並且使得氧化物層111o附近的狹槽111s部分也被氧化，而都作為氧化物層111o的一部分。如此，氧化物層111o被加厚作為閘極介電質(例如閘極介電質143gd和146gd)。
此外，如第10圖所示，在狹槽111s和槽體111gr之間連接並被氧化物層111o覆蓋的部分減少，從而形成相對於基板110的頂面傾斜的側壁111w。在這樣的實施方式中，狹槽111s、槽體111gr以及連接在對應的狹槽111s與對應的槽體111gr之間的側壁111w形成字元線溝槽111。
在本實施方式中，各個主動區121與主動區122內之字元線溝槽111的側壁111w，是形成在源極/汲極植入區1211與源極/汲極植入區1221內，並且側壁111w處的閘極介電質143gd和閘極介電質146gd將包括到源極/汲極植入區1211和源極/汲極植入區1221的被氧化的材料部分。
對於字元線143，由於連接在狹槽111s和槽體111gr之間並被氧化物層111o覆蓋的部分，被氧化為閘極介電質143gd的部分，所以閘極介電質143gd在字元線溝槽111傾斜側壁111w的部分的厚度，將大於閘極介電質143gd的字元線溝槽111其他部分的厚度。也就是說，靠近源極/汲極植入區1211的閘極介電質143gd可以具有較大的厚度，從而可以抑制靠近源極/汲極植入區1211截止狀態的電場，從而抑制記憶體結構中的GIDL效應。
在一些實施方式中，可以將源極/汲極植入區1211下方的槽體111gr中的閘極介電質143gd設計為具有薄的厚度。由於槽體111gr係用於容置各個字元線的閘極結構，因此在槽體111gr中設置閘極介電質143gd具有薄的厚度，將可以提高閘極控制能力。
針對隔離結構130中的字元線溝槽131，氧化物層131o也可以通過類似的氧化工藝加厚，從而在字元線溝槽131的拐角處形成厚度增加的閘極介電質149gd和閘極介電質152gd。閘極介電質149gd和閘極介電質152gd的厚度增加的部分包括隔離結構130的氧化材料。詳情請參考後續討論。
在本實施方式中，狹槽111s、槽體111gr和連接狹槽111s與槽體111gr之間的側壁111w形成瓶子形狀字元線溝槽111，使得字元線溝槽111具有從基板110頂面延伸的窄頂部以及在基板110內部擴展的寬底部。由於字元線溝槽111係沿X方向延伸，傾斜側壁111w亦將平行於X方向延伸。
相似地，對於其中一個字元線溝槽131，狹槽131s、槽體131gr以及連接在狹槽131s與槽體131gr之間的側壁131w形成瓶子形狀字元線溝槽131，使得字元線溝槽131具有從基板110頂面延伸的窄頂部以及在基板110內部擴展的寬底部。由於字元線溝槽131係沿X方向延伸，因此傾斜側壁131w實質上亦平行於X方向延伸。
主動區122中的字元線溝槽111和鄰近主動區122之隔離結構130中的字元線溝槽131可以通過相同的製造流程來提供，並且在主動區122之字元線溝槽111上的氧化物層111o與在隔離結構130之字元線溝槽131上的氧化物層131o能夠被進一步加厚。
在本實施方式中，加厚氧化物層111o與氧化物層131o可以在同一道工藝中進行，以將氧化物層111o與氧化物層131o加厚作為閘極介電質。
在第11圖中，多條字元線140形成在瓶子形狀的字元線溝槽111與字元線溝槽131中。
如前所述，源極/汲極植入區1211與源極/汲極植入區1221可以是用於儲存信息的記憶單元中電晶體的一部分。在本實施方式中，位於字元線143與字元線146之間的主動區121頂部的源極/汲極植入區1211、字元線143以字元線143與隔離結構130之間的主動區121部分形成第一電晶管。位於字元線143與字元線146之間的主動區122頂部的源極/汲極植入區1221、字元線146以及字元線146與隔離結構130之間的主動區121部分形成一第二電晶體。具有字元線143之閘極結構143g的第一電晶體與具有字元線146之閘極結構146g的第二電晶體形成共源極結構。
在第11圖中，閘極結構和上覆蓋於閘極結構的介電帽體分別形成在對應的字元線溝槽111與字元線溝槽131中，從而形成字元線143、字元線146、字元線149、字元線152、字元線155、字元線158與字元線161。
請關注主動區121。在一些實施方式中，在沉積閘極介電質143gd、閘極介電質146gd、閘極介電質149gd與閘極介電質152gd之後，分別沉積閘極結構143g、閘極結構146g、閘極結構149g與閘極結構152g在對應的閘極介電質143gd、閘極介電質146gd、閘極介電質149gd與閘極介電質152gd上方，以及分別沉積介電帽體143dc、介電帽體146dc、介電帽體149dc與介電帽體152dc在對應的閘極結構143g、閘極結構146g、閘極結構149g與閘極結構152g上，使得閘極結構143g、閘極結構146g、閘極結構149g與閘極結構152g分別為相應的介電帽體143dc、介電帽體146dc、介電帽體149dc與介電帽體152dc所覆蓋。
在本實施方式中，主動區122中的字元線155與字元線158具有類似於字元線143與字元線146的結構，並且字元線161具有類似於字元線149與字元線152的結構。因此，字元線155、字元線158與字元線161可以通過與前述類似的製程來形成。
在一些實施方式中，在形成字元線143、字元線146、字元線149、字元線152、字元線155、字元線158與字元線161之後，執行拋光工藝進行平坦化，使得字元線143、字元線146、字元線149、字元線152、字元線155、字元線158與字元線161的頂面是共平面的。
在一些實施方式中，閘極結構(例如閘極結構143g、閘極結構146g、閘極結構149g與閘極結構152g)的材料是導電材料。在一些實施例中，閘極結構的導電材料包括鎢。
在一些實施方式中，對於每個閘極介電質，槽體111gr中的閘極介電質（例如，閘極介電質143gd)可以設計成相對於側壁111w處之閘極介電質143gd的厚度具有更薄的厚度，使得於閘極結構143g周圍的閘極介電質143gd的厚度小於側壁111w處的閘極介電質143gd的厚度。如此閘極結構143g周圍的薄閘極介電質，以提升閘極控制能力，以獲得良好的開/關比。
在一些實施方式中，字元線的閘極結構通過以下流程形成。針對閘極結構143g的形成，薄導電層共形地形成在閘極介電質143gd上方。閘極介電質143gd上方的薄導電層可以在對應的字元線溝槽111中形成間隔。形成薄導電層之後，在薄導電層上方進一步形成導電材料，並填充由薄導電層形成的空隙。對應字元線溝槽111，使導電材料填滿相應字元線溝槽111的狹槽111s與槽體111gr。導電材料和薄導電層形成字元線143的閘極結構143g。在這種情況下，薄導電層可以被視為種子層。
在填充導電材料之後，導電材料和薄導電層從對應的字元線溝槽111的狹槽111s凹陷，從而提供用於容置介電帽體143dc的空間，使介電帽體143dc上覆蓋閘極結構143g。在介電帽體143dc沉積在閘極結構143g上方之後，完成字元線143的形成。
接繼第11圖，在第12圖的橫截面圖中，其中一個位元線結構170形成於在字元線143與字元線146之間的主動區121部分上。另一個位元線結構170形成於在字元線155與字元線158之間的主動區122部分上。
在一些實施方式中，每個位元線結構170包括位元線接點以及其他另外的連接結構，其中位元線接點可以是基板110上方的著陸墊。
在第 13A圖 中，電容器結構180 形成在基板110 上。其中一個電容器結構180 形成在字元線143 和字元線149 的一部分之間，其延伸跨過另一個主動區122 以及與主動區121相鄰的隔離結構130。如前所述，一個電容器結構180和主動區121中的其中一個電晶體形成連接到DRAM裝置相應字元線的1T1C記憶單元。記憶單元中的電晶體是用於控制儲存操作的結構。
在一些實施方式中，每個電容器結構180包括單元接點以及形成在單元接點上的電容器本體，其中單元接點可以是基板110上方的著陸墊。
由於字元線140在基板110的頂面上的佔用面積減少，在基板110的頂面上可以提供更多的面積供位元線結構170與電容器結構180設置，故可避免位元線結構170與電容器結構180由於非預期連接所導致的重疊問題。如第13A圖所示，其中一個電容器結構180的投影，能夠與字元線溝槽111之槽體131gr中的字元線143的閘極結構143g重疊。
參照第13B圖。第13B圖繪示了第13圖中的字元線143的示意性局部橫截面圖。為了簡單描述，一些元件在第13B圖中被忽略了。例如，相應的電容器結構180的一部分未在第13B圖中繪示出。
如第13B圖所示，在本實施方式中，形成於字元線溝槽111中的字元線143呈瓶狀，字元線溝槽111具有窄的狹槽111s、寬的槽體111gr與傾斜的側壁111w。換言之，沿垂直於Z方向的一水平方向上，狹槽111s具有寬度W1，槽體111gr具有寬度W2，且寬度W1小於寬度W2。
在本實施方式中，閘極介電質143gd具有共形地形成在狹槽111s、側壁111w與槽體111gr上的不同區段，各個區段具有不同的厚度。在第13B圖中，閘極介電質143gd在狹槽111s上的部分具有厚度T1，閘極介電質143gd在傾斜側壁111w上的部分具有厚度T2。厚度T2大於厚度T1。如前所述，在一些實施方式中，閘極介電質143gd在側壁111w上的部分可以被進一步加厚，使得閘極介電質143gd在側壁111w上方具有加厚厚度T2，其中在側壁111w上方具有加厚厚度T2的閘極介電質143gd是位在閘極結構143g與電容器結構180之間的源極/汲極植入區1211的部分，而能夠抑制GIDL電流。
在本實施方式中，於第13B圖繪示的橫截面圖上，閘極介電質143gd在槽體111gr處的具有比厚度T2薄的厚度。如前所述，在一些實施方式中，槽體111gr中的閘極介電質143gd可以被設計為相對於側壁111w處的閘極介電質143gd的厚度T2更薄，使得閘極介電質143gd在相鄰閘極結構143g處的厚度小於閘極介電質143gd在側壁111w處的厚度。在閘極結構143g周圍具有較薄厚度的閘極介電質143gd可以提高閘極控制能力，以獲得良好的開/關比。
請參照第2圖至第13B圖以及第14圖。第14圖繪示形成本揭露的一記憶體結構的方法300的流程圖。方法300包括流程301至流程311，其總結了形成本揭露之記憶體的一示例性方法。
參照第2圖，在流程301，形成硬遮罩層210於基板110的主動區121、主動區122上，以及形成圍繞主主動區121、主動區122的隔離區域，隔離區域包括隔離結構130。
參照第3圖，在流程302，形成光阻層220於硬遮罩層210上，其中光阻層220具有用於圖案化硬遮罩層210的圖案。
參照第4圖，在流程303，基於光阻層220圖案化硬遮罩層210，以及基於圖案化的硬遮罩層210蝕刻主動區121、主動區122，以形成狹槽111s、狹槽131s於主動區121、主動區122與隔離結構130上。
參照第5圖，在流程304，移除光阻層220並形成共形地重疊主動區121、主動區122、隔離結構130與狹槽111s、狹槽131s的選擇層230。
參照第6圖，在流程305，蝕刻選擇層230以暴露狹槽111s、狹槽131s的底部。
參照第7圖，在流程306，蝕刻從狹槽111s、狹槽131s底部暴露的主動區121、主動區122與隔離結構130，以形成槽體111gr與槽體131gr，其中每一個槽體111gr是從相應的狹槽111s的底部擴展開來，每一個槽體131gr是從相應的狹槽131s的底部擴展開來。
參照第8圖，在流程307，移除選擇層230。
參照第9圖，在流程308，形成閘極介電質(即，氧化物層111o與氧化物層131o)於狹槽111s、狹槽131s及槽體111gr、槽體131gr。
參照第10圖，在流程309，加厚閘極介電質。加厚閘極介電質是作為各個後續形成之字元線的閘極介電質(例如：閘極介電質143gd、閘極介電質146gd、閘極介電質149gd與閘極介電質152gd)，其中在主動區121、主動區122與隔離結構130中狹槽111s與狹槽131s、槽體111gr與槽體131gr以及連接於狹槽111s、狹槽131s與槽體111gr與槽體131gr之間的側壁111w、側壁111w形成多個字元線溝槽111與字元線溝槽131。如此，每一個形成的字元線溝槽111與字元線溝槽131都為瓶子形狀且具有窄的頂部與寬的底部。
參照第11圖，在流程310，沉積閘極結構(例如：閘極結構143g、閘極結構146g、閘極結構149g與閘極結構152g)與覆蓋閘極結構的介電帽體(例如：介電帽體143dc、介電帽體146dc、介電帽體149dc與介電帽體152dc)。如此，於字元線溝槽111、字元線溝槽131內形成字元(例如：字元線143、字元線146、字元線149、字元線152、字元線155、字元線158與字元線161)。
參照第12圖、第13A圖與第13B圖，在流程311，形成位元線結構170與電容器結構180於基板110上。
綜上所述，本揭露提供一主具有改良字元線結構的記憶體結構。其中一個改良的字元線結構具有瓶子形狀，瓶子形狀具有窄的頂部與寬的底部，從而減少在基板的頂面上字元線所佔據的面積，增加基板的頂面上能夠用以設置其他著陸結構(如導電墊或接點)的面積。此外，可以加厚窄頂部與寬底部之間閘極介電質部分的厚度，以抑制在截止狀態下閘極和汲極之間的電場。進一步地，可以在字元線之閘極結構周圍提供較薄的閘極介電質，從而提高閘極的控制能力。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何本領域具通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
對本領域技術人員來說顯而易見的是，在不脫離本公開的範圍或精神的情況下，可以對本揭露的實施例的結構進行各種修改和變化。 鑑於前述，本揭露旨在涵蓋本發明的修改和變化，只要它們落入所附的保護範圍內。
100:記憶體結構 110:基板 111:字元線溝槽 111o:氧化物層 111s:狹槽 111gr:槽體 111w:側壁 112:隔離溝槽 120:主動區 121:主動區 1211:源極/汲極植入區 122:主動區 1221:源極/汲極植入區 130:隔離結構 131:字元線溝槽 131o:氧化物層 131s:狹槽 131gr:槽體 131w:側壁 140,143,146,149,152,155,158,161:字元線 143gd,146gd,149gd,152gd:閘極介電質 143g,146g,149g,152g:閘極結構 143dc,146dc,149dc,152dc:介電帽體 170:位元線結構 180:電容器結構 210:硬遮罩層 211:圖案化溝槽 220:光阻層 221:狹槽 230:選擇層 300:方法 301~311:流程 A-A:線段 D:深度 T1,T2:厚度 X,Y,Z:方向
本揭露的優點與圖式，應由接下來列舉的實施方式，並參考附圖，以獲得更好的理解。這些圖式的說明僅僅是列舉的實施方式，因此不該認為是限制了個別實施方式，或是限制了發明申請專利範圍的範圍。 第1A圖繪示本揭露的記憶體結構的局部示意頂視圖； 第1B圖繪示沿第1A圖線段A-A的示意性橫截面圖； 第2圖至第13A圖繪示形成本揭露的一記憶體結構在不同階段的多個示意橫截面圖； 第13B圖示意地繪示在第13A圖中字元線的局部橫截面圖；以及 第14圖繪示形成本揭露的一記憶體結構的方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
110:基板
111:字元線溝槽
112:隔離溝槽
130:隔離結構
131:字元線溝槽
121:主動區
1211:源極/汲極植入區
122:主動區
1221:源極/汲極植入區
143,146,149,152,155,158,161:字元線
143gd,146gd,149gd,152gd:閘極介電質
143g,146g,149g,152g:閘極結構
143dc,146dc,149dc,152dc:介電帽體
170:位元線結購
180:電容器結構
Z:方向

Claims (20)

  1. 一種記憶體結構，包括： 一基板，具有複數個主動區與圍繞該些主動區的一隔離結構； 一第一字元線溝槽，橫跨該些主動區的一第一主動區與該隔離結構形成，其中該第一字元線溝槽包括： 一第一狹槽，從該基板的一頂面凹陷； 一第一槽體，從該第一狹槽的一底部擴展，其中在該第一挾槽的該底部與該第一槽體的該頂部之間連接有一第一側壁； 一第一字元線，形成於該第一字元線溝槽中，其中該第一字元線包括共形形成於該第一槽體與該第一狹槽上的一閘極介電質。
  2. 如請求項1所述之記憶體結構，其中該第一側壁相對於該基板的一頂面傾斜。
  3. 如請求項1所述之記憶體結構，其中該第一側壁上的該閘極介電質的一厚度大於該第一狹槽或該第一槽體上的該閘極介電質的一厚度。
  4. 如請求項1所述之記憶體結構，其中該第一主動區的一頂部被植入為一源極/汲極植入區，並且該源極/汲極植入區與該第一字元線溝槽的該第一槽體重疊。
  5. 如請求項4所述之記憶體結構，其中該第一主動區中的該第一字元線溝槽的該第一側壁是該源極/汲極植入區的一部分。
  6. 如請求項1所述之記憶體結構，進一步包括： 一第二字元線，橫跨該第一主動區與該隔離結構形成；以及 一位元線結構，形成於位在該第一字元線與該第二字元線之間的該第一主動區的一部分上。
  7. 如請求項1所述之記憶體結構，進一步包括： 一第三字元線，橫跨該些主動區的一第二主動區與該隔離結構形成；以及 一電容器結構，形成於位在該第一字元線與該第三字元線之間的該第一主動區的一部分上。
  8. 如請求項1所述之記憶體結構，其中該第一字元線進一步包括： 一閘極結構，形成於該閘極介電質上並填充該第一槽體與該第一狹槽的該底部；以及 一介電帽體，填充該第一狹槽並覆蓋該閘極結構。
  9. 一種記憶體結構，包括： 一基板，具有複數個主動區與圍繞該些主動區的一隔離結構； 複數個字元線，其中每一該字元線在垂直於該字元線延伸的一第一方向的一橫截面上具有延伸的一瓶子形狀，該字元線包括一第一字元線、一第二字元線與一第三字元線，該第一字元線與該第二字元線橫跨該些主動區的一第一主動區與該隔離結構形成，該第三字元線跨該些主動區的該第二主動區與該隔離結構形成； 一位元線結構，形成於位在該第一字元線與該第二字元線之間的該第一主動區的一部分上；以及 一電容器結構，形成在該第一字元線與該第三字元線之間的該第一主動區的一部分上。
  10. 如請求項9所述之記憶體結構，其中該些字元線形成於沿該第一方向延伸的複數個字元線溝槽中，每一該字元線溝槽包括： 一狹槽，從該基板的一上表面向下延伸； 一槽體，從該狹槽的該底部擴展，其中該狹槽在一橫截面上的一寬度小於該槽體在該橫截面上的寬度；以及 一側壁，連接於該狹槽的一底部與該槽體的一頂部之間。
  11. 如請求項10所述之記憶體結構，其中每一該字元線溝槽的該側壁平行於該第一方向並且相對於該基板的該頂面傾斜。
  12. 如請求項10所述之記憶體結構，其中形成於該字元線溝槽中的每一該字元線包括： 一閘極介電質，共形形成於該些字元線溝槽中相應一者的該狹槽、該槽體與該側壁上，其中該字元線溝槽之相應該者的該側壁上的該閘極介電質的一厚度大於該字元線溝槽之相應該者的該狹槽或該槽體上該閘極介電質的一厚度。
  13. 如請求項12所述之記憶體結構，其中位於該些主動區中該些字元線溝槽之該些側壁上的該些閘極介電質包括被氧化的該些主動區，並且位於該隔離結構中的該些字元線溝槽之該些側壁上的該些閘極介電質包括被氧化的該隔離結構。
  14. 一種形成記憶體結構的方法，包括： 形成一硬遮罩於一基板的複數個主動區與圍繞該些主動區的一隔離結構上，其中該硬遮罩具有在該些主動區的一第一主動區與該隔離結構上方延伸的一第一圖案化溝槽； 基於該硬遮罩的該第一圖案化溝槽刻蝕該第一主動區與該隔離結構，以在該第一主動區與該隔離結構內形成一第一狹槽； 形成覆蓋該些主動區、該隔離結構與該第一狹槽的一選擇層； 蝕刻位於該第一狹槽之一底部的該選擇層的一部分，以暴露該第一主動區與位於該第一狹槽之該底部的該隔離結構； 蝕刻暴露於該第一狹槽之該底部的該第一主動區與該隔離結構，以形成一第一槽體，其中該第一槽體的一寬度大於該第一狹槽的一寬度，該第一狹槽與該第一槽體形成一第一字元線溝槽； 移除該選擇層；以及 在該第一字元線溝槽中形成第一字元線。
  15. 如請求項14所述之方法，其中形成所述第一字元線包括： 共形地形成一閘極介電質於該第一狹槽與該第一槽體上；以及 加厚在該第一狹槽與該第一槽體之間的該閘極介電質的一部分，使得在該第一狹槽的該底部與該第一狹槽的一頂部之間形成一第一側壁，其中該第一側壁相對於一水平方向傾斜。
  16. 如請求項15所述之方法，其中該閘極介電質是一氧化物層，並且加厚該閘極介電質包括： 氧化從該第一狹槽暴露的該第一主動區的該部分。
  17. 如請求項15所述之方法，其中形成該第一字元線進一步包括： 在該閘極介電質上形成一閘極結構，其中形成該閘極結構包括： 共形地形成一導電層於該閘極介電質上； 形成一導電材料於該導電層上方，其中該導電材料填充該第一槽體與該第一狹槽；以及 將導電層與導電材料從第一狹槽中凹陷，以暴露出該第一狹槽的一頂部，其中凹陷的該導電層與該導電材料形成該閘極結構；以及 在該第一狹槽的該頂部形成一介電帽體。
  18. 如請求項14所述之方法，其中該第一主動區的一頂部被植入為一源極/汲極植入區，並且該第一狹槽的一深度小於該源極/汲極植入區的一深度。
  19. 如請求項14所述之方法，進一步包括： 形成橫跨該第一主動區與該隔離結構的一第二字元線；以及 在該第一字元線與該第二字元線之間的該第一主動區的一部分上形成一位元線結構。
  20. 如請求項14所述之方法，進一步包括： 形成橫跨該些主動區的一第二主動區與該隔離結構的一第三字元線；以及 在該第一字元線與該第三字元線之間的該第一主動區的一部分上形成一電容器結構。
TW111113101A 2022-02-15 2022-04-06 記憶體結構及其形成方法 TW202335191A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/651,068 US20230262958A1 (en) 2022-02-15 2022-02-15 Memory structure and method of forming thereof
US17/651,068 2022-02-15

Publications (1)

Publication Number Publication Date
TW202335191A true TW202335191A (zh) 2023-09-01

Family

ID=87558420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113101A TW202335191A (zh) 2022-02-15 2022-04-06 記憶體結構及其形成方法

Country Status (3)

Country Link
US (1) US20230262958A1 (zh)
CN (1) CN116648054A (zh)
TW (1) TW202335191A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW366526B (en) * 1998-04-30 1999-08-11 Nat Science Council A mass production of silicon dioxide film by liquid phase deposition method
JP2009212369A (ja) * 2008-03-05 2009-09-17 Elpida Memory Inc 半導体装置及び半導体装置の製造方法並びにデータ処理システム
KR20100106017A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 리세스 채널 트랜지스터 및 이의 제조 방법
WO2012127821A1 (ja) * 2011-03-23 2012-09-27 パナソニック株式会社 半導体装置およびその製造方法
US11056175B1 (en) * 2020-07-28 2021-07-06 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20230262958A1 (en) 2023-08-17
CN116648054A (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US5612559A (en) Semiconductor device having pillar shaped transistor and a method for manufacturing the same
US7569878B2 (en) Fabricating a memory cell array
CN101577249B (zh) 具有鳍结构沟道的半导体器件及其制造方法
JP5520185B2 (ja) 半導体装置及びその製作方法
KR100740949B1 (ko) 반도체 디바이스의 형성방법
JP2004527920A (ja) 垂直ｍｏｓトランジスタを有するｄｒａｍセル構成、およびこの構成を製作する方法
KR101168338B1 (ko) 반도체 메모리 소자 및 그 제조방법
CN101996950A (zh) 半导体器件及其制造方法
US7449382B2 (en) Memory device and fabrication method thereof
KR20030019639A (ko) 반도체 메모리 셀 배열 및 그 제조 방법
JP2006344963A (ja) 半導体素子の製造方法
US9048293B2 (en) Semiconductor device and method for manufacturing the same
US11800702B2 (en) Method of forming a memory device
KR100673673B1 (ko) Ｄｒａｍ 셀 장치 및 그 제조 방법
CN114284270B (zh) 存储单元、存储器及其制作方法
CN101335244A (zh) 制造半导体器件的方法
TWI825677B (zh) 記憶體結構及其形成方法
US20230115307A1 (en) Buried word line structure and method for manufacturing same, and dynamic random access memory
TW202335191A (zh) 記憶體結構及其形成方法
US7795678B2 (en) Semiconductor device and method of manufacturing the same
CN115172267A (zh) 半导体结构及其制备方法
KR20230132109A (ko) 반도체 장치 및 그의 제조방법
TWI824618B (zh) 半導體結構及其製作方法
WO2023130698A1 (zh) 半导体结构及其制备方法
CN117529103B (zh) 半导体结构及其形成方法