TW202327140A - 半導體裝置及顯示裝置 - Google Patents
半導體裝置及顯示裝置 Download PDFInfo
- Publication number
- TW202327140A TW202327140A TW111142612A TW111142612A TW202327140A TW 202327140 A TW202327140 A TW 202327140A TW 111142612 A TW111142612 A TW 111142612A TW 111142612 A TW111142612 A TW 111142612A TW 202327140 A TW202327140 A TW 202327140A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- semiconductor device
- partition wall
- antireflection film
- film
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
- H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本揭示之目的在於抑制色域之狹窄。
實施形態之半導體裝置具備:複數個像素,其等排列成2維矩陣狀;及隔離壁部,其配置於上述像素間,劃分上述像素各者;且上述像素各者具備:第1電極,其設置於基板上;反射防止膜,其設置於上述第1電極之周邊部上之至少一部分;發光層,其設置於上述第1電極上;及第2電極,其設置於上述發光層上。
Description
本揭示係關於一種半導體裝置及顯示裝置。
近年,除監視器、智慧型手機等之直視型顯示器外,要求數微米之像素間距之超小型顯示器(微型顯示器),亦應用有機EL(Electroluminescence:電致發光)(以下,亦稱為OLED(Organic Light-Emitting Diode:有機發光二極體))器件,且正研究對AR(Augmented Reality:增強現實)/VR(Virtual Reality:虛擬現實)等之用途之應用。又,於VR等之用途中,為了享受影像,期望高精細、高色域化。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2013-45766號公報
[發明所欲解決之問題]
於OLED器件中,一般為,為了取出發光之光而使電極具有反射板功能,且存在像素間分離之絕緣性隔離壁,覆蓋至電極之上部並規定發光區域之構造。作為隔離壁之材料,一般使用聚醯亞胺(PI)等之有機物、或氮化矽(SiN)或氧化矽(SiOx)等之無機物。該等基本為透過性之材料。
雖亦有塗分有機材料之技術(遮罩塗分等),但因其位置精度較由光微影加工隔離壁之精度差,故如上所述,發光區域一般為由像素間分離之隔離壁規定之構造。因此,有機材料亦包含隔離壁之上而成膜。
於有機材料亦包含隔離壁而成膜之情形時,因有機材料具有電荷輸送性,故致使電荷輸送至隔離壁部分(橫方向)而發光(邊緣發光),隔離壁下之電極作為反射板發揮功能,產生於設計上未有之干涉色。又,亦有於隔離壁內橫傳播之光由鄰接像素之電極反射而作為雜散光被取出之情況。若此種設計外之光被取出至外部,則涉及色純度之降低,成為用以達成廣色域之課題。
因此於本揭示中,提案一種可抑制由色純度降低引起之色域之狹窄之半導體裝置及顯示裝置。
[解決問題之技術手段]
本揭示之一實施形態之半導體裝置具備:複數個像素,其等排列成2維矩陣狀;及隔離壁部,其配置於上述像素間,劃分上述像素各者;且上述像素各者具備:第1電極,其設置於基板上;反射防止膜,其設置於上述第1電極之周邊部上之至少一部分;發光層,其設置於上述第1電極上;及第2電極,其設置於上述發光層上。
以下,基於圖式就本揭示之實施形態進行詳細說明。另,於以下實施形態中,藉由對同一部位標註同一符號,省略重複之說明。
又,依照以下所示之項目順序說明本揭示。
1.顯示裝置之說明
1.1顯示裝置之整體構成例
1.2像素電路之構成例
1.3像素電路之動作例
1.4像素之剖面構造例
2.第1實施形態
3.第2實施形態
4.第3實施形態
4.1變化例
5.第4實施形態
6.第5實施形態
7.第6實施形態
8.第7實施形態
9.第8實施形態
10.第9實施形態
10.1第1例
10.2第2例
10.3第3例
10.4第4例
10.5第5例
11.第10實施形態
1.顯示裝置之說明
於說明本揭示之實施形態時,就以下之實施形態之顯示裝置,參照圖式進行詳細說明。但,以下實施形態之半導體裝置未限定於顯示裝置,亦可應用於照明裝置等,發出光之各種機器。
1.1顯示裝置之整體構成例
首先,參照圖1及圖2,就以下實施形態之顯示裝置之整體構成進行說明。圖1係顯示實施形態之顯示裝置之整體構成之概略圖。圖2係更詳細地顯示圖1所示之像素部、掃描部及選擇部之構成之概略圖。
若參照圖1,則顯示裝置1於顯示面板10上配置像素陣列20、掃描部30、選擇部40而構成。如圖2所示,像素陣列20構成為複數個像素電路210排列成矩陣狀。另,雖簡單記載為像素電路210,但圖2所示之「像素電路210」顯示除像素電路210之配線層之部分,實際上,可藉由對圖2所示之「像素電路210」連接各配線(自後述之掃描部30或選擇部40延伸之配線、或電源線332等),構成像素電路210。即,該等配線為可對於複數個像素電路210共通設置者,但因亦為可構成像素電路210之一部分者,故於圖2中將除去像素電路210之配線層之部分,簡單作為像素電路210圖示。於本說明書中,於記載為像素電路210之情形時,有如此僅簡指除去其配線層之部分之情況。
1個像素電路210與1個子像素對應。此處,顯示裝置1係可彩色顯示之顯示裝置,成為形成彩色圖像之單位之1個像素由複數個子像素構成。具體而言,1個像素由發出紅色光之子像素、發出綠色光之子像素、及發出藍色光之子像素之3個子像素構成。於圖2中,模擬性地於各像素電路210記載有與各子像素對應之顏色(R、G、B)。藉由適當控制各像素電路210(即,各子像素)之發光,於像素陣列20顯示期望之圖像。如此,像素陣列20與顯示裝置1之顯示面對應。
但,於以下之實施形態中,構成1個像素之子像素之組合未限定於RGB之3原色之子像素之組合。例如,亦可於3原色之子像素進而加上1個顏色或複數個顏色之子像素,構成1個像素。具體而言,例如,亦可爲了提高亮度而對3原色之子像素加上發出白色光之子像素而構成1個像素,或爲了擴大色彩再現範圍而對3原色之子像素加上發出補色光之至少1個副像素而構成1個像素。或,顯示裝置1亦可不存在子像素,以1個像素電路210與1個像素對應之方式構成。進而或,顯示裝置1亦可不為可彩色顯示者,亦可為進行單色顯示者。
掃描部30配置於像素陣列20之水平方向之一側。自掃描部30,於垂直方向排列設置之複數條配線朝像素陣列20於水平方向延伸。具體而言,如圖2所示,掃描部30由寫入掃描部301、第1驅動掃描部311、及第2驅動掃描部321構成。複數條掃描線302自寫入掃描部301分別朝像素電路210之各列延伸,複數條第1驅動線312自第1驅動掃描部311分別朝像素電路210之各列延伸,複數條第2驅動線322自第2驅動掃描部321分別朝像素電路210之各列延伸。該等複數條配線(掃描線302、第1驅動線312及第2驅動線322)分別與各像素電路210連接。寫入掃描部301、第1驅動掃描部311及第2驅動掃描部321藉由適當變更該等複數條配線之電位,以可顯示期望之圖像作為顯示面整體之方式控制各像素電路210之動作。對掃描線302、第1驅動線312及第2驅動線322、與像素電路210之連接狀態之細節、以及寫入掃描部310、第1驅動掃描部311及第2驅動掃描部321之功能參照圖3予以後述。
選擇部40配置於像素陣列20之垂直方向之一側。於水平方向排列設置之複數條配線自掃描部40,朝像素陣列20於垂直方向延伸。具體而言,如圖2所示,選擇部40由信號輸出部401構成。複數條信號線402自信號輸出部401分別朝像素電路210之各行延伸。該等複數條信號線402分別與像素陣列20之各像素電路210連接。信號輸出部401藉由適當變更該等複數條信號線402之電位,以可顯示期望之圖像作為顯示面整體之方式控制各像素電路210之動作。參照圖3,對信號線402與像素電路210之連接狀態之細節、及信號輸出部401之功能予以後述。
如此,自掃描部30於水平方向延伸之配線與排列成矩陣狀之像素電路210之各列對應設置,與各像素電路210連接。又,自掃描部40於垂直方向延伸之配線與排列成矩陣狀之像素電路210之各行對應設置,與各像素電路210連接。且,藉由利用掃描部30及選擇部40,適當變更該等複數條配線之電位,而控制像素陣列20之各像素電路之動作。
1.2像素電路之構成例
接著,參照圖3,就圖2所示之像素電路210之構成例進行說明。圖3係顯示圖2所示之像素電路210之構成之概略圖。於圖3中,顯示圖2所示之複數個像素電路210中之1個像素電路210之電路構成,且顯示掃描線302、第1驅動線312、第2驅動線322及信號線402對於該像素電路210之連接狀態。
如圖3所示,像素電路210由發光元件即有機發光二極體211、與藉由使電流流動於該有機發光二極體211而驅動該有機發光二極體211之驅動電路構成。該驅動電路由主動元件即4個電晶體(驅動電晶體212、取樣電晶體213、發光控制電晶體214及開關電晶體217)、與電容元件(保持電容215、及輔助電容216)構成。對該等元件連接各配線(上述之掃描線302、第1驅動線312、第2驅動線322及信號線402、以及後述之電源線322等),構成像素電路210。
另,作為有機發光二極體211,可使用具有一般構造之有機發光二極體。又,驅動電晶體212、取樣電晶體213、發光控制電晶體214及開關電晶體217係形成於矽等之半導體上之P通道型之4端子(源極/閘極/汲極/背閘極)之電晶體,其構造亦可與一般之P通道型之4端子之電晶體同樣。因此,此處,對於有機發光二極體211、驅動電晶體212、取樣電晶體213、發光控制電晶體214及開關電晶體217之構造,省略其詳細之說明。
有機發光二極體211之陰極電極與相對於像素陣列20之全部之像素電路210共通設置之共通電源線331(電位:V
CATH)連接。於有機發光二極體211之陽極電極連接驅動電晶體212之汲極電極。
於驅動電晶體212之源極電極連接發光控制電晶體214之汲極電極,發光控制電晶體214之源極電極與電源線332(電位:V
cc、V
cc係電源電位)連接。又,驅動電晶體212之閘極電極與取樣電晶體213之汲極電極連接,取樣電晶體213之源極電極與信號線402連接。
因此,藉由將取樣電晶體213設為導通狀態,將與信號線402之電位對應之電位施加於驅動電晶體212之閘極電極(寫入信號線402之電位),將驅動電晶體212設為導通狀態。又,此時,藉由將發光控制電晶體214設為導通狀態,將與信號電位V
cc對應之電位施加於驅動電晶體212之源極電極,於驅動電晶體212產生汲極-源極間電流I
ds,驅動有機發光二極體211。此時,因汲極-源極間電流I
ds之大小根據驅動電晶體212之閘極電位V
g變化,故根據驅動電晶體212之閘極電位V
g,即藉由取樣電晶體213寫入之信號線402之電位,控制有機發光二極體211之發光亮度。
如此,驅動電晶體212具有藉由該汲極-源極間電流I
ds驅動有機發光二極體211之功能。又,取樣電晶體213具有藉由根據信號線402之電位控制驅動電晶體212之閘極電壓,即控制驅動電晶體212之開啟/斷開,將信號線402之電位寫入像素電路210之功能(即,具有取樣寫入信號線402之電位之像素電路210之功能)。又,發光控制電晶體214具有藉由控制驅動電晶體212之源極電極之電位,控制驅動電晶體212之汲極-源極間電流I
ds,且控制有機發光二極體211之發光/非發光之功能。
保持電容215連接於驅動電晶體212之閘極電極(即,取樣電晶體213之汲極電極)、與驅動電晶體212之源極電極之間。即,保持電容215保持驅動電晶體212之閘極-源極間電壓V
gs。輔助電容216連接於驅動電晶體212之源極電極、與電源線332之間。輔助電容216起到抑制寫入信號線402之電位時驅動電晶體212之源極電位變動之作用。
信號輸出部401藉由適當控制信號線402之電位(信號線電壓Date),將該信號線402之電位寫入像素電路210(具體而言,如上所述,將信號線402之電位寫入藉由取樣電晶體213選擇之像素電路210)。於以下之實施形態中,信號輸出部401經由信號線402,選擇性地輸出與影像信號對應之信號電壓V
sig、第1基準電壓V
ref與第2基準電壓V
ofs。此處,第1基準電壓V
ref係用以使有機發光二極體211確實消光之基準電壓。又,第2基準電壓V
ofs係成為與影像信號對應之信號電壓V
sig之基準之電壓(例如,相當於影像信號之黑位準之電壓),於進行後述之臨限值修正動作時使用。
於取樣電晶體213之閘極電極連接掃描線302。寫入掃描部301藉由變更掃描線302之電位(掃描線電壓WS)控制取樣電晶體213之開啟/斷開,執行將上述之信號線402之電位(例如,與影像信號對應之信號電壓V
sig)寫入像素電路210之處理。實際上,如參照圖2說明,複數條掃描線302分別相對於排列成矩陣狀之複數個像素電路210之各列延伸。寫入掃描部301於向各像素電路210之信號線402之電位之寫入時,藉由對複數條掃描線302依序供給特定值之掃描線電壓WS,以列單位依序掃描各像素電路210。
另,關於信號線402,實際上,如參照圖2進行說明,複數條信號線402分別相對於排列成矩陣狀之複數個像素電路210之各行延伸。與自信號輸出部401擇一性輸出之影像信號對應之信號電壓V
sig、第1基準電壓V
ref、及第2基準電壓V
ofs,經由複數條信號線402對於各像素電路210,以藉由寫入掃描部301之掃描選擇之像素列之單位寫入。即,信號輸出部401以列單位寫入信號線402之電位。
於發光控制電晶體214之閘極電極連接第1驅動線312。第1驅動掃描部311藉由變更第1驅動線312之電位(第1驅動線電壓DS)控制發光控制電晶體214之開啟/斷開,執行控制上述之有機發光二極體211之發光/非發光之處理。實際上,如參照圖2說明,複數條第1驅動線312分別相對於排列成陣列狀之複數個像素電路210之各列延伸。第1驅動掃描部311藉由與寫入掃描部301之掃描同步,對複數條第1驅動線312依序供給特定值之第1驅動線電壓DS,適當控制各像素電路210之發光/非發光。
此處,再者,於像素電路210,於有機發光二極體211之陽極電極連接開關電晶體217之源極電極。開關電晶體217之汲極電極與接地線333(電位:V
ss、V
ss係接地電位)連接。藉由利用該開關電晶體217形成之電流路徑,於有機發光二極體211之非發光期間流動於驅動電晶體212之電流,流動於接地線333。
此處,於驅動以下之實施形態之像素電路210時,進行修正驅動電晶體212之臨限值電壓V
th之臨限值修正動作,再者,作為進行該臨限值修正動作之前階段,進行臨限值修正準備動作。於該臨限值修正準備動作中,雖進行初始化驅動電晶體212之閘極電位V
g及源極電位V
s之動作,但其結果,驅動電晶體212之閘極-源極間電壓V
gs大於驅動電晶體212之臨限值電壓V
th。其原因在於,若不預先將驅動電晶體212之閘極-源極間電壓V
gs設為大於該驅動電晶體212之臨限值電壓V
th,則無法正常進行臨限值修正動作。
因此,若進行初始化上述驅動電晶體212之閘極電位V
g及源極電位V
s之動作,則無關於有機發光二極體211之非發光期間,亦可產生有機發光二極體211之陽極電位V
ano超過該有機發光二極體211之臨限值電壓V
the1之事態。如此,電流自驅動電晶體212流入至有機發光二極體211,無關於非發光期間,亦產生有機發光二極體211發光之現象。
因此,於以下之實施形態中,為了防止該現象,設置上述之開關電晶體217之電流電路。藉此,來自上述之驅動電晶體212之電流未流入至有機發光二極體211,而流入至該電流電路,可防止意外之有機發光二極體211之發光。
於開關電晶體217之閘極電極連接第2驅動線322。第2驅動掃描部321藉由變更第2驅動線322之電位(第2驅動線電壓AZ)控制開關電晶體217之開啟/斷開。具體而言,第2驅動掃描部321藉由適當變更第2驅動線電壓AZ,於被發光期間之間,更詳細而言,至少進行臨限值修正準備動作,驅動電晶體212之閘極-源極間電壓V
gs大於驅動電晶體212之臨限值電壓V
th之期間之間,將開關電晶體217設為導通狀態,開放上述之電流電路。實際上,如參照圖2說明,複數條第2驅動線322分別相對於排列成陣列狀之複數個像素電路210之各列延伸。第2驅動掃描部321藉由與寫入掃描部301之掃描同步,對複數條第2驅動線322依序供給特定值之第2驅動線電壓AZ,於上述之期間,以開關電晶體217成為導通狀態之方式,適當控制該開關電晶體217之驅動。
另,因寫入掃描部310、第1驅動掃描部311、第2驅動掃描部321及信號輸出部401可藉由例如位移暫存器電路等可實現上述之功能之各種電路,使用周知之方法構成,故此處省略關於其詳細之電路構成之說明。
1.3像素電路之動作例
就於以上說明之像素電路210之動作例進行說明。圖4係用於對以下之實施形態之像素電路210之動作進行說明之圖。於圖4中,顯示像素電路210之動作之各信號時序波形圖。具體而言,於圖4中,分別顯示1水平期間(1H期間)中之信號線402之電位(信號線電壓Date)、掃描線302之電位(掃描線電壓WS)、第1驅動線312之電位(第1驅動線電壓DS)、第2驅動線322之電位(第2驅動線電壓AZ)、驅動電晶體212之源極電位V
s、及驅動電晶體212之閘極電位V
g之變化之狀況。
另,應留意因取樣電晶體213、發光控制電晶體214、及開關電晶體217係P通道型,故於掃描線電壓WS、第1驅動線電壓DS及第2驅動線電壓AZ為低電位之狀態下,該等電晶體變為開啟狀態,即導通狀態;於掃描線電壓WS、第1驅動線電壓DS及第2驅動線電壓AZ為高電位之狀態下,該等之電晶體則為斷開狀態,即非導通狀態。關於驅動電晶體212亦同樣,於閘極電位V
g為低電位之情形時,該驅動電晶體212成為導通狀態,於閘極電位V
g為高電位之情形時該驅動電晶體212成為非導通狀態。又,如上所述,關於信號線電壓Date,擇一性地選擇與影像信號對應之信號電壓V
sig、第1基準電壓V
ref、及第2基準電壓V
ofs中任一者。於圖4所示之波形圖中,作為一例,設為V
ref=V
cc(電壓電位)。
於有機發光二極體211之發光期間之結束時,掃描線電壓WS自高電位轉變至低電位,取樣電晶體213成為導通狀態(時刻t
1)。另一方面,於時刻t
1,信號線電壓Date被控制於第1基準電壓V
ref。因此,藉由將掃描線電壓WS自高電位轉變至低電位,而使驅動電晶體212之閘極-源極間電壓V
gs成為該驅動電晶體212之臨限值電壓V
th以下,來截斷驅動電晶體212。一截斷驅動電晶體212,則對有機發光二極體211供給電流之路徑便被切斷,因而有機發光二極體211之陽極電位V
ano會逐漸降低。不久後,當陽極電位V
ano成為有機發光二極體211之臨限值電壓V
thel以下,則有機發光二極體211會完全地成為消光狀態(時刻t
1~t
2之期間:消光期間)。
繼消光期間後,設置進行執行後述之臨限值修正動作之前之準備動作(臨限值修正準備動作)之期間(時刻t
2~t
3之期間:臨限值修正準備期間)。具體而言,藉由於臨限值修正準備期間開始之時序即時刻t
2,使掃描線電位WS自高電位轉變至低電位,來使取樣電晶體213成為導通狀態。另一方面,於時刻t
2,信號線電壓Date被控制於第2基準電壓V
ofs。藉由於信號線電壓Date為第2基準電壓V
ofs之狀態下,取樣電晶體213成為導通狀態,驅動電晶體212之閘極電位V
g成為該第2基準電壓V
ofs。
又,於時刻t
2,第1驅動線電壓DS處於低電位之狀態,發光控制電晶體214成為導通狀態。因此,驅動電晶體212之源極電位V
s成為電源電壓V
cc。此時,驅動電晶體212之閘極-源極間電壓V
gs成為V
gs=V
ofs-V
cc。
此處,爲了進行臨限值修正動作,必須預先使驅動電晶體212之閘極-源極間電壓V
gs大於該驅動電晶體212之臨限值電壓V
th。因此,將各電壓值設定為|V
g|=|V
ofs-V
cc|>|V
th|。
如此,將驅動電晶體212之閘極電位V
g設定為第2基準電壓V
ofs,且,將驅動電晶體212之源極電位V
s設定為電源電壓V
cc之初始化動作係臨限值修正準備動作。即,將第2基準電壓V
ofs及電源電壓V
cc分別為驅動電晶體212之閘極電位V
g及源極電位V
s之初始化電壓。
若臨限值修正準備期間結束,則接著進行修正驅動電晶體212之臨限值電壓V
th之臨限值修正動作(時刻t
3~t
4之期間:臨限值修正期間)。於進行臨限值修正動作之期間,首先,於該臨限值修正期間開始之時序即時刻t
3,將第1驅動線電壓DS自低電位轉變至高電位,發光控制電晶體214成為非導通狀態。藉此,驅動電晶體212之源極電位V
s成為浮動狀態。另一方面,於時刻t
3,掃描線電壓WS被控制於高電位,取樣電晶體213成為非導通狀態。因此,於時刻t
3,驅動電晶體212之閘極電位V
g亦成為浮動狀態,驅動電晶體212之源極電極與閘極電極於彼此浮動之狀態下,成為經由保持電容215連接之狀態。藉此,如圖示所示,驅動電晶體212之源極電位V
s及閘極電位V
g逐漸向與該驅動電晶體212之臨限值電壓V
th相應之特定值變化。
如此,將驅動電晶體212之閘極電位V
g之初始化電壓V
ofs及驅動電晶體212之源極電位V
s之初始化電壓V
cc作為基準,於浮動狀態下使驅動電晶體212之源極電位V
s及閘極電位V
g變化為與驅動電晶體212之臨限值電壓V
th相應之特定值之動作係臨限值修正動作。若進行該臨限值修正動作,則不久,驅動電晶體212之閘極-源極間電壓V
gs收束於驅動電晶體212之臨限值電壓V
th。相當於該臨限值電壓V
th之電壓保持於保持電容215。
此處,雖於驅動電晶體212之臨限值電壓V
th存在該設計值,但由於製造偏差等,實際之臨限值電壓V
th未必與該設計值一致。於此相對,藉由進行如上述般臨限值修正動作,於使有機發光二極體211發光前,可使相當於實際之臨限值電壓V
th之電壓保持於保持電容215。藉此,如後述,為了其後使有機發光二極體211發光而使驅動電晶體212驅動時,可抵消該驅動電晶體212之臨限值電壓V
th之偏差。因此,可更精度良好地控制驅動電晶體221之驅動,且可更適當地獲得期望之亮度。
若臨限值修正期間結束,則接著,進行寫入與影像信號對應之信號電壓V
sig之信號寫入動作(時刻t
4~t
5之期間:信號寫入期間)。於信號寫入期間,於該信號寫入期間開始之時序即時刻t
4,掃描線電壓WS自高電位轉變至低電位,取樣電晶體213成為導通狀態。另一方面,於時刻t
4,因信號線電壓Date被控制於與影像信號相應之信號電壓V
sig,故將與該影像信號相應之信號電壓V
sig寫入至保持電容215。於寫入與該影像信號對應之信號電壓V
sig時,連接於驅動電晶體212之源極電極與電源線322之間之輔助電容216起到抑制驅動電晶體212之源極電位V
s變動之作用。且,寫入與影像信號相應之信號電壓V
sig時,即,將與影像信號相應之信號電壓V
sig施加於驅動電晶體212之閘極電極且驅動該驅動電晶體212時,驅動電晶體212之臨限值電壓V
th,與相當於臨限值修正動作中保持於保持電容215之臨限值電壓V
th之電壓抵消。即,藉由進行上述臨限值修正動作,抵消每個像素電路210之驅動電晶體212之臨限值電壓V
th之偏差。
藉由於時刻t
5,掃描線電壓WS自低電位轉變至高電位,取樣電晶體213成為非導通狀態,信號寫入期間結束。若信號寫入期間結束,則接著,自時刻t
6開始發光期間。於發光期間開始之時序即時刻t
6,藉由第1驅動線電壓DS自高電位轉變為低電位,發光控制電晶體214成為導通狀態。藉此,將電流自具有電源電壓V
cc之電源線332經由發光控制電晶體214供給至驅動電晶體212之源極電極。
此時,藉由取樣電晶體213處於非導通狀態,驅動電晶體212之閘極電極自信號線402被電性切斷而處於浮動狀態。於驅動電晶體212之閘極電極處於浮動狀態時,藉由保持電容215連接於驅動電晶體212之閘極-源極間,閘極電位V
g亦與驅動電晶體212之源極電位V
s之變動連動而變動。即,驅動電晶體212之源極電位V
s及閘極電位V
g於將保持電容215所保持之閘極-源極間電壓V
gs保持不變之狀態下上升。且,驅動電晶體212之源極電位V
s上升至與電晶體之飽和電流相應之有機發光二極體211之發光電壓V
oled。
如此,將驅動電晶體212之閘極電位V
g與源極電位V
s之變動連動而變動之動作稱為引導指令動作。換言之,引導指令動作係於將保持電容215所保持之閘極-源極間電壓V
gs,即保持電容215之兩端間電壓保持不變之狀態下,使驅動電晶體212之閘極電位V
g及源極電位V
s變動之動作。
且,藉由驅動電晶體212之汲極-源極間電流I
ds開始流入至有機發光二極體211,有機發光二極體211之陽極電位V
ano根據該汲極-源極間電流I
ds而上升。不久,若有機發光二極體211之陽極電位V
ano超過有機發光二極體211之臨限值電壓V
thel,則驅動電流開始流入至有機發光二極體211,且有機發光二極體211開始發光。
以上說明之動作於1H期間內於各像素電路210中被執行。另,如上所述,因開關電晶體217係用以防止於非發光期間由驅動電晶體212朝有機發光二極體211流入之電流引起而產生之該有機發光二極體211之意外之發光者,故第2驅動線電壓AZ以於非發光期間使開關電晶體217成為導通狀態之方式適當控制。若為圖示之例,則於發光期間結束之時刻t
1,第2驅動線電壓AZ自高電位轉變為低電位,於下個發光期間開始之時刻t
6之前,第2驅動線電壓AZ自低電位轉變至高電位。
另,於以上說明之顯示裝置1之整體構成、或像素電路210之構成、像素電路210之動作僅為一例,本揭示並非限定於該例者。例如,於以下之實施形態之顯示裝置1,於一般之顯示裝置所使用之各種之周知之構成亦可根據需要適當應用。
1.4像素之剖面構造例
接著,就上述之顯示裝置1之像素之剖面構造例進行說明。圖5係顯示以下之實施形態之顯示裝置1之像素之剖面構造例之垂直剖視圖。另,於本說明及以下之說明中,所謂垂直亦可意指相對於像素陣列20(參照圖1)之像素(例如,像素電路210)之排列面垂直。又,於圖5顯示有顯示裝置1之包含有機發光二極體211之像素之一部分剖面構造例。
若參照圖5,則以下之實施形態之顯示裝置1之像素於第1基板11上具備:複數個有機發光二極體211,其等為發出白色光之發光元件;及CF層33,其設置於該有機發光二極體211之上層,與該有機發光二極體211之各者對應,形成各色之彩色濾光片(CF:Color Filter)。又,於CF層33之上層配置由相對於來自有機發光二極體211之光透明之材料形成之第2基板34。又,於第1基板11與有機發光二極體211之各者對應設置用以驅動該有機發光二極體211之薄膜電晶體(TFT:Thin Film Transistor)15。TFT15係與構成上述之像素電路之各電晶體(驅動電晶體212、取樣電晶體213、發光控制電晶體214及開關電晶體217)對應者。藉由利用TFT15選擇性地驅動任意之有機發光二極體211,來自被驅動之該有機發光二極體211之光通過對應之CF,適當地變換其顏色,經由第2基板34自上方出射,而顯示期望之圖像、文字等。
另,於以下之說明中,亦將顯示裝置1之各層之積層方向稱為上下方向。此時,將配置第1基板11之方向設為下方向,將配置第2基板34之方向設為上方向。又,亦將與上下方向垂直之面稱為水平面。
如此,圖5所示之顯示裝置1係可彩色顯示之由主動矩陣方式驅動之上表面發光型之顯示裝置。但,以下之實施形態未限定於該例,以下之實施形態之顯示裝置1亦可為光經由第1基板11出射之下表面發光型之顯示裝置。
(第1基板及第2基板)
於圖示之構成例中,第1基板11例如由矽基板構成。又,第2基板34由石英玻璃構成。但,以下之實施形態未限定於該例,作為第1基板11及第2基板34,亦可使用各種周知之材料。例如,第1基板11及第2基板34可藉由高應變點玻璃基板、鈉玻璃(Na
2O、CaO及SiO
2之混合物)基板、硼矽酸玻璃(Na
2O、B
2O
3及SiO
2之混合物)基板、矽酸鎂石(Mg
2SiO
4)基板、鉛玻璃(Na
2O、PbO及SiO
2之混合物)基板、於表面形成絕緣膜之各種玻璃基板、石英基板、於表面形成絕緣膜之石英基板、於表面形成絕緣膜之矽基板、或有機聚合物基板(例如,聚甲基丙烯酸甲酯(聚甲基丙烯酸甲酯:PMMA)、聚乙烯醇(PVA)、聚乙烯苯酚(PVP)、聚醚磺(PES)、聚醯亞胺、聚碳酸酯、或聚對苯二甲酸乙二酯(PET)等)形成。構成第1基板11與第2基板34之材料亦可相同,亦可不同。但,因如上述般顯示裝置1係上表面發光型,故第2基板34較佳為由可適當地透過來自有機發光二極體211之光之透過率較高之材料形成。
(發光元件及隔離壁部)
有機發光二極體211具有:第1電極21;有機層23,其設置於第1電極21之上;及第2電極22,其形成於有機層23上。更具體而言,於第1電極21上積層以露出該第1電極21之至少一部分方式設置開口部25之隔離壁部52,有機層23設置於該開口部25之底部露出之第1電極21上。即,有機發光二極體211具有於隔離壁部52之開口部25,使第1電極21、有機層23及第2電極22以該順序積層之構成。該積層構造作為各像素之發光部24發揮功能。即,有機發光二極體211之與隔離壁部52之開口部25碰觸之部分成為發光面。又,隔離壁部52作為藉由設置於像素間劃分像素各者,劃定像素之面積之像素定義膜發揮功能。
有機層23具備包含有機發光材料之發光層,構成為可發出白色光。有機層23之具體之構成並未限定,亦可為各種周知之構成。例如,有機層23可由電洞輸送層與發光層與電子輸送層之積層構造、電洞輸送層與兼具電子輸送層之發光層之積層構造、或電洞注入層與電洞輸送層與發光層與電子輸送層與電子注入層之積層構造等構成。又,於將該等之積層構造等設為「串疊單元」之情形時,有機層23亦可具有積層第1串疊單元、連接層、及第2串疊單元之2段之串疊構造。或,有機層23亦可具有積層3個以上之串疊單元之3段以上之串疊構造。於有機層23包含複數個串疊單元之情形時,可藉由以紅色、綠色、藍色與各串疊單元改變發光層之發光色,獲得整體發出白色光之有機層23。
於圖示之構成例中,有機層23藉由真空蒸鍍有機材料而形成。但,以下之實施形態未限定於該例,有機層23亦可藉由各種周知之方法形成。例如,作為有機層23之形成方法,可使用真空蒸鍍法等之物理氣相沈積法(PVD法)、絲網印刷法或噴墨印刷法等之印刷法、藉由對形成於轉印用基板上之雷射吸收層與有機層之積層構造照射雷射而分離雷射吸收層上之有機層並轉印該有機層之雷射轉印法、或各種之塗布法等。
第1電極21作為陽極發揮功能。因如上所述,顯示裝置1係上表面發光型,故第1電極21藉由可反射來自有機層23之光之材料形成。於圖示之構成例中,第1電極21藉由鋁與鎳之合金(Al-Nd合金)形成。又,第1電極21之膜厚係例如0.1 μm~1 μm左右。但,以下之實施形態未限定於該例,第1電極21亦可藉由用作一般有機EL顯示裝置中作為陽極發揮功能之光反射側之電極材料之各種周知之材料而形成。又,第1電極21之膜厚亦未限定於上述之例,第1電極21可於一般有機EL顯示裝置中採用之膜厚之範圍內適當形成。
例如,第1電極21可藉由白金(Pt)、金(Au)、銀(Ag)、鉻(Cr)、鎢(W)、鎳(Ni)、銅(Cu)、鐵(Fe)、鈷(Co)、或鉭(Ta)等之功函數較高之金屬、或合金(例如,以銀為主成分,包含0.3質量%~1質量%之鈀(Pd)、與0.3質量%~1質量%之銅之Ag-Pd-Cu合金、或AI-Nd合金等)形成。或,作為第1電極21,可使用鋁或包含鋁之合金等之功函數之值較小,且光反射率較高之導電材料。於該情形時,較佳為於第1電極21上設置適當之電洞注入層等,提高電洞注入性。或,第1電極21亦可設為於介電質多層膜或鋁等之光反射性較高之反射膜上積層銦與錫之氧化物(ITO)或銦與鋅之氧化物(IZO)等之電洞注入特性優秀之透明導電材料之構造。
第2電極22作為陰極發揮功能。因如上所述,顯示裝置1係上表面發光型,故第2電極22藉由可透過來自有機層23之光之材料形成。於圖示之構成例中,第2電極22藉由鎂與銀之合金(Mg-Ag合金)形成。又,第2電極22之膜厚係例如10 nm(奈米)左右。但,以下之實施形態未限定於該例,第2電極22亦可藉由用作一般有機EL顯示裝置中作為陰極發揮功能之光透過側之電極材料之各種周知之材料而形成。又,第2電極22之膜厚亦未限定於上述之例,第2電極22可於一般有機EL顯示裝置中採用之膜厚之範圍內適當形成。
例如,第2電極22藉由鋁、銀、鎂、鈣(Ca)、鈉(Na)、鍶(Sr)、鹼金屬與銀之合金、鹼土類金屬與銀之合金(例如,鎂與銀之合金(Mg-Ag合金))、鎂與鈣之合金(Mg-Ca合金)、鋁與鋰之合金(Al-Li合金)等形成。於以單層使用該等之材料之情形時,第2電極22之膜厚係例如4 nm~50 nm左右。或,第2電極22亦可設為自有機層23側,積層上述之材料層、與例如包含ITO或IZO之透明電極(例如,厚度30 nm~1 μm左右)之構造。於設為此種積層構造之情形時,亦可將上述之材料層之厚度例如變薄為1 nm~4 nm左右。或,第2電極22亦可僅由透明電極構成。或,可對第2電極22設置包含鋁、鋁合金、銀、銀合金、銅、銅合金、金、金合金等之低電阻材料之匯流排電極(輔助電極),謀求第2電極22整體低電阻化。
於圖示之構成例中,第1電極21及第2電極22藉由於利用真空蒸鍍法成膜僅特定厚度之材料後,藉由蝕刻法將該膜圖案化而形成。但,以下之實施形態未限定於該例,第1電極21及第2電極22,亦可藉由各種周知之方法形成。作為第1電極21及第2電極22之形成方法,例如,可例舉包含電子束蒸鍍法、熱絲蒸鍍法、真空蒸鍍法之蒸鍍法、濺鍍法、化學氣相沈積法(CVD法)、有機金屬化學氣相蒸鍍法(MOCVD法)、離子鍍敷法與蝕刻法之組合、各種印刷法(例如,網版印刷法、噴墨印刷法、或金屬罩印刷法等)、電鍍法(電性電鍍法、或無電解電鍍法等)、剝離法、雷射剝蝕法、或溶膠-凝膠法等。
隔離壁部52藉由利用CVD法將SiO
2成膜為特定膜厚,其後使用光微影技術及蝕刻技術將該SiO
2膜圖案化而形成。但,隔離壁部52之材料未限定於該例,作為隔離壁部52之材料,可使用具有絕緣性之各種材料。例如,作為構成隔離壁部52之材料,可例舉SiO
2、MgF、LiF、聚醯亞胺樹脂、丙烯酸樹脂、氟樹脂、矽樹脂、氟系聚合物、或矽系聚合物等。
(較發光元件下層之構成)
於第1基板11中,構成有機發光二極體211之第1電極21設置於包含SiON之層間絕緣層16上。且,該層間絕緣層16覆蓋形成於第1基板11上之發光元件驅動部。
發光元件驅動部由複數個TFT15構成。即,發光元件驅動部係與像素電路210之驅動電路對應者。TFT15由形成於第1基板11上之閘極電極12、形成於第1基板11及閘極電極12上之閘極絕緣膜13、以及形成於閘極絕緣膜13上之半導體層14構成。半導體層14中,位於閘極電極12之正上方之區域作為通道區域14A發揮功能,以夾著該通道區域14A之方式定位之區域作為源極/汲極區域14B發揮功能。另,於圖示之例中,TFT15係底部閘極型,但以下之實施形態未限定於該例,TFT15亦可為頂部閘極型。
於半導體層14之上層藉由CVD法積層包含2層之層間絕緣膜16(下層層間絕緣層16A及上層層間絕緣膜16B)。此時,於積層下層層間絕緣膜16A之後,於與該下層層間絕緣層16A之源極/汲極區域14B接觸之部分,例如使用光微影技術及蝕刻技術以露出該源極/汲極區域14B之方式設置接觸孔17,且以埋入該接觸孔17之方式形成包含鋁之配線18。配線18例如組合真空蒸鍍法與蝕刻法形成。其後,積層上層層間絕緣膜16B。
於設置上層層間絕緣層16B之配線18之部分例如使用光微影技術及蝕刻技術以使該配線18露出之方式設置接觸孔19。且,於形成有機發光二極體211之第1電極21時,該第1電極21以經由接觸孔19與配線18接觸之方式形成。如此,有機發光二極體211係其第1電極21經由配線18與TFT15之源極/汲極區域14B(若為圖3所示之像素電路例,則與驅動電晶體212之汲極區域對應)電性連接。
另,於上述之例中,雖藉由SiON構成層間絕緣層16,但以下之實施形態未限定於該例。層間絕緣層16亦可藉由於一般有機EL顯示裝置中可作為層間絕緣層使用之各種周知之材料形成。例如,作為層間絕緣層16之構成材料,可單獨、或組合使用SiO
2系材料(例如,SiO
2、BPSG、BSG、AsSG、PbSG、SiON、SOG(旋塗玻璃)、低熔點玻璃、或玻璃糊等)、SiN系材料、絕緣性樹脂(例如,聚醯亞胺樹脂、酚醛清漆系樹脂、丙烯酸系樹脂、聚苯并噁唑等)。又,層間絕緣層16之形成方法亦未限定於上述之例,對於層間絕緣層16之形成亦可使用CVD法、塗布法、濺鍍法、或各種印刷法等周知之方法。再者,於上述之例中,配線18藉由利用真空蒸鍍法及蝕刻法將鋁成膜及圖案化而形成,但以下之實施形態未限定於該例。配線18亦可藉由將一般有機EL顯示裝置中作為配線使用之各種材料利用各種方法成膜及圖案化而形成。
(較發光元件更上層之構成)
設置於有機發光二極體211之隔離壁部52之開口部25以其側壁具有以開口面積隨著朝向下方而增加之方式傾斜之錐形狀之方式形成。且,保護膜31埋入於該開口部25。即,保護膜31係設置於有機發光二極體211之發光面之正上方之將來自發光元件之出射光朝上方傳播之層。又,藉由如上述般形成隔離壁部52之開口部25,開口部25內之保護膜31係其積層方向之剖面形狀(即,圖示之剖面形狀)具有大致梯形,且具有將底面朝向上方之切頭椎體形狀。
保護膜31藉由將Si
1-xN
x利用真空蒸鍍法以埋入開口部25之方式成膜,其後將該Si
1-xN
x膜之上表面利用化學機械研磨法(CMP法)等平坦化而形成。但,保護部31之材料未限定於該例,作為保護部31之材料,可使用具有絕緣性之各種材料。例如,作為構成保護膜31之材料,可例舉Si
1-xN
x、ITO、IZO、TiO
2、Nb
2O
5、含溴聚合物、含硫聚合物、含鈦聚合物、或含鋁聚合物等。保護膜31之形成方法亦未限定於該例,作為保護膜31之形成方法,亦可使用各種周知之方法。
位於隔離壁部52之上方之保護膜31之膜厚亦可為例如3.0 μm左右。但,未限定於此,亦可進行各種變化。於平坦化之保護膜31之上層積層平坦化膜32。平坦化膜32例如藉由將SiO
2利用CVD法僅積層特定之膜厚(2.0 μm左右),並將其表面利用CMP法等平坦化而形成。
但,保護膜31及平坦化膜32之材料及膜厚未限定於該例,保護膜31及平坦化膜32亦可藉由作為一般有機EL顯示裝置之保護膜及平坦化膜使用之各種周知之材料,以具有一般於有機EL顯示裝置中採用之膜厚之方式適當形成。
於平坦化膜32之上層形成CF層33。如此,顯示裝置1係於形成有機發光二極體211之第1基板11上形成CF層33之所謂晶載彩色濾光片(OCCF:On Chip Color Filter)方式之顯示裝置。藉由於CF層33之上層,例如介隔環氧樹脂等之密封樹脂膜35貼合第2基板34,而製作顯示裝置1。另,密封樹脂膜35之材料未限定於該例,密封樹脂膜35之材料亦可考慮相對於來自有機發光二極體211之出射光之透過性較高、與位於下層之CF層33及位於上層之第2基板34之接著性優異、以及與位於下層之CF層33之界面、及與位於上層之第2基板34之界面之光之反射型較低的情況等,而適當選擇。但,以下之實施形態未限定於該例,顯示裝置1亦可為於第2基板34上形成CF層33,以該CF層33與有機發光二極體211對向之方式,貼合第1基板11與第2基板34而製作之所謂對向CF方式之顯示裝置。
CF層33以設置相對於有機發光二極體211之各者而具有特定面積之各色CF之方式形成。CF層33例如可藉由將抗蝕劑材以光微影技術曝光、顯影為特定形狀而形成。又,CF層33之膜厚係例如2 μm左右。但,CF層33之材料、形成方法及膜厚未限定於該例,CF層33亦可藉由作為一般有機EL顯示裝置之CF層使用之各種周知之材料、及各種周知之方法,以具有一般於有機EL顯示裝置中所採用之膜厚之方式適當形成。
於圖示之例中,CF層33以分別具有特定面積之紅色之CF33R、綠色之CF33G、及藍色之CF33B連續地於水平面內分佈之方式構成。另,於以下之說明中,於無需特別區別CF33R、CF33G及CF33B之情形時,意指該等中之1個或複數個,亦會單純記載為CF33a。藉由1個有機發光二極體211與1個CF33a之組合,形成1個子像素。
接著,就本揭示之實施形態,以下進行說明。另,於以下實施形態中,著眼於自上述之共通構成變更之構成而進行說明。又,於以下實施形態中,為了說明之簡化,而簡化顯示圖5所例示之一部分剖面構造。例如,省略較保護膜31上方之層,並且將較層間絕緣層16下方之層構造,意即包含層間絕緣層16、半導體層14、第1基板11、TFT15、配線18、接觸孔17及19之構造,簡化顯示為上表面平坦之支持基板101。再者,於以下之說明中,為了容易觀察,圖示之各層之影線係自圖5之各層之影線進行變更。
2.第1實施形態
圖6係顯示第1實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。如圖6所示,於本實施形態中,第1電極21之周邊部中之至少一部分,以自第1電極21之側面至上表面設置之反射防止膜110覆蓋。且,該反射防止膜110係以被設置於像素間之隔離壁部52埋沒之方式而覆蓋。換言之,反射防止膜110之側面與上表面係以隔離壁部52覆蓋。
對於反射防止膜110之材料例如亦可使用鉬(Mo)或氮化鈦(TiN)或ARC(Anti-Reflective Coat)等之低反射材料。但,並未限定於此,若為可減少由反射防止膜110反射、散射或透過之光之強度之材料,則亦可使用絕緣體或導電體之各種材料。
又,至少設置於第1電極21之周邊部上之反射防止膜110之膜厚為了減少光透過性,例如亦可為20 nm以上,更佳為50 nm以上。但,為了抑制由第1電極21之周邊部上***引起較有機層23更上層之成膜精度降低之情況,反射防止膜110之膜厚亦可為1 μm(微米)以下。
如此,藉由以反射防止膜110覆蓋第1電極21之周邊部之至少一部分,而使有機層23延伸至隔離壁部52之上部之情形時,亦可抑制由位於隔離壁部52下方之第1電極21之周邊部作為反射板發揮功能引起之意外之發光之情況、或於隔離壁部52內傳播之光於鄰接像素之電極反射作為雜散光取出之情況,故可抑制自各像素取出之光之色純度之降低。藉此,可抑制因各像素之色純度降低引起之色域之狹窄。
3.第2實施形態
圖7係顯示第2實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。如圖7所示,於本實施形態中,於與第1實施形態中使用圖6說明之剖面構造同樣之構造中,第1電極21置換為第1電極221。
第1電極221例如由設置於支持基板101(具體而言層間絕緣體16)上之下層電極21a、與覆蓋下層電極21a之側面及上表面之至少一部分之上層電極21b構成。
對於下層電極21a例如亦可使用與上述之第1電極21同樣之材料。另一方面,對於覆蓋下層電極21a之上層電極21b例如亦可使用可透過各像素作為靶材之波長之透明電極材料。作為該透明電極材料之例,例如可例舉氧化銦錫、氧化鋅、氧化錫、氧化鈦、石墨烯等。
如此,因於將第1電極221設為2層以上之積層構造,且至少由透明電極構成其最上層之情形時,亦可藉由以反射防止膜110覆蓋第1電極221之周邊部之至少一部分,抑制於第1電極221之周邊部之意外之發光或向鄰接像素之雜散光,故可抑制自各像素取出之光之色純度之降低,抑制色域之狹窄。
另,於圖7中,雖例示第1電極221為2層之情形,但未限定於此,亦可為3層以上。
4.第3實施形態
圖8係顯示第3實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。如圖8所示,於本實施形態中,於與第1實施形態中使用圖6說明之剖面構造同樣之構造中,反射防止膜110置換為反射防止膜310。
反射防止膜310與反射防止膜110同樣,自第1電極21之側面設置至上表面。但,於本實施形態中,反射防止膜310之第1電極21之上表面上之部分自隔離壁部52之側面部分突出於第1電極21之中心側。換言之,反射防止膜310之第1電極21之周邊部上之側面,較位於第1電極21之周邊部上之隔離壁部52之側面突出於第1電極21之中心側。
如此,於第1電極21之上表面中,反射防止膜310自隔離壁部52突出之情形時,各像素之區域藉由反射防止膜310劃定。即,於本實施形態中,反射防止膜310作為抑制於第1電極21之周邊部之意外之發光或向鄰接像素之雜散光之膜發揮功能,且亦作為像素定義膜之一部分發揮功能。即,於本實施形態中,隔離壁部52及反射防止膜310作為像素定義膜發揮功能。
另,於本實施形態中,因反射防止膜310自絕緣體即隔離壁部52突出,故亦可對反射防止膜310之材料使用絕緣體。
又,於圖8中,雖例示第1電極21為單層之情形,但並未限定於此,如第2實施形態所示,亦可為3層以上。
4.1變化例
圖9係顯示圖8所示之第3實施形態之顯示裝置1之像素之一部分剖面構造之變化例之垂直剖視圖。於圖9所示之例中,於圖8所示之例中,自第1電極21之周邊部所設置之反射防止膜310上經由鄰接像素間之區域設置至鄰接像素之第1電極21之周邊部所設置之反射防止膜310上之隔離壁部52,置換為僅設置於由鄰接像素之反射防止膜310夾著之鄰接像素間之區域之隔離壁部352。
於此種之構造中,亦因自第1電極21之側面設置至上表面之反射防止膜310作為像素定義膜之一部分發揮功能,故可抑制於第1電極21之周邊部之意外之發光或向鄰接像素之雜散光。藉此,可抑制自各像素取出之光之色純度之降低,且抑制色域之狹窄。
另,於本變化例中,為了將反射防止膜310亦作為隔離壁部發揮功能,亦可對反射防止膜310之材料使用絕緣體。
又,於圖9中,雖例示第1電極21為單層之情形,但並未限定於此,如第2實施形態所示,亦可為3層以上。
5.第4實施形態
圖10係顯示第4實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。如圖10所示,於本實施形態中,於與第3實施形態之變化例中使用圖9進行說明之剖面構造同樣之構造中,反射防止膜310及隔離壁部352置換為反射防止膜410。即,於本實施形態中,省略隔離壁部352,取而代之,反射防止膜410以覆蓋鄰接像素間之區域之方式延伸。換言之,於本實施形態中,隔離壁部352與反射防止膜310由同一膜(反射防止膜410)形成。
於此種構造中,反射防止膜410作為抑制於第1電極21之周邊部之意外之發光或向鄰接像素之雜散光之膜發揮功能,且亦作為像素定義膜發揮功能。即,於本實施形態中,隔離壁部52及反射防止膜310作為像素定義膜發揮功能。
另,於本實施形態中,為了使反射防止膜310亦作為隔離壁部發揮功能,亦可對反射防止膜310之材料使用絕緣體。
又,於圖10中,雖例示第1電極21為單層之情形,但並未限定於此,如第2實施形態般,亦可為3層以上。
6.第5實施形態
圖11係顯示第5實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。如圖11所示,於本實施形態中,於與第1實施形態中使用圖6說明之剖面構造同樣之構造中,隔離壁部52及反射防止膜110置換為隔離壁部552及反射防止膜510。
隔離壁部552為未有第1電極21之周邊部之***,上表面具有大致平坦之形狀。反射防止膜510係設置於隔離壁部552之上表面上,覆蓋第1電極21之周邊部上之至少一部分之區域。
如此,因於由隔離壁部552覆蓋第1電極21之周邊部,於其上設置反射防止膜510之情形時,亦可抑制於第1電極221之周邊部之意外之發光或向鄰接像素之雜散光,故可抑制自各像素取出之光之色純度之降低,抑制色域之狹窄。
另,於本實施形態中,因反射防止膜510係未與第1電極21接觸之構造,故亦可對反射防止膜510之材料使用絕緣體與導電體中任一者。
又,於圖11中,雖例示第1電極21為單層之情形,但並未限定於此,如第2實施形態般,亦可為3層以上。
7.第6實施形態
圖12係顯示第6實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。如圖12所示,於本實施形態中,於與第5實施形態中使用圖11進行說明之剖面構造同樣之構造中,具備藉由反射防止膜510自第1電極21上之隔離壁部55之端突出於像素之中心側,於反射防止膜510與第1電極21之間形成氣隙601之構造。
如此,即使為反射防止膜510自隔離壁部552之端突出,於其下形成氣隙601之構造,亦可抑制於第1電極221之周邊部之意外之發光或向鄰接像素之雜散光,因而可抑制自各像素取出之光之色純度之降低,抑制色域之狹窄。
另,於本實施形態中,與第5實施形態同樣,為反射防止膜510未與第1電極21接觸之構造,因而亦可對反射防止膜510之材料使用絕緣體與導電體中任一者。
又,於圖12中,雖例示第1電極21為單層之情形,但並未限定於此,如第2實施形態般,亦可為3層以上。
8.第7實施形態
圖13係顯示第7實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。如圖13所示,於本實施形態中,於與第1實施形態中使用圖6進行說明之剖面構造同樣之構造中,反射防止膜110置換為由2層以上構成之反射防止膜710。
於圖13所示之例中,反射防止膜710具有自第1電極21之側面設置至上表面之下層反射防止膜711、與以覆蓋下層反射防止膜711之側面及上表面之方式設置之上層反射防止膜712之2層構造。
下層反射防止膜711與上層反射防止膜712亦可由同一材料構成,亦可由不同之材料構成。但,並未限定於此,反射防止膜710亦可具有3層以上之積層構造,各者之材料亦可同一亦可不同。
如此,因可藉由將反射防止膜710設為積層構造,將反射防止膜710作為利用光之干涉減少反射光或透過光之強度之光學干涉膜發揮功能,因可更減少反射防止膜710之反射率或透過率,故可更抑制於第1電極221之周邊部之意外之發光或向鄰接像素之雜散光。藉此,可更抑制自各像素取出之光之色純度降低,更抑制色域之狹窄。
又,於圖12中,雖例示第1電極21為單層之情形,但並未限定於此,如第2實施形態所示,亦可為3層以上。
9.第8實施形態
圖14係顯示第8實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。如圖14所示,於本實施形態中,具有第2實施形態中使用圖7進行說明之剖面構造、與第3實施形態中使用圖8進行說明之剖面構造所組合之構造。
於將第2實施形態與其他實施形態組合之情形時,於對第1電極221之上層電極21b使用ITO等之透明電極之情形時,亦可對於反射防止膜310使用電荷注入性低於上層電極21b之材料。例如,於第1電極221作為有機發光二極體211之陽極發揮功能之情形時,亦可對反射防止膜310之材料使用功函數較高之材料。另一方面,於第1電極221作為有機發光二極體211之陰極發揮功能之情形時,亦可對反射防止膜310之材料使用功函數較低之材料。
如此,因可藉由對反射防止膜310使用電荷注入性低於上層電極21b之材料,由反射防止膜310規定像素之發光區域,故可使隔離壁部52之側端後退至較反射防止膜310之側端更靠像素之外側。
另,上述之實施形態可適當組合。例如,於圖14中,雖例示組合第2實施形態與第3實施形態之情形,但並未限定於此,亦可進行使第2實施形態與第5實施形態與第7實施形態組合等各種變化。
10.第9實施形態
於第9實施形態中,關於上述之實施形態之隔離壁部、反射防止膜及第1電極之平面構造,例舉若干例進行說明。另,於以下之第1例至第4例中顯示第1實施形態之顯示裝置1之像素之一部分平面構造例,於第5例中雖顯示第5實施形態之顯示裝置1之像素之一部分平面構造例,但並未限定於此,對於其他實施形態亦可適當應用。
10.1第1例
圖15係顯示第1例之像素之一部分平面構造例之俯視圖。如圖15所示,隔離壁部52A之開口部25A之形狀、第1電極21A之平面形狀、反射防止膜110A之外周形狀、及反射防止膜110A之開口部115A之形狀亦可為例如正方形或長方形等之矩形。
又,開口部25A之形狀、第1電極21A之平面形狀、反射防止膜110A之外周形狀、及反射防止膜110A之開口部115A之形狀亦可以各者之中心軸一致之方式均一地配置。但,並未限定於此,亦可以各者之中心軸於列方向及/或行方向偏離之方式不均一地配置。
10.2第2例
圖16係顯示第2例之像素之一部分平面構造例之俯視圖。如圖16所示,隔離壁部52B之開口部25B之形狀、第1電極21B之平面形狀、反射防止膜110B之外周形狀、及反射防止膜110B之開口部115A之形狀亦可為例如於列方向或行方向細長之條形狀。
又,開口部25B之形狀、第1電極21B之平面形狀、反射防止膜110B之外周形狀、及反射防止膜110B之開口部115B之形狀亦可以各者之中心軸於列方向及/或行方向偏離方式不均一地配置。但,並未限定於此,亦可以各者之中心軸一致之方式均一地配置。
10.3第3例
圖17係顯示第3例之像素之一部分平面構造例之俯視圖。如圖17所示,隔離壁部52C之開口部25C之形狀、第1電極21C之平面形狀、反射防止膜110C之外周形狀、及反射防止膜110C之開口部115C之形狀亦可為例如正方形或長方形以外之多邊形。
又,開口部25C之形狀、第1電極21C之平面形狀、反射防止膜110C之外周形狀、及反射防止膜110C之開口部115C之形狀亦可以各者之中心軸一致之方式均一地配置。但,並未限定於此,亦可以各者之中心軸於列方向及/或行方向偏離之方式不均一地配置。
10.4第4例
圖18係顯示第4例之像素之一部分平面構造例之俯視圖。如圖18所示,隔離壁部52D之開口部25D之形狀、第1電極21D之平面形狀、反射防止膜110D之外周形狀、及反射防止膜110D之開口部115D之形狀例如亦可為矩形或條形狀或多邊形或橢圓形等,分別不同之形狀。但,於該情形時,第1電極21D之平面形狀與反射防止膜110D之外周形狀亦可為相似之關係。
又,開口部25D之形狀、第1電極21D之平面形狀、反射防止膜110D之外周形狀、及反射防止膜110D之開口部115D之形狀亦可以各者之中心軸於列方向及/或行方向偏離之方式不均一地配置。但,並未限定於此,亦可以各者之中心軸一致之方式均一地配置。
10.5第5例
圖19係顯示第5例之像素之一部分平面構造例之俯視圖。如圖19所示,於省略隔離壁部52之構造中,反射防止膜110E之開口部115E作為像素之開口部25發揮功能。於該情形時,第1電極21E之平面形狀、反射防止膜110E之外周形狀、及反射防止膜110E之開口部115E之形狀亦可為上述之第1例~第4例中任一者。另,於圖19中,顯示第1電極21E之平面形狀、反射防止膜110E之外周形狀、及反射防止膜110E之開口部115E之形狀與第1例同樣之情形。
11.第10實施形態
於第10實施形態中,對上述之實施形態之顯示裝置之應用例進行說明。
上述之第3實施形態之顯示裝置例如可應用於透鏡更換式無反型之數位靜態相機。於圖20顯示數位靜態相機之前視圖,於圖21顯示背視圖。該透鏡更換式無反型之數位靜態相機係透鏡例如於相機本體部(相機本體)4011之正面右側具有更換式之拍攝透鏡單元(更換透鏡)4012,於正面左側具有拍攝者用以把持之握柄部4013。且,於相機本體部4011之背面大致中央設置有監視裝置4014。於監視裝置4014之上部設置有電子取景器(目鏡窗)4015。拍攝者藉由觀察電子取景器4015,可視認自拍攝透鏡單元4012導入被攝體之光像進行構圖決定。於此種構成之透鏡更換式無反型之數位靜態相機中,作為電子取景器4015,可使用上述之第3實施形態之顯示裝置。
或又,上述之第3實施形態之顯示裝置例如可應用於頭戴型顯示器。如圖22顯示外觀圖般,頭戴型顯示器4100由具有本體部4101、臂部4102及鏡筒4103之透過式頭戴型顯示器構成。本體部4101與臂部4102及眼鏡4110連接。具體而言,本體部4101之長邊方向之端部安裝於臂部4102。又,本體部4101之側面之一側經由連接構件(未圖示)與眼鏡4110連結。另,本體部4101亦可直接地安裝於人體之頭部。本體部4101內置用以控制頭戴型顯示器4100之動作之控制基板或顯示部。臂部4102藉由使本體部4101與鏡筒連結,相對於本體部4101支持鏡筒4103。具體而言,臂部4102藉由使本體部4101之端部及鏡筒4103之端部結合,相對於本體部4101固定鏡筒4103。又,臂部4102內置用以通信自本體部4101提供至鏡筒4103之圖像之資料之信號線。鏡筒4103將自本體部4101經由臂部4102提供之圖像光透過眼鏡4110之透鏡4111,朝向安裝頭戴型顯示器4100之使用者之眼投射。於上述之構成之頭戴型顯示器4100中,作為內置於本體部4101之顯示部,可使用上述之第3實施形態之顯示裝置。
以上,雖已就本揭示之實施形態進行說明,但本揭示之技術性範圍並非限定於上述實施形態者,可於不脫離本揭示之要旨之範圍內進行各種變更。又,亦可使跨及不同之實施形態及變化例之構成要件適當組合。
又,本說明書所記載之各實施形態之效果僅為例示而非限定者,又亦可為其他效果。
另,本技術亦可採取如下構成。
(1)
一種半導體裝置,其具備:
複數個像素,其等排列成2維矩陣狀;及
隔離壁部,其配置於上述像素間且劃分上述像素各者;且
上述像素各者具備:
第1電極,其設置於基板上;
反射防止膜,其設置於上述第1電極之周邊部上之至少一部分;
發光層,其設置於上述第1電極上;及
第2電極,其設置於上述發光層上。
(2)
如上述(1)所記載之半導體裝置,其中
上述反射防止膜包含鉬及氮化鈦中之至少1者。
(3)
如上述(1)或(2)所記載之半導體裝置,其中
位於上述第1電極之周邊部上之上述反射防止膜之膜厚係20 nm(奈米)以上1 μm(微米)以下。
(4)
如上述(1)~(3)中任一者所記載之半導體裝置,其中
上述反射防止膜自上述第1電極之側面設置於上述周邊部上之至少一部分。
(5)
如上述(1)~(4)中任一者所記載之半導體裝置,其中
上述隔離壁部延伸至上述第1電極之上述周邊部;
上述反射防止膜之上表面及側面藉由延伸至上述第1電極之上述周邊部上之上述隔離壁部覆蓋。
(6)
如上述(1)~(4)中任一者所記載之半導體裝置,其中
上述隔離壁部延伸至上述第1電極之上述周邊部;
上述反射防止膜之上表面之一部分藉由延伸至上述第1電極之上述周邊部上之上述隔離壁部覆蓋;
上述反射防止膜之上述第1電極之上述周邊部上之側面,較位於上述第1電極之上述周邊部上之上述隔離壁部之側面突出於上述第1電極之中心側。
(7)
如上述(1)~(4)中任一者所記載之半導體裝置,其中
上述隔離壁部延伸至上述第1電極之上述周邊部上;
上述反射防止膜於設置於上述第1電極之上述周邊部上之上述隔離壁部上之至少一部分設置。
(8)
如上述(7)所記載之半導體裝置,其中
上述反射防止膜之上述第1電極之上述周邊部上之部分較設置於上述第1電極之上述周邊部上之上述隔離壁部突出於上述第1電極之中心側;
於較設置於上述第1電極之上述周邊部上之上述隔離壁部突出之上述反射防止膜之下,設置有氣隙。
(9)
如上述(1)~(3)中任一者所記載之半導體裝置,其中
上述反射防止膜自上述第1電極之側面設置於上述周邊部上之至少一部分;
上述隔離壁部設置於鄰接像素之上述反射防止膜間。
(10)
如上述(1)~(4)中任一者所記載之半導體裝置,其中
上述隔離壁部係與上述反射防止膜同一膜。
(11)
如上述(1)~(10)中任一者所記載之半導體裝置,其中
上述反射防止膜具有積層構造。
(12)
如(11)所記載之半導體裝置,其中
上述反射防止膜係光學干涉膜。
(13)
如上述(1)~(12)中任一者所記載之半導體裝置,其中
上述第1電極具有積層構造。
(14)
如(13)所記載之半導體裝置,其中
上述第1電極具有積層構造;
上述第1電極之最上層係透明電極;
上述反射防止膜由電荷注入性低於上述透明電極之材料構成。
(15)
如上述(1)~(14)中任一者所記載之半導體裝置,其中
上述反射防止膜之開口形狀處於與上述隔離壁部之開口形狀相似之關係。
(16)
如上述(1)~(14)中任一者所記載之半導體裝置,其中
上述隔離壁部之開口形狀與上述反射防止膜之開口形狀係彼此不同之形狀。
(17)
如上述(1)~(16)中任一者所記載之半導體裝置,其中
上述反射防止膜之開口部之中心軸與上述隔離壁部之開口部之中心軸一致。
(18)
如上述(1)~(16)中任一者所記載之半導體裝置,其中
上述反射防止膜之開口部之中心軸與上述隔離壁部之開口部之中心軸偏離。
(19)
如上述(1)~(18)中任一者所記載之半導體裝置,其中
上述反射防止膜之開口形狀係矩形、條形狀、多邊形、圓形或橢圓形。
(20)
一種顯示裝置,其具備:
如上述(1)~(19)中任一者所記載之半導體裝置;及
驅動部,其驅動上述半導體裝置。
1:顯示裝置
1H:期間
10:顯示面板
11:第1基板
12:閘極電極
13:閘極絕緣膜
14:半導體層
14A:通道區域
14B:源極/汲極區域
15:TFT
16:層間絕緣層
16A:下層層間絕緣層
16B:上層層間絕緣層
17:接觸孔
18:配線
19:接觸孔
20:像素陣列
21:第1電極
21a:下層電極
21A:第1電極
21b:上層電極
21B:第1電極
21C~21E:第1電極
22:第2電極
23:有機層
24:發光部
25:開口部
25A:開口部
25B:開口部
25C:開口部
25D:開口部
30:掃描部
31:保護膜
32:平坦化膜
33:CF膜
33B:CF
33G:CF
33R:CF
34:第2基板
35:密封樹脂膜
40:選擇部
52:隔離壁部
52A:隔離壁部
52B:隔離壁部
52C:隔離壁部
52D:隔離壁部
101:支持基板
110:反射防止膜
110A~110E:反射防止膜
115A~115E:開口部
210:像素電路
211:有機發光二極體
212:驅動電晶體
213:取樣電晶體
214:發光控制電晶體
215:保持電容
216:輔助電容
217:開關電晶體
221:第1電極
301:寫入掃描部
302:掃描線
310:反射防止膜
311:第1驅動掃描部
312:第1驅動線
321:第2驅動掃描部
322:第2驅動線
331:共通電源線
333:接地線
352:隔離壁部
401:信號輸出部
402:信號線
410:反射防止膜
510:反射防止膜
552:隔離壁部
601:氣隙
710:反射防止膜
711:下層反射防止膜
712:上層反射防止膜
4011:相機本體部
4012:拍攝透鏡單元
4013:握柄部
4014:監視裝置
4015:電子取景器
4100:頭戴型顯示器
4101:本體部
4102:臂部
4103:鏡筒
4110:眼鏡
4111:透鏡
AZ:第2驅動線電壓
B:顏色
DS:第1驅動線電壓
G:顏色
R:顏色
t:時刻
t1~t6:時刻
V
CATH:電位
Vcc:電源電位
Vg:閘極電位
Vref:第1基準電壓
Vs:源極電位
Vsig:信號電壓
Vss:接地電位
Vofs:初始化電壓
WS:掃描線電壓
圖1係顯示本揭示之實施形態之顯示裝置之整體構成之概略圖。
圖2係更詳細地顯示圖1所示之像素部、掃描部及選擇部之構成之概略圖。
圖3係顯示圖2所示之像素電路210之構成之概略圖。
圖4係用於就本揭示之實施形態之像素電路210之動作進行說明之圖。
圖5係顯示本揭示之實施形態之顯示裝置1之像素之剖面構造例之垂直剖視圖。
圖6係顯示第1實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。
圖7係顯示第2實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。
圖8係顯示第3實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。
圖9係顯示第3實施形態之變化例之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。
圖10係顯示第4實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。
圖11係顯示第5實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。
圖12係顯示第6實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。
圖13係顯示第7實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。
圖14係顯示第8實施形態之顯示裝置1之像素之一部分剖面構造例之垂直剖視圖。
圖15係顯示第9實施形態之第1例之像素之一部分平面構造例之俯視圖。
圖16係顯示第9實施形態之第2例之像素之一部分平面構造例之俯視圖。
圖17係顯示第9實施形態之第3例之像素之一部分平面構造例之俯視圖。
圖18係顯示第9實施形態之第4例之像素之一部分平面構造例之俯視圖。
圖19係顯示第9實施形態之第5例之像素之一部分平面構造例之俯視圖。
圖20係應用第10實施形態之顯示裝置之透鏡更換式無反型數位靜態相機之前視圖。
圖21係應用圖10之實施形態之顯示裝置之透鏡更換式無反型數位靜態相機之後視圖。
圖22係應用第10實施形態之顯示裝置之頭戴型顯示器之外觀圖。
21:第1電極
22:第2電極
23:有機層
31:保護膜
52:隔離壁部
101:支持基板
110:反射防止膜
Claims (20)
- 一種半導體裝置,其包含: 複數個像素,其等排列成2維矩陣狀;及 隔離壁部,其配置於上述像素間劃分上述像素各者;且 上述像素各者包含: 第1電極,其設置於基板上; 反射防止膜,其設置於上述第1電極之周邊部上之至少一部分; 發光層,其設置於上述第1電極上;及 第2電極,其設置於上述發光層上。
- 如請求項1之半導體裝置,其中 上述反射防止膜包含鉬及氮化鈦中之至少1者。
- 如請求項1之半導體裝置,其中 位於上述第1電極之周邊部上之上述反射防止膜之膜厚係20 nm(奈米)以上1 μm(微米)以下。
- 如請求項1之半導體裝置,其中 上述反射防止膜係自上述第1電極之側面設置於上述周邊部上之至少一部分。
- 如請求項1之半導體裝置,其中 上述隔離壁部延伸至上述第1電極之上述周邊部; 上述反射防止膜之上表面及側面,藉由延伸至上述第1電極之上述周邊部上之上述隔離壁部而覆蓋。
- 如請求項1之半導體裝置,其中 上述隔離壁部延伸至上述第1電極之上述周邊部; 上述反射防止膜之上表面之一部分,藉由延伸至上述第1電極之上述周邊部上之上述隔離壁部而覆蓋; 上述反射防止膜之上述第1電極之上述周邊部上之側面,較位於上述第1電極之上述周邊部上之上述隔離壁部之側面,突出於上述第1電極之中心側。
- 如請求項1之半導體裝置,其中 上述隔離壁部延伸至上述第1電極之上述周邊部上; 上述反射防止膜係於設置於上述第1電極之上述周邊部上之上述隔離壁部上之至少一部分設置。
- 如請求項7之半導體裝置,其中 上述反射防止膜之上述第1電極之上述周邊部上之部分,較設置於上述第1電極之上述周邊部上之上述隔離壁部突出於上述第1電極之中心側; 於較設置於上述第1電極之上述周邊部上之上述隔離壁部突出之上述反射防止膜之下,設置有氣隙。
- 如請求項1之半導體裝置,其中 上述反射防止膜係自上述第1電極之側面設置於上述周邊部上之至少一部分; 上述隔離壁部設置於鄰接像素之上述反射防止膜間。
- 如請求項1之半導體裝置,其中 上述隔離壁部係與上述反射防止膜同一膜。
- 如請求項1之半導體裝置,其中 上述反射防止膜具有積層構造。
- 如請求項11之半導體裝置,其中 上述反射防止膜係光學干涉膜。
- 如請求項1之半導體裝置,其中 上述第1電極具有積層構造。
- 如請求項13之半導體裝置,其中 上述第1電極具有積層構造; 上述第1電極之最上層係透明電極; 上述反射防止膜係以電荷注入性低於上述透明電極之材料構成。
- 如請求項1之半導體裝置,其中 上述反射防止膜之開口形狀,處於與上述隔離壁部之開口形狀相似之關係。
- 如請求項1之半導體裝置,其中 上述隔離壁部之開口形狀與上述反射防止膜之開口形狀,係彼此不同之形狀。
- 如請求項1之半導體裝置,其中 上述反射防止膜之開口部之中心軸與上述隔離壁部之開口部之中心軸一致。
- 如請求項1之半導體裝置,其中 上述反射防止膜之開口部之中心軸係與上述隔離壁部之開口部之中心軸偏離。
- 如請求項1之半導體裝置,其中 上述反射防止膜之開口形狀係矩形、條形狀、多邊形、圓形或橢圓形。
- 一種顯示裝置,其包含: 如請求項1之半導體裝置;及 驅動部,其驅動上述半導體裝置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-193295 | 2021-11-29 | ||
JP2021193295 | 2021-11-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202327140A true TW202327140A (zh) | 2023-07-01 |
Family
ID=86539447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111142612A TW202327140A (zh) | 2021-11-29 | 2022-11-08 | 半導體裝置及顯示裝置 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN118303148A (zh) |
TW (1) | TW202327140A (zh) |
WO (1) | WO2023095793A1 (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4401688B2 (ja) * | 2002-06-07 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 発光装置およびその作製方法、並びに電子機器 |
WO2013047621A1 (ja) * | 2011-09-30 | 2013-04-04 | シャープ株式会社 | 表示装置及び表示装置の製造方法 |
JP6191287B2 (ja) * | 2013-07-05 | 2017-09-06 | ソニー株式会社 | 表示装置 |
JP2015128003A (ja) * | 2013-12-27 | 2015-07-09 | ソニー株式会社 | 表示装置および電子機器 |
JP2017084607A (ja) * | 2015-10-28 | 2017-05-18 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
KR20180047592A (ko) * | 2016-10-31 | 2018-05-10 | 엘지디스플레이 주식회사 | 유기발광 표시장치와 그의 제조방법 |
KR102393788B1 (ko) * | 2017-11-30 | 2022-05-02 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
CN111354775B (zh) * | 2020-03-23 | 2022-10-21 | 京东方科技集团股份有限公司 | 显示基板及其制作方法和显示装置 |
-
2022
- 2022-11-08 TW TW111142612A patent/TW202327140A/zh unknown
- 2022-11-22 WO PCT/JP2022/043206 patent/WO2023095793A1/ja unknown
- 2022-11-22 CN CN202280077684.8A patent/CN118303148A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN118303148A (zh) | 2024-07-05 |
WO2023095793A1 (ja) | 2023-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7168749B2 (ja) | 表示装置 | |
US20210043141A1 (en) | Light-emitting element and display device | |
JP7185733B2 (ja) | 表示装置及び電子機器 | |
US9978813B2 (en) | Organic light-emitting display apparatus | |
WO2016170856A1 (ja) | 表示装置の製造方法、表示装置、及び、電子機器 | |
US11690262B2 (en) | Display apparatus | |
TWI782374B (zh) | 顯示面板、包含顯示面板的顯示裝置、及製造顯示面板的方法 | |
US11462600B2 (en) | Display device and manufacturing method of display device, and electronic device | |
TW202327140A (zh) | 半導體裝置及顯示裝置 | |
KR20200009008A (ko) | 표시 장치 및 전자 기기 | |
KR20240112273A (ko) | 반도체 장치 및 표시 장치 | |
US20230411440A1 (en) | Display device | |
KR20230109808A (ko) | 표시 장치 및 표시 장치의 제조 방법 |